JPH08111988A - Power converter - Google Patents
Power converterInfo
- Publication number
- JPH08111988A JPH08111988A JP6320846A JP32084694A JPH08111988A JP H08111988 A JPH08111988 A JP H08111988A JP 6320846 A JP6320846 A JP 6320846A JP 32084694 A JP32084694 A JP 32084694A JP H08111988 A JPH08111988 A JP H08111988A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- semiconductor element
- semiconductor elements
- semiconductor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
- H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、エレベータの制御装
置、電気車の制御装置などに用いられ、自己消弧形の半
導体素子を用いてなる電力変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter for use in a control device for elevators, a control device for electric vehicles, etc. and using a self-extinguishing semiconductor element.
【０００２】[0002]
【従来の技術】図７は、例えばエレベータの制御装置な
どに用いられる電圧形インバータの主回路構成図であ
る。整流器２は入力側が３相交流電源１に接続され、出
力側がコンデンサ３を介してインバータ４に接続されて
いる。インバータ４は複数個のbipolar(junction)trans
istor(Tr) giant transistor(GTR) Insulated gat
e bipolar transi-stor(IGBT) gate turn off trans
istor(GTO) 等の自己消弧形の半導体素子４Ｕ，４Ｘ，
４Ｖ，４Ｙ，４Ｗ，４Ｚとから構成されている。半導体
素子４Ｕは半導体素子４Ｘに直列に接続される。半導体
素子４Ｖは半導体素子４Ｙに直列に接続される。半導体
素子４Ｗは半導体素子４Ｚに直列に接続される。2. Description of the Related Art FIG. 7 is a main circuit configuration diagram of a voltage type inverter used in, for example, an elevator controller. The rectifier 2 has an input side connected to the three-phase AC power supply 1 and an output side connected to the inverter 4 via the capacitor 3. The inverter 4 has a plurality of bipolar (junction) trans
istor (Tr) giant transistor (GTR) Insulated gat
e bipolar transi-stor (IGBT) gate turn off trans
Self-extinguishing type semiconductor devices such as istor (GTO) 4U, 4X,
It is composed of 4V, 4Y, 4W, and 4Z. The semiconductor element 4U is connected in series with the semiconductor element 4X. The semiconductor element 4V is connected in series with the semiconductor element 4Y. The semiconductor element 4W is connected in series with the semiconductor element 4Z.
【０００３】誘導電動機５のＵ相は半導体素子４Ｕと半
導体素子４Ｘとの接続点に、Ｖ相は半導体素子４Ｖと半
導体素子４Ｙとの接続点にＷ相は半導体素子４Ｗと半導
体素子４Ｚとの接続点に接続される。制御装置１００は
インバータ４を構成する半導体素子４Ｕ，４Ｘ，４Ｖ，
４Ｙ，４Ｗ，４Ｚをオン／オフ制御する導通信号を出力
する。又電流検出器６はコンデンサ３に流れる電流を検
出する。The U phase of the induction motor 5 is at a connection point between the semiconductor elements 4U and 4X, the V phase is at a connection point between the semiconductor elements 4V and 4Y, and the W phase is between the semiconductor elements 4W and 4Z. Connected to the connection point. The control device 100 includes semiconductor elements 4U, 4X, 4V that form the inverter 4,
A conduction signal for controlling ON / OFF of 4Y, 4W, and 4Z is output. The current detector 6 detects the current flowing through the capacitor 3.
【０００４】３相交流電源１は３相交流電圧を整流器２
に供給する。整流器２は３相交流電圧を直流電圧に変換
する。コンデンサ３は直流電圧を平滑化する。インバー
タ４は直流電圧を可変電圧可変周波数の３相交流電圧に
変換する。インバータ４を構成する各半導体素子４Ｕ，
４Ｘ，４Ｖ，４Ｙ，４Ｗ，４Ｚは制御装置１００から出
力される導通信号によりオン／オフ制御され、例えば４
Ｕ，４Ｗ，４Ｙ→４Ｕ，４Ｚ，４Ｙ→４Ｕ，４Ｚ，４Ｖ
→４Ｘ，４Ｚ，４Ｖ→４Ｘ，４Ｗ，４Ｖ→４Ｘ，４Ｗ，
４Ｙの順番でスイッチングされる。４Ｕ−４Ｘ，４Ｖ−
４Ｙ，４Ｗ−４Ｚの組合せの半導体素子は同時にオンさ
れないように制御される。A three-phase AC power supply 1 rectifies a three-phase AC voltage by a rectifier 2.
Supply to. The rectifier 2 converts a three-phase AC voltage into a DC voltage. The capacitor 3 smoothes the DC voltage. The inverter 4 converts the DC voltage into a three-phase AC voltage having a variable voltage and a variable frequency. Each semiconductor element 4U constituting the inverter 4,
The 4X, 4V, 4Y, 4W, and 4Z are on / off controlled by a conduction signal output from the control device 100.
U, 4W, 4Y → 4U, 4Z, 4Y → 4U, 4Z, 4V
→ 4X, 4Z, 4V → 4X, 4W, 4V → 4X, 4W,
Switching is performed in the order of 4Y. 4U-4X, 4V-
The semiconductor devices of the combination of 4Y and 4W-4Z are controlled so as not to be turned on at the same time.
【０００５】図８は制御装置１００の構成図である。例
として半導体素子４Ｕに対するオン／オフ制御について
説明する。制御装置１００は一次側制御装置７と絶縁装
置１２と二次側制御装置１３とから構成されている。FIG. 8 is a block diagram of the control device 100. As an example, on / off control for the semiconductor device 4U will be described. The control device 100 includes a primary side control device 7, an insulating device 12, and a secondary side control device 13.
【０００６】一次側制御装置７は、電源Ｐ１５、制御信
号出力回路８、トランジスタドライバ９、制限抵抗１
０，１１を備えている。制御信号出力回路８は図示しな
い各種制御回路から得られた半導体素子４Ｕ，４Ｘ，４
Ｖ，４Ｙ，４Ｗ，４Ｚを導通させるための制御信号を出
力するものである。The primary side control device 7 includes a power source P15, a control signal output circuit 8, a transistor driver 9 and a limiting resistor 1.
It has 0 and 11. The control signal output circuit 8 includes semiconductor elements 4U, 4X, 4 obtained from various control circuits (not shown).
It outputs a control signal for bringing V, 4Y, 4W, and 4Z into conduction.
【０００７】ここで、図示しない各種制御回路は、誘導
電動機５の回転数を制御する速度制御回路、誘導電動機
５へ流れる電流を制御する電流制御回路、ＰＷＭ（Puls
e w-ide modulation ）制御回路等である。Here, various control circuits (not shown) include a speed control circuit for controlling the rotation speed of the induction motor 5, a current control circuit for controlling the current flowing to the induction motor 5, and a PWM (Puls).
e w-ide modulation) A control circuit or the like.
【０００８】トランジスタドライバ９は制御信号出力回
路８から制御信号が出力された際にオンする。絶縁装置
２は一次側制御装置７と二次側制御装置１３とを絶縁す
るもので、例えば発光素子１２ａと受光素子１２ｂとか
らなるフォトカプラで構成される。The transistor driver 9 turns on when a control signal is output from the control signal output circuit 8. The insulating device 2 insulates the primary side control device 7 and the secondary side control device 13 from each other, and is constituted by, for example, a photocoupler including a light emitting element 12a and a light receiving element 12b.
【０００９】二次側制御装置１３は、トランジスタ１４
ａ，１４ｂが直列接続されてなる電流増幅回路１４、ト
ランジスタ１４ａ，１４ｂの接続点と半導体素子４Ｕの
導通制御端子との間に接続される制限抵抗１５、半導体
素子４Ｕに対して＋（プラス）の電位又は−（マイナ
ス）の電位をかける＋（プラス）に充電されたコンデン
サ１６ａ及び−（マイナス）に充電されたコンデンサ１
６ｂを備えている。The secondary side control device 13 includes a transistor 14
+ (plus) with respect to the semiconductor element 4U and the limiting resistor 15 connected between the connection point of the transistors 14a and 14b and the conduction control terminal of the semiconductor element 4U. 16-a charged to + (plus) and the capacitor 1 charged to- (minus)
6b.
【００１０】図示しない各種制御回路から得られた制御
信号が制御信号出力回路８から出力されると、トランジ
スタドライバ９がオンする。すると、電源Ｐ１５−電線
１０１−発光素子１２ａ−制限抵抗１１−電線１０１−
制限抵抗１０−トランジスタドライバ９の経路で電流が
流れる。発光素子１２ａが発光すると受光素子１２ｂが
オンし、コンデンサ１６ａに充電された電荷がトランジ
スタ１４ａ−制限抵抗１５−半導体素子４Ｕのゲート端
子にかかり、半導体素子４Ｕがオンする。When the control signal output circuit 8 outputs a control signal obtained from various control circuits (not shown), the transistor driver 9 is turned on. Then, the power source P15-the electric wire 101-the light emitting element 12a-the limiting resistor 11-the electric wire 101-
A current flows through the path from the limiting resistor 10 to the transistor driver 9. When the light emitting element 12a emits light, the light receiving element 12b is turned on, the charge charged in the capacitor 16a is applied to the transistor 14a, the limiting resistor 15 and the gate terminal of the semiconductor element 4U, and the semiconductor element 4U is turned on.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、制御信
号出力回路８から図示しない各種制御回路の誤動作によ
り誤って制御信号が出力されてトランジスタドライバ９
がオンすると、半導体素子４Ｕ−４Ｘ，４Ｖ−４Ｙ，４
Ｗ−４Ｚの各組合せが同時にオンする場合があった。However, the control signal output circuit 8 erroneously outputs a control signal due to a malfunction of various control circuits (not shown), and the transistor driver 9
Is turned on, the semiconductor elements 4U-4X, 4V-4Y, 4
In some cases, each combination of W-4Z was turned on at the same time.
【００１２】又電源Ｐ１５にのるノイズの影響により誤
って発光素子１２ａが発光し受光素子１２ｂがオンした
場合にも、上述した半導体素子の組合せが同時にオンす
る場合があった。このように半導体素子４Ｕ−４Ｘ，４
Ｖ−４Ｙ，４Ｗ−４Ｚの各組合せが同時にオンした場
合、図７のコンデンサ３が短絡される。このためコンデ
ンサ３に充電された電荷が瞬時に同時に点弧した組の半
導体素子に流れ込むため、半導体素子が破壊してしまう
という問題があった。Further, even if the light emitting element 12a erroneously emits light and the light receiving element 12b is turned on due to the influence of noise on the power source P15, the combination of the above semiconductor elements may be turned on at the same time. In this way, the semiconductor devices 4U-4X, 4
When each combination of V-4Y and 4W-4Z is turned on at the same time, the capacitor 3 in FIG. 7 is short-circuited. For this reason, the electric charge charged in the capacitor 3 instantaneously flows into the group of semiconductor elements that are fired at the same time, which causes a problem that the semiconductor elements are destroyed.
【００１３】この半導体素子の破壊を防止するために、
従来コンデンサ３を流れる電流を電流検出器６で検出
し、この検出値により半導体素子４Ｕ−４Ｘ，４Ｖ−４
Ｙ，４Ｗ−４Ｚの同時点弧による短絡を検出して同時点
弧した半導体素子への制御信号を遮断し半導体素子を保
護する方法がある。又特開平３−２７０６９０号公報に
開示されるように半導体素子４Ｕ−４Ｘ，４Ｖ−４Ｙ，
４Ｗ−４Ｚの端子間電圧を監視し、電圧値が極端に低下
した際に同時点弧による短絡を検出して保護を図る方法
もある。In order to prevent the destruction of this semiconductor element,
The current flowing through the conventional capacitor 3 is detected by the current detector 6, and the semiconductor elements 4U-4X, 4V-4 are detected based on the detected value.
There is a method of protecting a semiconductor element by detecting a short circuit due to simultaneous firing of Y, 4W-4Z and cutting off a control signal to the semiconductor element that is simultaneously fired. Further, as disclosed in Japanese Patent Laid-Open No. 3-270690, semiconductor elements 4U-4X, 4V-4Y,
There is also a method of monitoring the voltage between terminals of 4W-4Z and detecting a short circuit due to simultaneous firing when the voltage value is extremely lowered to protect the voltage.
【００１４】しかしながら、上述したように半導体素子
４Ｕ−４Ｘ，４Ｖ−４Ｙ，４Ｗ−４Ｚが同時に点弧した
ことによる短絡電流又は電圧低下を検出してから各半導
体素子の保護を行うのでは、保護を行うまでの間は同時
に点弧した半導体素子に短絡電流が流れることになり、
半導体素子の破損を防止することが難しかった。However, as described above, when the semiconductor elements 4U-4X, 4V-4Y, and 4W-4Z are simultaneously fired, a short-circuit current or a voltage drop is detected, and then each semiconductor element is protected. Short-circuit current will flow through the semiconductor elements that are fired at the same time until
It was difficult to prevent damage to the semiconductor element.
【００１５】又、短絡電流又は電圧低下の検出感度を高
くすると、ノイズ等の影響による誤検出が発生し、この
様な電圧形インバータを用いる各種機器が誤検出の度に
停止してしまうなどの問題が新たに発生してしまう。Further, if the detection sensitivity of the short-circuit current or the voltage drop is increased, an erroneous detection occurs due to the influence of noise, etc., and various devices using such a voltage source inverter are stopped at each erroneous detection. New problems will occur.
【００１６】更に、ＩＧＢＴのように特に高速スイッチ
ング動作を行う半導体素子においては、高速の検出が要
求されるが、現在確実に保護を行う方法は確立されてい
ない。Further, in a semiconductor element which performs a particularly high speed switching operation such as an IGBT, high speed detection is required, but at present, a method for sure protection is not established.
【００１７】そこで本発明の目的は、半導体素子が誤っ
てオンしてから半導体素子の保護を行うのではなく、半
導体素子が動作する前に短絡モードとなることを検出
し、又半導体素子の誤動作による短絡破損を防止できる
電力変換装置を提供することにある。Therefore, an object of the present invention is not to protect the semiconductor element after the semiconductor element is erroneously turned on, but to detect that the semiconductor element is in the short-circuit mode before the semiconductor element operates, and also to malfunction the semiconductor element. An object of the present invention is to provide a power conversion device capable of preventing a short circuit damage due to.
【００１８】[0018]
【課題を解決するための手段】前記目的を達成するた
め、請求項１に対応する発明は、半導体素子を２個直列
に接続したアームを少なくとも２個並列に接続してなる
変換手段と、前記半導体素子を導通させるための制御信
号を出力する制御手段と、前記制御信号を検出し、同一
アームを構成する前記半導体素子に対する前記制御信号
を同時に検出した際に、前記同一アームの半導体素子に
対する前記制御信号を遮断する保護手段とを有する電力
変換装置である。In order to achieve the above-mentioned object, the invention corresponding to claim 1 is a conversion means comprising at least two arms connected in series, each having two semiconductor elements connected in series; Control means for outputting a control signal for conducting a semiconductor element, and the control signal for the semiconductor element of the same arm when the control signal is detected and the control signal for the semiconductor element forming the same arm is simultaneously detected. It is a power converter having a protection unit that shuts off a control signal.
【００１９】前記目的を達成するため、請求項２に対応
する発明は、半導体素子を２個直列に接続したアームを
少なくとも２個並列に接続してなる変換手段と、制御信
号を出力する一次側制御手段と、この一次側制御手段と
前記半導体素子のゲート端子間とを電気的に絶縁する絶
縁手段と、この絶縁手段を介して前記一次側制御手段か
ら出力された前記制御信号を、前記半導体素子を導通さ
せる導通信号として出力する二次側制御手段と、各アー
ムの入力側端子の一端に接続された半導体素子に対し
て、前記制御信号が前記一次側制御手段より出力された
ことを検出する第１の検出手段と、各アームの入力側端
子の他端に接続された半導体素子に対して、前記制御信
号が前記一次側制御手段より出力されたことを検出する
第２の検出手段と、同一アームの半導体素子に対する前
記制御信号が前記第１及び第２の検出手段によって同時
に検出された際に、前記同一アームの半導体素子に対す
る前記制御信号を遮断する遮断手段とを有する電力変換
装置である。In order to achieve the above-mentioned object, the invention according to claim 2 is the conversion means comprising at least two arms connected in parallel with two semiconductor elements connected in series, and a primary side for outputting a control signal. Control means, insulating means for electrically insulating between the primary side control means and the gate terminal of the semiconductor element, and the control signal output from the primary side control means via the insulating means, the semiconductor Detecting that the control signal is output from the primary side control means to the secondary side control means that outputs as a conduction signal for conducting the element and the semiconductor element connected to one end of the input side terminal of each arm And a second detecting means for detecting that the control signal is output from the primary side control means with respect to the semiconductor element connected to the other end of the input side terminal of each arm. , A power conversion device comprising: a cutoff unit that cuts off the control signal for the semiconductor device of the same arm when the control signal for the semiconductor device of one arm is simultaneously detected by the first and second detection units. .
【００２０】前記目的を達成するため、請求項３に対応
する発明は、半導体素子を２個直列に接続したアームを
少なくとも２個並列に接続してなる変換手段と、前記半
導体素子を導通させるための制御信号を出力する制御手
段と、前記制御信号を検出し、同一アームを構成する前
記半導体素子に対する前記制御信号を同時に検出した際
に、前記同一アームの半導体素子に対する前記制御信号
を遮断する遮断手段と、この遮断手段による制御信号の
遮断を解除する解除手段とを有する電力変換装置であ
る。In order to achieve the above-mentioned object, the invention according to claim 3 is for electrically connecting the semiconductor element with a converting means formed by connecting at least two arms in parallel, each of which has two semiconductor elements connected in series. Control means for outputting the control signal and a cutoff for cutting off the control signal for the semiconductor element of the same arm when the control signal is detected and the control signal for the semiconductor element forming the same arm is simultaneously detected. It is a power conversion device having means and release means for releasing the interruption of the control signal by the interruption means.
【００２１】前記目的を達成するため、請求項４に対応
する発明は、半導体素子を２個直列に接続したアームを
少なくとも２個並列に接続してなる変換手段と、前記半
導体素子に対するオン／オフ指令を受けて、前記半導体
素子の制御信号を出力する一次側制御手段と、この一次
側制御手段と前記半導体素子のゲート端子間とを電気的
に絶縁する絶縁手段と、この絶縁手段を介して前記一次
側制御手段から出力された前記制御信号を、前記半導体
素子を導通させる導通信号として出力する二次側制御手
段と、各アームの入力側端子の一端に接続された半導体
素子に対して、前記制御信号が前記一次側制御手段より
出力されたことを検出する第１の検出手段と、各アーム
の入力側端子の他端に接続された半導体素子に対して、
前記制御信号が前記一次側制御手段より出力されたこと
を検出する第２の検出手段と、同一アームの半導体素子
に対する前記制御信号が前記第１及び第２の検出手段に
よって同時に検出された際に、前記同一アームの半導体
素子に対する前記制御信号を遮断する遮断手段と、前記
オン／オフ指令より、同一アームの前記半導体素子が同
時にオフする期間を検出した際に、前記遮断手段による
制御信号の遮断を解除する解除手段とを有する電力変換
装置である。In order to achieve the above-mentioned object, the invention according to claim 4 is the conversion means comprising at least two arms connected in parallel with two semiconductor elements connected in series, and on / off for the semiconductor elements. In response to the command, a primary side control means for outputting a control signal for the semiconductor element, an insulating means for electrically insulating the primary side control means and a gate terminal of the semiconductor element, and through this insulating means The control signal output from the primary side control means, a secondary side control means for outputting as a conduction signal for conducting the semiconductor element, and a semiconductor element connected to one end of the input side terminal of each arm, First detection means for detecting that the control signal is output from the primary side control means, and a semiconductor element connected to the other end of the input side terminal of each arm,
Second detection means for detecting that the control signal is output from the primary side control means, and when the control signal for the semiconductor element of the same arm is simultaneously detected by the first and second detection means. A cutoff means for cutting off the control signal for the semiconductor element of the same arm, and a cutoff of the control signal by the cutoff means when a period in which the semiconductor elements of the same arm are simultaneously turned off is detected from the on / off command. And a releasing means for releasing.
【００２２】前記目的を達成するため、請求項５に対応
する発明は、半導体素子を２個直列に接続したアームを
少なくとも２個並列に接続した変換手段と、前記半導体
素子を導通させるための制御信号を出力する制御手段
と、前記制御信号を検出し、同一アームを構成する前記
半導体素子に対する前記制御信号を同時に検出した際
に、全ての前記半導体素子に対する前記制御信号を遮断
する保護手段とを有する電力変換装置である。In order to achieve the above-mentioned object, the invention according to claim 5 is the control means for electrically connecting the conversion means, in which at least two arms having two semiconductor elements connected in series are connected in parallel, and the semiconductor element. A control means for outputting a signal, and a protection means for detecting the control signal and blocking the control signals for all the semiconductor elements when the control signals for the semiconductor elements forming the same arm are simultaneously detected. It is an electric power converter which has.
【００２３】前記目的を達成するため、請求項６に対応
する発明は、半導体素子を２個直列に接続したアームを
少なくとも２個並列に接続した変換手段と、前記半導体
素子を導通させるための制御信号を出力する制御手段
と、前記制御信号を検出し、同一アームを構成する前記
半導体素子に対する前記制御信号を同時に検出した際
に、全ての前記半導体素子に対する前記制御信号を遮断
する遮断手段と、この遮断手段による制御信号の遮断を
解除する解除手段とを有する電力変換装置である。In order to achieve the above-mentioned object, the invention according to claim 6 is the control means for electrically connecting the conversion means having at least two arms connected in parallel with two semiconductor elements connected in series and the semiconductor element. Control means for outputting a signal, and detecting the control signal, when simultaneously detecting the control signal for the semiconductor elements constituting the same arm, a blocking means for blocking the control signal for all the semiconductor elements, And a canceling means for canceling the interruption of the control signal by the interruption means.
【００２４】前記目的を達成するため、請求項７に対応
する発明は、請求項６記載の電力変換装置において、前
記解除手段は、前記変換手段の入力端子間に接続された
コンデンサに流れる電流を検出する電流検出手段と、こ
の電流検出手段の検出値と予め設定される基準値とを比
較する比較手段と、この比較手段により前記検出値が前
記基準値を越えた際に、前記遮断信号の解除を停止する
判定手段とを有する電力変換装置である。In order to achieve the above object, the invention according to claim 7 is the power converter according to claim 6, wherein the releasing means applies a current flowing through a capacitor connected between input terminals of the converting means. Current detection means for detecting, comparison means for comparing the detection value of the current detection means with a preset reference value, and when the detection value exceeds the reference value by this comparison means, It is an electric power converter which has a judgment means which stops cancellation.
【００２５】前記目的を達成するため、請求項８に対応
する発明は、請求項１乃至請求項７のいずれか一つに記
載の電力変換装置において、前記変換手段は、同一アー
ムの前記半導体素子を交互に導通させることにより、各
アームの前記半導体素子の接続点から交流電力あるいは
直流電力を出力するものであることを特徴とする電力変
換装置である。In order to achieve the above object, the invention corresponding to claim 8 is the power conversion device according to any one of claims 1 to 7, wherein the conversion means is the semiconductor element of the same arm. Is alternately conducted to output AC power or DC power from the connection point of the semiconductor element of each arm.
【００２６】前記目的を達成するため、請求項９に対応
する発明は、請求項１乃至請求項７のいずれか一つに記
載の電力変換装置において、前記変換手段は、交流電力
を直流電力に変換するコンバータと、このコンバータの
出力端に接続され、前記直流電力を３相交流電力に変換
するインバータとを有する電力変換装置である。In order to achieve the above object, the invention corresponding to claim 9 is the power conversion device according to any one of claims 1 to 7, wherein the conversion means converts AC power into DC power. It is a power converter having a converter for converting and an inverter connected to an output end of the converter for converting the DC power into three-phase AC power.
【００２７】前記目的を達成するため、請求項１０に対
応する発明は、請求項１乃至請求項７のいずれか一つに
記載の電力変換装置において、前記半導体素子は、自己
消弧形の半導体素子であることを特徴とする電力変換装
置である。In order to achieve the above object, the invention corresponding to claim 10 is the power conversion device according to any one of claims 1 to 7, wherein the semiconductor element is a self-arc-extinguishing semiconductor. It is an electric power converter characterized by being an element.
【００２８】前記目的を達成するため、請求項１１に対
応する発明は、半導体素子を２個直列に接続したアーム
を少なくとも２個並列に接続してなり、同一アームの前
記半導体素子の接続点から交流電力又は直流電力を出力
する変換手段と、前記半導体素子を導通させるための制
御信号を出力する制御手段と、同一アームを構成する前
記半導体素子へ前記制御手段から前記制御信号が同時に
出力されたことを検出したとき、前記変換手段の動作を
停止する保護手段とを有する電力変換装置である。In order to achieve the above object, the invention according to claim 11 is such that at least two arms in which two semiconductor elements are connected in series are connected in parallel, and the semiconductor element of the same arm is connected at a connection point. The converter outputs the AC power or the DC power, the controller outputs the control signal for conducting the semiconductor element, and the semiconductor element forming the same arm simultaneously outputs the control signal from the controller. And a protection means for stopping the operation of the conversion means when it is detected.
【００２９】[0029]
【作用】請求項１、請求項２、請求項５、請求項８〜請
求項１１のいずれか一つに対応する発明によれば、同一
アームの半導体素子が短絡モードとなる様な状態になっ
た時でも、制御手段又は一次側制御手段から出力される
半導体素子を導通させるための制御信号を常に監視する
ことにより、この制御信号を遮断することができる。従
って同一アームの半導体素子が動作する前にオフ状態と
することができるため、短絡保護を行うことができ、半
導体素子の破損を防ぐことができる。According to the inventions corresponding to any one of claims 1, 2, 5, and 8 to 11, the semiconductor elements of the same arm are brought into a short-circuit mode. Even when the control signal is output, the control signal can be interrupted by constantly monitoring the control signal output from the control means or the primary side control means for conducting the semiconductor element. Therefore, since the semiconductor elements in the same arm can be turned off before they operate, short circuit protection can be performed and damage to the semiconductor elements can be prevented.
【００３０】請求項３、請求項４、請求項６、請求項７
のいずれか一つに対応する発明によれば、解除手段を備
えているので、請求項１または請求項２に対応する発明
の作用に加えて、変換手段が正常なことを確認した上
で、遮断手段から出力される遮断信号を解除して変換手
段を再起動させることができる。Claims 3, 4, 6, and 7
According to the invention corresponding to any one of the above, since the release means is provided, after confirming that the converting means is normal, in addition to the operation of the invention corresponding to claim 1 or 2, It is possible to cancel the cutoff signal output from the cutoff means and restart the conversion means.
【００３１】[0031]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。 ＜第１実施例＞図１は、本発明の第１実施例である電力
変換装置の要部回路図である。Embodiments of the present invention will be described below with reference to the drawings. <First Embodiment> FIG. 1 is a circuit diagram of a main portion of a power conversion device according to a first embodiment of the present invention.
【００３２】本実施例は図７に示された半導体素子４
Ｕ，４Ｘの制御装置と保護装置の一実施例である。尚、
半導体素子４Ｖ，４Ｙの制御装置と保護装置、半導体素
子４Ｗ，４Ｚの制御装置と保護装置も同様の構成であ
る。In this embodiment, the semiconductor device 4 shown in FIG. 7 is used.
It is an example of a U and 4X control device and a protection device. still,
The control device and the protection device for the semiconductor elements 4V and 4Y and the control device and the protection device for the semiconductor elements 4W and 4Z have the same configuration.
【００３３】制御装置１００は一次側制御装置７と絶縁
装置１２Ｕ，１２Ｘと二次側制御装置１３とから構成さ
れている。一次側制御装置７は、電源Ｐ１５、制御信号
出力回路８Ｕ、トランジスタドライバ９Ｕ、制限抵抗１
０Ｕ，１１Ｕ、制御信号出力回路８Ｘ、トランジスタド
ライバ９Ｘ、制限抵抗１０Ｘ，１１Ｘを備えている。The control device 100 comprises a primary side control device 7, insulating devices 12U and 12X, and a secondary side control device 13. The primary side control device 7 includes a power source P15, a control signal output circuit 8U, a transistor driver 9U, and a limiting resistor 1
0U, 11U, control signal output circuit 8X, transistor driver 9X, limiting resistors 10X, 11X are provided.
【００３４】制御信号出力回路８Ｕは図示しない各種制
御回路から得られた半導体素子４Ｕに対するオン／オフ
指令Ｕと動作開始信号ａ（例えば本装置をエレベータに
適用する場合はエレベータ起動信号）を入力とし、半導
体素子４Ｕを導通させるための制御信号を出力するもの
である。同様に制御信号出力回路８Ｘは半導体素子４Ｘ
に対するオン／オフ指令Ｘと動作開始信号ａを入力と
し、半導体素子４Ｘを導通させるための制御信号を出力
するものである。The control signal output circuit 8U receives an ON / OFF command U for the semiconductor device 4U and an operation start signal a (for example, an elevator start signal when the present apparatus is applied to an elevator) obtained from various control circuits (not shown). , And outputs a control signal for bringing the semiconductor element 4U into conduction. Similarly, the control signal output circuit 8X is the semiconductor element 4X.
It receives the on / off command X and the operation start signal a for and outputs a control signal for conducting the semiconductor element 4X.
【００３５】トランジスタドライバ９Ｕ，９Ｘは制御信
号出力回路８Ｕ，８Ｘから制御信号が出力された際にオ
ンする。絶縁装置１２Ｕ，１２Ｘは一次側制御装置７と
二次側制御装置１３とを絶縁するもので、例えば発光素
子１２Ｕａと受光素子１２Ｕｂ、発光素子１２Ｘａと受
光素子１２Ｘｂとからなるフォトカプラで構成される。The transistor drivers 9U and 9X are turned on when the control signal is output from the control signal output circuits 8U and 8X. The insulating devices 12U and 12X insulate the primary side control device 7 and the secondary side control device 13 from each other. For example, the insulating devices 12U and 12X are composed of photocouplers including a light emitting element 12Ua and a light receiving element 12Ub, and a light emitting element 12Xa and a light receiving element 12Xb. .
【００３６】二次側制御装置１３は、電流増幅回路１４
Ｕ，１４Ｘ、電流増幅回路１４Ｕ，１４Ｘと半導体素子
４Ｕ，４Ｘのゲート端子との間に接続される制限抵抗１
５Ｕ，１５Ｘを備えている。The secondary side control device 13 includes a current amplification circuit 14
U, 14X, limiting resistors 1 connected between the current amplifier circuits 14U, 14X and the gate terminals of the semiconductor elements 4U, 4X
It is equipped with 5U and 15X.
【００３７】なお、電流増幅回路１４Ｕ，１４Ｘの詳細
は図８に示した電流増幅回路１４と同様のものであり、
更に半導体素子４Ｕ，４Ｘに対して印加させる電圧源
（図８で示されるコンデンサ１６ａ，１６ｂなど）の図
示は省略している。The details of the current amplifier circuits 14U and 14X are the same as those of the current amplifier circuit 14 shown in FIG.
Further, illustration of voltage sources (capacitors 16a and 16b shown in FIG. 8) applied to the semiconductor elements 4U and 4X is omitted.
【００３８】図示しない各種制御回路から得られたオン
／オフ指令Ｕより制御信号出力回路８Ｕから制御信号が
出力されるとトランジスタドライバ９Ｕがオンする。す
ると電源Ｐ１５−電線１０１Ｕ−発光素子１２Ｕａ−制
限抵抗１１Ｕ−電線１０１Ｕ−制限抵抗１０Ｕ−トラン
ジスタドライバ９Ｕの経路で電流が流れる。発光素子１
２Ｕａが発光すると受光素子１２Ｕｂがオンし、電流増
幅回路１４Ｕ、制限抵抗１５Ｕを介して半導体素子４Ｕ
へ導通信号が入力されて半導体素子４Ｕがオンする。When a control signal is output from the control signal output circuit 8U by an on / off command U obtained from various control circuits (not shown), the transistor driver 9U is turned on. Then, a current flows through a path of the power supply P15-electric wire 101U-light emitting element 12Ua-limiting resistance 11U-electric wire 101U-limiting resistance 10U-transistor driver 9U. Light emitting element 1
When 2Ua emits light, the light receiving element 12Ub is turned on, and the semiconductor element 4U is passed through the current amplifier circuit 14U and the limiting resistor 15U.
A conduction signal is input to the semiconductor element 4U to turn it on.
【００３９】又、同様に図示しない各種制御回路から得
られたオン／オフ指令Ｘより制御信号出力回路８Ｘから
制御信号が出力されるとトランジスタドライバ９Ｘがオ
ンする。すると、電源Ｐ１５−電線１０１Ｘ−発光素子
１２Ｘａ−制限抵抗１１Ｘ−電線１０１Ｘ−制限抵抗１
０Ｘ−トランジスタドライバ９Ｘの経路で電流が流れ
る。発光素子１２Ｘａが発光すると受光素子１２Ｘｂが
オンし、電流増幅回路１４Ｘ、制限抵抗１５Ｘを介して
半導体素子４Ｘへ導通信号が入力されて半導体素子４Ｘ
がオンする。Similarly, when a control signal is output from the control signal output circuit 8X from an ON / OFF command X obtained from various control circuits (not shown), the transistor driver 9X is turned on. Then, the power supply P15-the electric wire 101X-the light emitting element 12Xa-the limiting resistance 11X-the electric wire 101X-the limiting resistance 1
Current flows in the path of 0X-transistor driver 9X. When the light emitting element 12Xa emits light, the light receiving element 12Xb is turned on, and a conduction signal is input to the semiconductor element 4X via the current amplifier circuit 14X and the limiting resistor 15X, and the semiconductor element 4X.
Turns on.
【００４０】保護装置３０は、制御信号検出回路３１，
３２、短絡モード検出回路３３、遮断回路３４、デッド
タイム検出回路３５から構成されている。制御信号検出
回路３１は、第１の検出手段を構成するもので、制御信
号出力回路８Ｕから制御信号が出力され、トランジスタ
ドライバ９Ｕがオンしたことを検出した際に、信号
「１」を出力する論理回路である。同様に制御信号検出
回路３２は、第２の検出手段を構成するもので、制御信
号出力回路８Ｘから制御信号が出力され、トランジスタ
ドライバ９Ｘがオンしたことを検出した際に、信号
「１」を出力する論理回路である。The protection device 30 includes a control signal detection circuit 31,
32, a short circuit mode detection circuit 33, a cutoff circuit 34, and a dead time detection circuit 35. The control signal detection circuit 31 constitutes a first detection means, and outputs a signal "1" when it is detected that the control signal is output from the control signal output circuit 8U and the transistor driver 9U is turned on. It is a logic circuit. Similarly, the control signal detection circuit 32, which constitutes a second detection means, outputs a control signal from the control signal output circuit 8X and outputs a signal "1" when it is detected that the transistor driver 9X is turned on. This is the output logic circuit.
【００４１】短絡モード検出回路３３は、制御信号検出
回路３１，３２からの出力信号を入力とし、制御信号検
出回路３１，３２から信号「１」が出力された際に信号
「０」を出力するナンド（ＮＡＮＤ）回路である。The short circuit mode detection circuit 33 receives the output signals from the control signal detection circuits 31 and 32 and outputs a signal "0" when the control signal detection circuits 31 and 32 output a signal "1". It is a NAND circuit.
【００４２】遮断回路３４は、短絡モード検出回路３３
から信号「０」が出力された際に、遮断信号ｇを出力
し、後述するクリア信号が入力されるまで遮断信号ｇを
出力し続けるものである。The cutoff circuit 34 is a short circuit mode detection circuit 33.
When the signal "0" is output from the device, the cutoff signal g is output, and the cutoff signal g is continuously output until a clear signal described later is input.
【００４３】デッドタイム検出回路３５は、解除手段を
構成するもので、図示しない各種制御回路から得られた
オン／オフ指令Ｕ，Ｘを入力とし、オン／オフ指令Ｕ，
Ｘが共にオフ指令の時（半導体素子４Ｕ，４Ｘが共にオ
フする時）にクリア信号として信号「１」を遮断回路３
４に出力するものである。The dead time detecting circuit 35 constitutes a releasing means, and receives the on / off commands U and X obtained from various control circuits (not shown) as input, and turns on / off commands U and
When both X are OFF commands (when the semiconductor elements 4U and 4X are both OFF), the signal "1" is cut off as the clear signal.
4 is output.
【００４４】次に第１実施例の動作について図２を用い
て説明する。Ａ区間では、制御信号出力回路８Ｕ，８Ｘ
へ図２（ａ），（ｂ）に示される様にオン／オフ指令
Ｕ，Ｘが出力されると、図２（ｃ），（ｄ）に示される
様にトランジスタドライバ９Ｕ，９Ｘが交互にオン／オ
フする。又制御信号検出回路３１，３２は図２（ｅ），
（ｆ）に示される様にトランジスタドライバ９Ｕ，９Ｘ
がオンしたことを検出した際に信号「１」を出力する。
短絡モード検出回路３３は、制御信号検出回路３１，３
２から同時に信号「１」が出力されていないため、図２
（ｇ）に示される様に信号「１」を出力する。従って遮
断回路３４は、図２（ｈ）に示される様に遮断信号ｇを
出力しないため、半導体素子４Ｕ，４Ｘは、図２
（ｊ），（ｋ）に示される様に交互にオン／オフするこ
とになる。又デッドタイム検出回路３５は、図２（ｉ）
に示される様にオン／オフ指令Ｕ，Ｘが共にオフ指令で
ある際に信号「１」を出力する。Next, the operation of the first embodiment will be described with reference to FIG. In section A, control signal output circuits 8U, 8X
When the on / off commands U and X are output as shown in FIGS. 2A and 2B, the transistor drivers 9U and 9X alternate as shown in FIGS. 2C and 2D. Turn on / off. Further, the control signal detection circuits 31 and 32 are shown in FIG.
As shown in (f), transistor drivers 9U, 9X
When it is detected that is turned on, a signal "1" is output.
The short circuit mode detection circuit 33 includes the control signal detection circuits 31, 3
Since the signal "1" is not output from 2 at the same time,
The signal "1" is output as shown in (g). Therefore, the cutoff circuit 34 does not output the cutoff signal g as shown in FIG.
As shown in (j) and (k), they are alternately turned on / off. The dead time detection circuit 35 is shown in FIG.
When the on / off commands U and X are both off commands, the signal "1" is output.
【００４５】次にＢ区間では、図２（ｂ）に示される様
にオン／オフ指令Ｘが誤って出力され、図２（ｄ）に示
される様にトランジスタドライバ９Ｘがオンする。する
と短絡モード検出回路３３は、制御信号検出回路３１，
３２から同時に信号「１」が出力されるため、図２
（ｇ）に示される様に信号「０」を出力する。従って遮
断回路３４は、図２（ｈ）に示される様に遮断信号ｇを
出力する。Next, in section B, the on / off command X is erroneously output as shown in FIG. 2 (b), and the transistor driver 9X is turned on as shown in FIG. 2 (d). Then, the short circuit mode detection circuit 33 causes the control signal detection circuit 31,
Since the signal “1” is output from 32 at the same time, FIG.
The signal "0" is output as shown in (g). Therefore, the interruption circuit 34 outputs the interruption signal g as shown in FIG.
【００４６】そして、Ｃ区間では遮断信号ｇは図２
（ｉ）に示される様に信号「１」がデッドタイム検出回
路３５から出力されるまで出力される。遮断信号ｇは制
御信号出力回路８Ｕ，８Ｘに入力され、トランジスタド
ライバ９Ｕ，９Ｘに対する制御信号の出力を遮断する。
従ってＢ区間、Ｃ区間に亘って、図２（ｊ），（ｋ）に
示される様に半導体素子４Ｕ，４Ｘをオフすることがで
きる。In the section C, the cutoff signal g is as shown in FIG.
As shown in (i), the signal "1" is output until it is output from the dead time detection circuit 35. The cutoff signal g is input to the control signal output circuits 8U and 8X, and cuts off the output of the control signal to the transistor drivers 9U and 9X.
Therefore, the semiconductor elements 4U and 4X can be turned off as shown in FIGS. 2 (j) and 2 (k) over the sections B and C.
【００４７】以上説明した第１実施例によれば、以下の
様な効果が得られる。半導体素子４Ｕ，４Ｘが短絡モー
ドとなる様な状態になった時でも、一次側制御装置７か
ら出力される半導体素子４Ｕ，４Ｘを導通させるための
制御信号を常に監視することにより、この制御信号を遮
断することができる。従って半導体素子４Ｕ，４Ｘが動
作する前にオフ状態とすることができるため、短絡保護
を行うことができ、半導体素子４Ｕ，４Ｘの破損を防ぐ
ことができる。According to the first embodiment described above, the following effects can be obtained. Even when the semiconductor elements 4U, 4X are in the short-circuit mode, the control signal for conducting the semiconductor elements 4U, 4X output from the primary side control device 7 is constantly monitored to obtain this control signal. Can be shut off. Therefore, since the semiconductor elements 4U and 4X can be turned off before they operate, short circuit protection can be performed and damage to the semiconductor elements 4U and 4X can be prevented.
【００４８】なお半導体素子４Ｖ，４Ｙ又は半導体素子
４Ｗ，４Ｚについても同様に短絡モードとなる様な状態
になった時でも、半導体素子４Ｖ，４Ｙ又は半導体素子
４Ｗ，４Ｚが動作する前にオフ状態とすることができる
ため、短絡保護を行うことができ、半導体素子４Ｖ，４
Ｙ，４Ｗ，４Ｚの破損を防ぐことができる。Even when the semiconductor elements 4V, 4Y or the semiconductor elements 4W, 4Z are also in the short-circuit mode, the semiconductor elements 4V, 4Y or the semiconductor elements 4W, 4Z are turned off before they operate. Therefore, short-circuit protection can be performed, and the semiconductor elements 4V, 4
It is possible to prevent damage to Y, 4W, and 4Z.
【００４９】＜第２実施例＞図３は、本発明の第２実施
例である電力変換装置の要部回路図である。本実施例は
図７に示された半導体素子４Ｕ，４Ｘ，４Ｖ，４Ｙ，４
Ｗ，４Ｚの一次側制御装置と保護装置の一実施例であ
る。<Second Embodiment> FIG. 3 is a circuit diagram of a main portion of a power conversion device according to a second embodiment of the present invention. In this embodiment, the semiconductor devices 4U, 4X, 4V, 4Y, 4 shown in FIG. 7 are used.
It is an example of a primary side control device and a protection device for W and 4Z.
【００５０】一次側制御装置７は各半導体素子４Ｕ，４
Ｘ，４Ｖ，４Ｙ，４Ｗ，４Ｚを導通させるための制御信
号を出力する制御信号出力回路８Ｕ，８Ｘ，８Ｖ，８
Ｙ，８Ｗ，８Ｚと、制御信号出力回路８Ｕ，８Ｘ，８
Ｖ，８Ｙ，８Ｗ，８Ｚが制御信号を出力した際にオンす
るトランジスタドライバ９Ｕ，９Ｘ，９Ｖ，９Ｙ，９
Ｗ，９Ｚを備えている。The primary side control device 7 includes semiconductor devices 4U, 4
Control signal output circuits 8U, 8X, 8V, 8 for outputting control signals for making X, 4V, 4Y, 4W, 4Z conductive.
Y, 8W, 8Z and control signal output circuits 8U, 8X, 8
Transistor drivers 9U, 9X, 9V, 9Y, 9 which are turned on when V, 8Y, 8W, 8Z output a control signal.
It is equipped with W and 9Z.
【００５１】又保護装置３０は、制御信号検出回路３１
Ｕ，３１Ｘ，３１Ｖ，３１Ｙ，３１Ｗ，３１Ｚ、短絡モ
ード検出回路３３ａ，３３ｂ，３３ｃ、遮断回路３４
ａ，３４ｂ，３４ｃ、全相遮断回路３６、解除回路３７
から構成されている。Further, the protection device 30 includes a control signal detection circuit 31.
U, 31X, 31V, 31Y, 31W, 31Z, short-circuit mode detection circuits 33a, 33b, 33c, interruption circuit 34
a, 34b, 34c, all-phase cutoff circuit 36, release circuit 37
It consists of
【００５２】以下半導体素子４Ｕ，４Ｘに対応する制御
信号検出回路３１Ｕ，３１Ｘ、短絡モード検出回路３３
ａ、遮断回路３４ａについてその動作を説明する。尚半
導体素子４Ｖ，４Ｙ、半導体素子４Ｗ，４Ｚについても
同様である。The control signal detection circuits 31U and 31X corresponding to the semiconductor elements 4U and 4X and the short circuit mode detection circuit 33 will be described below.
The operation of the shutoff circuit 34a will be described. The same applies to the semiconductor elements 4V and 4Y and the semiconductor elements 4W and 4Z.
【００５３】制御信号検出回路３１Ｕは、制御信号出力
回路８Ｕから制御信号が出力され、トランジスタドライ
バ９Ｕがオンしたことを検出した際に、信号「１」を出
力する論理回路である。同様に制御信号検出回路３２Ｘ
は、制御信号出力回路８Ｘから制御信号が出力され、ト
ランジスタドライバ９Ｘがオンしたことを検出した際
に、信号「１」を出力する論理回路である。The control signal detection circuit 31U is a logic circuit which outputs a signal "1" when the control signal output circuit 8U outputs a control signal and it is detected that the transistor driver 9U is turned on. Similarly, the control signal detection circuit 32X
Is a logic circuit that outputs a signal “1” when a control signal is output from the control signal output circuit 8X and it is detected that the transistor driver 9X is turned on.
【００５４】短絡モード検出回路３３ａは、制御信号検
出回路３１Ｕ，３２Ｘからの出力信号を入力とし、制御
信号検出回路３１Ｕ，３２Ｘから信号「１」が出力され
た際に信号「０」を出力するナンド（ＮＡＮＤ）回路で
ある。遮断回路３４ａは、短絡モード検出回路３３ａか
ら信号「０」が出力された際に、遮断信号ｇａを出力
し、後述する解除回路３７からクリア信号ＣＬＲが入力
されるまで遮断信号ｇａを出力し続けるものである。The short circuit mode detection circuit 33a receives the output signals from the control signal detection circuits 31U and 32X as inputs, and outputs a signal "0" when a signal "1" is output from the control signal detection circuits 31U and 32X. It is a NAND circuit. The cutoff circuit 34a outputs the cutoff signal ga when the signal "0" is output from the short circuit mode detection circuit 33a, and continues to output the cutoff signal ga until a clear signal CLR is input from a release circuit 37 described later. It is a thing.
【００５５】遮断回路３４ａ，３４ｂ，３４ｃは上述し
た様に、半導体素子４Ｕ，４Ｘ又は半導体素子４Ｖ，４
Ｙ又は半導体素子４Ｗ，４Ｚに対して導通させるための
制御信号が同時に出力される短絡モードとなった際に、
遮断信号ｇａ，ｇｂ，ｇｃを出力する。The cutoff circuits 34a, 34b and 34c have the semiconductor elements 4U and 4X or the semiconductor elements 4V and 4 as described above.
In the short-circuit mode in which a control signal for conducting Y or the semiconductor elements 4W and 4Z is simultaneously output,
The cutoff signals ga, gb, gc are output.
【００５６】全相遮断回路３６は、この遮断回路３４
ａ，３４ｂ，３４ｃの出力信号を入力とし、遮断回路３
４ａ，３４ｂ，３４ｃのいずれか１つから遮断信号ｇ
ａ，ｇｂ，ｇｃが出力された際に全相遮断信号ｇを出力
する。制御信号出力回路８Ｕ，８Ｘ，８Ｖ，８Ｙ，８
Ｗ，８Ｚはこの全相遮断信号ｇを入力し、トランジスタ
ドライバ９Ｕ，９Ｘ，９Ｖ，９Ｙ，９Ｗ，９Ｚに対する
制御信号の出力を遮断する。従って半導体素子４Ｕ，４
Ｘ，４Ｖ，４Ｙ，４Ｗ，４Ｚをオフしインバータ４の運
転を停止することができる。The all-phase cutoff circuit 36 is the cutoff circuit 34.
The output signals of a, 34b, and 34c are input, and the cutoff circuit 3
Cutoff signal g from any one of 4a, 34b, 34c
When a, gb, and gc are output, the all-phase cutoff signal g is output. Control signal output circuit 8U, 8X, 8V, 8Y, 8
The W and 8Z inputs the all-phase cutoff signal g, and cuts off the output of the control signal to the transistor drivers 9U, 9X, 9V, 9Y, 9W, and 9Z. Therefore, the semiconductor devices 4U, 4
The operation of the inverter 4 can be stopped by turning off X, 4V, 4Y, 4W and 4Z.
【００５７】以上説明した第２実施例によれば、以下の
様な効果が得られる。半導体素子４Ｕ，４Ｘ又は半導体
素子４Ｖ，４Ｙ又は半導体素子４Ｗ，４Ｚのいずれかで
短絡モードとなる様な状態が発生した場合、一次側制御
装置７から出力される半導体素子４Ｕ，４Ｘ，４Ｖ，４
Ｙ，４Ｗ，４Ｚを導通させる制御信号を常に監視するこ
とにより、これら制御信号を遮断することができる。According to the second embodiment described above, the following effects can be obtained. When a short-circuit mode occurs in any of the semiconductor elements 4U, 4X or the semiconductor elements 4V, 4Y or the semiconductor elements 4W, 4Z, the semiconductor elements 4U, 4X, 4V output from the primary side control device 7 Four
These control signals can be cut off by constantly monitoring the control signals that make Y, 4W, and 4Z conductive.
【００５８】なお解除回路３７は、インバータ４が正常
なことをソフトウェア又はハードウェアでチェックして
クリア信号ＣＬＲを遮断回路３４ａ，３４ｂ，３４ｃに
出力するものである。このようにインバータ４が正常な
ことを確認した上で、遮断回路３４ａ，３４ｂ，３４ｃ
から出力される遮断信号ｇａ，ｇｂ，ｇｃを解除してイ
ンバータ４を再起動させることができる。The release circuit 37 is for checking that the inverter 4 is normal by software or hardware and outputting the clear signal CLR to the cutoff circuits 34a, 34b, 34c. In this way, after confirming that the inverter 4 is normal, the cutoff circuits 34a, 34b, 34c
It is possible to restart the inverter 4 by canceling the cutoff signals ga, gb, gc output from the.
【００５９】＜第３実施例＞図４は、本発明の第３実施
例である電力変換装置の要部回路図である。本実施例は
図３に示された解除回路３７の一実施例である。<Third Embodiment> FIG. 4 is a circuit diagram of a main portion of a power conversion device according to a third embodiment of the present invention. This embodiment is an embodiment of the canceling circuit 37 shown in FIG.
【００６０】解除回路３７は、基準値設定器３８、比較
器３９、判定器４０から構成されている。基準値設定器
３８は、半導体素子４Ｕ，４Ｘ，４Ｖ，４Ｙ，４Ｗ，４
Ｚが破損する限界値ＩＣを設定する。比較器３９は、限
界値ＩＣと図７に示された電流検出器６で検出された検
出値ＩＤとを入力し、検出値ＩＤが限界値ＩＣ以下の際
に正常信号Ｔを出力する。判定器４０は、比較器３９の
出力信号と全相遮断回路３６の出力信号ｇとを入力し、
比較器３９から正常信号Ｔが入力され、全相遮断回路３
６から全相遮断信号ｇが入力された際に、クリア信号Ｃ
ＬＲを出力する。The cancellation circuit 37 is composed of a reference value setting device 38, a comparator 39, and a judging device 40. The reference value setter 38 includes semiconductor devices 4U, 4X, 4V, 4Y, 4W, 4
Set a limit value IC at which Z will be damaged. The comparator 39 inputs the limit value IC and the detection value ID detected by the current detector 6 shown in FIG. 7, and outputs a normal signal T when the detection value ID is equal to or less than the limit value IC. The determiner 40 inputs the output signal of the comparator 39 and the output signal g of the all-phase cutoff circuit 36,
The normal signal T is input from the comparator 39, and the all-phase cutoff circuit 3
When the all-phase cutoff signal g is input from 6, the clear signal C
Output LR.
【００６１】従って、半導体素子４Ｕ，４Ｘ，４Ｖ，４
Ｙ，４Ｗ，４Ｚが破損して検出値ＩＤが限界値ＩＣを越
えた際には、クリア信号ＣＬＲは出力されず永久故障扱
いとすることができる。Therefore, the semiconductor elements 4U, 4X, 4V, 4
When Y, 4W and 4Z are damaged and the detected value ID exceeds the limit value IC, the clear signal CLR is not output and it can be treated as a permanent failure.
【００６２】＜第４実施例＞図５は、本発明の第４実施
例である電力変換装置の要部回路図である。本実施例は
図７に示された半導体素子４Ｕ，４Ｘの制御装置と保護
装置の一実施例である。尚、半導体素子４Ｖ，４Ｙの制
御装置と保護装置、半導体素子４Ｗ，４Ｚの制御装置と
保護装置も同様の構成である。<Fourth Embodiment> FIG. 5 is a circuit diagram of a main portion of a power conversion device according to a fourth embodiment of the present invention. This embodiment is an embodiment of the control device and protection device for the semiconductor devices 4U and 4X shown in FIG. The control device and protection device for the semiconductor elements 4V and 4Y and the control device and protection device for the semiconductor elements 4W and 4Z have the same configuration.
【００６３】本実施例では一次側制御装置７に遮断用ト
ランジスタ４１Ｕ，４１Ｘを追加している。又保護装置
３０には駆動回路４２が追加されている。制御信号検出
回路３１，３２は、絶縁装置１２Ｕ，１２Ｘの近傍を流
れる電流からトランジスタドライバ９Ｕ，９Ｘのオン／
オフを検出する。In this embodiment, shut-off transistors 41U and 41X are added to the primary side control device 7. A drive circuit 42 is added to the protection device 30. The control signal detection circuits 31 and 32 turn on / off the transistor drivers 9U and 9X based on the current flowing in the vicinity of the insulating devices 12U and 12X.
Detect off.
【００６４】駆動回路４２は、半導体素子４Ｕ，４Ｘに
対して導通させるための制御信号が同時に出力される短
絡モードとなった際に、遮断回路３４から出力される遮
断信号ｇをうけて遮断用トランジスタ４１Ｕ，４１Ｘを
オンする導通信号を出力する。遮断用トランジスタ４１
Ｕ，４１Ｘがオンすると、発光素子１２Ｕａ，１２Ｘａ
を流れる電流が全て遮断用トランジスタ４１Ｕ，４１Ｘ
に流れるため、二次側制御装置１３から出力される導通
信号が遮断されることになる。The drive circuit 42 receives the cutoff signal g output from the cutoff circuit 34 in the short circuit mode in which the control signals for conducting the semiconductor elements 4U and 4X are output at the same time. A conduction signal for turning on the transistors 41U and 41X is output. Transistor 41 for cutoff
When U and 41X are turned on, light emitting elements 12Ua and 12Xa
All the current flowing through the transistors 41U, 41X for shutting off
Therefore, the conduction signal output from the secondary side control device 13 is cut off.
【００６５】従って電線１０１Ｕ，１０１Ｘの長さに伴
って発生する共振等により、制御信号が誤って送信され
た際にも、半導体素子４Ｕ，４Ｘ又は半導体素子４Ｖ，
４Ｙ又は半導体素子４Ｗ，４Ｚに対して出力される導通
信号を遮断することができるため、半導体素子４Ｕ〜４
Ｚが動作する前に短絡保護を行うことができる。Therefore, even when the control signal is erroneously transmitted due to resonance or the like caused by the length of the electric wires 101U, 101X, the semiconductor elements 4U, 4X or the semiconductor element 4V,
Since the conduction signal output to the 4Y or the semiconductor elements 4W and 4Z can be blocked, the semiconductor elements 4U to 4U can be cut off.
Short circuit protection can be provided before Z is activated.
【００６６】＜第５実施例＞図６は、本発明の第５実施
例である電力変換装置の要部回路図である。本実施例は
主回路の一実施例である。<Fifth Embodiment> FIG. 6 is a circuit diagram of a main portion of a power conversion device according to a fifth embodiment of the present invention. This embodiment is an embodiment of the main circuit.
【００６７】コンバータ２０は複数個のＴｒ，ＧＴＲ，
ＩＧＢＴ，ＧＴＯ等の自己消弧形の半導体素子２Ｕ，２
Ｘ，２Ｖ，２Ｙ，２Ｗ，２Ｚとから構成されている。半
導体素子２Ｕは半導体素子２Ｘに直列に接続される。半
導体素子２Ｖは半導体素子２Ｙに直列に接続される。半
導体素子２Ｗは半導体素子２Ｚに直列に接続される。３
相交流電源１は、半導体素子２Ｕと半導体素子２Ｘとの
接続点、半導体素子２Ｖと半導体素子２Ｙとの接続点、
及び半導体素子２Ｗと半導体素子２Ｚとの接続点に接続
される。コンバータ２０の出力側はコンデンサ３を介し
てインバータ４、誘導電動機５が接続されている。The converter 20 includes a plurality of Trs, GTRs,
Self-extinguishing semiconductor devices 2U, 2 such as IGBT and GTO
It is composed of X, 2V, 2Y, 2W and 2Z. The semiconductor element 2U is connected in series with the semiconductor element 2X. The semiconductor element 2V is connected in series with the semiconductor element 2Y. The semiconductor element 2W is connected in series with the semiconductor element 2Z. Three
The phase alternating current power supply 1 includes a connection point between the semiconductor element 2U and the semiconductor element 2X, a connection point between the semiconductor element 2V and the semiconductor element 2Y,
And the connection point between the semiconductor element 2W and the semiconductor element 2Z. The output side of the converter 20 is connected to the inverter 4 and the induction motor 5 via the capacitor 3.
【００６８】コンバータ２０は、３相交流電源１の交流
電圧を昇圧、整流して直流電圧に変換したり、誘導電動
機５の回生エネルギを３相交流電源１に返還する場合、
インバータ４と同様に半導体素子２Ｕ，２Ｘ，２Ｖ，２
Ｙ，２Ｗ，２Ｚを交互にスイッチング制御するものであ
る。従って第１乃至第４実施例をコンバータ２０に適用
することができる。The converter 20 boosts and rectifies the AC voltage of the three-phase AC power source 1 to convert it into a DC voltage, and returns the regenerative energy of the induction motor 5 to the three-phase AC power source 1.
Like the inverter 4, the semiconductor elements 2U, 2X, 2V, 2
Switching control of Y, 2W, and 2Z is performed alternately. Therefore, the first to fourth embodiments can be applied to the converter 20.
【００６９】[0069]
【発明の効果】本発明によれば、半導体素子が誤ってオ
ンしてから半導体素子の保護を行うのではなく、半導体
素子が動作する前に短絡モードとなることを検出し、又
半導体素子の誤動作による短絡破損を防止できる電力変
換装置を提供できる。According to the present invention, the semiconductor element is not protected after the semiconductor element is erroneously turned on, but the short-circuit mode is detected before the semiconductor element operates, and the semiconductor element is protected. It is possible to provide a power converter that can prevent short circuit damage due to malfunction.
【図１】本発明の第１実施例である電力変換装置の要部
回路図。FIG. 1 is a circuit diagram of a main part of a power conversion device that is a first embodiment of the present invention.
【図２】図１の動作を説明するタイムチャート。FIG. 2 is a time chart explaining the operation of FIG.
【図３】本発明の第２実施例である電力変換装置の要部
回路図。FIG. 3 is a circuit diagram of a main part of a power conversion device that is a second embodiment of the present invention.
【図４】本発明の第３実施例である電力変換装置の要部
回路図。FIG. 4 is a circuit diagram of a main part of a power conversion device that is a third embodiment of the present invention.
【図５】本発明の第４実施例である電力変換装置の要部
回路図。FIG. 5 is a circuit diagram of a main part of a power conversion device that is a fourth embodiment of the present invention.
【図６】本発明の第５実施例である電力変換装置の要部
回路図。FIG. 6 is a circuit diagram of a main part of a power conversion device that is a fifth embodiment of the present invention.
【図７】一般的な電力変換装置の概略回路図。FIG. 7 is a schematic circuit diagram of a general power converter.
【図８】従来の制御装置の回路図。FIG. 8 is a circuit diagram of a conventional control device.
１…三相交流電源、２…整流器、３…コンデンサ、４…
インバータ、４Ｕ，４Ｖ，４Ｗ，４Ｘ，４Ｙ，４Ｚ…半
導体素子、５…誘導電動機、６…電流検出器、７…一次
側制御装置、８，８Ｕ，８Ｖ，８Ｗ，８Ｘ，８Ｙ，８Ｚ
…制御信号出力回路、９，９Ｕ，９Ｖ，９Ｗ，９Ｘ，９
Ｙ，９Ｚ…トランジスタドライバ、１０，１１…制限抵
抗、１２Ｕ，１２Ｘ，１２…絶縁装置、１３…二次側制
御装置、１４Ｕ，１４Ｘ…絶縁装置、１５Ｕ，１５Ｘ…
制限抵抗、３０…保護装置、３１，３２…制御信号検出
回路、３３，３３ａ，３３ｂ，３３ｃ…短絡モード検出
回路、３４…遮断回路、３５…デッドタイム検出回路、
３６…全相遮断回路、３７…解除回路、３９…基準値設
定器、３９…比較器、４０…判定器、４２…駆動回路。1 ... Three-phase AC power supply, 2 ... Rectifier, 3 ... Capacitor, 4 ...
Inverter, 4U, 4V, 4W, 4X, 4Y, 4Z ... Semiconductor element, 5 ... Induction motor, 6 ... Current detector, 7 ... Primary side control device, 8, 8U, 8V, 8W, 8X, 8Y, 8Z
... Control signal output circuit, 9, 9U, 9V, 9W, 9X, 9
Y, 9Z ... Transistor driver, 10, 11 ... Limiting resistance, 12U, 12X, 12 ... Isolation device, 13 ... Secondary side control device, 14U, 14X ... Isolation device, 15U, 15X ...
Limiting resistance, 30 ... Protecting device, 31, 32 ... Control signal detecting circuit, 33, 33a, 33b, 33c ... Short circuit mode detecting circuit, 34 ... Breaking circuit, 35 ... Dead time detecting circuit,
36 ... All-phase cutoff circuit, 37 ... Release circuit, 39 ... Reference value setting device, 39 ... Comparator, 40 ... Judgment device, 42 ... Drive circuit.
Claims (11)
を少なくとも２個並列に接続してなる変換手段と、 前記半導体素子を導通させるための制御信号を出力する
制御手段と、 前記制御信号を検出し、同一アームを構成する前記半導
体素子に対する前記制御信号を同時に検出した際に、前
記同一アームの半導体素子に対する前記制御信号を遮断
する保護手段とを有する電力変換装置。1. A conversion means comprising at least two arms connected in parallel with two semiconductor elements connected in series, a control means outputting a control signal for conducting the semiconductor element, and the control signal A power conversion device comprising: a protection unit that detects the control signal for the semiconductor elements of the same arm and simultaneously detects the control signal for the semiconductor elements of the same arm.
を少なくとも２個並列に接続してなる変換手段と、 制御信号を出力する一次側制御手段と、 この一次側制御手段と前記半導体素子のゲート端子間と
を電気的に絶縁する絶縁手段と、 この絶縁手段を介して前記一次側制御手段から出力され
た前記制御信号を、前記半導体素子を導通させる導通信
号として出力する二次側制御手段と、 各アームの入力側端子の一端に接続された半導体素子に
対して、前記制御信号が前記一次側制御手段より出力さ
れたことを検出する第１の検出手段と、 各アームの入力側端子の他端に接続された半導体素子に
対して、前記制御信号が前記一次側制御手段より出力さ
れたことを検出する第２の検出手段と、 同一アームの半導体素子に対する前記制御信号が前記第
１及び第２の検出手段によって同時に検出された際に、
前記同一アームの半導体素子に対する前記制御信号を遮
断する遮断手段とを有する電力変換装置。2. A conversion means formed by connecting at least two arms connected in parallel with two semiconductor elements connected in series, a primary side control means for outputting a control signal, and a primary side control means and the semiconductor element. Insulation means for electrically insulating between the gate terminals, and secondary side control means for outputting the control signal output from the primary side control means via the insulation means as a conduction signal for conducting the semiconductor element. And first detection means for detecting that the control signal is output from the primary side control means with respect to the semiconductor element connected to one end of the input side terminal of each arm, and the input side terminal of each arm. Second detection means for detecting that the control signal is output from the primary side control means to the semiconductor element connected to the other end of the When the first and second detecting means simultaneously detect,
A power conversion device comprising: a cutoff unit that cuts off the control signal for the semiconductor elements of the same arm.
を少なくとも２個並列に接続してなる変換手段と、 前記半導体素子を導通させるための制御信号を出力する
制御手段と、 前記制御信号を検出し、同一アームを構成する前記半導
体素子に対する前記制御信号を同時に検出した際に、前
記同一アームの半導体素子に対する前記制御信号を遮断
する遮断手段と、 この遮断手段による制御信号の遮断を解除する解除手段
とを有する電力変換装置。3. A conversion means in which at least two arms each having two semiconductor elements connected in series are connected in parallel, a control means for outputting a control signal for electrically connecting the semiconductor elements, and the control signal When the detection signal is detected and the control signals for the semiconductor elements forming the same arm are detected at the same time, a cutoff means for cutting off the control signal for the semiconductor element of the same arm and a cutoff of the control signal by the cutoff means are released. A power converter having a releasing means.
を少なくとも２個並列に接続してなる変換手段と、 前記半導体素子に対するオン／オフ指令を受けて、前記
半導体素子の制御信号を出力する一次側制御手段と、 この一次側制御手段と前記半導体素子のゲート端子間と
を電気的に絶縁する絶縁手段と、 この絶縁手段を介して前記一次側制御手段から出力され
た前記制御信号を、前記半導体素子を導通させる導通信
号として出力する二次側制御手段と、 各アームの入力側端子の一端に接続された半導体素子に
対して、前記制御信号が前記一次側制御手段より出力さ
れたことを検出する第１の検出手段と、 各アームの入力側端子の他端に接続された半導体素子に
対して、前記制御信号が前記一次側制御手段より出力さ
れたことを検出する第２の検出手段と、 同一アームの半導体素子に対する前記制御信号が前記第
１及び第２の検出手段によって同時に検出された際に、
前記同一アームの半導体素子に対する前記制御信号を遮
断する遮断手段と、 前記オン／オフ指令より、同一アームの前記半導体素子
が同時にオフする期間を検出した際に、前記遮断手段に
よる制御信号の遮断を解除する解除手段とを有する電力
変換装置。4. A conversion means comprising at least two arms each having two semiconductor elements connected in series and connected in parallel, and a control signal for the semiconductor element is output in response to an ON / OFF command for the semiconductor element. Primary side control means, insulating means for electrically insulating between the primary side control means and the gate terminal of the semiconductor element, the control signal output from the primary side control means via the insulating means, The control signal is output from the primary side control means to the secondary side control means for outputting as a conduction signal for conducting the semiconductor element and the semiconductor element connected to one end of the input side terminal of each arm. For detecting that the control signal is output from the primary side control means to the semiconductor element connected to the other end of the input side terminal of each arm. When it is detected simultaneously by the detection means and the control signal is the respect to the semiconductor device of the same arm first and second detection means,
When a period in which the semiconductor devices of the same arm are turned off at the same time is detected from the on / off command and a shutoff device that shuts off the control signal to the semiconductor devices of the same arm, the shutoff device shuts off the control signal. A power conversion device having a releasing means for releasing.
を少なくとも２個並列に接続した変換手段と、 前記半導体素子を導通させるための制御信号を出力する
制御手段と、 前記制御信号を検出し、同一アームを構成する前記半導
体素子に対する前記制御信号を同時に検出した際に、全
ての前記半導体素子に対する前記制御信号を遮断する保
護手段とを有する電力変換装置。5. A conversion means having at least two arms connected in parallel with two semiconductor elements connected in series, a control means outputting a control signal for conducting the semiconductor element, and detecting the control signal. A power converter having a protection unit that cuts off the control signals for all the semiconductor elements when the control signals for the semiconductor elements forming the same arm are simultaneously detected.
を少なくとも２個並列に接続した変換手段と、 前記半導体素子を導通させるための制御信号を出力する
制御手段と、 前記制御信号を検出し、同一アームを構成する前記半導
体素子に対する前記制御信号を同時に検出した際に、全
ての前記半導体素子に対する前記制御信号を遮断する遮
断手段と、 この遮断手段による制御信号の遮断を解除する解除手段
とを有する電力変換装置。6. A conversion means having at least two arms connected in parallel with two semiconductor elements connected in series, a control means outputting a control signal for conducting the semiconductor element, and detecting the control signal. A blocking means for blocking the control signals for all the semiconductor elements when the control signals for the semiconductor elements forming the same arm are simultaneously detected, and a releasing means for releasing the blocking of the control signal by the blocking means. Power converter having a.
れる電流を検出する電流検出手段と、 この電流検出手段の検出値と予め設定される基準値とを
比較する比較手段と、 この比較手段により前記検出値が前記基準値を越えた際
に、前記遮断信号の解除を停止する判定手段とを有する
電力変換装置。7. The power converter according to claim 6, wherein the canceling unit detects a current flowing through a capacitor connected between input terminals of the converting unit, and a detection value of the current detecting unit. And a preset reference value, and a comparing means for comparing the detected value with the reference value and a determining means for stopping the release of the cutoff signal when the detected value exceeds the reference value.
記載の電力変換装置において、 前記変換手段は、 同一アームの前記半導体素子を交互に導通させることに
より、各アームの前記半導体素子の接続点から交流電力
あるいは直流電力を出力するものであることを特徴とす
る電力変換装置。8. The power conversion device according to claim 1, wherein the conversion unit alternately connects the semiconductor elements of the same arm to each other, and thereby the semiconductor element of each arm. A power conversion device that outputs AC power or DC power from a connection point of the power conversion device.
記載の電力変換装置において、 前記変換手段は、 交流電力を直流電力に変換するコンバータと、 このコンバータの出力端に接続され、前記直流電力を３
相交流電力に変換するインバータとを有する電力変換装
置。9. The power converter according to any one of claims 1 to 7, wherein the converter is connected to a converter for converting AC power into DC power, and is connected to an output end of the converter. The DC power is 3
A power converter having an inverter for converting into phase alternating current power.
に記載の電力変換装置において、 前記半導体素子は、 自己消弧形の半導体素子であることを特徴とする電力変
換装置。10. The power conversion device according to claim 1, wherein the semiconductor element is a self-extinguishing type semiconductor element.
ムを少なくとも２個並列に接続してなり、同一アームの
前記半導体素子の接続点から交流電力又は直流電力を出
力する変換手段と、 前記半導体素子を導通させるための制御信号を出力する
制御手段と、 同一アームを構成する前記半導体素子へ前記制御手段か
ら前記制御信号が同時に出力されたことを検出したと
き、前記変換手段の動作を停止する保護手段とを有する
電力変換装置。11. A conversion unit configured to connect at least two arms in parallel, each of which has two semiconductor elements connected in series, and which outputs AC power or DC power from a connection point of the semiconductor elements of the same arm, and the semiconductor. When it is detected that the control signal is output from the control means to the semiconductor element forming the same arm at the same time, the operation of the conversion means is stopped. A power converter having a protection means.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320846A JPH08111988A (en) | 1994-08-15 | 1994-12-22 | Power converter |
| TW084104324A TW284926B (en) | 1994-08-15 | 1995-05-01 | |
| US08/441,198 US5604670A (en) | 1994-08-15 | 1995-05-15 | Power converting apparatus and control device for a power converting apparatus |
| KR1019950016448A KR100206028B1 (en) | 1994-08-15 | 1995-06-20 | A power converting apparatus and control device for a power converting apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19153994 | 1994-08-15 | ||
| JP6-191539 | 1994-08-15 | ||
| JP6320846A JPH08111988A (en) | 1994-08-15 | 1994-12-22 | Power converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08111988A true JPH08111988A (en) | 1996-04-30 |
Family
ID=26506762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6320846A Pending JPH08111988A (en) | 1994-08-15 | 1994-12-22 | Power converter |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5604670A (en) |
| JP (1) | JPH08111988A (en) |
| KR (1) | KR100206028B1 (en) |
| TW (1) | TW284926B (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005312235A (en) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | Power converter |
| JP2010284051A (en) * | 2009-06-08 | 2010-12-16 | Fuji Electric Systems Co Ltd | Inverter device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200154582Y1 (en) * | 1996-11-09 | 1999-08-16 | 윤종용 | Driving circuit for inverter of a brushless dc-motor |
| DE10041607B4 (en) * | 2000-08-24 | 2006-04-13 | Berger Lahr Gmbh & Co. Kg | Electric working device and method for its operation |
| US9881912B2 (en) * | 2015-03-24 | 2018-01-30 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794018B2 (en) * | 1989-06-23 | 1998-09-03 | 株式会社応用計測研究所 | Operation diagnostic device |
| EP0431492B1 (en) * | 1989-12-04 | 1996-01-24 | Kabushiki Kaisha Toshiba | Bridge type power converter with improved efficiency |
| SE467130B (en) * | 1990-09-14 | 1992-05-25 | Electrolux Ab | POWER SUPPLY FOR GENERATION OF A PRINCIPLY SINUS SHAPED RISK |
| JP3259283B2 (en) * | 1991-04-05 | 2002-02-25 | 株式会社日立製作所 | Inverter device and signal level conversion circuit thereof |
| JP3180961B2 (en) * | 1991-04-19 | 2001-07-03 | 東芝エフエーシステムエンジニアリング株式会社 | Bridge converter protection device |
| JP2995915B2 (en) * | 1991-06-27 | 1999-12-27 | 富士電機株式会社 | IGBT inverter overcurrent protection circuit |
-
1994
- 1994-12-22 JP JP6320846A patent/JPH08111988A/en active Pending
-
1995
- 1995-05-01 TW TW084104324A patent/TW284926B/zh active
- 1995-05-15 US US08/441,198 patent/US5604670A/en not_active Expired - Fee Related
- 1995-06-20 KR KR1019950016448A patent/KR100206028B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005312235A (en) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | Power converter |
| JP4693362B2 (en) * | 2004-04-23 | 2011-06-01 | 株式会社東芝 | Power converter |
| JP2010284051A (en) * | 2009-06-08 | 2010-12-16 | Fuji Electric Systems Co Ltd | Inverter device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5604670A (en) | 1997-02-18 |
| KR960009368A (en) | 1996-03-22 |
| KR100206028B1 (en) | 1999-07-01 |
| TW284926B (en) | 1996-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2005258128B2 (en) | Inverter bridge controller implementing short-circuit protection scheme | |
| CN101330251A (en) | Protection for permanent magnet motor control circuits | |
| JP2007259533A (en) | Protective circuit for semiconductor element | |
| JP2008503194A (en) | Method for ground fault handling in converter circuit for switching of three voltage levels | |
| JP6220456B2 (en) | Power converter | |
| US11444551B2 (en) | Power conversion device with inverter circuit | |
| JP3663506B2 (en) | Fault detection circuit for braking switching element of inverter, and inverter | |
| JP4872485B2 (en) | Semiconductor power converter | |
| JP6459519B2 (en) | Protection device for power converter | |
| JP2008017650A (en) | Power converter | |
| JPH08111988A (en) | Power converter | |
| KR101447321B1 (en) | Online failure diagnosing system of motor inverter and electric compressor using same | |
| WO2020071079A1 (en) | High-voltage apparatus control device | |
| JP2021002942A (en) | Rotary electric machine controller | |
| JP2007324828A (en) | Driving circuit of semiconductor device | |
| EP3473483B1 (en) | Inverter for an electric machine, electric machine for a vehicle, vehicle and method for operating an inverter | |
| JPH06233402A (en) | Drive control circuit for electric vehicle | |
| CN113358982B (en) | Motor control system, vehicle and drive unit insulation detection and processing method | |
| JP2008306780A (en) | Railway vehicle drive controller | |
| JPS6395726A (en) | Driving circuit for igbt | |
| CN111264024B (en) | Inverter device, control circuit thereof, and motor drive system | |
| JPH09182463A (en) | Arm short circuit detector of voltage type inverter | |
| KR950002039B1 (en) | Self-testing method of inverter driving circuit | |
| JP2020162384A (en) | Power conversion device | |
| JP2005185003A (en) | Protective device of power conversion apparatus |