JPH08111418A - フリップ・チップ型式の相互接続を有する基板結合用の装置及びその方法 - Google Patents

フリップ・チップ型式の相互接続を有する基板結合用の装置及びその方法

Info

Publication number
JPH08111418A
JPH08111418A JP7028557A JP2855795A JPH08111418A JP H08111418 A JPH08111418 A JP H08111418A JP 7028557 A JP7028557 A JP 7028557A JP 2855795 A JP2855795 A JP 2855795A JP H08111418 A JPH08111418 A JP H08111418A
Authority
JP
Japan
Prior art keywords
substrate
substrates
bonding
assembly
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7028557A
Other languages
English (en)
Inventor
James F Belcher
エフ．ベルチャー ジェームズ
Gary W Andrews
ダブリュ．アンドリュース ゲイリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08111418A publication Critical patent/JPH08111418A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75734—Magnetic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 第１の基板（２０）を、フリップ・チップ型
式の相互接続（２４）によりマッチングしているフリッ
プ・チップ型式の相互接続（２６）を有する第２の基板
（２２）に結合させるボンディング装置（４０）を提供
する。 【構成】 １又は更に多くの電磁石（６０）と、前記第
１及び第２の基板とアライメントを取り、かつ結合させ
る際に用いるペデスタル・アッセンブリ（５０）と、前
記電磁石（６０）に供給する電力の量を変化させる制御
ユニット（１３０）を有する電気制御システム（１０
８）と、ボンディング・プロセス中に前記基板の温度サ
イクル用に１又は更に多くのヒータ・アッセンブリ（１
１０）とを備え、温度サイクル中は前記電磁石の磁力を
用いて前記第１及び第２の基板アライメントを保持させ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、概してハイブリッド固
体システムのフリップ・チップ・ボンディングの装置及
びその方法に関し、特に熱的な（赤外線）イメージング
・システムの装置及びその方法に関する。
【０００２】
【従来の技術】一つの基板と他の基板とを電気的及び機
械的に結合して半導体デバイスを形成するために、種々
の技術が利用可能である。第１の基板の第１の面又は側
面上に複数のリード又は複数の端子を配置すること、及
び前記第１の基板を第２の基板の第１の面又は側面上の
複数のマッチング・リード又は端子と結合させることを
含む一つの技術がある。頻繁に、ビード状の複数の突起
又はバンプを前記第１の基板の面上に形成し、次いで前
記第１の基板を前記第２の基板上のマッチング端子とレ
ジストレーションを取って、第１及び第２の基板を一緒
にボンディングさせる。ダイオード、トランジスタ及び
集積回路のような種々の型式の半導体基板を、前記半導
体基板の１面又は１側面上の端子と共に形成することが
できる。このような基板はフリップ・チップとしばしば
呼ばれており、２つのフリップ・チップ基板を結合する
方法はフリップ・チップ・ボンディングと頻繁に呼ばれ
ている。
【０００３】数年にわたり、大量生産及びミニチュア化
するために、赤外線検出器のようなハイブリッド固体シ
ステムが集積回路に十分に関連されていた。典型的に
は、このような赤外線検出器は、赤外線検出器素子又は
熱センサのＮ×Ｍアレー（しばしば焦点面アレーと呼
ぶ）により製作される。通常、焦点面アレーは集積回路
基板とボンディングされて熱イメージング・システムを
形成する。バンプ・ボンディングは焦点面アレーをそれ
に関連する集積回路基板と結合するために用いられる一
般的な技術である。
【０００４】焦点面アレーを集積回路基板とバンプ・ボ
ンディングする際に用いる一つの手順には、加熱ペデス
タル上に集積回路基板を配置することが含まれる。次
に、焦点面アレーをジンバルに配置して、集積回路基板
のアライメントを取る。ジンバルはしばしば回動するア
ーム・アッセンブリの一部として形成される。更に、線
形運動を利用してジンバル・アッセンブリを移動させる
こともできる。焦点面アレーを集積回路基板とマッチン
グさせてレジストレーションを取った後、前記ジンバル
・アッセンブリを用いて焦点面アレー及び集積回路基板
に予め選択した量の力を加えることができる。更に、ボ
ンディング・プロセスを進捗させる必要があるときは、
熱を加えることもできる。このようなボンディングは、
典型的には、特定のボンディング技術により、真空環境
又は不活性ガス環境において行なうものであってもよ
い。
【０００５】
【発明が解決しようとする課題】従来のボンディングデ
装置及び方法は、ボンディング・プロセスにおいて用い
る種類の材料に従って必要とする温度プロファイルを得
るために熱ランプと、抵抗ヒータ及び加熱されたライン
及び冷却されたラインと、熱電気手段とを備えている。
同様に、ボンディング・プロセス中に必要な力を得るた
めに、重力、ロード・セル、空気シリンダ及びダイアフ
ラムも利用されていた。
【０００６】
【課題を解決するための手段】本発明によれば、従来の
フリップ・チップ・ボンディング装置及び方法に関連す
る欠点及び問題をほぼ除去又は軽減させる装置及び方法
が提供される。本発明は、基板間のフリップ・チップ型
式の相互接続により、２枚又は更に多くの基板から形成
する半導体デバイスの多量の製造を可能にする。本発明
の１構成は、マッチング・フリップ・チップ型式の相互
接続により２枚の基板のアライメント及びレジストレー
ションを取り、かつ電磁力により前記基板に所望量の力
を印加する装置を備えている。この装置は、基板の温度
サイクル中に所望のアライメント及び選択した力を保持
してボンディング・プロセスを完了させるように、用い
られてもよい。
【０００７】本発明の技術的に重要な利点には、バンプ
・ボンディングのようなフリップ・チップ・ボンディン
グ技術を用いて焦点面アレーをこれに関連する集積回路
の基板と結合させ、熱的なイメージング・システムを製
作することが含まれている。ボンディング装置は前記基
板に対して所望量の力を印加するように１又はそれより
多くの電磁石を備えている。電磁石を用いると、複数の
基板をこれらの基板に相互に結合させるために用いるボ
ンディング技術とにより、力の変更を可能にする。更
に、前記ボンディング装置は、前記各基板に対する所望
のアライメント及び力を保持している間に、前記基板に
熱サイクルを加えるヒータ・アッセンブリを備えること
もできる。
【０００８】本発明の他の構成には、焦点面アレーを関
連する集積回路の基板とのバンプ・ボンディングを低コ
ストで多量のものにすることが含まれる。いくつかの応
用において、前記基板のアライメント間で前記基板に力
を印加することにより、比較的に短いサイクル時間によ
り１０００以上の半導体デバイスを製作することができ
る。
【０００９】本発明の他の顕著な技術利点には、熱サイ
クル中に２又は更に多くの基板及び関連する相互接続の
熱膨張及び収縮について補償し、同時に前記基板に対す
る所望のアライメント及び力を保持するボンディング装
置を提供することを含む。
【００１０】更なる本発明の顕著な技術利点には、フリ
ップ・チップ型式のボンディング・プロセス中に１又は
更に多くの電磁石を使用して２又は更に多くの基板に印
加される力を変更させることが含まれる。前記電磁石の
物理的な構造は変更されてもよく、また／又は前記電磁
石に印加する電力を調整して選択した力を前記基板に印
加させることもできる。
【００１１】本発明及びその効果をより完全に理解する
ために，ここで添付する図面に関連させて以下の説明を
参照する。
【００１２】図面の図１から図５を参照することによ
り、本発明の好ましい実施例及びその効果を最もよく理
解することができるものでり、同一図面及び種々の図面
の対応する部分に同一番号を用いている。
【００１３】半導体デバイス及びハイブリッド固体シス
テムの製作においては、しばしば２又は更に多くの基板
を相互に結合する。本発明は、マッチングしているフリ
ップ・チップ型式の相互接続により複数の基板を結合即
ちボンディングさせるために用いられてもよい。更に、
本発明は、表面型のタブ・ボンディング技術を用いて２
又は更に多くの基板を結合するために用いることもでき
る。
【００１４】
【実施例】図１は基板２０及び２２を概要的に示すもの
であり、本発明により基板２０及び２２を相互に結合又
はボンディングすることができる。基板２０及び２２は
概要的に長方形の構造により示されている。しかし、本
発明は、限定的ではないが、円形、楕円、矩形を含む種
々の基板及びウェーハ構造を十分に結合するために用い
られてもよい。
【００１５】図示及び説明のみのために、集積回路の基
板２０を焦点面アレーの基板２２とボンディングするこ
とを参照することにする。しかし、図２〜図５に示すボ
ンディング装置及び電気制御システムを用いて種々の型
式の基板をボンディングすることができる。更に、いく
つか応用において、図３〜図５に示すボンディング装
置、及び本発明にかかわる関連の製作技術を用い、２又
は更に多くの基板を同時にボンディングすることができ
る。第１の基板２０は集積回路基板（しばしばシリコン
・プロセッサと呼ばれる。）であってもよい。第２の基
板２２は赤外線検出器又は熱イメージング・システム
（図示なし）に関連する焦点面アレーであってもよい。
【００１６】以下で更に詳細に説明するように、本発明
は焦点面アレー即ち基板２２を集積回路の基板２０とバ
ンプ・ボンディングすることにより、熱イメージング・
システムを製作可能にさせる。熱イメージング・システ
ムは、本発明を用いて製作できる種々の型式の半導体デ
バイス及びハイブリッド固体システムのうちの単なる一
実施例である。いくつかの応用において、特に技術が付
加的な形状寸法の減少を可能にし、かつ製作中に正確な
アライメントの保持がますます臨界的となるので、本発
明は、タブ型、又は表面搭載技術に関連したリードをボ
ンディングするために用いられてもよい。
【００１７】第２の基板２２即ち焦点面アレーは、入射
赤外線の放射に起因する強誘電体物質の温度変化により
電圧の変化か発生することに基づいて機能する複数の熱
センサ（図示なし）から形成されてもよい。その代り
に、第２の基板２２即ち焦点面アレーは、内部の光電効
果に起因する複数の電子・ホール対の発生に基づいて機
能する複数の熱センサ（図示なし）から形成されてもよ
い。本発明は、関連する集積回路の基板２０に対して、
いずれかの型式の熱センサを有する焦点面アレー即ち基
板２２を結合させるために十分に用いられてもよい。
【００１８】マコーミック（ＭｃＣｏｒｍｉｃｋ）他の
強誘電体イメージング・システム（Ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｉｍａｇｉｎｇ Ｓｙｓｔｅｍ）と題する米
国特許第４，１４３，２６９号は、強誘電体物質、及び
シリコン・スイッチング・マトリックス又は集積回路基
板から製作された赤外線検出器に関する情報を提供す
る。第２の基板２２は複数の強誘電体の熱センサにより
形成され、かつ第１の基板２０は米国特許第４，１４
３，２６９号に示すように、集積回路基板を備えてもよ
い。米国特許第４，１４３，２６９号は本発明における
全ての目的に関する引用により関連される。
【００１９】更に、焦点面アレー即ち第２の基板２２は
フォトダイオード及び／又はフォトコンデンサとして構
築される熱センサから製造されてもよい。「ＨｇＣｄＴ
ｅにおけるバイアの形成方法」（Ｍｅｔｈｏｄ ｆｏｒ
Ｖｉａ Ｆｏｒｍａｔｉｏｎ ｉｎ ＨｇＣｄＴｅ）
と題してシュルテ（Ｅｒｉｃ Ｓｃｈｕｌｔｅ）に発行
された米国特許第４，４４７，２９１号、「赤外線検出
器及び方法」（Ｉｎｆｒａｒｅｄ Ｄｅｔｅｃｔｏｒ
ａｎｄ Ｍｅｔｈｏｄ）と題してキンチ（Ｋｉｎｃｈ）
ほかにに発行された米国特許第５，１４４，１３８号
は、ＨｇＣｄＴｅ半導体物質から製作された赤外線検出
器に関する情報、及び入射された赤外線放射に応答して
複数の電子・ホール対を発生させる合金を提供する。本
出願における全ての目的に関して米国特許第４，４４
７，２９１号及び第５，１４４，１３８号は引用により
関連される。
【００２０】更に、本発明により製造された赤外線検出
器に種々の型式のシリコン・プロセッサ及び／又は集積
回路基板を十分に用いることができる。「検出器アレー
用スイッチング回路」（Ｓｗｉｔｃｉｎｇ Ｃｉｒｃｕ
ｉｔ ｆｏｒ ａ Ｄｅｔｅｃｔｏｒ Ａｒｒａｙ）と
題してテュー（Ｔｅｗ）ほかに発行された米国特許第
４，６８４，８１２号は、第１の基板２０として用いる
ために、十分な一つの型式のシリコン・プロセッサに関
する情報を提供する。
【００２１】熱イメージング・システムを製作する典型
的なバンプ・ボンディング手順は、集積回路基板及び焦
点面アレーを初期の近接位置に置き、かつ２枚の基板の
アライメントを相互に取ることが含まれる。次いで、必
要量の力を基板に印加し、あらゆるアッセンブリを正し
い温度に対してサイクルさせて所望の接着を基板間に得
る。ボンディング媒体に従って、ボンディング手順を真
空、不活性ガス又は大気圧条件において実行することが
できる。
【００２２】熱イメージング・システムに関連したバン
プ・ボンディング例は、「熱イメージング・システム用
ポリアミド・サーマル・アイソレーション・メサ」（Ｐ
ｏｌｙａｍｉｄｅ Ｔｈｅｒｍａｌ Ｉｓｏｌａｔｏｎ
Ｍｅｓａ ｆｏｒ ａ Ｔｈｅｒｍａｌ Ｉｍａｇｉ
ｎｇ Ｓｙｓｔｅｍ）と題してマイスナー（Ｍｅｉｓｓ
ｎｅｒ）ほかに発行された米国特許第５，０４７，６４
４号に示されている。基板２０及び／又は２２を製作す
る際に、米国特許第５，０４７，６４４号において用い
られた製作技術及び材料を用いることもできる。本発明
における全ての目的に関して米国特許第５，０４７，６
４４号は引用により関連される。
【００２３】図２は本発明により、第１の基板２０を第
２の第２の基板２２にボンディングする電子制御システ
ム１０８を示すブロック図である。電子制御システム１
０８の構成要素には、電源１２０及び制御ユニット１３
０が含まれており、制御ユニット１３０は電磁石６０及
び／又はヒータ・アッセンブリ１１０に供給する電力量
を調節かつ調整をする。本発明の重要な特徴は、電磁石
６０が発生する磁気力の強さを変更させ、かつヒータ・
アッセンブリ１１０に関連する温度を変更させる制御ユ
ニット１３０の能力である。
【００２４】図１に示すように、集積回路の基板２０及
び焦点面アレーの基板２２は、それぞれ金属による複数
の相互接続２４及び２６を備えている。相互接続２４は
集積回路の基板２０の表面又は側面２８に形成される。
各相互接続２４は、好ましくは、集積回路の基板２０に
信号を供給するために用いるコンタクト・パッド（図示
なし）に隣接して配置される。各相互接続２６は、好ま
しくは、焦点面アレーの第２の基板２２におけるこの熱
センサ（図示なし）に関連される。各相互接続２６は、
好ましくは、焦点面アレーの基板２２における個々の熱
センサ（図示なし）と接続される。各相互接続２６は、
好ましくは、対応する相互接続２４と嵌合するように設
計されて、それぞれの熱センサからの信号を関連する相
互接続２４及び２６により形成されたボンディングを介
して集積回路の基板２０へ伝送可能にさせる。更に、相
互接続２４及び２６は、相互接続、金属コネクタ、又は
金属ストリップ導体を介して、バンプ・ボンディング材
料によるメサのような種々の構成を有するものでもよ
い。
【００２５】図３及び図４は、本発明により第１の基板
２０及び第２の基板２２から半導体デバイス又はハイブ
リッド固体システムを製作する際に選択される工程を概
要的に表わす図である。図３及び図４に示すボンディン
グ装置４０の主要な構成要素には、支持構造４２、ベー
ス・ユニット４４、ベデスタル・アッセンブリ５０、及
びアライメント・アッセンブリ９０が含まれる。ペデス
タル・アッセンブリ５０は、好ましくは、これに関連す
るベース・ユニット４４上で移動可能に配置される。ベ
ース・ユニット４４は、アライメント・アッセンブリ９
０と互いに共働してペデスタル・アッセンブリ５０及び
リテーナ・プレート９６を配置させる。
【００２６】ペデスタル・アッセンブリ５０はハウジン
グ５２を備え、かつハウジング５２はその内部にチャン
バー５４を設けている。ハウジング５２は全般的に中空
のシリンダの構造を有するものでもよい。しかし、いく
つかの応用において、ハウジング５２は、矩形、正方
形、又は特定の応用に望ましい他の幾何学的な形状を有
するものでもよい。いくつかの応用において、複数のベ
ース・ユニット４４及びこれらに関連するペデスタル・
アッセンブリ５０は、支持構造４２上に配置されてもよ
い。本発明の重要な特徴は、多量の生産のために互いに
共働してベース・ユニット４４、ペデスタル・アッセン
ブリ５０、及びジンバル又はアライメント・アッセンブ
リ９０を用いるための能力を含む。
【００２７】ハウジング５２の一端は、好ましくは、キ
ャリア５６に取り付けられ、このキャリア５６はベース
・ユニット４４上にペデスタル・アッセンブリ５０を配
置するために用いられてもよい。ベース・ユニット４４
は、好ましくは、第１の通路４６を備えており、第１の
通路４６はリモート・ソース（図示なし）からの真空を
チャンバ５４と連通させている。キャリア５６とベース
・ユニット４４との間に１又は更に多くのＯリング５５
を備えて第１の通路４６とチャンバ５４との間で所望の
流体シールを保持するようにしてもよい。
【００２８】１又は更に多くの電磁石６０を有する支持
フランジ５８を、好ましくは、ハウジング５２の外部に
配置する。エンド・プレート６２は、キャリア５６と反
対側のハウジング５２のエンド上で、支持フランジ５８
に隣接して設ける。エンド・プレート６２はペデスタル
・アッセンブリ５０上の第１の基板２０を解除可能に保
持する手段の一部分を含む。エンド・プレート６２に１
又は更に多くの開口６８を設けてチャンバ５４からの真
空が第１の基板２０をエンド・プレート６２に解除可能
に保持させるようにする。
【００２９】本発明のいくつかの応用において、図３〜
図５に示すように、ペデスタル・アッセンブリ５０の外
側に１又は更に多くのヒータ・アッセンブリ１１０を配
置することができる。他の応用において、ヒータ・アッ
センブリ１１０をエンド・プレート６２（図示なし）に
構築することができる。ヒータ・アッセンブリ１１０
は、希望により１又は更に多くのヒート・ランプ、電気
抵抗のヒータ、又は熱電気ヒータを有するものでもよ
い。本発明は、ボンディング装置４０が用いるヒータ・
アッセンブリ１１０の位置及び型式についてかなりの柔
軟性がある。更に、電気制御システム１０８の制御ユニ
ット１３０は、ヒータ・アッセンブリ１１０が発生する
温度を調整して関連する基板間における広範囲のボンデ
ィング手順及び種々の型式の相互接続に適応できるよう
にする。
【００３０】アライメント・アッセンブリ９０は、好ま
しくは、アライメント・ヘッド９２及び９４を備えてい
る。いくつかの応用において、アライメント・ヘッド９
２及び９４は、支持構造４２を支持することに関して回
動するアーム・アッセンブリとして機能することができ
る。しかし、種々の電子的、空気的及び／又は機械的な
機構は、関連するそのペデスタル・アッセンブリ５０に
対してアライメント・ヘッド９２の位置を調整するため
に用いられてもよい。リテーナ・プレート９６は、関連
するペデスタル・アッセンブリ５０に対面して、アライ
メント・ヘッド９２の一部分に解除可能に固定されても
よい。本発明のいくつかの応用において、複数のベース
・ユニット４４は、それぞれのアライメント・アッセン
ブリ９０及びアライメント・ヘッド９２と共に、支持構
造４２上に配置されてもよい。
【００３１】好ましくは、ベース・ユニット４４上に１
又は更に多くのピン６６を設けてキャリア５６を係合さ
せ、ベース・ユニット４４の第１の通路４６及びアライ
メント・ヘッド９２に対してキャリア５６及びこれに関
連するペデスタル・アッセンブリ５０を配置させる。い
くつかの応用において、アライメント・アッセンブリ９
０及びペデスタル・アッセンブリ５０は、同一のアライ
メント及び制御システム（図示なし）により相互に調整
されてもよい。他の応用においては、キャリア５６をベ
ース・ユニット４４に対して固定したままとすると共
に、このベース・ユニット４４をアライメント・ヘッド
９２に相対する支持構造４２上に配置するものでもよ
い。
【００３２】リテーナ・プレート９６は、アライメント
・ヘッド９２により第２の基板２２を解除可能に固定さ
せる手段の一部分となる。リテーナ・プレート９６及び
／又はアライメント・ヘッド９２は、好ましくは、第１
の基板２０に対して第２の基板２２の位置を調整可能に
させるジンバル・アッセンブリ（図示なし）を含むこと
になる。第２の通路９８は、好ましくは、アライメント
・アッセンブリ９０に設けられ、リモート・ソース（図
示なし）からの真空をリテーナ・プレート９６に連通さ
せてアライメント・ヘッド９２にリテーナ・プレート９
６を解除可能に固定させる。リテーナ・プレート９６に
１又は更に多くの開口１００を設けて第２の通路９８内
の真空を第２の基板２２をリテーナ・プレート９６に解
除可能に固定させる。リテーナ・プレート９６は、第１
の基板２０を第２の基板２２に結合させるために選択量
の力を印加する手段の一部分となる。
【００３３】本発明を用いる典型的なボンディング手順
は下記の工程を含む。第１の基板２０をペデスタル・ア
ッセンブリ５０のエンド・プレート６２上に配置する。
開口６８を介してチャンバ５４から導く真空を利用し
て、ペデスタル・アッセンブリ５０上に第１の基板２０
を解除可能に保持することができる。次に、第２の基板
２２をリテーナ・プレート９６に解除可能に取り付け
て、それぞれのアライメント・ヘッド９２にマウントす
る。第２の通路９８及び開口１００からの真空を利用し
て第２の基板２２及びリテーナ・プレート９６をアライ
メント・ヘッド９２と解除可能に固定する。
【００３４】ベース・ユニット４４を用いてアライメン
ト・アッセンブリ９０及びペデスタル・アッセンブリ５
０を互いに調整し、それぞれの基板２０及び２２上で相
互接続２４と相互接続２６との間に所望のアライメント
を確定させる。更に、アライメント・アッセンブリ９０
を用いて第２の基板２２を第１の基板２０に近接して配
置させてもよい。基板２０及び２２は、相互接続２４及
び２６の型式及びアライメント・アッセンブリ９０の位
置決め能力に従い、相互接続２４及び２６が互いに物理
的に接触するように、配置されてもよい。他の応用で
は、相互接続２４及び２６をアライメント・ヘッド９２
により互いに密に接近させて保持してもよい。
【００３５】第１の基板２０及び第２の基板２２を相互
に所望のアライメントにより配置した後、制御ユニット
１３０を用いて電源１２０により電磁石６０を励磁させ
る。好ましくは、リテーナ・プレート９６を、励磁した
ときに電磁石６０が吸引する物質から形成する。電磁石
６０とリテーナ・プレート９６との間の磁気吸引は、第
１の基板２０及び第２の基板２２に印加する力の強さを
決定する。制御ユニット１３０を用いて、電磁石６０に
供給する電流の強さ、従って基板２０及び２２に印加す
る力の強さを変更してもよい。
【００３６】図４に最も良く示されているように、好ま
しくは、リテーナ・プレート９６と電磁石６０との間に
空隙１０２を設ける。エンド・プレート６２及び支持フ
ランジ５８の大きさは共働して部分的に空隙１０２の寸
法及びリテーナ・プレート９６に印加する磁力を決定す
る。前述のように、磁力の強さは制御ユニット１３０に
より調整されてもよい。
【００３７】図４に示すように、第１の基板２０及び第
２の基板２２を電磁石６０及びリテーナ・プレート９６
により相互に結合した後は、第１の通路４６及び第２の
通路９８の真空を解除してもよい。相互接続２４及び２
６の型式に従い、ヒータ・アッセンブリ１１０を所望の
温度プロファイルによりサイクルさせて第１の基板２０
と第２の基板２２との間のボンディング・プロセスを完
了させてもよい。
【００３８】図５に示すように、エンクロージャ１４０
内にボンディング装置４０を収容し、利用する特殊なボ
ンディング技術に従って必要とする環境を確立して、第
１の基板２０と第２の基板２２とを結合させてもよい。
インジウムをベースとした物質から相互接続２４及び２
６を形成しているときは、好ましくは、真空又は不活性
ガス環境にボンディング装置４０を配置すべきである。
【００３９】多くの応用において、相互接続２４及び２
６をインジウムから形成してもよい。他の応用におい
て、相互接続２４及び２６に加え、基板２０と基板２２
との間に種々のエポキシ化合物を配置してボンディング
・プロセスを助成させてもよい。ヒータ，アッセンブリ
１１０及びエンクロージャ１４０内の環境により得られ
る温度プロファイルは、相互接続の型式と、基板２０と
基板２２との間の所望のボンディングとの関数となる。
【００４０】更に、電磁石６０とリテーナ・プレート９
６との間の磁力は、熱サイクル・プロセスにおける基板
２０及び２２と、それらの相互接続２４及び２６との熱
膨張及び収縮に適応すべきである。電磁石６０、リテー
ナ・プレート９６及び制御ユニット１３０は、相互に基
板２０及び２２のアライメントに逆に作用させることな
く、共働して熱サイクルにおいて相互接続２４及び２６
に対して所望量の力を維持する。
【００４１】本発明は、フリップ・チップ型式の相互接
続を有する２又は更に多くの基板をボンディングするプ
ロセスを自動化するのに特に効果がある。ボンディング
装置４０は、多数の第１の基板２０をこれらに関連する
第２の基板２２に結合させるために用いられてもよい。
結合させる基板数は、ペデスタル・アッセンブリ５０の
数と、ペデスタル・アッセンブリ５０上の各基板２０及
びアライメント・ヘッド９２上の各基板２２をマウント
するために必要なサイクル時間＋熱サイクリング仕様と
に従う。
【００４２】相互接続２４及び２６を形成するために種
々の金属及び金属合金を使用することができる。例え
ば、インジウム（Ｉｎ）、インジウム／鉛／インジウム
（Ｉｎ／Ｐｂ／Ｉｎ）、アルミニウム（Ａｌ）、又はア
ルミニウム／チタソータングステン（Ａｌ／ＴｉＷ）が
ある。更に、本発明は、高融点合金、例えばチタン、タ
ングステン−タングステン合金、タンタル、モリブデ
ン、及びケイ化チタン（Ｔｉ４Ｓｉ３）及び窒化チタン
（ＴｉＮ）のような合金から形成されている相互接続を
結合させるために、用いられてもよい。制御ユニット１
３０及び電磁石６０を有する電気制御システム１０８
は、比較的に大きなボンディング力を必要とする高融点
合金から形成されている相互接続のボンディングに特に
好都合であろう。
【００４３】本発明の他の実施例において、電磁石６０
は電源１２０から給電される複数の電磁石であってもよ
い。１又は更に多くの電磁石６０を使用してリテーナ・
プレート９６に印加する磁力を制御ユニット１３０によ
り調整し、各電磁石６０に供給する電力を変更すること
ができる。本発明は、かくして、基板の型式、これらに
関連する相互接続、及びボンディング装置４０を用いて
結合を行なうことになるボンディング手順に基づいて、
リテーナ・プレート９６に印加する磁力を変更可能とな
る。
【００４４】本発明は、バンプ・ボンディング、ハンダ
付け、エポキシ接着、又は相互にフリップ・チップ型式
の基板を結合するために用いる他の技術に用いられても
よい。ボンディング装置４０は、半導体製造に関連した
クリーン・ルームのような開放雰囲気環境、又はエンク
ロージャ１４０により表わされる高度に制御された環境
において、用いられてもよい。本発明によるボンディン
グを形成するための必要条件とは、ペデスタル・アッセ
ンブリ５０上に２又は更に多くの基板を配置すること、
電磁石６０により基板に所望量の力を印加すること、及
び取り付けた基板を有するペデスタル・アッセンブリ５
０を所望の温度プロファイルによりサイクルさせること
である。更に、ボンディング装置４０は、超音波ボンデ
ィング技術、冷間圧接、又は冷ボンディング手順に用い
ることもできる。
【００４５】本発明及びその効果を詳細に説明したが、
請求の範囲により定義する本発明の範囲から逸脱するこ
となく、種々の変更、置換及び変更を行ない得ることを
理解すべきである。
【００４６】以上の説明に関して更に以下の項を開示す
る。
【００４７】（１）マッチングしているフリップ・チッ
プ型式の相互接続を有する複数の基板を結合する際に用
いる装置において、第１の基板を解除可能に保持するペ
デスタルと、第２の基板を解除可能に保持するリテーナ
・プレートと、前記リテーナ・プレート及び前記ペデス
タル上の第１の基板に近接した前記第２の基板を配置す
るアライメント・アッセンブリと、前記第２の基板を前
記第１の基板と揃えた後に、前記リテーナ・プレートに
選択した量の力を印加するペデスタル上の電磁石とを備
えている前記装置。
【００４８】（２）更に、前記ペデスタルの外部に配置
された電磁石を備えていることを特徴とする第１項記載
の装置。
【００４９】（３）更に、前記ペデスタルの外部に配置
された複数の電磁石を備えていることを特徴とする第１
項記載の装置。
【００５０】（４）更に、前記電磁石に供給する電流の
強さを変化させる制御ユニットを有する電気制御システ
ムを備えていることを特徴とする第１項記載の装置。
【００５１】（５）更に、ベース・ユニットを備え、か
つ前記ベース・ユニット上に前記ペデスタルを配置した
ことを特徴とする第１項記載の装置。
【００５２】（６）更に、第１の通路を通過させている
ベース・ユニットと、前記ペデスタルに形成されて前記
第１の通路と連通するチャンバとを備え、前記第１の通
路及び前記チャンバは相互に共働して真空を供給し、前
記ペデスタル上に前記第１の基板を解除可能に保持させ
ることを特徴とする第１項記載の装置。
【００５３】（７）更に、第１の通路を通過させている
ベース・ユニットと、前記ペデスタルに形成されて前記
チャンバの一端を前記第１の通路と連通するために開放
したチャンバと、前記ペデスタルの他端上に形成されて
前記第１の基板を支持するエンド・プレートと、前記チ
ャンバと連通する前記エンド・プレートにおける少なく
とも一つの開口とを備え、前記第１の通路、前記チャン
バ及び前記開口は、相互に共働して前記ペデスタル上に
前記第１の基板を解除可能に保持するように真空を供給
する手段をなすことを特徴とする第１項記載の装置。
【００５４】（８）前記アライメント・アッセンブリ
は、更に、第２の通路を通過させているアライメント・
ヘッドを備え、前記リテーナ・プレートは少なくとも一
つの開口を通過させ、かつ前記第２の通路及び前記リテ
ーナ・プレートにおける前記開口は、相互に共働して前
記アライメント・ヘッド上に前記第２の基板及び前記リ
テーナ・プレートを解除可能に保持するように真空を供
給する手段をなすことを特徴とする第１項記載の装置。
【００５５】（９）更に、前記第１の基板は複数のバン
プ・ボンディング型式の相互接続を有し、前記第２の基
板は前記第１の基板上の前記バンプ・ボンディング型式
の相互接続と対応した複数のバンプ・ボンディング型式
の相互接続を有することを特徴とする第１項記載の装
置。
【００５６】（１０）その１面から貫通する複数のフリ
ップ・チップ型式の相互接続を有する第１の基板を、対
応する複数のフリップ・チップ型式の相互接続を有する
第２の基板と結合させる方法において、前記ペデスタル
・アッセンブリ上に電磁石を配置したペデスタル・アッ
センブリに前記基板のうちの一つを解除可能に取り付け
るステップと、前記第２の基板をリテーナ・プレートに
解除可能に取り付けるステップと、前記第１の基板及び
前記第２の基板を相互に近接させてアライメントを取る
ステップと、前記電磁石に電力を供給して前記電磁石と
前記リテーナ・プレートとの間に選択量の力を確立さ
せ、前記第２の基板の相互接続と結合した前記第１の基
板の相互接続を保持させるステップとを備えていること
を特徴とする前記方法。
【００５７】（１１）更に、必要により前記ペデスタル
・アッセンブリに隣接して配置されたヒータ・アッセン
ブリの温度をサイクルさせて相互に前記第１及び第２の
基板の相互接続のボンディングを簡潔させるステップ
と、前記温度をサイクルさせるステップ中に前記電磁石
と前記リテーナ・プレートとの間の共働により、前記基
板の選択した量の力及びアライメントを保持させるステ
ップとを備えていることを特徴とする第１０項記載の方
法。
【００５８】（１２）更に、前記第１の基板及び前記第
２の基板の相互接続をボンディングする所望量の力と対
応するように所望の前記電力量を変化させるステップを
備えていることを特徴とする第１０項記載の方法。
【００５９】（１３）更に、前記ペデスタル・アッセン
ブリに真空を供給して前記ペデスタル・アッセンブリに
対する前記基板のうちの一つを解除可能に取り付けるス
テップと、真空を供給して前記ペデスタル・アッセンブ
リに対する前記基板のうちの一つを解除可能に取り付け
るステップとを備えていることを特徴とする第１０項記
載の方法。
【００６０】（１４）熱イメージング・システムの製作
中に集積回路基板に焦点面アレーを結合させる際に用い
る装置において、前記集積回路基板を解除可能に保持す
るペデスタル・アッセンブリと、前記焦点面アレーを解
除可能に保持するリテーナ・プレートと、前記ペデスタ
ル・アッセンブリ上の前記集積回路基板に近接する前記
リテーナ・プレート及び前記焦点面アレーを配置させる
アライメント・アッセンブリと、前記ペデスタル・アッ
センブリ上に配置されて前記集積回路基板を有する焦点
面アレーのアライメント後に前記リテーナ・プレートに
対して選択量の力を印加する電磁石とを備えていること
を特徴とする前記装置。
【００６１】（１５）更に、前記ペデスタル・アッセン
ブリの外部上に配置された複数の電磁石を備えているこ
とを特徴とする第１４項記載の装置。
【００６２】（１６）更に、前記ペデスタル・アッセン
ブリの外部に配置された支持フランジと、前記支持フラ
ンジ上に搭載した少なくとも一つの電磁石とを備えてい
ることを特徴とする第１４項記載の装置。
【００６３】（１７）更に、前記ペデスタル・アッセン
ブリ上に前記集積回路基板を解除可能に保持する手段の
一部分をなすエンド・プレートと、前記エンド・プレー
トを貫通して連通させる開口を有し、前記ペデスタル・
アッセンブリに形成されたチャンバとを備えていること
を特徴とする第１４項記載の装置。
【００６４】（１８）更に、第１の通路を貫通させてい
るベース・ユニットと、前記ペデスタル・アッセンブリ
に形成されて前記第１の通路と連通するチャンバとを備
え、前記ペデスタル・アッセンブリは前記ベース・ユニ
ットに配置され、かつ前記第１の通路及び前記チャンバ
は相互に共働して真空を印加し、前記ペデスタル・アッ
センブリに前記第１の基板を解除可能に保持させる手段
をなすことを特徴とする第１４項記載の装置。
【００６５】（１９）更に、第１の通路を貫通させてい
るベース・ユニットと、前記ペデスタル・アッセンブリ
に形成されてその一端を開放させて前記第１の通路と連
通させるチャンバと、前記ペデスタル・アッセンブリの
他端上に形成されて前記第１の基板を支持するエンド・
プレートと、前記チャンバと連通する、前記エンド・プ
レートにおける少なくとも一つの開口とを備え、前記第
１の通路、前記チャンバ、及び開口は、相互に共働して
真空を供給して前記エンド・プレート上の前記第１の基
板を解除可能に保持する手段をなすことを特徴とする第
１４項記載の方法。
【００６６】（２０）前記アライメント・アッセンブリ
は、更に、第１の通路を貫通させているアライメント・
ヘッドを備え、前記リテーナ・プレートは少なくとも一
つの開口を貫通させ、かつ前記アライメント・ヘッドに
おける前記第１の通路及び前記リテーナ・プレートにお
ける前記開口は、相互に共働し真空を供給し、前記アラ
イメント・ヘッド上に前記第２の基板及び前記リテーナ
・プレートを解除可能に保持させる手段をなすことを特
徴とする第１４項記載の方法。
【００６７】（２１）第１の基板（２０）を、フリップ
・チップ型式の相互接続（２４）によりマッチングして
いるフリップ・チップ型式の相互接続（２６）を有する
第２の基板（２２）に結合させる際に用いるように、１
又は更に多くの電磁石（６０）を有するボンディング装
置（４０）を提供する。前記ボンディング装置（４０）
は、前記第１の基板（２０）を前記第２の基板（２２）
とアライメントを取り、かつ結合させるために用いるこ
とができるペデスタル・アッセンブリ（５０）を備えて
いる。前記ボンディング装置（４０）は前記電磁石（６
０）に供給する電力の量を変化させる制御ユニット（１
３０）を有する電気制御システム（１０８）を備えてい
る。ボンディング・プロセス中に前記基板（２０及び２
２）の温度サイクル用に１又は更に多くのヒータ・アッ
センブリ（１１０）を備えている。温度サイクル中は磁
力を用いて前記第１の基板（２０）と前記第２の基板
（２２）とのアライメントを保持させる。
【００６８】関連出願 本発明は同一譲受入の「フリップ・チップ・ボンディン
グ装置及びその方法」（Ａｐｐａｒａｔｕｓ ａｎｄ
Ｍｅｔｈｏｄ ｆｏｒ Ｆｌｉｐ−ＣｈｉｐＢｏｎｄｉ
ｎｇ）と題して１９９４年１月４日に出願された同時継
続出願第０８／１７７，０３８号に関連する。
【図面の簡単な説明】
【図１】本発明により互いにボンディング又は結合する
ことができるフリップ・チップ型式の相互接続を有する
２つの基板を示す等角図。
【図２】本発明により図１の基板をボンディングする電
子制御システムのブロック図。
【図３】図１に示すように２枚の基板を整合して揃える
ために本発明に関連する移動可能ペデスタルを含む装置
を示す部分破断の概略断面図。
【図４】電磁石により基板に印加される選択した量の力
により互いに接触した図１の基板と共に図３の装置を示
す部分破断の概略断面図。
【図５】図３のボンディング装置を制御環境内に配置し
た本発明の他の実施例を示す部分破断の概略断面図。
【符号の説明】
２０、２２ 基板 ２４、２６ 相互接続 ４０ ボンディング装置 ４４ ベース・ユニット ４６、９８ 通路 ５０ ペデスタル・アッセンブリ ５４ チャンバ ６０ 電磁石 ６２ エンド・プレート ６８、１００ 開口 ９０ アライメント・アッセンブリ ９２ アライメント・ヘッド ９６ リテーナ・プレート １０８ 電気制御システム １１０ ヒータ・アッセンブリ １２０ 電源 １３０ 制御ユニット
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年４月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 フリップ・チップ型式の相互接続を有
する基板結合用の装置及びその方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、概してハイブリッド固
体システムのフリップ・チップ・ボンディングの装置及
びその方法に関し、特に熱的な（赤外線）イメージング
・システムの装置及びその方法に関する。
【０００２】
【従来の技術】一つの基板と他の基板とを電気的及び機
械的に結合して半導体デバイスを形成するために、種々
の技術が利用可能である。第１の基板の第１の面又は側
面上に複数のリード又は複数の端子を配置すること、及
び前記第１の基板を第２の基板の第１の面又は側面上の
複数のマッチング・リード又は端子と結合させることを
含む一つの技術がある。頻繁に、ビード状の複数の突起
又はバンプを前記第１の基板の面上に形成し、次いで前
記第１の基板を前記第２の基板上のマッチング端子とレ
ジストレーションを取って、第１及び第２の基板を一緒
にボンディングさせる。ダイオード、トランジスタ及び
集積回路のような種々の型式の半導体基板を、前記半導
体基板の１面又は１側面上の端子と共に形成することが
できる。このような基板はフリップ・チップとしばしば
呼ばれており、２つのフリップ・チップ基板を結合する
方法はフリップ・チップ・ボンディングと頻繁に呼ばれ
ている。
【０００３】数年にわたり、大量生産及びミニチュア化
するために、赤外線検出器のようなハイブリッド固体シ
ステムが集積回路に十分に関連されていた。典型的に
は、このような赤外線検出器は、赤外線検出器素子又は
熱センサのＮ×Ｍアレー（しばしば焦点面アレーと呼
ぶ）により製作される。通常、焦点面アレーは集積回路
基板とボンディングされて熱イメージング・システムを
形成する。バンプ・ボンディングは焦点面アレーをそれ
に関連する集積回路基板と結合するために用いられる一
般的な技術である。
【０００４】焦点面アレーを集積回路基板とバンプ・ボ
ンディングする際に用いる一つの手順には、加熱ペデス
タル上に集積回路基板を配置することが含まれる。次
に、焦点面アレーをジンバルに配置して、集積回路基板
のアライメントを取る。ジンバルはしばしば回動するア
ーム・アッセンブリの一部として形成される。更に、線
形運動を利用してジンバル・アッセンブリを移動させる
こともできる。焦点面アレーを集積回路基板とマッチン
グさせてレジストレーションを取った後、前記ジンバル
・アッセンブリを用いて焦点面アレー及び集積回路基板
に予め選択した量の力を加えることができる。更に、ボ
ンディング・プロセスを進捗させる必要があるときは、
熱を加えることもできる。このようなボンディングは、
典型的には、特定のボンディング技術により、真空環境
又は不活性ガス環境において行なうものであってもよ
い。
【０００５】
【発明が解決しようとする課題】従来のボンディングデ
装置及び方法は、ボンディング・プロセスにおいて用い
る種類の材料に従って必要とする温度プロファイルを得
るために熱ランプと、抵抗ヒータ及び加熱されたライン
及び冷却されたラインと、熱電気手段とを備えている。
同様に、ボンディング・プロセス中に必要な力を得るた
めに、重力、ロード・セル、空気シリンダ及びダイアフ
ラムも利用されていた。
【０００６】
【課題を解決するための手段】本発明によれば、従来の
フリップ・チップ・ボンディング装置及び方法に関連す
る欠点及び問題をほぼ除去又は軽減させる装置及び方法
が提供される。本発明は、基板間のフリップ・チップ型
式の相互接続により、２枚又は更に多くの基板から形成
する半導体デバイスの多量の製造を可能にする。本発明
の１構成は、マッチング・フリップ・チップ型式の相互
接続により２枚の基板のアライメント及びレジストレー
ションを取り、かつ電磁力により前記基板に所望量の力
を印加する装置を備えている。この装置は、基板の温度
サイクル中に所望のアライメント及び選択した力を保持
してポンディング・プロセスを完了させるように、用い
られてもよい。
【０００７】本発明の技術的に重要な利点には、バンプ
・ボンディングのようなフリップ・チップ・ボンディン
グ技術を用いて焦点面アレーをこれに関連する集積回路
の基板と結合させ、熱的なイメージング・システムを製
作することが含まれている。ボンディング装置は前記基
板に対して所望量の力を印加するように１又はそれより
多くの電磁石を備えている。電磁石を用いると、複数の
基板をこれらの基板に相互に結合させるために用いるボ
ンディング技術とにより、力の変更を可能にする。更
に、前記ボンディング装置は、前記各基板に対する所望
のアライメント及び力を保持している間に、前記基板に
熱サイクルを加えるヒータ・アッセンブリを備えること
もできる。
【０００８】本発明の他の構成には、焦点面アレーを関
連する集積回路の基板とのバンプ・ボンディングを低コ
ストで多量のものにすることが含まれる。いくつかの応
用において、前記基板のアライメント間で前記基板に力
を印加することにより、比較的に短いサイクル時間によ
り１０００以上の半導体デバイスを製作することができ
る。
【０００９】本発明の他の顕著な技術利点には、熱サイ
クル中に２又は更に多くの基板及び関連する相互接続の
熱膨張及び収縮について補償し、同時に前記基板に対す
る所望のアライメント及び力を保持するボンディング装
置を提供することを含む。
【００１０】更なる本発明の顕著な技術利点には、フリ
ップ・チップ型式のボンディング・プロセス中に１又は
更に多くの電磁石を使用して２又は更に多くの基板に印
加される力を変更させることが含まれる。前記電磁石の
物理的な構造は変更されてもよく、また／又は前記電磁
石に印加する電力を調整して選択した力を前記基板に印
加させることもできる。
【００１１】本発明及びその効果をより完全に理解する
ために、ここで添付する図面に関連させて以下の説明を
参照する。
【００１２】図面の図１から図５を参照することによ
り、本発明の好ましい実施例及びその効果を最もよく理
解することができるものでり、同一図面及び種々の図面
の対応する部分に同一番号を用いている。
【００１３】半導体デバイス及びハイブリッド固体シス
テムの製作においては、しばしば２又は更に多くの基板
を相互に結合する。本発明は、マッチングしているフリ
ップ・チップ型式の相互接続により複数の基板を結合即
ちボンディングさせるために用いられてもよい。更に、
本発明は、表面型のタブ・ボンディング技術を用いて２
又は更に多くの基板を結合するために用いることもでき
る。
【００１４】
【実施例】図１は基板２０及び２２を概要的に示すもの
であり、本発明により基板２０及び２２を相互に結合又
はボンディングすることができる。基板２０及び２２は
概要的に長方形の構造により示されている。しかし、本
発明は、限定的ではないが、円形、楕円、矩形を含む種
々の基板及びウェーハ構造を十分に結合するために用い
られてもよい。
【００１５】図示及び説明のみのために、集積回路の基
板２０を焦点面アレーの基板２２とボンディングするこ
とを参照することにする。しかし、図２〜図５に示すボ
ンディング装置及び電気制御システムを用いて種々の型
式の基板をボンディングすることができる。更に、いく
つか応用において、図３〜図５に示すボンディング装
置、及び本発明にかかわる関連の製作技術を用い、２又
は更に多くの基板を同時にボンディングすることができ
る。第１の基板２０は集積回路基板（しばしばシリコン
・プロセッサと呼ばれる。）であってもよい。第２の基
板２２は赤外線検出器又は熱イメージング・システム
（図示なし）に関連する焦点面アレーであってもよい。
【００１６】以下で更に詳細に説明するように、本発明
は焦点面アレー即ち基板２２を集積回路の基板２０とバ
ンプ・ボンディングすることにより、熱イメージング・
システムを製作可能にさせる。熱イメージング・システ
ムは、本発明を用いて製作できる種々の型式の半導体デ
バイス及びハイブリッド固体システムのうちの単なる一
実施例である。いくつかの応用において、特に技術が付
加的な形状寸法の減少を可能にし、かつ製作中に正確な
アライメントの保持がますます臨界的となるので、本発
明は、タブ型、又は表面搭載技術に関連したリードをボ
ンディングするために用いられてもよい。
【００１７】第２の基板２２即ち焦点面アレーは、入射
赤外線の放射に起因する強誘電体物質の温度変化により
電圧の変化が発生することに基づいて機能する複数の熱
センサ（図示なし）から形成されてもよい。その代り
に、第２の基板２２即ち焦点面アレーは、内部の光電効
果に起因する複数の電子・ホール対の発生に基づいて機
能する複数の熱センサ（図示なし）から形成されてもよ
い。本発明は、関連する集積回路の基板２０に対して、
いずれかの型式の熱センサを有する焦点面アレー即ち基
板２２を結合させるために十分に用いられてもよい。
【００１８】マコーミック（ＭｃＣｏｒｍｉｃｋ）他の
強誘電体イメージング・システム（Ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｉｍａｇｉｎｇ Ｓｙｓｔｅｍ）と題する米
国特許第４，１４３，２６９号は、強誘電体物質、及び
シリコン・スイッチング・マトリックス又は集積回路基
板から製作された赤外線検出器に関する情報を提供す
る。第２の基板２２は複数の強誘電体の熱センサにより
形成され、かつ第１の基板２０は米国特許第４，１４
３，２６９号に示すように、集積回路基板を備えてもよ
い。米国特許第４，１４３，２６９号は本発明における
全ての目的に関する引用により関連される。
【００１９】更に、焦点面アレー即ち第２の基板２２は
フォトダイオード及び／又はフォトコンデンサとして構
築される熱センサから製造されてもよい。「ＨｇＣｄＴ
ｅにおけるバイアの形成方法」（Ｍｅｔｈｏｄ ｆｏｒ
Ｖｉａ Ｆｏｒｍａｔｉｏｎ ｉｎ ＨｇＣｄＴｅ）
と題してシュルテ（Ｅｒｉｃ Ｓｃｈｕｌｔｅ）に発行
された米国特許第４，４４７，２９１号、「赤外線検出
器及び方法」（Ｉｎｆｒａｒｅｄ Ｄｅｔｅｃｔｏｒ
ａｎｄ Ｍｅｔｈｏｄ）と題してキンチ（Ｋｉｎｃｈ）
ほかにに発行された米国特許第５，１４４，１３８号
は、ＨｇＣｄＴｅ半導体物質から製作された赤外線検出
器に関する情報、及び入射された赤外線放射に応答して
複数の電子・ホール対を発生させる合金を提供する。本
出願における全ての目的に関して米国特許第４，４４
７，２９１号及び第５，１４４，１３８号は引用により
関連される。
【００２０】更に、本発明により製造された赤外線検出
器に種々の型式のシリコン・プロセッサ及び／又は集積
回路基板を十分に用いることができる。「検出器アレー
用スイッチング回路」（Ｓｗｉｔｃｉｎｇ Ｃｉｒｃｕ
ｉｔ ｆｏｒ ａ Ｄｅｔｅｃｔｏｒ Ａｒｒａｙ）と
題してテュー（Ｔｅｗ）ほかに発行された米国特許第
４，６８４，８１２号は、第１の基板２０として用いる
ために、十分な一つの型式のシリコン・プロセッサに関
する情報を提供する。
【００２１】熱イメージング・システムを製作する典型
的なバンプ・ボンディング手順は、集積回路基板及び焦
点面アレーを初期の近接位置に置き、かつ２枚の基板の
アライメントを相互に取ることが含まれる。次いで、必
要量の力を基板に印加し、あらゆるアッセンブリを正し
い温度に対してサイクルさせて所望の接着を基板間に得
る。ボンディング媒体に従って、ボンディング手順を真
空、不活性ガス又は大気圧条件において実行することが
できる。
【００２２】熱イメージング・システムに関連したバン
プ・ボンディング例は、「熱イメージング・システム用
ポリアミド・サーマル・アイソレーション・メサ」（Ｐ
ｏｌｙａｍｉｄｅ Ｔｈｅｒｍａｌ Ｉｓｏｌａｔｏｎ
Ｍｅｓａ ｆｏｒ ａ Ｔｈｅｒｍａｌ Ｉｍａｇｉ
ｎｇ Ｓｙｓｔｅｍ）と題してマイスナー（Ｍｅｉｓｓ
ｎｅｒ）ほかに発行された米国特許第５，０４７，６４
４号に示されている。基板２０及び／又は２２を製作す
る際に、米国特許第５，０４７，６４４号において用い
られた製作技術及び材料を用いることもできる。本発明
における全ての目的に関して米国特許第５，０４７，６
４４号は引用により関連される。
【００２３】図２は本発明により、第１の基板２０を第
２の第２の基板２２にボンディングする電子制御システ
ム１０８を示すブロック図である。電子制御システム１
０８の構成要素には、電源１２０及び制御ユニット１３
０が含まれており、制御ユニット１３０は電磁石６０及
び／又はヒータ・アッセンブリ１１０に供給する電力量
を調節かつ調整をする。本発明の重要な特徴は、電磁石
６０が発生する磁気力の強さを変更させ、かつヒータ・
アッセンブリ１１０に関連する温度を変更させる制御ユ
ニット１３０の能力である。
【００２４】図１に示すように、集積回路の基板２０及
び焦点面アレーの基板２２は、それぞれ金属による複数
の相互接続２４及び２６を備えている。相互接続２４は
集積回路の基板２０の表面又は側面２８に形成される。
各相互接続２４は、好ましくは、集積回路の基板２０に
信号を供給するために用いるコンタクト・パッド（図示
なし）に隣接して配置される。各相互接続２６は、好ま
しくは、焦点面アレーの第２の基板２２におけるこの熱
センサ（図示なし）に関連される。各相互接続２６は、
好ましくは、焦点面アレーの基板２２における個々の熱
センサ（図示なし）と接続される。各相互接続２６は、
好ましくは、対応する相互接続２４と嵌合するように設
計されて、それぞれの熱センサからの信号を関連する相
互接続２４及び２６により形成されたボンディングを介
して集積回路の基板２０へ伝送可能にさせる。更に、相
互接続２４及び２６は、相互接続、金属コネクタ、又は
金属ストリップ導体を介して、バンプ・ボンディング材
料によるメサのような種々の構成を有するものでもよ
い。
【００２５】図３及び図４は、本発明により第１の基板
２０及び第２の基板２２から半導体デバイス又はハイブ
リッド固体システムを製作する際に選択される工程を概
要的に表わす図である。図３及び図４に示すボンディン
グ装置４０の主要な構成要素には、支持構造４２、ベー
ス・ユニット４４、ペデスタル・アッセンブリ５０、及
びアライメント・アッセンブリ９０が含まれる。ペデス
タル・アッセンブリ５０は、好ましくは、これに関連す
るベース・ユニット４４上で移動可能に配置される。ベ
ース・ユニット４４は、アライメント・アッセンブリ９
０と互いに共働してペデスタル・アッセンブリ５０及び
リテーナ・プレート９６を配置させる。
【００２６】ペデスタル・アッセンブリ５０はハウジン
グ５２を備え、かつハウジング５２はその内部にチャン
バー５４を設けている。ハウジング５２は全般的に中空
のシリンダの構造を有するものでもよい。しかし、いく
つかの応用において、ハウジング５２は、矩形、正方
形、又は特定の応用に望ましい他の幾何学的な形状を有
するものでもよい。いくつかの応用において、複数のベ
ース・ユニット４４及びこれらに関連するペデスタル・
アッセンブリ５０は、支持構造４２上に配置されてもよ
い。本発明の重要な特徴は、多量の生産のために互いに
共働してベース・ユニット４４、ペデスタル・アッセン
ブリ５０、及びジンバル又はアライメント・アッセンブ
リ９０を用いるための能力を含む。
【００２７】ハウジング５２の一端は、好ましくは、キ
ャリア５６に取り付けられ、このキャリア５６はベース
・ユニット４４上にペデスタル・アッセンブリ５０を配
置するために用いられてもよい。ベース・ユニット４４
は、好ましくは、第１の通路４６を備えており、第１の
通路４６はリモート・ソース（図示なし）からの真空を
チャンバ５４と連通させている。キャリア５６とベース
・ユニット４４との間に１又は更に多くのＯリング５５
を備えて第１の通路４６とチャンバ５４との間で所望の
流体シールを保持するようにしてもよい。
【００２８】１又は更に多くの電磁石６０を有する支持
フランジ５８を、好ましくは、ハウジング５２の外部に
配置する。エンド・プレート６２は、キャリア５６と反
対側のハウジング５２のエンド上で、支持フランジ５８
に隣接して設ける。エンド・プレート６２はペデスタル
・アッセンブリ５０上の第１の基板２０を解除可能に保
持する手段の一部分を含む。エンド・プレート６２に１
又は更に多くの開口６８を設けてチャンバ５４からの真
空が第１の基板２０をエンド・プレート６２に解除可能
に保持させるようにする。
【００２９】本発明のいくつかの応用において、図３〜
図５に示すように、ペデスタル・アッセンブリ５０の外
側に１又は更に多くのヒータ・アッセンブリ１１０を配
置することができる。他の応用において、ヒータ・アッ
センブリ１１０をエンド・プレート６２（図示なし）に
構築することができる。ヒータ・アッセンブリ１１０
は、希望により１又は更に多くのヒート・ランプ、電気
抵抗のヒータ、又は熱電気ヒータを有するものでもよ
い。本発明は、ボンディング装置４０が用いるヒータ・
アッセンブリ１１０の位置及び型式についてかなりの柔
軟性がある。更に、電気制御システム１０８の制御ユニ
ット１３０は、ヒータ・アッセンブリ１１０が発生する
温度を調整して関連する基板間における広範囲のボンデ
ィング手順及び種々の型式の相互接続に適応できるよう
にする。
【００３０】アライメント・アッセンブリ９０は、好ま
しくは、アライメント・ヘッド９２及び９４を備えてい
る。いくつかの応用において、アライメント・ヘッド９
２及び９４は、支持構造４２を支持することに関して回
動するアーム・アッセンブリとして機能することができ
る。しかし、種々の電子的、空気的及び／又は機械的な
機構は、関連するそのペデスタル・アッセンブリ５０に
対してアライメント・ヘッド９２の位置を調整するため
に用いられてもよい。リテーナ・プレート９６は、関連
するペデスタル・アッセンブリ５０に対面して、アライ
メント・ヘッド９２の一部分に解除可能に固定されても
よい。本発明のいくつかの応用において、複数のベース
・ユニット４４は、それぞれのアライメント・アッセン
ブリ９０及びアライメント・ヘッド９２と共に、支持構
造４２上に配置されてもよい。
【００３１】好ましくは、ベース・ユニット４４上に１
又は更に多くのピン６６を設けてキャリア５６を係合さ
せ、ベース・ユニット４４の第１の通路４６及びアライ
メント・ヘッド９２に対してキャリア５６及びこれに関
連するペデスタル・アッセンブリ５０を配置させる。い
くつかの応用において、アライメント・アッセンブリ９
０及びペデスタル・アッセンブリ５０は、同一のアライ
メント及び制御システム（図示なし）により相互に調整
されてもよい。他の応用においては、キャリア５６をベ
ース・ユニット４４に対して固定したままとすると共
に、このベース・ユニット４４をアライメント・ヘッド
９２に相対する支持構造４２上に配置するものでもよ
い。
【００３２】リテーナ・プレート９６は、アライメント
・ヘッド９２により第２の基板２２を解除可能に固定さ
せる手段の一部分となる。リテーナ・プレート９６及び
／又はアライメント・ヘッド９２は、好ましくは、第１
の基板２０に対して第２の基板２２の位置を調整可能に
させるジンバル・アッセンブリ（図示なし）を含むこと
になる。第２の通路９８は、好ましくは、アライメント
・アッセンブリ９０に設けられ、リモート・ソース（図
示なし）からの真空をリテーナ・プレート９６に連通さ
せてアライメント・ヘッド９２にリテーナ・プレート９
６を解除可能に固定させる。リテーナ・プレート９６に
１又は更に多くの開口１００を設けて第２の通路９８内
の真空を第２の基板２２をリテーナ・プレート９６に解
除可能に固定させる。リテーナ・プレート９６は、第１
の基板２０を第２の基板２２に結合させるために選択量
の力を印加する手段の一部分となる。
【００３３】本発明を用いる典型的なボンディング手順
は下記の工程を含む。第１の基板２０をペデスタル・ア
ッセンブリ５０のエンド・プレート６２上に配置する。
開口６８を介してチャンバ５４から導く真空を利用し
て、ペデスタル・アッセンブリ５０上に第１の基板２０
を解除可能に保持することができる。次に、第２の基板
２２をリテーナ・プレート９６に解除可能に取り付け
て、それぞれのアライメント・ヘッド９２にマウントす
る。第２の通路９８及び開口１００からの真空を利用し
て第２の基板２２及びリテーナ・プレート９６をアライ
メント・ヘッド９２と解除可能に固定する。
【００３４】ベース・ユニット４４を用いてアライメン
ト・アッセンブリ９０及びペデスタル・アッセンブリ５
０を互いに調整し、それぞれの基板２０及び２２上で相
互接続２４と相互接続２６との間に所望のアライメント
を確定させる。更に、アライメント・アッセンブリ９０
を用いて第２の基板２２を第１の基板２０に近接して配
置させてもよい。基板２０及び２２は、相互接続２４及
び２６の型式及びアライメント・アッセンブリ９０の位
置決め能力に従い、相互接続２４及び２６が互いに物理
的に接触するように、配置されてもよい。他の応用で
は、相互接続２４及び２６をアライメント・ヘッド９２
により互いに密に接近させて保持してもよい。
【００３５】第１の基板２０及び第２の基板２２を相互
に所望のアライメントにより配置した後、制御ユニット
１３０を用いて電源１２０により電磁石６０を励磁させ
る。好ましくは、リテーナ・プレート９６を、励磁した
ときに電磁石６０が吸引する物質から形成する。電磁石
６０とリテーナ・プレート９６との間の磁気吸引は、第
１の基板２０及び第２の基板２２に印加する力の強さを
決定する。制御ユニット１３０を用いて、電磁石６０に
供給する電流の強さ、従って基板２０及び２２に印加す
る力の強さを変更してもよい。
【００３６】図４に最も良く示されているように、好ま
しくは、リテーナ・プレート９６と電磁石６０との間に
空隙１０２を設ける。エンド・プレート６２及び支持フ
ランジ５８の大きさは共働して部分的に空隙１０２の寸
法及びリテーナ・プレート９６に印加する磁力を決定す
る。前述のように、磁力の強さは制御ユニット１３０に
より調整されてもよい。
【００３７】図４に示すように、第１の基板２０及び第
２の基板２２を電磁石６０及びリテーナ・プレート９６
により相互に結合した後は、第１の通路４６及び第２の
通路９８の真空を解除してもよい。相互接続２４及び２
６の型式に従い、ヒータ・アッセンブリ１１０を所望の
温度プロファイルによりサイクルさせて第１の基板２０
と第２の基板２２との間のボンディング・プロセスを完
了させてもよい。
【００３８】図５に示すように、エンクロージャ１４０
内にボンディング装置４０を収容し、利用する特殊なボ
ンディング技術に従って必要とする環境を確立して、第
１の基板２０と第２の基板２２とを結合させてもよい。
インジウムをベースとした物質から相互接続２４及び２
６を形成しているときは、好ましくは、真空又は不活性
ガス環境にボンディング装置４０を配置すべきである。
【００３９】多くの応用において、相互接続２４及び２
６をインジウムから形成してもよい。他の応用におい
て、相互接続２４及び２６に加え、基板２０と基板２２
との間に種々のエポキシ化合物を配置してボンディング
・プロセスを助成させてもよい。ヒータ．アッセンブリ
１１０及びエンクロージャ１４０内の環境により得られ
る温度プロファイルは、相互接続の型式と、基板２０と
基板２２との間の所望のボンディングとの関数となる。
【００４０】更に、電磁石６０とリテーナ・プレート９
６との間の磁力は、熱サイクル・プロセスにおける基板
２０及び２２と、それらの相互接続２４及び２６との熱
膨張及び収縮に適応すべきである。電磁石６０、リテー
ナ・プレート９６及び制御ユニット１３０は、相互に基
板２０及び２２のアライメントに逆に作用させることな
く、共働して熱サイクルにおいて相互接続２４及び２６
に対して所望量の力を維持する。
【００４１】本発明は、フリップ・チップ型式の相互接
続を有する２又は更に多くの基板をボンディングするプ
ロセスを自動化するのに特に効果がある。ボンディング
装置４０は、多数の第１の基板２０をこれらに関連する
第２の基板２２に結合させるために用いられてもよい。
結合させる基板数は、ペデスタル・アッセンブリ５０の
数と、ペデスタル・アッセンブリ５０上の各基板２０及
びアライメント・ヘッド９２上の各基板２２をマウント
するために必要なサイクル時間＋熱サイクリング仕様と
に従う。
【００４２】相互接続２４及び２６を形成するために種
々の金属及び金属合金を使用することができる。例え
ば、インジウム（Ｉｎ）、インジウム／鉛／インジウム
（Ｉｎ／Ｐｂ／Ｉｎ）、アルミニウム（Ａｌ）、又はア
ルミニウム／チタン−タングステン（Ａｌ／ＴｉＷ）が
ある。更に、本発明は、高融点合金、例えばチタン、タ
ングステン−タングステン合金、タンタル、モリブデ
ン、及びケイ化チタン（Ｔｉ４Ｓｉ３）及び窒化チタン
（ＴｉＮ）のような合金から形成されている相互接続を
結合させるために、用いられてもよい。制御ユニット１
３０及び電磁石６０を有する電気制御システム１０８
は、比較的に大きなボンディング力を必要とする高融点
合金から形成されている相互接続のボンディングに特に
好都合であろう。
【００４３】本発明の他の実施例において、電磁石６０
は電源１２０から給電される複数の電磁石であってもよ
い。１又は更に多くの電磁石６０を使用してリテーナ・
プレート９６に印加する磁力を制御ユニット１３０によ
り調整し、各電磁石６０に供給する電力を変更すること
ができる。本発明は、かくして、基板の型式、これらに
関連する相互接続、及びボンディング装置４０を用いて
結合を行なうことになるボンディング手順に基づいて、
リテーナ・プレート９６に印加する磁力を変更可能とな
る。
【００４４】本発明は、バンプ・ボンディング、ハンダ
付け、エポキシ接着、又は相互にフリップ・チップ型式
の基板を結合するために用いる他の技術に用いられても
よい。ボンディング装置４０は、半導体製造に関連した
クリーン・ルームのような開放雰囲気環境、又はエンク
ロージャ１４０により表わされる高度に制御された環境
において、用いられてもよい。本発明によるボンディン
グを形成するための必要条件とは、ペデスタル・アッセ
ンブリ５０上に２又は更に多くの基板を配置すること、
電磁石６０により基板に所望量の力を印加すること、及
び取り付けた基板を有するペデスタル・アッセンブリ５
０を所望の温度プロファイルによりサイクルさせること
である。更に、ボンディング装置４０は、超音波ボンデ
ィング技術、冷間圧接、又は冷ボンディング手順に用い
ることもできる。
【００４５】本発明及びその効果を詳細に説明したが、
請求の範囲により定義する本発明の範囲から逸脱するこ
となく、種々の変更、置換及び変更を行ない得ることを
理解すべきである。
【００４６】以上の説明に関して更に以下の項を開示す
る。
【００４７】（１）マッチングしているフリップ・チッ
プ型式の相互接続を有する複数の基板を結合する際に用
いる装置において、第１の基板を解除可能に保持するペ
デスタルと、第２の基板を解除可能に保持するリテーナ
・プレートと、前記リテーナ・プレート及び前記ペデス
タル上の第１の基板に近接した前記第２の基板を配置す
るアライメント・アッセンブリと、前記第２の基板を前
記第１の基板と揃えた後に、前記リテーナ・プレートに
選択した量の力を印加するペデスタル上の電磁石とを備
えている前記装置。
【００４８】（２）更に、前記ペデスタルの外部に配置
された電磁石を備えていることを特徴とする第１項記載
の装置。
【００４９】（３）更に、前記ペデスタルの外部に配置
された複数の電磁石を備えていることを特徴とする第１
項記載の装置。
【００５０】（４）更に、前記電磁石に供給する電流の
強さを変化させる制御ユニットを有する電気制御システ
ムを備えていることを特徴とする第１項記載の装置。
【００５１】（５）更に、ベース・ユニットを備え、か
つ前記ベース・ユニット上に前記ペデスタルを配置した
ことを特徴とする第１項記載の装置。
【００５２】（６）更に、第１の通路を通過させている
ベース・ユニットと、前記ペデスタルに形成されて前記
第１の通路と連通するチャンバとを備え、前記第１の通
路及び前記チャンバは相互に共働して真空を供給し、前
記ペデスタル上に前記第１の基板を解除可能に保持させ
ることを特徴とする第１項記載の装置。
【００５３】（７）更に、第１の通路を通過させている
ベース・ユニットと、前記ペデスタルに形成されて前記
チャンバの一端を前記第１の通路と連通するために開放
したチャンバと、前記ペデスタルの他端上に形成されて
前記第１の基板を支持するエンド・プレートと、前記チ
ャンバと連通する前記エンド・プレートにおける少なく
とも一つの開口とを備え、前記第１の通路、前記チャン
バ及び前記開口は、相互に共働して前記ペデスタル上に
前記第１の基板を解除可能に保持するように真空を供給
する手段をなすことを特徴とする第１項記載の装置。
【００５４】（８）前記アライメント・アッセンブリ
は、更に、第２の通路を通過させているアライメント・
ヘッドを備え、前記リテーナ・プレートは少なくとも一
つの開口を通過させ、かつ前記第２の通路及び前記リテ
ーナ・プレートにおける前記開口は、相互に共働して前
記アライメント・ヘッド上に前記第２の基板及び前記リ
テーナ・プレートを解除可能に保持するように真空を供
給する手段をなすことを特徴とする第１項記載の装置。
【００５５】（９）更に、前記第１の基板は複数のバン
プ・ボンディング型式の相互接続を有し、前記第２の基
板は前記第１の基板上の前記バンプ・ボンディング型式
の相互接続と対応した複数のバンプ・ボンディング型式
の相互接続を有することを特徴とする第１項記載の装
置。
【００５６】（１０）その１面から貫通する複数のフリ
ップ・チップ型式の相互接続を有する第１の基板を、対
応する複数のフリップ・チップ型式の相互接続を有する
第２の基板と結合させる方法において、前記ペデスタル
・アッセンブリ上に電磁石を配置したペデスタル・アッ
センブリに前記基板のうちの一つを解除可能に取り付け
るステップと、前記第２の基板をリテーナ・プレートに
解除可能に取り付けるステップと、前記第１の基板及び
前記第２の基板を相互に近接させてアライメントを取る
ステップと、前記電磁石に電力を供給して前記電磁石と
前記リテーナ・プレートとの間に選択量の力を確立さ
せ、前記第２の基板の相互接続と結合した前記第１の基
板の相互接続を保持させるステップとを備えていること
を特徴とする前記方法。
【００５７】（１１）更に、必要により前記ペデスタル
・アッセンブリに隣接して配置されたヒータ・アッセン
ブリの温度をサイクルさせて相互に前記第１及び第２の
基板の相互接続のボンディングを簡潔させるステップ
と、前記温度をサイクルさせるステップ中に前記電磁石
と前記リテーナ・プレートとの間の共働により、前記基
板の選択した量の力及びアライメントを保持させるステ
ップとを備えていることを特徴とする第１０項記載の方
法。
【００５８】（１２）更に、前記第１の基板及び前記第
２の基板の相互接続をボンディングする所望量の力と対
応するように所望の前記電力量を変化させるステップを
備えていることを特徴とする第１０項記載の方法。
【００５９】（１３）更に、前記ペデスタル・アッセン
ブリに真空を供給して前記ペデスタル・アッセンブリに
対する前記基板のうちの一つを解除可能に取り付けるス
テップと、真空を供給して前記ペデスタル・アッセンブ
リに対する前記基板のうちの一つを解除可能に取り付け
るステップとを備えていることを特徴とする第１０項記
載の方法。
【００６０】（１４）熱イメージング・システムの製作
中に集積回路基板に焦点面アレーを結合させる際に用い
る装置において、前記集積回路基板を解除可能に保持す
るペデスタル・アッセンブリと、前記焦点面アレーを解
除可能に保持するリテーナ・プレートと、前記ペデスタ
ル・アッセンブリ上の前記集積回路基板に近接する前記
リテーナ・プレート及び前記焦点面アレーを配置させる
アライメント・アッセンブリと、前記ペデスタル・アッ
センブリ上に配置されて前記集積回路基板を有する焦点
面アレーのアライメント後に前記リテーナ・プレートに
対して選択量の力を印加する電磁石とを備えていること
を特徴とする前記装置。
【００６１】（１５）更に、前記ペデスタル・アッセン
ブリの外部上に配置された複数の電磁石を備えているこ
とを特徴とする第１４項記載の装置。
【００６２】（１６）更に、前記ペデスタル・アッセン
ブリの外部に配置された支持フランジと、前記支持フラ
ンジ上に搭載した少なくとも一つの電磁石とを備えてい
ることを特徴とする第１４項記載の装置。
【００６３】（１７）更に、前記ペデスタル・アッセン
ブリ上に前記集積回路基板を解除可能に保持する手段の
一部分をなすエンド・プレートと、前記エンド・プレー
トを貫通して連通させる開口を有し、前記ペデスタル・
アッセンブリに形成されたチャンバとを備えていること
を特徴とする第１４項記載の装置。
【００６４】（１８）更に、第１の通路を貫通させてい
るベース・ユニットと、前記ペデスタル・アッセンブリ
に形成されて前記第１の通路と連通するチャンバとを備
え、前記ペデスタル・アッセンブリは前記ベース・ユニ
ットに配置され、かつ前記第１の通路及び前記チャンバ
は相互に共働して真空を印加し、前記ペデスタル・アッ
センブリに前記第１の基板を解除可能に保持させる手段
をなすことを特徴とする第１４項記載の装置。
【００６５】（１９）更に、第１の通路を貫通させてい
るベース・ユニットと、前記ペデスタル・アッセンブリ
に形成されてその一端を開放させて前記第１の通路と連
通させるチャンバと、前記ペデスタル・アッセンブリの
他端上に形成されて前記第１の基板を支持するエンド・
プレートと、前記チャンバと連通する、前記エンド・プ
レートにおける少なくとも一つの開口とを備え、前記第
１の通路、前記チャンバ、及び開口は、相互に共働して
真空を供給して前記エンド・プレート上の前記第１の基
板を解除可能に保持する手段をなすことを特徴とする第
１４項記載の方法。
【００６６】（２０）前記アライメント・アッセンブリ
は、更に、第１の通路を貫通させているアライメント・
ヘッドを備え、前記リテーナ・プレートは少なくとも一
つの開口を貫通させ、かつ前記アライメント・ヘッドに
おける前記第１の通路及び前記リテーナ・プレートにお
ける前記開口は、相互に共働し真空を供給し、前記アラ
イメント・ヘッド上に前記第２の基板及び前記リテーナ
・プレートを解除可能に保持させる手段をなすことを特
徴とする第１４項記載の方法。
【００６７】（２１）第１の基板（２０）を、フリップ
・チップ型式の相互接続（２４）によりマッチングして
いるフリップ・チップ型式の相互接続（２６）を有する
第２の基板（２２）に結合させる際に用いるように、１
又は更に多くの電磁石（６０）を有するボンディング装
置（４０）を提供する。前記ボンディング装置（４０）
は、前記第１の基板（２０）を前記第２の基板（２２）
とアライメントを取り、かつ結合させるために用いるこ
とができるペデスタル・アッセンブリ（５０）を備えて
いる。前記ボンディング装置（４０）は前記電磁石（６
０）に供給する電力の量を変化させる制御ユニット（１
３０）を有する電気制御システム（１０８）を備えてい
る。ボンディング・プロセス中に前記基板（２０及び２
２）の温度サイクル用に１又は更に多くのヒータ・アッ
センブリ（１１０）を備えている。温度サイクル中は磁
力を用いて前記第１の基板（２０）と前記第２の基板
（２２）とのアライメントを保持させる。
【００６８】関連出願 本発明は同一譲受人の「フリップ・チップ・ボンディン
グ装置及びその方法」（Ａｐｐａｒａｔｕｓ ａｎｄ
Ｍｅｔｈｏｄ ｆｏｒ Ｆｌｉｐ−ＣｈｉｐＢｏｎｄｉ
ｎｇ）と題して１９９４年１月４日に出願された同時継
続出願第０８／１７７，０３８号に関連する。
【図面の簡単な説明】
【図１】本発明により互いにボンディング又は結合する
ことができるフリップ・チップ型式の相互接続を有する
２つの基板を示す等角図。
【図２】本発明により図１の基板をボンディングする電
子制御システムのブロック図。
【図３】図１に示すように２枚の基板を整合して揃える
ために本発明に関連する移動可能ペデスタルを含む装置
を示す部分破断の概略断面図。
【図４】電磁石により基板に印加される選択した量の力
により互いに接触した図１の基板と共に図３の装置を示
す部分破断の概略断面図。
【図５】図３のボンディング装置を制御環境内に配置し
た本発明の他の実施例を示す部分破断の概略断面図。
【符号の説明】 ２０、２２ 基板 ２４、２６ 相互接続 ４０ ボンディング装置 ４４ ベース・ユニット ４６、９８ 通路 ５０ ペデスタル・アッセンブリ ５４ チャンバ ６０ 電磁石 ６２ エンド・プレート ６８、１００ 開口 ９０ アライメント・アッセンブリ ９２ アライメント・ヘッド ９６ リテーナ・プレート １０８ 電気制御システム １１０ ヒータ・アッセンブリ １２０ 電源 １３０ 制御ユニット ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年９月８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 マッチングしているフリップ・チップ型
    式の相互接続を有する複数の基板を結合する際に用いる
    装置において、 第１の基板を解除可能に保持するペデスタルと、 第２の基板を解除可能に保持するリテーナ・プレート
    と、 前記リテーナ・プレート及び前記ペデスタル上の第１の
    基板に近接した前記第２の基板を配置するアライメント
    ・アッセンブリと、 前記第２の基板を前記第１の基板と揃えた後に、前記リ
    テーナ・プレートに選択した量の力を印加するペデスタ
    ル上の電磁石とを備えている前記装置。
  2. 【請求項２】 第１の基板の１面から伸延する複数のフ
    リップ・チップ型式の相互接続を有する該第１の基板
    を、対応する複数のフリップ・チップ型式の相互接続を
    有する第２の基板と結合させる方法において、 前記ペデスタル・アッセンブリ上に配置された電磁石を
    有するペデスタル・アッセンブリに前記基板のうちの一
    つを解除可能に取り付けるステップと、 前記第２の基板をリテーナ・プレートに解除可能に取り
    付けるステップと、 前記第１の基板及び第２の基板を相互に近接させてアラ
    イメントを取るステップと、 前記電磁石に電力を供給して前記電磁石と前記リテーナ
    ・プレートとの間に選択量の力を確立させ、前記第２の
    基板の相互接続と結合された前記第１の基板の相互接続
    を保持させるステップとを備えていることを特徴とする
    前記方法。
JP7028557A 1994-01-04 1995-01-04 フリップ・チップ型式の相互接続を有する基板結合用の装置及びその方法 Pending JPH08111418A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/177,037 US5351876A (en) 1994-01-04 1994-01-04 Apparatus and method for flip-clip bonding
US177037 1994-01-04

Publications (1)

Publication Number Publication Date
JPH08111418A true JPH08111418A (ja) 1996-04-30

Family

ID=22646929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7028557A Pending JPH08111418A (ja) 1994-01-04 1995-01-04 フリップ・チップ型式の相互接続を有する基板結合用の装置及びその方法

Country Status (2)

Country Link
US (1) US5351876A (ja)
JP (1) JPH08111418A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009542012A (ja) * 2006-06-22 2009-11-26 ズース マイクロテク，アイエヌシー． 半導体接合のための装置及び方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3132269B2 (ja) * 1993-11-17 2001-02-05 松下電器産業株式会社 アウターリードボンディング装置
FR2716302B1 (fr) * 1994-02-17 1996-04-05 Commissariat Energie Atomique Dispositif de chauffage pour la réalisation de connexions par un matériau fusible.
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
US5862588A (en) * 1995-08-14 1999-01-26 International Business Machines Corporation Method for restraining circuit board warp during area array rework
US5750935A (en) * 1996-05-16 1998-05-12 Lucent Technologies Inc. Mounting device for attaching a component through an aperture in a circuit board
US6179198B1 (en) * 1996-09-18 2001-01-30 Matsushita Electric Industrial Co., Ltd. Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps
US6432744B1 (en) * 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6730541B2 (en) * 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6142361A (en) * 1999-12-09 2000-11-07 International Business Machines Corporation Chip C4 assembly improvement using magnetic force and adhesive
US6537400B1 (en) 2000-03-06 2003-03-25 Micron Technology, Inc. Automated method of attaching flip chip devices to a substrate
US6640423B1 (en) 2000-07-18 2003-11-04 Endwave Corporation Apparatus and method for the placement and bonding of a die on a substrate
DE102004052559A1 (de) * 2003-11-11 2005-07-14 Unaxis International Trading Ltd. Einrichtung für die Montage von Halbleiterchips
EP1710835B1 (en) * 2004-01-07 2019-08-28 Nikon Corporation Stacked device and method for stacking integrated circuit devices
US7314777B2 (en) * 2004-11-15 2008-01-01 Honeywell International Inc. Chip packaging systems and methods
US8157155B2 (en) * 2008-04-03 2012-04-17 Caterpillar Inc. Automated assembly and welding of structures
US8113411B2 (en) * 2010-03-30 2012-02-14 Flextronics Ap, Llc Universal radio frequency shield removal
DE102014111634A1 (de) * 2014-08-14 2016-02-18 Atv Technologie Gmbh Vorrichtung zum insbesondere thermischen Verbinden mikro-elektromechanischer Bauteile
EP3286573B1 (en) * 2015-04-24 2023-06-07 Telefonaktiebolaget LM Ericsson (publ) Probing apparatus for tapping electric signals
US11961817B2 (en) * 2021-02-26 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming a package structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143269A (en) * 1977-12-19 1979-03-06 Texas Instruments Incorporated Ferroelectric imaging system
JPS58202579A (ja) * 1982-03-31 1983-11-25 ハネウエル・インコ−ポレ−テツド 半導体装置およびその製造方法
US4684812A (en) * 1983-08-31 1987-08-04 Texas Instruments Incorporated Switching circuit for a detector array
US4447291A (en) * 1983-08-31 1984-05-08 Texas Instruments Incorporated Method for via formation in HgCdTe
GB2163596B (en) * 1984-08-24 1988-02-03 Philips Electronic Associated A thermal imaging device and a method of manufacturing a thermal imaging device
US4859498A (en) * 1987-11-18 1989-08-22 Murata Manufacturing Co., Ltd. Chip component holding plate
US4965649A (en) * 1988-12-23 1990-10-23 Ford Aerospace Corporation Manufacture of monolithic infrared focal plane arrays
US5047644A (en) * 1989-07-31 1991-09-10 Texas Instruments Incorporated Polyimide thermal isolation mesa for a thermal imaging system
US5191506A (en) * 1991-05-02 1993-03-02 International Business Machines Corporation Ceramic electrostatic chuck
US5211324A (en) * 1992-08-21 1993-05-18 Lsi Logic Corporation Composite boat transport providing clipless securement of semiconductor device assembly to boat transport, and of lid to package body

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009542012A (ja) * 2006-06-22 2009-11-26 ズース マイクロテク，アイエヌシー． 半導体接合のための装置及び方法

Also Published As

Publication number Publication date
US5351876A (en) 1994-10-04

Similar Documents

Publication Publication Date Title
US5460320A (en) Apparatus and method for flip-chip bonding
JPH08111418A (ja) フリップ・チップ型式の相互接続を有する基板結合用の装置及びその方法
US6204090B1 (en) Method for attaching a die to a carrier utilizing an electrically nonconductive layer
EP3089208B1 (en) Semiconductor die attachment for high vacuum tubes
US6730541B2 (en) Wafer-scale assembly of chip-size packages
US6432744B1 (en) Wafer-scale assembly of chip-size packages
US5669545A (en) Ultrasonic flip chip bonding process and apparatus
US20040046248A1 (en) Microsystem packaging and associated methods
US7607560B2 (en) Semiconductor die attachment for high vacuum tubes
US7230743B2 (en) Optical deflector array
JP2008547189A (ja) 電子打ち込み型イメージセンサアレイ装置及びそのイメージセンサアレイ
KR101211218B1 (ko) 2 개의 웨이퍼의 상호 콘택을 위한 방법 및 디바이스
JP2002500438A (ja) ワークピースのチャック
JP2017515317A (ja) 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
US5951893A (en) Integrated circuit pad structure with high temperature heating element and method therefor
EP1038317B1 (en) Integrated circuit header assembly and method for making same
JP2515490B2 (ja) ボンディングによって結合される基板をスタックする方法及び装置
JPH06163634A (ja) フリップチップ型半導体装置の実装方法
JPH08107164A (ja) 半導体装置
JP3400161B2 (ja) 封止方法および治具ならびにそれを用いた半導体製造装置
Wong et al. Advanced Design Concepts For Mosaic Focal Plane Assembly
JPS62145747A (ja) 半導体モジユ−ル

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050215