JPH08107667A - Driving circuit for self-arc-extinguishing type device - Google Patents
Driving circuit for self-arc-extinguishing type deviceInfo
- Publication number
- JPH08107667A JPH08107667A JP24365094A JP24365094A JPH08107667A JP H08107667 A JPH08107667 A JP H08107667A JP 24365094 A JP24365094 A JP 24365094A JP 24365094 A JP24365094 A JP 24365094A JP H08107667 A JPH08107667 A JP H08107667A
- Authority
- JP
- Japan
- Prior art keywords
- self
- gate current
- gate
- arc
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、サイリスタに自己消弧
機能を有するゲートターンオフサイリスタ（以下ＧＴＯ
と略す）等の駆動回路に関し、特に大容量の変換装置等
に用いられる、電流容量の大きな自己消弧形素子のオフ
ゲート電流供給回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate turn-off thyristor (hereinafter referred to as GTO) having a self-extinction function in a thyristor.
The present invention relates to an off-gate current supply circuit for a self-arc-extinguishing element having a large current capacity, which is used for a large-capacity converter or the like.
【０００２】[0002]
【従来の技術】インバータ等の電力変換装置に用いられ
るスイッチング素子の中で、ＧＴＯは、ゲートからカソ
ードに流すオンゲート電流によりターンオンし、カソー
ドからゲートに流すオフゲート電流によりターンオフす
ることのできる自己消弧形素子で、他の自己消弧形素子
よりも高耐圧・大電流で冷却容易などの理由で、特に変
換容量の大きな装置に用いられている。2. Description of the Related Art Among switching elements used in power converters such as inverters, GTOs are self-extinguishing capable of being turned on by an on-gate current flowing from a gate to a cathode and turned off by an off-gate current flowing from a cathode to a gate. This type element is used in a device with a particularly large conversion capacity because of its higher breakdown voltage, larger current, and easier cooling than other self-arc-extinguishing elements.
【０００３】ＧＴＯのゲート・カソード間に負電圧を印
加してオフゲート電流を流すと、ＧＴＯは図６（ａ）に
示すような動作波形でターンオフする。同図において、
オフゲート電流ｉG は、制御装置から出力される制御信
号のオフ信号に応じて、オフゲート電流供給回路の電源
電圧と駆動回路のインダクタンスから決まるｄｉG／ｄ
ｔで立上り、ゲート・カソード間の逆阻止能力が回復す
ると減少し始める。従来、立上りのｄｉG／ｄｔを高く
して、ｉGの尖頭値ＩGPを大きくすれば可制御アノード
電流を大きくできると言われて、いくつかの提案がなさ
れている（例えば、特開昭57−75033号，特開昭62−927
65号，特開昭63−48155号公報）。When a negative voltage is applied between the gate and cathode of the GTO to flow an off-gate current, the GTO turns off with an operation waveform as shown in FIG. 6 (a). In the figure,
Off-gate current i G in response to the OFF signal of the control signal output from the control device, determined by the inductance of the power supply voltage and the drive circuit of the off-gate current supply circuit di G / d
It rises at t, and begins to decrease when the reverse blocking ability between the gate and the cathode is restored. Conventionally, it has been said that the controllable anode current can be increased by increasing the rising di G / dt and increasing the peak value I GP of i G , and several proposals have been made (for example, Japanese Patent Laid-Open No. 2004-242242). 57-75033, JP-A 62-927
65, JP-A-63-48155).
【０００４】これらは、大きなｄｉG／ｄｔ を得るため
に単にオフゲート回路の電源電圧をＧＴＯのゲートアバ
ランシェ電圧よりも高くすると、ＧＴＯのターンオフ後
のアバランシェ損失が過大になるという問題が起きるた
め、オフゲート電流供給回路の電源を二つにし、ＧＴＯ
のゲート・カソード間に高い負電圧を印加してｄｉG／
ｄｔの大きなオフゲート電流によってＧＴＯをターンオ
フし、オフした後は低い負電圧が印加されるようにした
もので、ＧＴＯのゲート・カソード間のアバランシェ損
失を抑えるには好適な方法である。In these devices, if the power supply voltage of the off-gate circuit is simply made higher than the gate avalanche voltage of the GTO in order to obtain a large di G / dt, the avalanche loss after the GTO is turned off becomes excessive. GTO with two power supplies for the current supply circuit
High negative voltage is applied between the gate and cathode of the di G /
The GTO is turned off by a large off-gate current of dt, and a low negative voltage is applied after it is turned off, which is a preferable method for suppressing the avalanche loss between the gate and the cathode of the GTO.
【０００５】[0005]
【発明が解決しようとする課題】近年、圧延機や無効電
力補償装置等の変換器の大容量化に伴い、ＧＴＯの大容
量化が進んでいる。ＧＴＯはその内部で、ユニットＧＴ
Ｏと呼ばれる小さなGTOが多数並列接続された構造とな
っており、並列ユニット数を増やすことで大容量化でき
るが、実際には、遮断耐量は並列ユニット数に比例して
増加していない。又、上記のようにオフゲート電流のｄ
ｉG／ｄｔ を高くすると、遮断耐量はむしろ低下するこ
とが分かり、逆にｄｉG／ｄｔ を小さくすれば、遮断耐
量をある程度確保できるものの、ターンオフ時間が増大
して変換器としての制御性が低下するという問題点が生
じている。In recent years, with the increase in capacity of converters such as rolling mills and reactive power compensators, the capacity of GTO has been increasing. Inside the GTO, the unit GT
It has a structure in which many small GTOs called O are connected in parallel, and the capacity can be increased by increasing the number of parallel units, but in reality, the breaking resistance does not increase in proportion to the number of parallel units. Also, as described above, the off-gate current d
It can be seen that when i G / dt is increased, the breaking resistance is rather lowered. On the contrary, when di G / dt is decreased, the breaking resistance can be secured to some extent, but the turn-off time increases and the controllability as a converter is increased. There is a problem of decrease.
【０００６】本発明の目的は、信頼性，制御性の高い電
力変換器を提供するために、自己消弧形素子の電流遮断
能力を最大限に引き出せる駆動回路を提供することにあ
る。An object of the present invention is to provide a drive circuit capable of maximizing the current interruption capability of a self-turn-off device in order to provide a highly reliable and controllable power converter.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するため
に、ＧＴＯのターンオフ時のストレージ時間内の所定の
時間だけ高いｄｉG／ｄｔのオフゲート電流を流し、そ
の後、低いｄｉG／ｄｔのオフゲート電流でＧＴＯをタ
ーンオフするようにしたことを特徴とする。In order to achieve the above object, a high di G / dt off-gate current is made to flow for a predetermined time within a storage time when a GTO is turned off, and then a low di G / dt off-gate current is supplied. It is characterized in that the GTO is turned off by the electric current.
【０００８】[0008]
【作用】ＧＴＯのターンオフの最初は、オフゲード電流
でＧＴＯ内部のキャリアの引き抜きが行われると同時
に、新たにキャリアの注入も起きる。このため、オフゲ
ート電流のｄｉG／ｄｔ が小さければ、ターンオフ課程
で新たに注入されるキャリアによりターンオフが伸びる
ことになる。本発明では、高いｄｉG／ｄｔ でオフゲー
ト電流を所定値まで大きくしているので、新たに注入さ
れるキャリアが減り、且つ、過剰キャリアの一部が素早
く引き抜かれるため、ストレージの時間が短くなる。ま
た、その後低いｄｉG／ｄｔ のオフゲート電流へと切り
換えることで、ユニットＧＴＯのゲート電極間のインダ
クタンスの影響を低減でき、その結果、オフゲート電流
がユニットＧＴＯ間の並列動作をバランスするように流
れる。このため、本発明によれば、ＧＴＯの遮断耐量を
低下させることなく、ターンオフ時間を大幅に短縮する
ことができる。When the GTO is turned off, the carriers inside the GTO are extracted by the off gated current, and at the same time, new carriers are injected. Therefore, if the off-gate current di G / dt is small, the turn-off is extended by the carriers newly injected in the turn-off process. In the present invention, since the off-gate current is increased to a predetermined value at a high di G / dt, the number of newly injected carriers is reduced, and a part of the excess carriers is quickly extracted, which shortens the storage time. . Further, by switching to a low di G / dt off-gate current thereafter, the influence of the inductance between the gate electrodes of the unit GTO can be reduced, and as a result, the off-gate current flows so as to balance the parallel operation between the units GTO. Therefore, according to the present invention, the turn-off time can be significantly shortened without reducing the GTO interruption resistance.
【０００９】[0009]
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。なお、本実施例ではサイリスタに自己消弧機
能を有する自己消弧形素子としてＧＴＯを例に説明す
る。図１に本発明の構成と各スイッチに与える制御信号
のタイムチャートを示す。同図において、オフゲート電
流供給回路６は、ＧＴＯ１のゲートアバランシェ電圧以
下に設定された第１の直流電源Ｅ1 ，第１の半導体スイ
ッチＳ1 ，逆流防止のためのダイオードＤを直列接続し
たオフゲート電流供給回路４と、ＧＴＯ１のゲートアバ
ランシェ電圧以上に設定された第２の直流電源Ｅ2 、第
２の半導体スイッチＳ2 を直列接続したオフゲート電流
供給回路５の並列回路で構成され、ＧＴＯ１のゲート・
カソード間にオンゲート電流供給回路３とオフゲート電
流供給回路６を並列接続してＧＴＯを駆動する。尚、同
図における２は、駆動回路における配線インダクタンス
を等価的に表したものである。Embodiments of the present invention will be described below with reference to the drawings. In this embodiment, a GTO is described as an example of a self-extinguishing element having a self-extinction function in a thyristor. FIG. 1 shows a configuration of the present invention and a time chart of a control signal given to each switch. In the figure, an off-gate current supply circuit 6 is an off-gate current in which a first DC power source E 1 set to a gate avalanche voltage of the GTO 1 or less, a first semiconductor switch S 1 , and a diode D for preventing backflow are connected in series. The gate circuit of the GTO 1 includes a parallel circuit of the supply circuit 4, a second DC power source E 2 set to a gate avalanche voltage of the GTO 1 or more, and a second semiconductor switch S 2 connected in series.
The on-gate current supply circuit 3 and the off-gate current supply circuit 6 are connected in parallel between the cathodes to drive the GTO. In addition, 2 in the same figure represents equivalently the wiring inductance in a drive circuit.
【００１０】次に、図１の実施例の動作を説明する。ま
ず、オンゲート電流供給回路３によってオン状態となっ
たＧＴＯ１のゲート・カソード間に、制御装置から出力
される制御信号のオフ信号に応じて、時刻ｔ1 でＳ1 ，
Ｓ2 を点弧することによって負電圧が印加され、ＧＴＯ
１のゲートアバランシェ電圧よりも高く設定されたＥ2
により、オフゲート電流ｉG は高いｄｉG／ｄｔ で流れ
始める。所定の時刻ｔ2 でＳ2 を消弧することにより、
それまでオフゲート電流供給回路５からGTO1へ流れてい
たオフゲート電流ｉG は、オフゲート電流供給回路４に
引き継がれ、ＧＴＯ１のゲートアバランシェ電圧よりも
低く設定されたＥ1により、低いｄｉG／ｄｔでＧＴＯ１
へ流れるようになる。図２は、本発明によるＧＴＯのタ
ーンオフ動作波形例を示したものであり、本発明は、こ
のように高いｄｉG／ｄｔ で立ちあげた後、低いｄｉG
／ｄｔ のオフゲート電流でＧＴＯをターンオフするよ
うにした。Next, the operation of the embodiment shown in FIG. 1 will be described. First, between the gate and the cathode of the GTO 1 turned on by the on-gate current supply circuit 3, S 1 at time t 1 in response to the off signal of the control signal output from the control device,
By igniting S 2 , a negative voltage is applied and the GTO
E 2 set higher than the gate avalanche voltage of 1
As a result, the off-gate current i G starts to flow at a high di G / dt. By the S 2 extinguishes at a predetermined time t 2, the
The off-gate current i G , which had been flowing from the off-gate current supply circuit 5 to GTO1, was taken over by the off-gate current supply circuit 4 and was set to be lower than the gate avalanche voltage of GTO1 by E 1 , so that GTO1 was low at G i1
To flow to. FIG. 2 shows an example of a turn-off operation waveform of the GTO according to the present invention, and the present invention shows a low di G after starting at such a high di G / dt.
The GTO is turned off with an off gate current of / dt.
【００１１】ここで、本発明の原理について説明する。
本実施例で対象としているＧＴＯは、その内部でユニッ
トＧＴＯと呼ばれる小さなＧＴＯが多数並列接続されて
おり、ユニットＧＴＯの並列数を増やすことで大容量化
できる。しかし、実際には可制御アノード電流はユニッ
トＧＴＯの並列数に比例して増加しておらず、ＧＴＯの
電流遮断能力を最大に引き出せていない。これはユニッ
トＧＴＯ間の並列動作がうまく行われていないためであ
り、オフゲート電流がユニットＧＴＯ間の並列動作をバ
ランスするように流れていないことが原因である。Here, the principle of the present invention will be described.
A large number of small GTOs called unit GTOs are connected in parallel inside the GTO of the present embodiment, and the capacity can be increased by increasing the number of parallel units GTOs. However, actually, the controllable anode current does not increase in proportion to the number of parallel units GTO, and the current interruption capability of the GTO cannot be maximized. This is because the parallel operation between the unit GTOs is not properly performed, and the off-gate current does not flow so as to balance the parallel operation between the unit GTOs.
【００１２】可制御アノード電流が数千アンペアにもな
る大容量のＧＴＯは、ユニットGTOがリング状に配置さ
れた平形形状となっており、そのカソード面は図３に示
すような構造となっている。同図は、ゲート電流の入力
部１８が中心に位置する場合の例で、容量が大きくなり
口径が大きくなるほど、１８から最外周リングのユニッ
トＧＴＯまでの距離が遠くなる。図４は、図３における
各リングのユニットＧＴＯ１１〜１５の並列構造を等価
的に表したもので、１１は最内周リング上のユニットＧ
ＴＯ、１５は最外周リング上のユニットＧＴＯである。
上述の理由で、ゲート電流の入力部１８から各ユニット
ＧＴＯのゲート電極までの距離に差ができ、その結果各
１１〜１５のゲート電極間にインダクタンス２０〜２３
が存在する。このような構造のＧＴＯに勾配のあるオフ
ゲート電流ｉG を流すと、２０〜２３により電圧降下を
生じるため、外周リングのユニットＧＴＯほどオフゲー
ト電流が流れにくくなる。そのため、内側のユニットＧ
ＴＯが先にターンオフし、そこに流れていたアノード電
流が外側のユニットＧＴＯに集中してしまい、ＧＴＯが
破壊し易くなる。オフゲート電流のｄｉG／ｄｔ が高く
なるほど２０〜２３の影響（Ｌ・ｄｉ／ｄｔ）が大きく
なり、外側のユニットＧＴＯの電流集中が大きくなるの
で、従って、従来のようにオフゲート電流ｉGのｄｉG／
ｄｔを高くして尖頭値を大きくすることは、却って遮断
耐量の低下を招くことになる。本発明は、このように、
ユニットＧＴＯのゲート電極間のインダクタンスがＧＴ
Ｏ内部の並列動作へ影響する点に着眼したものである。A large-capacity GTO having a controllable anode current of several thousand amps has a flat shape in which unit GTOs are arranged in a ring shape, and its cathode surface has a structure as shown in FIG. There is. This figure shows an example in which the gate current input portion 18 is located at the center. As the capacitance increases and the aperture increases, the distance from 18 to the unit GTO of the outermost ring increases. FIG. 4 shows equivalently the parallel structure of the units GTO 11 to 15 of each ring in FIG. 3, and 11 is the unit G on the innermost ring.
TO and 15 are unit GTOs on the outermost ring.
For the above reason, there is a difference in the distance from the gate current input unit 18 to the gate electrode of each unit GTO, and as a result, inductances 20 to 23 are provided between the gate electrodes of each 11 to 15.
Exists. When a gradient off-gate current i G is passed through the GTO having such a structure, a voltage drop occurs due to 20 to 23, so that the off-gate current becomes less likely to flow in the unit GTO of the outer ring. Therefore, the inner unit G
The TO is turned off first, and the anode current flowing there is concentrated on the outer unit GTO, and the GTO is easily destroyed. As the off-gate current di G / dt increases, the influence of 20 to 23 (L · di / dt) increases, and the current concentration in the outer unit GTO increases. Therefore, as in the conventional case, the off-gate current i G di increases. G /
Increasing dt and increasing the peak value will rather reduce the breaking resistance. The present invention thus provides
The inductance between the gate electrodes of the unit GTO is GT
The focus is on the influence on the parallel operation inside the O.
【００１３】本発明では、図２に示したようにオフゲー
ト電流供給開始時刻ｔ1から時刻ｔ2までの期間だけ高い
ｄｉG／ｄｔのオフゲート電流ｉGを流すことにより、図
４におけるゲート電流入力部１８に近いユニットＧＴＯ
１１内の過剰キャリアの一部が素早く引き抜かれるが、
時刻ｔ2以降のｄｉG／ｄｔは低く２０〜２３の影響が小
さくなるので、ユニットＧＴＯ１１のキャリアが多く引
き抜かれて内部インピーダンスが高くなれば、オフゲー
ト電流は内部インピーダンスの低い他のユニットＧＴＯ
１２〜１５に多く流れる。このように、低いｄｉG／ｄ
ｔ のオフゲート電流が流れる期間を設けることでＧＴ
Ｏ内部でのオフゲート電流のやり取りが上手く行われ、
ユニットＧＴＯ間の並列動作をバランスすることができ
る。In the present invention, as shown in FIG. 2, the off-gate current i G of di G / dt, which is high only during the period from the off-gate current supply start time t 1 to the time t 2, is flowed, so that the gate current input in FIG. Unit GTO close to section 18
Although some of the excess carriers in 11 are quickly extracted,
Since di G / dt is low after time t 2 and the influence of 20 to 23 is small, if many carriers of the unit GTO 11 are extracted and the internal impedance becomes high, the off-gate current becomes another unit GTO having a low internal impedance.
It flows a lot from 12 to 15. Thus, low di G / d
By providing a period during which the off-gate current of t flows, GT
The exchange of off-gate current inside O is done well,
The parallel operation between the unit GTOs can be balanced.
【００１４】又、図５に示すように、ＧＴＯをオフする
までにオフゲート電流ｉG によって引き抜かれる電荷
は、前半のフォールに寄与しないストレージの電荷Ｑrs
と後半のフォールに寄与するフォールの電荷Ｑrfに分け
られるが、同図（ｂ）に示した、本発明によるＧＴＯの
ターンオフ動作波形では、オフゲート電流を従来よりも
高いｄｉG／ｄｔで立ち上げた後低いｄｉG／ｄｔにする
ことにより、同図（ａ）よりもオフゲート電流尖頭値Ｉ
GPが抑制されるため、Ｑrfが引き抜かれるのに要する時
間が長くなる。その結果、フォールのｄｉA／ｄｔ が緩
やかになり、フォール終了時刻付近に、ＧＴＯのアノー
ド・カソード間に接続するスナバ回路の配線インダクタ
ンスによってＧＴＯに加わるスパイク電圧ＶDSP を低減
できる。Further, as shown in FIG. 5, the charge extracted by the off-gate current i G before the GTO is turned off is the charge Q rs of the storage that does not contribute to the fall in the first half.
And the charge Q rf of the fall that contributes to the latter half of the fall, the turn-off operation waveform of the GTO according to the present invention shown in (b) of the figure raises the off-gate current at di G / dt higher than the conventional one. After that, by setting the di G / dt to a lower level, the peak value I of the off-gate current I than that in FIG.
Since GP is suppressed, the time required for Q rf to be extracted becomes long. As a result, di A / dt of the fall becomes gentle, and the spike voltage V DSP applied to the GTO can be reduced near the end time of the fall by the wiring inductance of the snubber circuit connected between the anode and the cathode of the GTO.
【００１５】図６は、ＧＴＯのアノード電流とターンオ
フ時間との関係について、従来の駆動回路と本発明の駆
動回路を比較した結果である。同図において、従来の駆
動回路では、オフゲート電流のｄｉG／ｄｔ を高くすれ
ばターンオフ時間を短くできるが遮断耐量は低下する。
本発明の駆動回路によれば、遮断耐量を低下させること
なくターンオフ時間を短縮することが可能である。FIG. 6 shows the result of comparison between the conventional drive circuit and the drive circuit of the present invention regarding the relationship between the anode current of the GTO and the turn-off time. In the figure, in the conventional drive circuit, if the off gate current di G / dt is increased, the turn-off time can be shortened, but the cut-off withstand capability is lowered.
According to the drive circuit of the present invention, the turn-off time can be shortened without lowering the interruption withstand capability.
【００１６】[0016]
【発明の効果】本発明によれば、高いｄｉG／ｄｔ のオ
フゲート電流でＧＴＯのターンオフにおけるストレージ
の電荷が引き抜かれるので、ターンオフ時間が短くな
り、低いｄｉG／ｄｔ のオフゲート電流でＧＴＯをター
ンオフするので、ＧＴＯ内部の並列動作にアンバランス
を生じにくくなる。その結果、遮断耐量を低下させるこ
となくターンオフ時間を大幅に短縮することができ、Ｇ
ＴＯの電流遮断性能を最大に引き出すことができる。According to the present invention, since the storage of charges in the turn-off of GTO in off-gate current of higher di G / dt is withdrawn, the turn-off time is reduced, turning off the GTO in off-gate current of lower di G / dt Therefore, imbalance is less likely to occur in the parallel operation inside the GTO. As a result, the turn-off time can be shortened significantly without lowering the breaking resistance.
The current interruption performance of TO can be maximized.
【００１７】また、複数の自己消弧形素子により直流を
交流、或いは交流を直流に変換する電力変換器に本発明
の駆動回路を用いると、制御性，信頼性の高い変換装置
が得られる。Further, when the drive circuit of the present invention is used in a power converter for converting direct current into alternating current or alternating current into direct current by a plurality of self-arc-extinguishing elements, a converter having high controllability and reliability can be obtained.
【図１】本発明の一実施例を示すＧＴＯの駆動とその制
御信号のタイミングの説明図。FIG. 1 is an explanatory diagram of driving of a GTO and timing of its control signal according to an embodiment of the present invention.
【図２】本発明のターンオフ動作波形図。FIG. 2 is a turn-off operation waveform diagram of the present invention.
【図３】大容量ＧＴＯのカソード面構造の平面図。FIG. 3 is a plan view of a cathode surface structure of a large capacity GTO.
【図４】大容量ＧＴＯ内部のユニットＧＴＯの並列接続
を表した等価回路図。FIG. 4 is an equivalent circuit diagram showing parallel connection of unit GTOs inside a large capacity GTO.
【図５】従来の駆動回路と本発明の駆動回路によるＧＴ
Ｏのターンオフ動作波形図。FIG. 5 is a GT diagram of a conventional drive circuit and a drive circuit of the present invention.
The turn-off operation waveform diagram of O.
【図６】従来の駆動回路と本発明の駆動回路をＧＴＯの
アノード電流とターンオフ時間の関係についての比較
図。FIG. 6 is a comparative diagram of the relationship between the anode current of the GTO and the turn-off time between the conventional drive circuit and the drive circuit of the present invention.
１…ＧＴＯ、２…駆動回路のインダクタンス、３…オン
ゲート電流供給回路、４，５，６…オフゲート電流供給
回路。1 ... GTO, 2 ... Inductance of drive circuit, 3 ... On-gate current supply circuit, 4, 5, 6 ... Off-gate current supply circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本田 一男 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 佐藤 正好 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 松田 靖夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazuo Honda 7-1, 1-1 Omika-cho, Hitachi-shi, Ibaraki Hitachi Ltd. Hitachi Research Laboratory (72) Inventor Masayoshi Sato 7-chome, Omika-cho, Hitachi-shi, Ibaraki No. 1 Hitachi Ltd., Hitachi Research Laboratory (72) Inventor Yasuo Matsuda 7-1 Omika-cho, Hitachi City, Ibaraki Prefecture Hitachi Ltd. Hitachi Research Laboratory
Claims (3)
を含む自己消弧形素子の駆動回路において、制御装置か
ら出力される制御信号のオフ信号に応じて前記自己消弧
形素子をオフ状態にすべく前記自己消弧形素子のゲート
に負電圧を印加する第１のオフゲート電流供給回路と、
前記第１のオフゲート電流供給回路よりも高い電圧源を
有する第２のオフゲート電流供給回路を具備し、自己消
弧形素子のターンオフの最初に前記第２のオフゲート電
流供給回路から高い電流変化率のオフゲート電流を流し
た後、前記第１のオフゲート電流供給回路から低い電流
変化率のオフゲート電流変化率のオフゲート電流を流し
て前記自己消弧形素子をターンオフするようにしたこと
を特徴とする自己消弧形素子の駆動回路。1. A GTO having a self-extinguishing function in a thyristor.
In the drive circuit of the self-arc-extinguishing element, a negative voltage is applied to the gate of the self-arc-extinguishing element in order to turn off the self-arc-extinguishing element according to the off signal of the control signal output from the control device. A first off-gate current supply circuit for applying,
A second off-gate current supply circuit having a higher voltage source than the first off-gate current supply circuit, the first off-gate current supply circuit having a higher current rate of change from the second off-gate current supply circuit at the beginning of turn-off of the self-turn-off device. The self-extinguishing element is turned off by causing an off-gate current having a low rate of change of the off-gate current to flow from the first off-gate current supply circuit after passing the off-gate current. Drive circuit for arc type element.
を含む自己消弧形素子の駆動回路において、オフゲート
電流供給回路を、前記自己消弧形素子のゲートアバラン
シェ電圧より低く設定した第１の直流電源と、ダイオー
ド、第１のスイッチの直列回路に、前記自己消弧形素子
のゲートアバランシェ電圧よりも高く設定した第２の直
流電源と第２のスイッチの直列回路を並列接続して構成
し、制御装置から出力されるオフ制御信号に応じて前記
第２のスイッチを前記自己消弧形素子のターンオフ蓄積
時間内の所定の期間だけ点弧し、前記第１のスイッチを
前記第２のスイッチと同時或いは前記弟２のスイッチが
消弧する迄に点弧することよって、前記自己消弧形素子
に流れるオフゲート電流が高い電流変化率で増加した
後、低い電流変化率のオフゲート電流で前記自己消弧形
素子がターンオフするようにしたことを特徴とする自己
消弧形素子の駆動回路。2. A GTO having a self-extinguishing function in a thyristor.
In a drive circuit of a self-arc-extinguishing element, including an off-gate current supply circuit, a first DC power supply set to a lower voltage than the gate avalanche voltage of the self-arc-extinguishing element, a diode, a series circuit of a first switch, A series circuit of a second DC power source and a second switch set higher than the gate avalanche voltage of the self-arc-extinguishing element is connected in parallel, and the first DC power source and the second switch are connected according to an OFF control signal output from a control device. The second switch is fired for a predetermined period within the turn-off accumulation time of the self-turn-off device, and the first switch is turned on at the same time as the second switch or until the younger brother's 2 switch turns off. By arcing, the off-gate current flowing through the self-extinguishing element increases at a high current change rate, and then the self-extinguishing element turns off at a low current change rate off-gate current. Driving circuit of the self-turn-off device, characterized in that the the like.
己消弧形素子により直流を交流、或いは交流を直流に変
換する電力変換器。3. The power converter according to claim 1, wherein a plurality of the self-turn-off elements convert DC into AC or AC into DC.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24365094A JPH08107667A (en) | 1994-10-07 | 1994-10-07 | Driving circuit for self-arc-extinguishing type device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24365094A JPH08107667A (en) | 1994-10-07 | 1994-10-07 | Driving circuit for self-arc-extinguishing type device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107667A true JPH08107667A (en) | 1996-04-23 |
Family
ID=17106980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24365094A Pending JPH08107667A (en) | 1994-10-07 | 1994-10-07 | Driving circuit for self-arc-extinguishing type device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107667A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385789B1 (en) * | 1999-07-15 | 2003-06-02 | 니뽄 가이시 가부시키가이샤 | Gate driving circuit of power semiconductor switch |
-
1994
- 1994-10-07 JP JP24365094A patent/JPH08107667A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385789B1 (en) * | 1999-07-15 | 2003-06-02 | 니뽄 가이시 가부시키가이샤 | Gate driving circuit of power semiconductor switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886884A (en) | Passive ripple filter for zero voltage-zero current switched full-bridge DC/DC converters | |
| US5710698A (en) | Delta connected resonant snubber circuit | |
| JPH04299074A (en) | Snubber circuit for power converter | |
| JP2001016866A (en) | Multi-level neutral point potential-fixed power converter | |
| CN102859855A (en) | Dc-dc Converter Circuit For High Input-to-output Voltage Conversion | |
| JPH0435994B2 (en) | ||
| JPH08107667A (en) | Driving circuit for self-arc-extinguishing type device | |
| JP2006087284A (en) | Dc/dc converter | |
| JPH07312872A (en) | Power converting apparatus and control method therefor | |
| KR19980020600A (en) | Zero Voltage Switching 3-Level Auxiliary Resonance Pole Inverter | |
| JPH0866009A (en) | Drive circuit for self-extinguishing element | |
| JP3063313B2 (en) | Oscillator circuit for high frequency power | |
| KR820000337B1 (en) | Voltage limitation and energy rehound circuit for current source inverter | |
| JP2555621B2 (en) | Inverter energy recovery circuit | |
| JP2023154840A (en) | Forced commutation circuit for thyristor | |
| KR100433954B1 (en) | Snubber circuit for three level gate turn-off thyristor inverter/converter | |
| JPH1023742A (en) | Semiconductor power converter | |
| KR820000338B1 (en) | Dc-side commutating circuit for current source inverter | |
| JPH05316718A (en) | Switching circuit | |
| JPH0254023B2 (en) | ||
| JPS58172979A (en) | Inverter circuit | |
| SU756576A1 (en) | Self-sustained series inverter | |
| JP2002158386A (en) | Pulse power-source device | |
| JPS596086B2 (en) | Power loss reduction circuit for semiconductor switching elements | |
| JPH07123708A (en) | Booster circuit |