JPH08106299A - Voice signal time base conversion device - Google Patents
Voice signal time base conversion deviceInfo
- Publication number
- JPH08106299A JPH08106299A JP6264555A JP26455594A JPH08106299A JP H08106299 A JPH08106299 A JP H08106299A JP 6264555 A JP6264555 A JP 6264555A JP 26455594 A JP26455594 A JP 26455594A JP H08106299 A JPH08106299 A JP H08106299A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- audio
- memory
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ビデオテープデッキ
(以下、VTRと略す)やマルチレーザディスクプレー
ヤ等に記録された音声信号を再生する装置において、音
声信号の高速再生、又は低速再生を行う際に用いる音声
信号時間軸変換装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention performs high speed reproduction or low speed reproduction of an audio signal in an apparatus for reproducing an audio signal recorded in a video tape deck (hereinafter abbreviated as VTR), a multi-laser disc player or the like. The present invention relates to an audio signal time base conversion device used at that time.
【0002】[0002]
【従来の技術】近年、VTRに音声信号時間軸変換装置
を搭載することにより、音声を録音時の2倍の再生速度
で再生しても、録音時の音程と音声の速度(話速)で再
生することが可能となっている。2. Description of the Related Art In recent years, by mounting a voice signal time base converter on a VTR, even if a voice is reproduced at a reproduction speed twice as fast as that at the time of recording, the pitch and the speed of voice (speech speed) at the time of recording can be improved. It is possible to play.
【0003】ここでVTRに搭載された第1の従来例に
おける音声信号時間軸変換装置(C&Pともいう)を説
明する。図4は従来の音声信号時間軸変換装置100の
構成例を示すブロック図である。本図において音声信号
時間軸変換装置100は、アナログデジタル変換器(A
/D変換器)101、メモリ102、デジタルアナログ
変換器(D/A変換器)103、書込アドレスカウンタ
104、読出アドレスカウンタ105を含んで構成され
る。そして入力端子1は速度変換すべきアナログの音声
信号S1の入力端子であり、入力端子3はA/D変換器
101のクロック信号S11の入力端子、入力端子4は
D/A変換器103のクロック信号S12の入力端子、
出力端子2は速度変換されたアナログの音声信号S2の
出力端子である。A voice signal time base conversion device (also referred to as C & P) in a first conventional example mounted on a VTR will be described below. FIG. 4 is a block diagram showing a configuration example of a conventional audio signal time base conversion device 100. In the figure, the audio signal time base converter 100 is an analog-digital converter (A
/ D converter) 101, memory 102, digital-analog converter (D / A converter) 103, write address counter 104, and read address counter 105. The input terminal 1 is an input terminal for the analog audio signal S1 to be subjected to speed conversion, the input terminal 3 is the input terminal for the clock signal S11 of the A / D converter 101, and the input terminal 4 is the clock for the D / A converter 103. Input terminal for signal S12,
The output terminal 2 is an output terminal of the speed-converted analog audio signal S2.
【0004】このように構成された音声信号時間軸変換
装置100の動作を図4、図5を用いて説明する。録音
時の2倍の再生速度で再生され音声信号S1は入力端子
1を介してA/D変換器101に入力される。この信号
はクロック信号S11の周期でサンプリングされ、デジ
タルの音声信号S21に変換される。この音声信号S2
1はメモリ102に入力される。また書込アドレスカウ
ンタ104はクロック信号S11を入力し、書き込みの
アドレス信号S22をメモリ102に与える。こうして
変換された音声信号S21はメモリ102に書き込まれ
る。The operation of the audio signal time base converter 100 configured as described above will be described with reference to FIGS. 4 and 5. The audio signal S1 reproduced at a reproduction speed twice that at the time of recording is input to the A / D converter 101 via the input terminal 1. This signal is sampled at the cycle of the clock signal S11 and converted into a digital audio signal S21. This audio signal S2
1 is input to the memory 102. Further, the write address counter 104 inputs the clock signal S11 and gives the write address signal S22 to the memory 102. The audio signal S21 thus converted is written in the memory 102.
【0005】メモリ102の音声データを読み出すに
は、読出アドレスカウンタ105がクロック信号S12
を入力し、読出しのアドレス信号S23をメモリ102
に与える。ここでクロック信号S12の周期は、クロッ
ク信号S11の周期の2倍である。そのため、メモリ1
02へ書込まれた音声信号S21は、メモリ102から
周期が2倍の音声信号(音声データ)S24として読出
される。音声データS24はD/A変換器103に入力
され、アナログの音声信号S2に変換される。音声信号
S2の周波数は、音声信号S1の周波数の半分となる。
例えば、音声信号S1がVTR等の特殊再生により2倍
速再生された信号の場合には、その周波数が通常再生の
2倍となるため、音声信号S2の周波数は通常再生(記
録時)と同一となる。To read the audio data in the memory 102, the read address counter 105 uses the clock signal S12.
And the read address signal S23 is input to the memory 102.
Give to. Here, the cycle of the clock signal S12 is twice the cycle of the clock signal S11. Therefore, memory 1
The audio signal S21 written in 02 is read from the memory 102 as an audio signal (audio data) S24 having a double cycle. The audio data S24 is input to the D / A converter 103 and converted into an analog audio signal S2. The frequency of the audio signal S2 is half the frequency of the audio signal S1.
For example, when the audio signal S1 is a signal reproduced at a double speed by a special reproduction such as a VTR, the frequency thereof is twice that of the normal reproduction, and therefore the frequency of the audio signal S2 is the same as that of the normal reproduction (during recording). Become.
【0006】図5は音声信号時間軸変換装置100の動
作を説明する図であり、信号の時間構造を模式的に示し
ている。図5(a)は通常再生の場合の信号の時間構造
を示しており、A,B・・Dというように音声信号は連
続している。図5(b)は2倍速再生した場合を示して
おり、音声信号は、Aはaへ、Bはbへというように、
各々の音声信号の再生時間が半分に圧縮される。FIG. 5 is a diagram for explaining the operation of the audio signal time base converter 100, and schematically shows the time structure of the signal. FIG. 5A shows the time structure of the signal in the normal reproduction, and the audio signal is continuous like A, B, ... D. FIG. 5 (b) shows a case where the reproduction is performed at a double speed, and the audio signals are A to a, B to b, and so on.
The playback time of each audio signal is compressed in half.
【0007】さて、倍速再生であれば音声の再生周波数
は元の2倍となる。これに対して図5(c)は、図5
(b)の音声信号を音声信号時間軸変換装置100へ入
力した場合における出力音声信号の時間構造を示すもの
である。ここではaはAへ、dはDへ変換され、通常再
生の信号と同一周波数となる。しかし、bは一部のみ再
生されB’となり、cは全く再生されないという欠点が
ある。その理由は、メモリ102の容量が有限であり、
クロック信号S11、S12の周期と、メモリ102の
容量で決定される記録可能な時間とが限られているから
である。Now, in the case of double speed reproduction, the reproduction frequency of the sound becomes twice the original frequency. On the other hand, FIG.
FIG. 3 shows a time structure of an output audio signal when the audio signal of (b) is input to the audio signal time base converter 100. Here, a is converted to A and d is converted to D, and the frequency becomes the same as that of the signal for normal reproduction. However, there is a drawback that b is only partially reproduced and becomes B ′, and c is not reproduced at all. The reason is that the capacity of the memory 102 is limited,
This is because the period of the clock signals S11 and S12 and the recordable time determined by the capacity of the memory 102 are limited.
【0008】ここで話速とは、図5(a)に示すよう
に、例えば意味のある音声A,B,C,Dが、図5
(c)に示すようにその内容が聴きとれる程度の音声
A,B’,Dに変換されたとき、(c)の音声信号の再
生時間に対する(a)の音声信号の再生時間の比を指す
ものとする。Here, the speech speed means that, for example, meaningful voices A, B, C and D are as shown in FIG.
As shown in (c), when the content is converted into audible sounds A, B ', D, it indicates the ratio of the reproduction time of the audio signal of (a) to the reproduction time of the audio signal of (c). I shall.
【0009】以上は2倍速再生された音声信号を通常再
生の音声信号、すなわち通常再生時の話速と音程を有す
る信号へ変換する場合を説明した。The case where the audio signal reproduced at double speed is converted to the audio signal for normal reproduction, that is, the signal having the speech speed and the pitch during normal reproduction has been described above.
【0010】次に第2の従来例として、2倍速再生され
た音声信号を通常再生時の音程を有しながら任意の話速
を持つ音声信号へ変換する音声信号時間軸変換装置につ
いて説明する。図6は第2の従来例の音声信号時間軸変
換装置200の構成を示すブロック図である。本図に示
すように音声信号時間軸変換装置200は、第1の従来
例と同一の音声信号時間軸変換装置100aと、音程変
換装置100bにより構成される。ここで第1の従来例
と同一機能の回路ブロックには同一番号を付け、それら
の詳細な説明は省略する。Next, as a second conventional example, an audio signal time base conversion device for converting an audio signal reproduced at double speed into an audio signal having an arbitrary speech speed while having a pitch during normal reproduction will be described. FIG. 6 is a block diagram showing the configuration of a second conventional audio signal time base converter 200. As shown in this figure, the audio signal time base conversion device 200 is composed of the same audio signal time base conversion device 100a and pitch conversion device 100b as in the first conventional example. Here, circuit blocks having the same functions as those of the first conventional example are designated by the same reference numerals, and detailed description thereof will be omitted.
【0011】図6において、音声信号時間軸変換装置1
00aのA/D変換器に入力される第1のクロック信号
S11の入力端子3、音声信号時間軸変換装置100a
のD/A変換器に入力される第1のクロック信号S12
の入力端子3に加えて、音程変換装置100b内のA/
D変換器に入力される第3のクロック信号S13の入力
端子5、D/A変換器に入力される第4のクロック信号
S14の入力端子6が新たに設けられている。In FIG. 6, a voice signal time base conversion device 1
Input terminal 3 for the first clock signal S11 input to the A / D converter 00a, audio signal time base conversion device 100a
First clock signal S12 input to the D / A converter of
In addition to the input terminal 3 of
An input terminal 5 for the third clock signal S13 input to the D converter and an input terminal 6 for the fourth clock signal S14 input to the D / A converter are newly provided.
【0012】このように構成された音声信号時間軸変換
装置200の動作について簡単に説明する。録音時の2
倍の再生速度で再生された音声信号S1は、入力端子1
を介して音声信号時間軸変換装置100a内のA/D変
換器に入力され、クロック信号S11に対してクロック
信号S12の周波数を変えることにより、通常再生時と
異なる話速を有する音声信号S2に変換されることは既
に説明した。録音時の2倍の再生速度で音声信号を再生
する場合において、クロック信号S11の周波数をFS
11、クロック信号S12の周波数をFS12、通常再
生時に対する話速をSS1とすれば、次の(1)式が成
立する。The operation of the audio signal time base converter 200 configured as described above will be briefly described. 2 when recording
The audio signal S1 reproduced at the double reproduction speed is input to the input terminal 1
Is input to the A / D converter in the audio signal time base conversion device 100a, and by changing the frequency of the clock signal S12 with respect to the clock signal S11, an audio signal S2 having a speech speed different from that during normal reproduction is obtained. It has already been explained that it is converted. When the audio signal is reproduced at a reproduction speed twice as high as that at the time of recording, the frequency of the clock signal S11 is FS.
11. If the frequency of the clock signal S12 is FS12 and the speech speed for normal reproduction is SS1, the following equation (1) is established.
【数1】 ここで(1)式の定数2は再生速度が通常速度の2倍で
あることを示している。[Equation 1] Here, the constant 2 in the equation (1) indicates that the reproduction speed is twice the normal speed.
【0013】さらに、通常再生時に対する音程をKE1
とすれば、次の(2)式が成立する。Further, the pitch for normal reproduction is set to KE1.
Then, the following equation (2) is established.
【数2】 例えば、第1の従来例の場合はSS1が1となり、話速
は通常再生と同一となる。さらに(2)式のKE1が1
となり、音程も通常再生と同一となる。しかし、(1)
式より通常再生と異なる任意の話速に設定すると、出力
音声信号は(2)式より通常再生と異なる音程に自動的
に設定されてしまうことになる。そこで、通常再生と同
一音程の音声信号S3を得るためには、音声信号時間軸
変換装置100aの出力する信号S2を音程変換装置1
00bに与える。そしてクロック信号S13とクロック
信号S14とを音程変換装置100bに書き込みクロッ
ク、読み出しクロックとして与えることにより、音程変
換比を所望の値に変換するようにしている。[Equation 2] For example, in the case of the first conventional example, SS1 is 1, and the speech speed is the same as in normal reproduction. Furthermore, KE1 in the equation (2) is 1
And the pitch is the same as in normal reproduction. But (1)
If an arbitrary voice speed different from the normal reproduction is set according to the formula, the output audio signal is automatically set to a pitch different from the normal reproduction according to the formula (2). Therefore, in order to obtain the audio signal S3 having the same pitch as that in the normal reproduction, the signal S2 output from the audio signal time base conversion device 100a is converted into the pitch conversion device 1.
Give to 00b. The clock signal S13 and the clock signal S14 are supplied to the pitch conversion device 100b as a write clock and a read clock to convert the pitch conversion ratio to a desired value.
【0014】音程変換装置100bによる音程変換比を
KE2とすれば、次の(3)式が成立する。If the pitch conversion ratio by the pitch converter 100b is KE2, the following equation (3) is established.
【数3】 なお、音程変換比KE2は書き込みのクロック信号S1
3の周期を読み出しのクロック信号S14の周期で割っ
た値である。(Equation 3) The pitch conversion ratio KE2 is the writing clock signal S1.
It is a value obtained by dividing the period of 3 by the period of the read clock signal S14.
【0015】音程変換装置100bは、例えば特開昭6
1−29000号公報に示す装置で実現される。図7は
特開昭61−29000号の音程変換装置100bの構
成を示すブロック図である。本図において図4に示す音
声信号時間軸変換装置100と同一機能のブロックは同
一の符号を付ける。さて音程変換装置100bは、A/
D変換器101、メモリ102、第1のD/A変換器1
03、第2のD/A変換器106、書込アドレスカウン
タ104、読出アドレスカウンタ105、第1の電子ボ
リューム107、第2の電子ボリューム108、加算器
109を含んで構成される。そして音程変換装置100
bには、図4の装置と同様に音声信号S2の入力端子
1、クロック信号S11の入力端子3、クロック信号S
12の入力端子4、音声信号S3の出力端子2が設けら
れている。ここでは音程変換装置100bの動作説明は
省略する。The pitch converting device 100b is disclosed in, for example, Japanese Patent Laid-Open No.
It is realized by the device disclosed in Japanese Patent Laid-Open No. 1-29000. FIG. 7 is a block diagram showing the configuration of the pitch converting device 100b of JP-A-61-29000. In this figure, blocks having the same functions as those of the audio signal time base converter 100 shown in FIG. Now, the pitch conversion device 100b is A /
D converter 101, memory 102, first D / A converter 1
03, a second D / A converter 106, a write address counter 104, a read address counter 105, a first electronic volume 107, a second electronic volume 108, and an adder 109. And the pitch conversion device 100
b, as in the device of FIG. 4, the input terminal 1 for the audio signal S2, the input terminal 3 for the clock signal S11, and the clock signal S
Twelve input terminals 4 and an output terminal 2 for the audio signal S3 are provided. Here, the description of the operation of the pitch converting apparatus 100b is omitted.
【0016】[0016]
【発明が解決しようとする課題】しかしながら上記第1
の従来例の構成では、再生音声信号を任意の話速に設定
できないという問題点があった。一方、上記の第2の従
来例の構成では、任意の話速に設定できるが、音声信号
を記憶するメモリが2個必要であり、価格上昇を伴うと
いう問題点があった。However, the above-mentioned first problem
In the configuration of the conventional example, there is a problem that the reproduced voice signal cannot be set to an arbitrary speech rate. On the other hand, in the configuration of the second conventional example described above, although an arbitrary speech rate can be set, there is a problem in that two memories for storing voice signals are required, which causes a price increase.
【0017】本発明はこのような従来の問題点に鑑みて
なされたものであって、VTR等を高速再生した場合に
再生音声を任意の話速に設定が可能であり、かつ、単一
の音声メモリで構成可能な低価格の音声信号時間軸変換
装置を実現することを目的とする。The present invention has been made in view of the above-mentioned problems of the related art, and when the VTR or the like is reproduced at a high speed, the reproduced voice can be set to an arbitrary speech speed and a single voice can be set. An object of the present invention is to realize a low-priced audio signal time base conversion device that can be configured with an audio memory.
【0018】[0018]
【課題を解決するための手段】本願の請求項1の発明
は、入力されたアナログ音声信号を第1のクロック信号
でデジタル信号に変換するA/D変換手段と、A/D変
換手段の出力するデジタル音声信号を入力し、時系列の
デジタル音声信号における先行データを保持する第1の
メモリ領域、及び後続データを保持する第2のメモリ領
域を有するメモリ手段と、第1のクロック信号を入力
し、A/D変換手段の出力信号をメモリの第1及び第2
のメモリ領域に書込むためのアドレス信号を生成する書
込みアドレス発生手段と、第2のクロック信号を入力
し、メモリ手段の第1のメモリ領域に格納された音声デ
ータを読み出すためのアドレス信号を発生する第1の読
出しアドレス発生手段と、第2のクロック信号を入力
し、メモリ手段の第2のメモリ領域に格納された音声デ
ータを読み出すためのアドレス信号を発生する第2の読
出しアドレス発生手段と、第2のクロック信号を入力
し、第1の読出しアドレス発生手段により読み出された
第1の音声データを保持する第1のデータ保持手段と、
第2のクロック信号を入力し、第2の読出しアドレス発
生手段により読み出された第2の音声データを保持する
第2のデータ保持手段と、第1及び第2のデータ保持手
段に対して、データ保持信号とデータ出力信号とを与え
る保持信号発生手段と、第1のデータ保持手段の出力信
号及び第2のデータ保持手段の出力信号を入力し、互い
の振幅値を制御して加算するクロスフェード手段と、第
1のデータ保持手段の出力信号及びクロスフェード手段
の出力信号を入力し、再生速度設定信号に基づいて切り
換えるセレクタ手段と、セレクタ手段の出力信号を第2
のクロック信号によりアナログ信号に変換して音声信号
を出力するD/A変換手段と、を具備し、通常再生速度
のN倍で再生されたアナログ音声信号を入力したとき、
第1のクロック信号の周波数を、第2のクロック信号の
周波数のN倍にすることにより、通常再生速度のM倍の
話速で音声信号を再生することを特徴とするものであ
る。According to the invention of claim 1 of the present application, an A / D conversion means for converting an input analog audio signal into a digital signal by a first clock signal, and an output of the A / D conversion means. Memory signal having a first memory area for holding preceding data in the time-series digital audio signal and a second memory area for holding subsequent data, and a first clock signal. Then, the output signal of the A / D conversion means is set to the first and second memory
Write address generating means for generating an address signal for writing to the memory area and a second clock signal for generating an address signal for reading the audio data stored in the first memory area of the memory means. First read address generating means, and second read address generating means for inputting the second clock signal and generating an address signal for reading the audio data stored in the second memory area of the memory means. First data holding means for inputting the second clock signal and holding the first audio data read by the first read address generating means,
With respect to the second data holding means for inputting the second clock signal and holding the second audio data read by the second read address generating means, and the first and second data holding means, A holding signal generating means for giving a data holding signal and a data output signal, and a cross for inputting the output signal of the first data holding means and the output signal of the second data holding means, controlling their amplitude values and adding them. The fader means, the selector means for inputting the output signal of the first data holding means and the output signal of the crossfade means, and switching based on the reproduction speed setting signal, and the output signal of the selector means for the second
A D / A conversion means for converting the clock signal into an analog signal and outputting a voice signal, and when an analog voice signal reproduced at N times the normal reproduction speed is input,
By making the frequency of the first clock signal N times the frequency of the second clock signal, the audio signal is reproduced at a speech speed M times the normal reproduction speed.
【0019】本願の請求項2の発明は、デジタル音声信
号を入力し、時系列のデジタル音声信号における先行デ
ータを保持する第1のメモリ領域、及び後続データを保
持する第2のメモリ領域を有するメモリ手段と、第1の
クロック信号を入力し、メモリの第1及び第2のメモリ
領域に書込むためのアドレス信号を生成する書込みアド
レス発生手段と、第2のクロック信号を入力し、メモリ
手段の第1のメモリ領域に格納された音声データを読み
出すためのアドレス信号を発生する第1の読出しアドレ
ス発生手段と、第2のクロック信号を入力し、メモリ手
段の第2のメモリ領域に格納された音声データを読み出
すためのアドレス信号を発生する第2の読出しアドレス
発生手段と、第2のクロック信号を入力し、第1の読出
しアドレス発生手段により読み出された第1の音声デー
タを保持する第1のデータ保持手段と、第2のクロック
信号を入力し、第2の読出しアドレス発生手段により読
み出された第2の音声データを保持する第2のデータ保
持手段と、第1及び第2のデータ保持手段に対して、デ
ータ保持信号とデータ出力信号とを与える保持信号発生
手段と、第1のデータ保持手段の出力信号及び第2のデ
ータ保持手段の出力信号を入力し、互いの振幅値を制御
して加算するクロスフェード手段と、第1のデータ保持
手段の出力信号及びクロスフェード手段の出力信号を入
力し、再生速度設定信号に基づいて切り換えるセレクタ
手段と、を具備し、通常再生速度のN倍で再生されたデ
ジタル音声信号を入力したとき、第1のクロック信号の
周波数を、第2のクロック信号の周波数のN倍にするこ
とにより、通常再生速度のM倍の話速で音声信号を再生
することを特徴とするものである。The invention of claim 2 of the present application has a first memory area for inputting a digital audio signal and holding preceding data in a time-series digital audio signal, and a second memory area for holding subsequent data. Memory means, write address generating means for inputting the first clock signal and generating address signals for writing in the first and second memory areas of the memory, and second clock signal for inputting the memory means First read address generating means for generating an address signal for reading the audio data stored in the first memory area, and a second clock signal are inputted and stored in the second memory area of the memory means. Second read address generating means for generating an address signal for reading the audio data, and a second read address generating means for inputting the second clock signal. A first data holding means for holding the first voice data read by the second clock signal and a second clock signal, and holds the second voice data read by the second read address generating means. Second data holding means, holding signal generating means for giving a data holding signal and a data output signal to the first and second data holding means, an output signal of the first data holding means and a second data holding means. A crossfade means for inputting the output signal of the data holding means and controlling and adding the amplitude values of the data holding means, and an output signal of the first data holding means and an output signal of the crossfade means are inputted and used as a reproduction speed setting signal. Selector circuit for switching based on the frequency of the first clock signal when the digital audio signal reproduced at N times the normal reproduction speed is input. By N times the number, is characterized in that for reproducing audio signal by M times the speech speed of the normal playback speed.
【0020】本願の請求項3の発明では、クロスフェー
ド手段は、第1のデータ保持手段の出力信号の振幅レベ
ルを最大から最小まで次第に小さくなるようにに制御し
た信号と、第2のデータ保持手段の出力信号の振幅レベ
ルを最小から最大まで次第に大きくなるように制御した
信号とを加算することを特徴とするものである。In the invention of claim 3 of the present application, the crossfade means controls the amplitude level of the output signal of the first data holding means so as to gradually decrease from the maximum to the minimum, and the second data holding means. It is characterized in that the amplitude level of the output signal of the means is added to the signal controlled so as to gradually increase from the minimum to the maximum.
【0021】本願の請求項4の発明では、セレクタ手段
は、クロスフェード手段から出力される信号時間長をA
とし、第1のデータ保持手段から出力される信号時間長
をBとすると、通常再生速度に対してM倍の再生速度が
設定されたとき、M=(2A+B)/(A+B)を満た
すよう入力信号を切り換えることを特徴とするものであ
る。In the invention of claim 4 of the present application, the selector means sets the signal time length output from the crossfade means to A
And the signal time length output from the first data holding means is B, when the reproduction speed M times the normal reproduction speed is set, input so as to satisfy M = (2A + B) / (A + B) It is characterized by switching signals.
【0022】本願の請求項5の発明では、第1の読出し
アドレス発生手段と第2の読出しアドレス発生手段の出
力信号差である読出しアドレス差をDとし、読出しクロ
ック信号の周期をTとする場合、DとTの積を125ミ
リ秒以内に設定し、第1のデータ保持手段と第2のデー
タ保持手段の出力信号間の時間差が125ミリ秒以内で
あることを特徴とするものである。In the invention of claim 5 of the present application, the read address difference which is the output signal difference between the first read address generating means and the second read address generating means is D, and the cycle of the read clock signal is T. , D and T are set within 125 milliseconds, and the time difference between the output signals of the first data holding means and the second data holding means is within 125 milliseconds.
【0023】[0023]
【作用】このような特徴を有する本願の請求項1の発明
によれば、N倍速再生されたアナログ音声信号を第1の
クロック信号でデジタル変換し、そのデジタル音声信号
を第1のクロック信号に同期してメモリに書込む。つぎ
にメモリから第1のクロック信号のN倍の周期である第
2のクロック信号に同期して、メモリの2つのメモリ領
域から2つの音声データを読出し、第1,第2のデータ
保持手段に保持する。これらの音声データをクロスフェ
ード手段に入力し、互いの音声データの振幅値を制御し
て加算する。第1のデータ保持手段の音声データとクロ
スフェード手段の音声データとをセレクタ手段に入力
し、再生速度設定信号に基づいて切り換える。この音声
データを第2のクロック信号でアナログ変換すると、任
意の話速で且つ通常再生の音程を有する音声信号が再生
される。According to the invention of claim 1 of the present application having such characteristics, the analog audio signal reproduced at N times speed is digitally converted by the first clock signal, and the digital audio signal is converted into the first clock signal. Write to memory synchronously. Next, two audio data are read from the two memory areas of the memory in synchronism with the second clock signal having a cycle N times as long as the first clock signal from the memory, and the two audio data are stored in the first and second data holding means. Hold. These audio data are input to the crossfade means, and the amplitude values of the audio data of each are controlled and added. The audio data of the first data holding means and the audio data of the crossfade means are input to the selector means and switched based on the reproduction speed setting signal. When this voice data is converted into an analog signal with the second clock signal, a voice signal having an arbitrary talk speed and a normal reproduction pitch is reproduced.
【0024】また本願の請求項2の発明では、N倍速再
生されたデジタル音声信号を第1のクロック信号に同期
してメモリに書込む。つぎにメモリから第1のクロック
信号のN倍の周期である第2のクロック信号に同期し
て、メモリの2つのメモリ領域から2つの音声データを
読出し、第1,第2のデータ保持手段に保持する。これ
らの音声データをクロスフェード手段に入力し、互いの
音声データの振幅値を制御して加算する。第1のデータ
保持手段の音声データとクロスフェード手段の音声デー
タとをセレクタ手段に入力し、再生速度設定信号に基づ
いて切り換える。こうして任意の話速で且つ通常再生の
音程を有するデジタル音声信号が再生される。Further, in the invention of claim 2 of the present application, the N-speed reproduced digital audio signal is written in the memory in synchronization with the first clock signal. Next, two audio data are read from the two memory areas of the memory in synchronism with the second clock signal having a cycle N times as long as the first clock signal from the memory, and the two audio data are stored in the first and second data holding means. Hold. These audio data are input to the crossfade means, and the amplitude values of the audio data of each are controlled and added. The audio data of the first data holding means and the audio data of the crossfade means are input to the selector means and switched based on the reproduction speed setting signal. In this way, a digital audio signal having an arbitrary speech speed and a normal reproduction pitch is reproduced.
【0025】また本願の請求項3の発明では、クロスフ
ェード手段は第1のデータ保持手段の音声データの振幅
レベルを最大から最小まで次第に小さくなるように制御
する(フェードアウト)。また第2のデータ保持手段の
音声データの振幅レベルを最小から最大まで次第に大き
くなるように制御(フェードイン)する。つぎにフェー
ドアウト信号とフェードイン信号を加算した音声データ
を出力し、セレクタ手段に与える。こうすると繰り返し
信号成分を多く有する音声信号は、クロスフェード手段
により時間圧縮されても、音声内容は損なわれずに処理
される。Further, in the invention of claim 3 of the present application, the crossfade means controls the amplitude level of the audio data of the first data holding means so as to gradually decrease from the maximum to the minimum (fade out). Further, the amplitude level of the audio data of the second data holding means is controlled (fade in) so as to gradually increase from the minimum to the maximum. Next, audio data obtained by adding the fade-out signal and the fade-in signal is output and given to the selector means. In this way, an audio signal having a large number of repetitive signal components can be processed without losing the audio content even if it is time-compressed by the crossfade means.
【0026】[0026]
【実施例】本発明の一実施例における音声信号時間軸変
換装置について図1を参照しつつ説明する。図1は本実
施例の音声信号時間軸変換装置の構成を示すブロック図
である。本図においてVTR等から特殊再生された音声
信号S1は入力端子11を介してA/D変換器20に与
えられる。また第1のクロック信号S11は入力端子1
3を介してA/D変換器20と書込アドレスカウンタ2
1に与えられる。更に第2のクロック信号S12は入力
端子14を介してD/A変換器23、第1の読出アドレ
スカウンタ24、第2の読出アドレスカウンタ25、ラ
ッチ信号発生回路26に与えられる。DESCRIPTION OF THE PREFERRED EMBODIMENTS An audio signal time base converter according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing the configuration of the audio signal time base converter according to this embodiment. In the figure, the audio signal S1 specially reproduced from the VTR or the like is given to the A / D converter 20 via the input terminal 11. The first clock signal S11 is input terminal 1
A / D converter 20 and write address counter 2 via
Given to 1. Further, the second clock signal S12 is given to the D / A converter 23, the first read address counter 24, the second read address counter 25, and the latch signal generation circuit 26 via the input terminal 14.
【0027】メモリ22はA/D変換器20でデジタル
変換された音声信号S21を書込アドレスカウンタ21
の出力する書込みアドレス信号S22によって書き込む
音声メモリである。メモリ22は時系列のデジタル音声
信号における先行データを保持する第1のメモリ領域、
及び後続データを保持する第2のメモリ領域を有してい
る。このメモリ22に保持された音声データS24は第
1の読出アドレスカウンタ24の出力する第1のアドレ
ス信号S31と、第2の読出アドレスカウンタ25の出
力する第2のアドレス信号S32とによって同時又は入
力(格納)順序で読み出される。読出アドレスカウンタ
24はメモリ22の第1のメモリ領域(第1のアドレ
ス)に格納された音声データを読み出し、読出アドレス
カウンタ25はメモリ22の第2のメモリ領域(第2の
アドレス)に格納された音声データを読み出すもので、
共にクロック信号S12によって駆動される。The memory 22 writes the audio signal S21 digitally converted by the A / D converter 20 into a write address counter 21.
Is a voice memory to be written by the write address signal S22 output by the. The memory 22 is a first memory area for holding preceding data in a time-series digital audio signal,
And a second memory area for holding subsequent data. The voice data S24 held in the memory 22 is simultaneously or inputted by the first address signal S31 output by the first read address counter 24 and the second address signal S32 output by the second read address counter 25. It is read in the (storing) order. The read address counter 24 reads the audio data stored in the first memory area (first address) of the memory 22, and the read address counter 25 is stored in the second memory area (second address) of the memory 22. To read the audio data
Both are driven by the clock signal S12.
【0028】メモリ22の第1のメモリ領域に格納され
た音声データS24が読み出されると、第1のデータ保
持手段である第1のラッチ27に出力され、第2のアド
レスに格納された音声データS24が読み出されると、
第2のデータ保持手段てある第2のラッチ28に出力さ
れる。ラッチ27,28は共に入力データを一時保持す
る回路である。保持信号発生手段であるラッチ信号発生
回路26はラッチ27に対して第1の制御信号S37を
与え、ラッチ28に対して第2の制御信号S38を与え
る。これらの制御信号とは各ラッチに入力信号を保持さ
せるためのデータ保持信号とラッチに保持された音声デ
ータを出力させるデータ出力信号を意味する。When the audio data S24 stored in the first memory area of the memory 22 is read, it is output to the first latch 27 which is the first data holding means, and the audio data stored in the second address. When S24 is read,
It is output to the second latch 28 which is the second data holding means. The latches 27 and 28 are circuits that temporarily hold input data. The latch signal generating circuit 26, which is a holding signal generating means, gives the latch 27 a first control signal S37 and the latch 28 a second control signal S38. These control signals mean a data holding signal for holding the input signal in each latch and a data output signal for outputting the audio data held in the latch.
【0029】クロスフェード回路29はラッチ27に保
持された音声データS35と、ラッチ28に保持された
音声データS33を入力し、それらの信号に対してクロ
スフェードを行う回路である。クロスフェードとは、一
方の入力信号に対してフェードアウトを行い、他方の入
力信号に対してフェードインを行うことである。セレク
タ回路30はクロスフェード回路29から出力される音
声データS34と、ラッチ27から出力される音声デー
タS35のいずれか一方を入力端子15の制御信号S1
5に基づき選択する回路で、選択された音声データS3
6はD/A変換器23に入力され、アナログの音声信号
S2に変換される。出力端子12から出力された音声信
号は図示しない音声出力回路に与えられる。The crossfade circuit 29 is a circuit which inputs the audio data S35 held in the latch 27 and the audio data S33 held in the latch 28 and crossfades the signals. The crossfade means performing fade-out on one input signal and performing fade-in on the other input signal. The selector circuit 30 outputs either the audio data S34 output from the crossfade circuit 29 or the audio data S35 output from the latch 27 to the control signal S1 of the input terminal 15.
In the circuit that selects based on 5, the selected audio data S3
6 is input to the D / A converter 23 and converted into an analog audio signal S2. The audio signal output from the output terminal 12 is applied to an audio output circuit (not shown).
【0030】このように構成された本実施例の音声信号
時間軸変換装置の動作について、図1〜図3を用いて説
明する。なお、本実施例の音声信号時間軸変換装置は、
通常再生速度を含めて任意の再生速度に対応可能である
が、ここでは2倍速再生の場合を例にとって説明する。
図2は記録媒体が2倍速再生されるとき、音声信号を
1.5倍の話速で再生する場合の動作説明図であり、図
3は記録媒体が2倍速再生されるとき、音声信号を1.
33倍及び1.17倍の話速で夫々再生する場合の動作
説明図である。The operation of the audio signal time base converter according to the present embodiment thus constructed will be described with reference to FIGS. The audio signal time base conversion device of the present embodiment is
Although it is possible to support any reproduction speed including the normal reproduction speed, the case of double speed reproduction will be described here as an example.
FIG. 2 is an operation explanatory diagram in the case of reproducing an audio signal at a speech speed of 1.5 times when the recording medium is reproduced at double speed, and FIG. 3 shows an audio signal when the recording medium is reproduced at double speed. 1.
It is operation | movement explanatory drawing at the time of reproducing at the voice speed of 33 times and 1.17 times, respectively.
【0031】入力端子11に入力される2倍速再生の音
声信号S1は、A/D変換器20によってクロック信号
S11に同期したデジタルの音声信号S21に変換され
る。音声信号S21はメモリ22に入力され、書込アド
レスカウンタ21のアドレス信号S22に従って順次メ
モリ22に書込まれる。メモリ22に書込まれた音声信
号S21は、第1,第2の読出アドレスカウンタ24,
25のアドレス信号S31,S32に従って、メモリ2
2から読出される。The double speed reproduction audio signal S1 input to the input terminal 11 is converted by the A / D converter 20 into a digital audio signal S21 synchronized with the clock signal S11. The voice signal S21 is input to the memory 22 and sequentially written in the memory 22 in accordance with the address signal S22 of the write address counter 21. The audio signal S21 written in the memory 22 is the first and second read address counters 24,
In accordance with the 25 address signals S31 and S32, the memory 2
2 is read.
【0032】2倍速再生された音声信号S1の音程は、
通常再生された信号の音程の2倍となっている。出力端
子12に出力するべき音声信号S2の音程を通常再生と
同一にするため、クロック信号S12の周期をクロック
信号S11の周期の2倍に設定する。一般的には入力さ
れた音声信号S1が通常再生のN倍速再生信号の場合、
クロック信号S12の周期をクロック信号S11の周期
のN倍に設定すれば良い。The pitch of the audio signal S1 reproduced at double speed is
It is twice the pitch of the normally reproduced signal. In order to make the pitch of the audio signal S2 to be output to the output terminal 12 the same as in normal reproduction, the cycle of the clock signal S12 is set to be twice the cycle of the clock signal S11. Generally, when the input audio signal S1 is an N times speed reproduction signal of normal reproduction,
The cycle of the clock signal S12 may be set to N times the cycle of the clock signal S11.
【0033】メモリ22から読出アドレスカウンタ2
4,25によって夫々異なる読出しアドレス値で時分割
に読出される。読出アドレスカウンタ24のアドレス信
号S31で読み出された音声データS24の一方は第1
のラッチ27に入力され、ラッチ信号発生回路26の制
御信号S37でラッチ(保持)される。ここで保持され
た音声データは次の制御信号S37により音声データS
35として出力される。この音声データS35は、読出
アドレスカウンタ24のアドレス信号S31により読出
された信号と同一である。Read address counter 2 from memory 22
4 and 25 are time-divisionally read with different read address values. One of the audio data S24 read by the address signal S31 of the read address counter 24 is the first
Is input to the latch 27 and latched (held) by the control signal S37 of the latch signal generation circuit 26. The audio data held here is the audio data S by the next control signal S37.
Is output as 35. The voice data S35 is the same as the signal read by the address signal S31 of the read address counter 24.
【0034】読出アドレスカウンタ25のアドレス信号
S32により読出された音声データS24の他方は、第
2のラッチ28へ入力され、ラッチ信号発生回路26の
制御信号S38でラッチされる。ここで保持された音声
データは、次の制御信号S38によって音声データS3
3として出力される。この音声データS33は、読出ア
ドレスカウンタ25のアドレス信号S32ので読み出さ
れた音声データと同一である。The other of the audio data S24 read by the address signal S32 of the read address counter 25 is input to the second latch 28 and latched by the control signal S38 of the latch signal generating circuit 26. The audio data held here is audio data S3 by the next control signal S38.
It is output as 3. The voice data S33 is the same as the voice data read by the address signal S32 of the read address counter 25.
【0035】ラッチ27に保持された音声データS35
は、セレクタ回路30の第1の入力端に与えられ、クロ
スフェード回路29の第1の入力端にも与えられる。ま
たラッチ28に保持された音声データS33はクロスフ
ェード回路29の第2の入力端に与えられる。クロスフ
ェード回路29は2つの音声データS35とS33との
クロスフェードを行う。次にセレクタ回路30は入力端
子15に入力される話速設定の制御信号S15に基づ
き、音声データS35又はクロスフェードされた音声デ
ータS34の何れかを選択する。ここで図2(a)〜
(d)を用いてクロスフェード回路29とセレクタ回路
30の機能を詳しく説明する。Audio data S35 held in the latch 27
Is applied to the first input terminal of the selector circuit 30 and is also applied to the first input terminal of the crossfade circuit 29. The audio data S33 held in the latch 28 is given to the second input terminal of the crossfade circuit 29. The crossfade circuit 29 crossfades the two audio data S35 and S33. Next, the selector circuit 30 selects either the voice data S35 or the cross-faded voice data S34 based on the control signal S15 for setting the voice speed input to the input terminal 15. Here, FIG.
The functions of the crossfade circuit 29 and the selector circuit 30 will be described in detail with reference to FIG.
【0036】図2において、通常再生時の音声信号に対
する時間単位をtとすると、(a)は2倍速再生された
音声信号S1を、s,t,u,v,w・・のように時間
単位t/2毎に区切って模式的に示した図である。前述
のように通常再生と比較して音声信号S1の周波数は2
倍、周期は1/2となっている。図2(b)は図4に示
す従来例のように、2倍速再生された音声信号S1をク
ロック信号S11でメモリ22で書込み、クロック信号
S11の2倍の周期を有するクロック信号S12で読出
した場合の音声データである。出力された信号はS,
T,U,V,W・・というように出力される音声信号の
周波数と周期とが通常再生の場合と同一となり、時間単
位は2倍速再生時の2倍、即ちtとなる。また、話速は
通常再生と同一であり、このままでは話速を変化させる
ことはできない。In FIG. 2, assuming that the time unit for the audio signal at the time of normal reproduction is t, (a) shows the audio signal S1 reproduced at double speed as time as s, t, u, v, w ... It is the figure which divided | segmented for every unit t / 2 and was shown typically. As described above, the frequency of the audio signal S1 is 2 as compared with the normal reproduction.
Times the cycle, and the cycle is 1/2. 2B, as in the conventional example shown in FIG. 4, the audio signal S1 reproduced at double speed is written in the memory 22 by the clock signal S11 and read by the clock signal S12 having a cycle twice that of the clock signal S11. This is audio data in the case. The output signal is S,
The frequency and cycle of the output audio signal such as T, U, V, W ... Are the same as in the case of normal reproduction, and the time unit is double that in double speed reproduction, that is, t. Further, the speech speed is the same as that in the normal reproduction, and the speech speed cannot be changed as it is.
【0037】さて話速を例えば、1.5倍に設定する場
合を考える。ここでは時間単位tを変化させずに、図2
(b)に示す如く、S,T,Uを再生するに必要な時間
単位3tを、図2(c)に示す如く時間単位2tに設定
すれば良い。そのために時間tだけの時間圧縮が必要と
なる。本実施例では音声信号Sとこれに続く音声信号T
の2信号をクロスフェードし、最初の時間単位tに2信
号を存在させることで実現する。図2(c)は図1に示
した装置で話速を1.5倍に設定した場合に変換される
音声信号S2を示し、S/T,U,V/W,Xと時間単
位tで区切って出力される。図2(c)に示すS/T,
V/Wとは、2信号をクロスフェードすることを意味し
ており、例えば図2(c),(d)に示す時刻t1〜t
2においてS/Tは、音声信号Sをフェードアウトし、
音声信号Tをフェードインして加算することを意味して
いる。またU、Xは、音声信号U及び音声信号Xをこの
順序でそのまま出力することを意味している。Now, consider the case where the speech speed is set to 1.5 times, for example. Here, without changing the time unit t,
As shown in (b), the time unit 3t required for reproducing S, T, and U may be set to the time unit 2t as shown in FIG. 2 (c). Therefore, time compression of time t is required. In this embodiment, the audio signal S and the audio signal T following the audio signal S
It is realized by cross-fading the two signals and the two signals are present in the first time unit t. FIG. 2 (c) shows a voice signal S2 converted when the speech speed is set to 1.5 times in the device shown in FIG. 1, in S / T, U, V / W, X and time unit t. Output is separated. The S / T shown in FIG.
V / W means cross-fading two signals, and for example, times t1 to t shown in FIGS. 2 (c) and 2 (d).
2, the S / T fades out the audio signal S,
This means that the audio signal T is faded in and added. U and X mean that the audio signals U and X are output as they are in this order.
【0038】図2(d)は制御信号S15によるセレク
タ回路30の動作を示している。時刻t1〜t2では、
セレクタ回路30はクロスフェードした信号S/Tを選
択するため、音声データS34を選択し、時刻t2〜t
3ではそのままの音声データを出力するため、ラッチ2
7の出力する音声データS35を選択する。このように
図2で説明した内容は、話速のみを任意に設定可能と
し、音程を通常再生と同一にするという、本実施例の新
しい考え方である。FIG. 2D shows the operation of the selector circuit 30 according to the control signal S15. At times t1 to t2,
Since the selector circuit 30 selects the cross-faded signal S / T, it selects the audio data S34 at the times t2 to t.
3 outputs the audio data as it is, so latch 2
The audio data S35 to be output by 7 is selected. As described above, the content described with reference to FIG. 2 is a new concept of the present embodiment in which only the speech speed can be arbitrarily set and the pitch is the same as that in the normal reproduction.
【0039】図2に示した時間単位tとして設定可能な
範囲における最小値は、メモリ22により処理されて出
力される音声データS35の最低周波数により決定され
る。またその最大値はクロスフェード時の2信号の時間
遅延による生じる違和感等の聴感実験により決定され
る。なお、ここでは時間単位tを32ミリ秒付近に設定
した。ここで時間単位tは、アドレス信号S31とS3
2とのアドレス差をDとし、クロック信号S12の周期
をTとすると、D×Tに等しい。The minimum value in the range that can be set as the time unit t shown in FIG. 2 is determined by the minimum frequency of the audio data S35 processed and output by the memory 22. Further, the maximum value is determined by an audible experiment such as a feeling of strangeness caused by a time delay of two signals at the time of crossfading. Here, the time unit t is set to around 32 milliseconds. Here, the time unit t is the address signals S31 and S3.
If the address difference from 2 is D and the cycle of the clock signal S12 is T, then it is equal to D × T.
【0040】図3は話速1.33倍と1.17倍におけ
る音声データS36の模式図である。図3(a)は図2
(b)に示した信号と同一である。図3(b)は、話速
を1.33倍に設定したときの出力端子12から出力さ
れる音声信号S2を示しており、S/T,U,V,W/
X,Y、Zと時間単位tで区切って出力される。この場
合、図3(a)の音声信号列(S,T,U,V)の再生
に必要な時間単位は4tであるのに対して、図3(b)
の音声信号列(S/T,U,V)の再生に必要な時間単
位は3tとなっている。従って話速は4/3=1.33
倍となる。FIG. 3 is a schematic diagram of the voice data S36 at the voice speeds of 1.33 times and 1.17 times. FIG. 3 (a) is shown in FIG.
It is the same as the signal shown in (b). FIG. 3B shows the audio signal S2 output from the output terminal 12 when the speech speed is set to 1.33 times, and S / T, U, V, W /
It is output by being separated by X, Y, Z and time unit t. In this case, the time unit required to reproduce the audio signal sequence (S, T, U, V) in FIG. 3A is 4t, while that in FIG.
The time unit required for reproducing the audio signal sequence (S / T, U, V) is 3t. Therefore, the speech rate is 4/3 = 1.33.
Double.
【0041】図3(c)は話速が1.17倍の場合を示
している。この場合、図3(a)の音声信号列(S,
T,U,V,W,X,Y)の再生に必要な時間単位は7
tであるのに対して、図3(c)の音声信号列(S/
T,U,V,W,X,Y)の再生に必要な時間単位は6
tとなり、話速は7/6=1.17倍となる。FIG. 3 (c) shows the case where the speech speed is 1.17 times. In this case, the audio signal string (S,
(T, U, V, W, X, Y) time unit required for playback is 7
However, the audio signal sequence (S /
T, U, V, W, X, Y) time unit required for playback is 6
Thus, the speech speed is 7/6 = 1.17 times.
【0042】このように、通常再生速度と異なるM倍の
任意の話速は、クロスフェード回路29の音声データS
34の時間長をA、ラッチ27から出力される音声デー
タS35の時間長をBとするとき、M=(2A+B)/
(A+B)を満たすことにより実現可能となる。As described above, the M-times arbitrary speech speed, which is different from the normal reproduction speed, is applied to the voice data S of the crossfade circuit 29.
When the time length of 34 is A and the time length of the audio data S35 output from the latch 27 is B, M = (2A + B) /
It can be realized by satisfying (A + B).
【0043】第1,第2の読出アドレスカウンタ24,
25の出力するアドレス差をDとすると、音声データS
31と音声データS33との間には時間遅延が発生す
る。その時間遅延値をDtとすると、アドレス差Dと入
力端子14に入力された読出しクロックS12の周期T
には、次の(4)式が成立する。The first and second read address counters 24,
If the address difference output by 25 is D, the audio data S
A time delay occurs between 31 and the audio data S33. When the time delay value is Dt, the address difference D and the cycle T of the read clock S12 input to the input terminal 14
, The following expression (4) is established.
【数4】 この時間遅延値Dtが大きい場合、聴感的にはエコーを
知覚することになり、明瞭性の低下や違和感の増加が生
じる。時間遅延値Dtにおける検知限界は、例えばナカ
ニシヤ出版1984年11月発行の難波精一郎編”聴覚ハンド
ブック”290ページに「明確に分離した2音の感じを
得るためには50msec〜100msec 以上に間隔を拡げる必要
があること」が報告されている。またThomas他の
報告「Temporal order in the perception of vowelsと
Journal Acoustic Society of America 48,1010-1013(1
970)」による音声素材の実験では、125ミリ秒であ
ることが報告されている。いずれにしても本実施例で
は、これらの報告内容に基き、時間遅延値Dtを125
ミリ秒以内に設定する。[Equation 4] When this time delay value Dt is large, an echo is perceptually perceived, resulting in a decrease in clarity and an increase in discomfort. For the detection limit of the time delay value Dt, for example, in 290 Seikiro Namba, "Hearing Handbook," published by Nakanishiya Publishing in November 1984, "Extend the interval to 50 msec to 100 msec or more in order to obtain a feeling of two clearly separated sounds." Need to be done ". In addition, a report by Thomas et al. “Temporal order in the perception of vowels
Journal Acoustic Society of America 48,1010-1013 (1
970) ”, an audio material experiment reported that it was 125 milliseconds. In any case, in this embodiment, the time delay value Dt is set to 125 based on the contents of these reports.
Set within milliseconds.
【0044】以上は入力される音声信号S1として通常
の2倍速再生の場合について説明したが、音声信号S1
として通常再生の場合も同様にして話速を変化させるこ
とができる。その場合は入力端子13へ入力するクロッ
ク信号S11と入力端子14へ入力するクロック信号S
12の周波数を同一に設定すれば良い。The case of the normal double speed reproduction as the input audio signal S1 has been described above.
In the case of normal reproduction, the speech speed can be changed in the same manner. In that case, the clock signal S11 input to the input terminal 13 and the clock signal S input to the input terminal 14
The 12 frequencies may be set to be the same.
【0045】また、話速を外部から制御するばかりでな
く、入力される信号の内容によって自動的に話速を徐々
に変化させることが考えられる。例えば、信号に含まれ
る無音区間のみを圧縮することにより、話速を入力信号
より遅くすることが可能であり、このような音声信号時
間軸変換装置を低価格で実現することができる。さらに
この音声信号時間軸変換装置を、既成のLSIであるメ
モリ22と、それ以外の回路をLSI化したカスタムL
SIで構成することもできる。In addition to controlling the speech speed from the outside, it is possible to gradually change the speech speed automatically according to the contents of the input signal. For example, by compressing only the silent section included in the signal, the speech speed can be made slower than that of the input signal, and such an audio signal time base conversion device can be realized at low cost. Furthermore, this audio signal time base conversion device is a custom L in which the memory 22 which is an existing LSI and the other circuits are integrated into an LSI.
It can also be configured by SI.
【0046】本実施例の音声信号時間軸変換装置では、
アナログの音声信号を入力し、話速と音程を変換したア
ナログの音声信号を出力するとした。しかしデジタルの
AV機器に利用する場合は、デジタルの音声信号をメモ
リ22に入力し、セレクタ回路30のデジタル音声信号
を直接使用するものとする。In the audio signal time base converter of this embodiment,
It is assumed that an analog voice signal is input and an analog voice signal in which the voice speed and pitch are converted is output. However, when used in a digital AV device, a digital audio signal is input to the memory 22 and the digital audio signal of the selector circuit 30 is directly used.
【0047】[0047]
【発明の効果】以上のように本発明の音声信号時間軸変
換装置をVTRや他のAV機器に応用すれば、例えば特
殊再生において2倍速で再生する場合、画像は2倍速で
再生されるが、音声信号はAV機器の使用者が設定した
1倍から2倍までの任意の話速で、かつ通常の音程で再
生されることとなる。このため再生時間を半分にするこ
とで、時間を有効に活用することが可能となり、且つ音
声の内容を2倍速よりも遅い好みの話速で再生すること
ができる。従ってVTR等の音声情報記録再生装置の特
殊再生において、音声内容を容易に理解することができ
るという優れた硬化が得られる。As described above, if the audio signal time base conversion device of the present invention is applied to a VTR or other AV equipment, for example, in the case of double speed reproduction in special reproduction, an image is reproduced at double speed. The audio signal will be reproduced at an arbitrary speech rate set by the user of the AV device from 1 to 2 times and at a normal pitch. Therefore, by halving the reproduction time, it is possible to effectively utilize the time, and it is possible to reproduce the content of the voice at a desired speech speed slower than double speed. Therefore, in the special reproduction of the audio information recording / reproducing apparatus such as the VTR, the excellent curing that the audio contents can be easily understood can be obtained.
【図1】本発明の1実施例における声信号時間軸変換装
置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a voice signal time base conversion device according to an embodiment of the present invention.
【図2】本実施例の音声信号時間軸変換装置における、
話速を1.5倍としたときの動作説明図である。FIG. 2 is a diagram showing an audio signal time base conversion device according to the present embodiment,
It is operation | movement explanatory drawing when a speech speed is set to 1.5 times.
【図3】本実施例の音声信号時間軸変換装置における、
話速を1.33倍と1.17倍としたときの動作説明図
である。FIG. 3 is a diagram showing an audio signal time base conversion device according to the present embodiment.
It is operation | movement explanatory drawing when the speech speed is set to 1.33 times and 1.17 times.
【図4】第1の従来例における音声信号時間軸変換装置
の構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of an audio signal time base conversion device in a first conventional example.
【図5】従来例の音声信号時間軸変換装置における話速
変換の動作説明図である。FIG. 5 is an explanatory diagram of a speech speed conversion operation in a conventional audio signal time base conversion device.
【図6】第2の従来例における音声信号時間軸変換装置
の構成図である。FIG. 6 is a configuration diagram of an audio signal time base converter according to a second conventional example.
【図7】従来例の音声信号時間軸変換装置に用いられる
音程変換装置の構成を示すブロック図である。FIG. 7 is a block diagram showing a configuration of a pitch conversion device used in a conventional audio signal time base conversion device.
11,13,14,15 入力端子 12 出力端子 20 A/D変換器 21 書込アドレスカウンタ 22 メモリ 23 D/A変換器 24 第1の読出アドレスカウンタ 25 第2の読出アドレスカウンタ 26 ラッチ信号発生回路 27 第1のラッチ 28 第2のラッチ 29 クロスフェード回路 30 セレクタ回路 11, 13, 14, 15 Input terminal 12 Output terminal 20 A / D converter 21 Write address counter 22 Memory 23 D / A converter 24 First read address counter 25 Second read address counter 26 Latch signal generation circuit 27 First Latch 28 Second Latch 29 Crossfade Circuit 30 Selector Circuit
Claims (5)
ロック信号でデジタル信号に変換するA/D変換手段
と、 前記A/D変換手段の出力するデジタル音声信号を入力
し、時系列のデジタル音声信号における先行データを保
持する第1のメモリ領域、及び後続データを保持する第
2のメモリ領域を有するメモリ手段と、 前記第1のクロック信号を入力し、前記A/D変換手段
の出力信号を前記メモリの前記第1及び第2のメモリ領
域に書込むためのアドレス信号を生成する書込みアドレ
ス発生手段と、 第2のクロック信号を入力し、前記メモリ手段の第1の
メモリ領域に格納された音声データを読み出すためのア
ドレス信号を発生する第1の読出しアドレス発生手段
と、 前記第2のクロック信号を入力し、前記メモリ手段の第
2のメモリ領域に格納された音声データを読み出すため
のアドレス信号を発生する第2の読出しアドレス発生手
段と、 前記第2のクロック信号を入力し、前記第1の読出しア
ドレス発生手段により読み出された第1の音声データを
保持する第1のデータ保持手段と、 前記第2のクロック信号を入力し、前記第2の読出しア
ドレス発生手段により読み出された第2の音声データを
保持する第2のデータ保持手段と、 前記第1及び第2のデータ保持手段に対して、データ保
持信号とデータ出力信号とを与える保持信号発生手段
と、 前記第1のデータ保持手段の出力信号及び前記第2のデ
ータ保持手段の出力信号を入力し、互いの振幅値を制御
して加算するクロスフェード手段と、 前記第1のデータ保持手段の出力信号及び前記クロスフ
ェード手段の出力信号を入力し、再生速度設定信号に基
づいて切り換えるセレクタ手段と、 前記セレクタ手段の出力信号を前記第2のクロック信号
によりアナログ信号に変換して音声信号を出力するD/
A変換手段と、を具備し、 通常再生速度のN倍で再生されたアナログ音声信号を入
力したとき、前記第1のクロック信号の周波数を、前記
第2のクロック信号の周波数のN倍にすることにより、
通常再生速度のM倍の話速で音声信号を再生することを
特徴とする音声信号時間軸変換装置。1. A time-series digital signal receiving an A / D conversion unit for converting an input analog audio signal into a digital signal with a first clock signal and a digital audio signal output from the A / D conversion unit. Memory means having a first memory area for holding preceding data in the audio signal, and a second memory area for holding subsequent data; and an output signal of the A / D converting means for inputting the first clock signal. Write address generating means for generating an address signal for writing into the first and second memory areas of the memory, and a second clock signal, which is stored in the first memory area of the memory means. First read address generating means for generating an address signal for reading the audio data, and the second memory of the memory means for inputting the second clock signal. Second read address generating means for generating an address signal for reading the audio data stored in the area, and a first read address generating means for inputting the second clock signal and read by the first read address generating means. First data holding means for holding the second audio data, and second data holding means for inputting the second clock signal and holding the second audio data read by the second read address generating means. Means, holding signal generating means for giving a data holding signal and a data output signal to the first and second data holding means, an output signal of the first data holding means and the second data holding means Means for inputting the output signal of the means, controlling and adding the amplitude values to each other, a crossfade means, an output signal of the first data holding means and an output signal of the crossfade means Type and outputs an audio signal into an analog signal and selector means for switching based on the reproduction speed setting signal, by the second clock signal the output signal of the selector means D /
A conversion means is provided, and when an analog audio signal reproduced at N times the normal reproduction speed is input, the frequency of the first clock signal is made N times the frequency of the second clock signal. By
An audio signal time base conversion device, which reproduces an audio signal at a speech speed M times as high as a normal reproduction speed.
ジタル音声信号における先行データを保持する第1のメ
モリ領域、及び後続データを保持する第2のメモリ領域
を有するメモリ手段と、 第1のクロック信号を入力し、前記メモリの前記第1及
び第2のメモリ領域に書込むためのアドレス信号を生成
する書込みアドレス発生手段と、 第2のクロック信号を入力し、前記メモリ手段の第1の
メモリ領域に格納された音声データを読み出すためのア
ドレス信号を発生する第1の読出しアドレス発生手段
と、 前記第2のクロック信号を入力し、前記メモリ手段の第
2のメモリ領域に格納された音声データを読み出すため
のアドレス信号を発生する第2の読出しアドレス発生手
段と、 前記第2のクロック信号を入力し、前記第1の読出しア
ドレス発生手段により読み出された第1の音声データを
保持する第1のデータ保持手段と、 前記第2のクロック信号を入力し、前記第2の読出しア
ドレス発生手段により読み出された第2の音声データを
保持する第2のデータ保持手段と、 前記第1及び第2のデータ保持手段に対して、データ保
持信号とデータ出力信号とを与える保持信号発生手段
と、 前記第1のデータ保持手段の出力信号及び前記第2のデ
ータ保持手段の出力信号を入力し、互いの振幅値を制御
して加算するクロスフェード手段と、 前記第1のデータ保持手段の出力信号及び前記クロスフ
ェード手段の出力信号を入力し、再生速度設定信号に基
づいて切り換えるセレクタ手段と、を具備し、 通常再生速度のN倍で再生されたデジタル音声信号を入
力したとき、前記第1のクロック信号の周波数を、前記
第2のクロック信号の周波数のN倍にすることにより、
通常再生速度のM倍の話速で音声信号を再生することを
特徴とする音声信号時間軸変換装置。2. A memory means having a first memory area for inputting a digital audio signal and holding preceding data in a time-series digital audio signal, and a second memory area for holding subsequent data, and a first memory area. Write address generating means for inputting a clock signal and generating an address signal for writing to the first and second memory areas of the memory; and a second clock signal for inputting a first clock signal of the memory means. A first read address generating means for generating an address signal for reading the audio data stored in the memory area; and an audio signal stored in the second memory area of the memory means by inputting the second clock signal. Second read address generating means for generating an address signal for reading data, and the first read address by inputting the second clock signal. A first data holding means for holding the first voice data read by the generating means, and a second voice read by the second read address generating means by inputting the second clock signal. A second data holding means for holding data; a holding signal generating means for giving a data holding signal and a data output signal to the first and second data holding means; and a first data holding means A crossfade means for inputting an output signal and an output signal of the second data holding means, controlling and adding amplitude values of each other, and an output signal of the first data holding means and an output signal of the crossfade means. And selector means for switching based on the reproduction speed setting signal, and when the digital audio signal reproduced at N times the normal reproduction speed is inputted, the first clock signal is input. The frequency of click signal, by the N times the frequency of the second clock signal,
An audio signal time base conversion device, which reproduces an audio signal at a speech speed M times as high as a normal reproduction speed.
大から最小まで次第に小さくなるようにに制御した信号
と、前記第2のデータ保持手段の出力信号の振幅レベル
を最小から最大まで次第に大きくなるように制御した信
号とを加算するものであることを特徴とする請求項1又
は請求項2記載の音声信号時間軸変換装置。3. The crossfading means controls the amplitude level of the output signal of the first data holding means so as to gradually decrease from the maximum to the minimum, and the output signal of the second data holding means. 3. The audio signal time base converter according to claim 1 or 2, wherein the signal is controlled so that the amplitude level thereof is gradually increased from the minimum to the maximum.
とし、前記第1のデータ保持手段から出力される信号時
間長をBとすると、通常再生速度に対してM倍の再生速
度が設定されたとき、M=(2A+B)/(A+B)を
満たすよう入力信号を切り換えるものであることを特徴
とする請求項1〜3のいずれか1項記載の音声信号時間
軸変換装置。4. The selector means sets the signal time length output from the crossfade means to A
When the signal time length output from the first data holding means is B, M = (2A + B) / (A + B) is satisfied when a reproduction speed M times the normal reproduction speed is set. The audio signal time base conversion device according to any one of claims 1 to 3, wherein the input signal is switched.
記第2の読出しアドレス発生手段の出力信号差である読
出しアドレス差をDとし、読出しクロック信号の周期を
Tとする場合、DとTの積を125ミリ秒以内に設定
し、前記第1のデータ保持手段と第2のデータ保持手段
の出力信号間の時間差が125ミリ秒以内であることを
特徴とする請求項1〜4のいずれか1項記載の音声信号
時間軸変換装置。5. When the read address difference which is the output signal difference between the first read address generating means and the second read address generating means is D and the cycle of the read clock signal is T, D and T 5. The product is set within 125 milliseconds and the time difference between the output signals of the first data holding means and the second data holding means is within 125 milliseconds. The audio signal time base conversion device according to item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6264555A JPH08106299A (en) | 1994-10-03 | 1994-10-03 | Voice signal time base conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6264555A JPH08106299A (en) | 1994-10-03 | 1994-10-03 | Voice signal time base conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08106299A true JPH08106299A (en) | 1996-04-23 |
Family
ID=17404909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6264555A Pending JPH08106299A (en) | 1994-10-03 | 1994-10-03 | Voice signal time base conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08106299A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012176044A (en) * | 2011-02-25 | 2012-09-13 | Ge Medical Systems Global Technology Co Llc | Signal processor and magnetic resonance imaging apparatus |
-
1994
- 1994-10-03 JP JP6264555A patent/JPH08106299A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012176044A (en) * | 2011-02-25 | 2012-09-13 | Ge Medical Systems Global Technology Co Llc | Signal processor and magnetic resonance imaging apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0183726B1 (en) | Cd regenerative apparatus regenerating signal from cd ok and video cd | |
JP2701364B2 (en) | PCM audio data recording / reproducing device | |
JP3482685B2 (en) | Sound generator for electronic musical instruments | |
JPH05297867A (en) | Synchronous playing device | |
JPH08106299A (en) | Voice signal time base conversion device | |
JP3859200B2 (en) | Portable mixing recording apparatus, control method therefor, and program | |
JP2748784B2 (en) | Waveform generator | |
JPS6213680B2 (en) | ||
JPH05216487A (en) | 'karaoke' @(3754/24)singing with recorded accompaniment) device | |
JPS6336400Y2 (en) | ||
JPH09185379A (en) | Sampling sound source device | |
JPH09326846A (en) | Telephone set with alibi function | |
KR930001700B1 (en) | Apparatus for reproducing audio signal | |
JP2964727B2 (en) | Still image and audio playback device | |
JP2001350497A (en) | Signal processing circuit | |
JP3332667B2 (en) | Video tape recorder | |
JPH1186439A (en) | Audio data storing device and audio data replay device | |
KR970010527B1 (en) | Pattern generating apparatus for dcc | |
JP3393608B2 (en) | Audio processing device | |
JPS59214389A (en) | Recording and reproduction system for video format signal | |
JPH0644686A (en) | Optical disk and reproducing device for acoustic field | |
JPH053676B2 (en) | ||
JPH07287576A (en) | Musical sound reproducing method | |
JPH09198045A (en) | Sound source device | |
JP3003502B2 (en) | Gain adjustment device |