JPH0796067A - Game machine control circuit - Google Patents
Game machine control circuitInfo
- Publication number
- JPH0796067A JPH0796067A JP24523693A JP24523693A JPH0796067A JP H0796067 A JPH0796067 A JP H0796067A JP 24523693 A JP24523693 A JP 24523693A JP 24523693 A JP24523693 A JP 24523693A JP H0796067 A JPH0796067 A JP H0796067A
- Authority
- JP
- Japan
- Prior art keywords
- value
- random number
- initial value
- control circuit
- game
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、遊技機制御回路に係
り、特に、遊技において利用される乱数を生成する遊技
機制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a game machine control circuit, and more particularly to a game machine control circuit for generating a random number used in a game.
【０００２】〔発明の背景〕近年、遊技機、例えば、パ
チンコ遊技機等においては、遊技領域の略中央に配置さ
れる特別図柄表示装置での可変表示ゲームにより遊技の
興趣が高められている。[Background of the Invention] In recent years, in gaming machines, for example, pachinko gaming machines and the like, amusement of a game has been enhanced by a variable display game with a special symbol display device arranged substantially in the center of a game area.
【０００３】この可変表示ゲームは、例えば、所定の遊
技条件が成立した場合（通常、始動口への入賞時等）
に、特別図柄表示装置中に表示される図柄が変動表示を
開始するとともに、所定時間後に変動が停止し、停止時
の図柄が特定図柄で揃っていた場合を大当たりとするも
のが一般的であり、このような可変表示ゲームにおいて
は、大当たりの決定や、停止時の図柄（以下、停止図柄
という）の決定等は、確率的要素が盛り込まれ、偶然性
を伴うことにより、遊技に対する興趣を盛り上げてい
る。In this variable display game, for example, when a predetermined game condition is satisfied (usually, when winning a prize at a starting opening).
In addition, while the symbols displayed in the special symbol display device start displaying fluctuations, the fluctuations stop after a predetermined period of time, and it is common to make a big hit when the symbols at the time of stopping are aligned with specific symbols. In such a variable display game, determination of a big hit, determination of a symbol at the time of stop (hereinafter, referred to as a stop symbol), and the like include probabilistic elements and are accompanied by a contingency, so that excitement for a game is raised. There is.
【０００４】このため、大当たりの決定や、停止図柄の
決定等には、一様性及び不規則性を伴う乱数（大当たり
決定用の乱数、停止図柄決定用の乱数）が用いられ、こ
のような乱数は、遊技機制御回路によって生成される。Therefore, a random number with a uniformity and irregularity (random number for determining jackpot, random number for determining stop symbol) is used for determination of jackpot, determination of stop symbol, and the like. The random number is generated by the gaming machine control circuit.
【０００５】[0005]
【従来の技術】従来、このような乱数を生成する遊技機
制御回路としては、図１０に示すようなケタ上がり方式
のカウンタを備えた大当たり判定装置がある。2. Description of the Related Art Conventionally, as a game machine control circuit for generating such a random number, there is a jackpot judging device having a digit rising type counter as shown in FIG.
【０００６】図１０は、大当たり判定装置の動作を説明
するための図である。FIG. 10 is a diagram for explaining the operation of the jackpot determining device.
【０００７】図１０に示す大当たり判定装置は、“０
０”〜“２３４”までの値が規則的に１つずつ常時高速
移動しているケタ上がり方式のカウンタによって大当た
りが制御されており、大当たりとなるのは、所定のタイ
ミングでセレクトされた値が、予め決められた１つの当
選値（この場合、“０３”）となった場合であり、これ
により、大当たりの確率は２３５分の１となっている。The jackpot determining device shown in FIG.
The big hit is controlled by a digit-up method counter in which the values from 0 "to" 234 "are regularly moving one by one at a high speed at all times. The big hit is the value selected at a predetermined timing. This is a case where one predetermined winning value (in this case, “03”) is reached, and as a result, the jackpot probability is 1/235.
【０００８】ちなみに、この大当たり判定が行われるタ
イミングは、一般に、遊技球の始動口入賞時であるが、
ケタ上がり方式のカウンタの１コマ移動する時間は、例
えば、０．００４０９６秒といったごく短い期間であ
り、また、一巡周期も０．９６２５６秒（＝０．００４
０９６×２３５）と十分に短いことから、乱数として用
いられている。Incidentally, the timing of this jackpot determination is generally at the time of winning the starting opening of the game ball,
The time required to move one frame of the digit-up counter is a very short period, for example, 0.004096 seconds, and one cycle is 0.96256 seconds (= 0.004).
Since it is sufficiently short (096 × 235), it is used as a random number.
【０００９】[0009]
【発明が解決しようとする課題】乱数というのは、値の
変移の仕方に何ら法則性を持たない変数であり、次に続
く値を予測することができない数列というのが、本来の
意味である。Random numbers are variables that do not have any law in how values are changed, and the original meaning is a sequence whose values cannot be predicted. .
【００１０】しかしながら、前述したケタ上がり方式の
カウンタにより生成される乱数というのは、カウンタの
値をセレクトするタイミング（例えば、始動口入賞時
等）がランダムであり、かつ、カウンタの一巡周期が短
いために、乱数として利用されているが、ケタ上がり方
式のカウンタによって生成される値は、ある一定の値で
加算（前述の例では、１つずつ加算）された規則性のあ
る等差数列となっているため、厳密には乱数とは呼べな
い。However, the random number generated by the above-described digit-up counter is random in the timing of selecting the value of the counter (for example, at the time of winning of the starting mouth) and the cycle of the counter is short. For this reason, the value generated by the digit-up counter is used as a random number, but is a regular arithmetic sequence that is added at a certain fixed value (added one by one in the above example). Therefore, it cannot be strictly called a random number.
【００１１】すなわち、可変表示ゲームでの遊技に対す
る興趣を盛り上げる偶然性の元となっている乱数は、統
計的に独立な数であることが好ましい。That is, it is preferable that the random numbers, which are the sources of randomness that excite the interest in the game in the variable display game, are statistically independent numbers.
【００１２】〔目的〕上記問題点に鑑み、本発明は、品
質の高い乱数を生成することを目的とする。[Object] In view of the above problems, an object of the present invention is to generate a high-quality random number.
【００１３】[0013]
【課題を解決するための手段】請求項１に記載する発明
は、図１に示すように、遊技機における遊技を制御する
とともに、該遊技に用いる乱数を生成する遊技機制御回
路１において、予め設定された任意値を初期値として記
憶する初期値記憶手段２と、該初期値記憶手段２に記憶
された初期値を二乗する第一演算手段３と、該第一演算
手段３の演算結果に対して丸め込み処理を施し、予め設
定された数値範囲内の値とする第二演算手段４と、を備
え、前記第二演算手段４により丸め込まれた値を乱数と
して出力することにより、上記目的を達成している。According to a first aspect of the present invention, as shown in FIG. 1, in a game machine control circuit 1 for controlling a game in a game machine and generating a random number used in the game, An initial value storage means 2 for storing the set arbitrary value as an initial value, a first calculation means 3 for squaring the initial value stored in the initial value storage means 2, and a calculation result of the first calculation means 3 The second calculation means 4 for performing a rounding process on the other hand to obtain a value within a preset numerical range, and outputting the value rounded by the second calculation means 4 as a random number, thereby achieving the above object. Has achieved.
【００１４】この場合、前記第二演算手段４は、請求項
１に記載する発明に加えて、請求項２に記載するよう
に、前記第一演算手段３により演算された値を所定ビッ
ト数分だけシフトするビットシフタ５と、該ビットシフ
タ５によりシフトされた値を、丸め込み処理で設定され
た数値範囲内の最大数での剰余を丸め込み値として算出
する剰余演算部６とを有することが好ましく、また同様
に、請求項１に記載する発明に加えて、請求項３に記載
するように、前記第一演算手段３は、前記初期値のビッ
ト数をｎとした場合、該初期値を二乗した値を２×ｎビ
ット数の領域に格納し、前記第二演算手段４は、該第一
演算手段により格納された２×ｎビット数の領域の中央
のｎビットの値を丸め込み値とすることが好ましい。In this case, the second calculation means 4 adds the value calculated by the first calculation means 3 to a predetermined number of bits as described in claim 2 in addition to the invention described in claim 1. It is preferable to have a bit shifter 5 that shifts only the number of bits, and a remainder calculator 6 that calculates the remainder of the value shifted by the bit shifter 5 as a rounded value in the maximum number within the numerical range set by the rounding process. Similarly, in addition to the invention described in claim 1, as described in claim 3, when the number of bits of the initial value is n, the first calculation means 3 is a value obtained by squaring the initial value. May be stored in an area of 2 × n bit number, and the second arithmetic means 4 may use the central n-bit value of the area of 2 × n bit number stored by the first arithmetic means as a rounded value. preferable.
【００１５】さらに、請求項１、２または３に記載する
発明に加えて、請求項４に記載するように、前記第二演
算手段４により得られる値を、次回の初期値として前記
初期値記憶手段に記憶することや、請求項１、２または
３に記載する発明に加えて、請求項５に記載するよう
に、前記第二演算手段４により得られる値と、過去に得
られた値との排他的論理和を次回の初期値として前記初
期値記憶手段に記憶することが有効である。Further, in addition to the invention described in claim 1, 2 or 3, as described in claim 4, the value obtained by the second computing means 4 is stored as the initial value for the next time in the initial value storage. In addition to storing in the means, and in addition to the invention described in claim 1, 2 or 3, as described in claim 5, a value obtained by the second operation means 4 and a value obtained in the past It is effective to store the exclusive OR of the above as the next initial value in the initial value storage means.
【００１６】[0016]
【作用】請求項１記載の発明によれば、初期値記憶手段
に記憶された初期値に基づいて、第一演算手段により初
期値を二乗して得られる値に対し、第二演算手段により
丸め込み処理が施されて乱数が生成されるので、従来の
ケタ上がり方式のカウンタと比較して、品質の高いラン
ダムな乱数が生成される。According to the first aspect of the present invention, the value calculated by squaring the initial value by the first calculating means based on the initial value stored in the initial value storing means is rounded by the second calculating means. Since the random number is generated by the processing, a high-quality random random number is generated as compared with the conventional digit-up counter.
【００１７】この場合、請求項２記載の発明によれば、
第一演算手段により演算された値がビットシフタにより
所定ビット数分だけシフトされるとともに、剰余演算部
によってシフトした値の設定数値範囲の内の最大数での
剰余が乱数として使用されることにより、前述の請求項
１記載の発明に加えて、所定の範囲内で品質の高い乱数
が生成される。In this case, according to the invention of claim 2,
The value calculated by the first calculation means is shifted by a predetermined number of bits by the bit shifter, and the remainder in the maximum number within the set numerical range of the value shifted by the remainder calculator is used as a random number. In addition to the invention described in claim 1, high-quality random numbers are generated within a predetermined range.
【００１８】また、請求項３記載の発明によれば、初期
値のビット数をｎとした場合、この初期値を二乗した値
が２×ｎビット数の領域に格納されるとともに、この２
×ｎビットの領域における中央のｎビットの値が乱数と
して使用されることにより、前述の請求項１記載の発明
に加えて、所定の範囲内で品質の高い乱数が生成され
る。According to the third aspect of the invention, when the number of bits of the initial value is n, a value obtained by squaring the initial value is stored in an area of 2 × n number of bits, and
By using the central n-bit value in the × n-bit region as a random number, a high-quality random number is generated within a predetermined range in addition to the invention described in claim 1.
【００１９】さらに、請求項４記載の発明によれば、第
二演算手段により得られる値が、次回の初期値として利
用されることにより、請求項１、２または３記載の発明
に加えて、ランダムな乱数の数列が生成される。Further, according to the invention of claim 4, the value obtained by the second calculating means is used as an initial value for the next time, whereby in addition to the invention of claim 1, 2 or 3, A random number sequence is generated.
【００２０】また、請求項５記載の発明によれば、第二
演算手段により得られる値と、過去に得られた値との排
他的論理和が、次回の初期値として利用されることによ
り、請求項１、２または３記載の発明に加えて、乱数生
成の元となる初期値が適正化され、より高品位な乱数が
生成される。According to the invention described in claim 5, the exclusive OR of the value obtained by the second calculating means and the value obtained in the past is used as the next initial value. In addition to the invention described in claim 1, 2 or 3, the initial value that is the basis of random number generation is optimized, and a higher-quality random number is generated.
【００２１】[0021]
【実施例】以下、本発明の好適な実施例１を、図２〜図
７を参照して説明する。なお、図２〜図７において、図
１と同一部分には同一の符号を付す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment 1 of the present invention will be described below with reference to FIGS. 2 to 7, the same parts as those in FIG. 1 are designated by the same reference numerals.
【００２２】まず、本実施例の構成を説明する。First, the configuration of this embodiment will be described.
【００２３】図２は、実施例１の遊技機制御回路１を用
いたパチンコ遊技機における遊技盤１０の正面図であ
る。FIG. 2 is a front view of the game board 10 in the pachinko gaming machine using the gaming machine control circuit 1 of the first embodiment.
【００２４】本実施例におけるパチンコ遊技機の遊技盤
１０面には、図２に示すように、ガイドレール１１によ
って囲まれた遊技領域１２が形成されており、遊技領域
１２の略中央部位置に可変表示ゲームを行うための特別
図柄表示装置１３が設けられ、特別図柄表示装置１３の
下方位置には、特別図柄表示装置１３での可変表示ゲー
ムにおいて、大当たり発生時に特別遊技を行わせるため
の変動入賞装置（大入賞口）１４が設けられている。As shown in FIG. 2, a game area 12 surrounded by guide rails 11 is formed on the surface of the game board 10 of the pachinko game machine in the present embodiment, and the game area 12 is located at a substantially central position. A special symbol display device 13 for performing a variable display game is provided, and in a position below the special symbol display device 13, in a variable display game on the special symbol display device 13, a variation for performing a special game when a big hit occurs. A winning device (big winning opening) 14 is provided.
【００２５】また、変動入賞装置（大入賞口）１４の上
方位置には第１種始動口１５が設けられている。A first-type starting port 15 is provided above the variable winning device (large winning port) 14.
【００２６】特別図柄表示装置１３における可変表示ゲ
ームは、遊技球発射装置（図示せず）により遊技領域１
２内に導かれた遊技球が第１種始動口１５に入賞するこ
とを条件として、特別図柄表示装置１３中に表示されて
いる、左図柄、中図柄、右図柄の３図柄が変動表示を開
始するとともに、所定時間後（５秒以上経過後）に左図
柄、右図柄、中図柄の順に変動が停止し、停止時に３図
柄が特定図柄で揃っていた場合に大当たりとするもので
あり、大当たりの決定や、停止図柄の決定等は、遊技機
制御回路１によって生成される乱数に基づいて行われる
ことにより、可変表示ゲームに偶然性を伴った確率的要
素を盛り込み、遊技に対する興趣を盛り上げるものであ
る。The variable display game on the special symbol display device 13 is a game area 1 by a game ball launching device (not shown).
On condition that the game ball guided in 2 wins the first type starting opening 15, the three symbols of the left symbol, the middle symbol, and the right symbol displayed in the special symbol display device 13 are displayed in a variable display. With the start, after a predetermined time (after 5 seconds or more), the left symbol, the right symbol, the variation of the medium symbol stops in order, and when the three symbols are aligned with the specific symbol at the time of stop, it is a big hit. The jackpot decision, the stop symbol decision, etc. are performed based on the random number generated by the gaming machine control circuit 1, so that the variable display game includes a stochastic element accompanied by contingency, and excites the interest of the game. Is.
【００２７】図３は、実施例１における遊技機制御回路
１を含むパチンコ遊技機の要部構成を示すブロック図で
ある。FIG. 3 is a block diagram showing a main configuration of a pachinko gaming machine including the gaming machine control circuit 1 according to the first embodiment.
【００２８】図３において、本実施例におけるパチンコ
遊技機は、遊技機制御回路１、第１種始動スイッチ２
１、継続スイッチ２２、カウントスイッチ２３、ローパ
スフィルタ２４、バッファゲート２５、出力ポート２
６、ドライバ２７、変動入賞装置（大入賞口）１４を備
えている。なお、図３中、Ｂはバスである。In FIG. 3, the pachinko gaming machine in this embodiment is a gaming machine control circuit 1, a first type starting switch 2
1, continuous switch 22, count switch 23, low-pass filter 24, buffer gate 25, output port 2
6, a driver 27 and a variable winning device (big winning opening) 14 are provided. In FIG. 3, B is a bus.
【００２９】遊技機制御回路１は、所定の確率（本実施
例の場合、２４５分の１の確率）の一様乱数を生成する
ためのものであり、乱数生成ブロック１ａ、ＣＰＵ（Ce
ntral Processing Unit ）７、分周回路７ａ、ＲＯＭ
（Read Only Memory）８、ＲＡＭ（Random Access Memo
ry）９から構成されており、乱数生成ブロック１ａは、
初期値記憶手段であるレジスタ２、第一演算手段である
二乗演算回路３、第二演算手段である丸め込み処理回路
４から構成されている。また、遊技機制御回路１は、ホ
ール（遊技店）の管理装置に対して、例えば、第１種始
動口１５への入賞、可変表示ゲームの開始、可変表示ゲ
ームにおける大当たり等の各種情報を出力する機能も有
している。The gaming machine control circuit 1 is for generating uniform random numbers with a predetermined probability (in this embodiment, a probability of 1/245), and includes a random number generation block 1a and a CPU (Ce
ntral Processing Unit) 7, frequency divider 7a, ROM
(Read Only Memory) 8, RAM (Random Access Memo)
ry) 9 and the random number generation block 1a is
The register 2 is an initial value storage means, a square operation circuit 3 is a first operation means, and a rounding processing circuit 4 is a second operation means. Further, the gaming machine control circuit 1 outputs various kinds of information to the management device of the hall (game shop), for example, winning of the first-type starting opening 15, start of the variable display game, jackpot in the variable display game, and the like. It also has a function to do.
【００３０】レジスタ２は、本実施例における乱数生成
のための初期値を記憶するためのものであり、具体的に
本実施例においてレジスタ２に記憶される初期値として
は、起動時にＣＰＵ７によりカウンタが駆動されるとと
もに、このカウンタ値が所定タイミングで読み出され、
読み出された値を“２４５”（本実施例における大当た
り発生確率に基づいた値）で割った余りが初期値として
記憶される。The register 2 is for storing an initial value for random number generation in this embodiment. Specifically, as the initial value stored in the register 2 in this embodiment, the counter is counted by the CPU 7 at startup. Is driven, this counter value is read at a predetermined timing,
The remainder obtained by dividing the read value by "245" (a value based on the jackpot occurrence probability in this embodiment) is stored as an initial value.
【００３１】二乗演算回路３は、ブースの方法による並
列乗算回路により構成され、部分積を求める機能と、部
分積を右へシフトする機能とを有し、レジスタ２に記憶
された値を二乗して、その演算結果を丸め込み処理回路
４に出力するものである。The squaring circuit 3 is composed of a parallel multiplication circuit according to Booth's method, has a function of obtaining a partial product and a function of shifting the partial product to the right, and squares the value stored in the register 2. The calculation result is output to the rounding processing circuit 4.
【００３２】丸め込み処理回路４は、ビットシフタ５
と、剰余演算部６とから構成され、ビットシフタ５は、
二乗演算回路３から入力される１６ビット値の下位２ビ
ットをそのまま上位２ビットとしてビットシフト（この
場合、シフトされた２ビットのデータは左側からローテ
ートさせる）させるとともに、シフトした値を剰余演算
部６に出力するものであり、剰余演算部６は、ビットシ
フタ５よりシフトされた値を“２４５”で割った余りを
乱数値として出力するものである。The rounding processing circuit 4 includes a bit shifter 5
And a remainder calculator 6, and the bit shifter 5 is
The lower 2 bits of the 16-bit value input from the squaring operation circuit 3 are bit-shifted as the upper 2 bits as they are (in this case, the shifted 2-bit data is rotated from the left side), and the shifted value is a remainder operation unit. The remainder arithmetic unit 6 outputs the remainder obtained by dividing the value shifted by the bit shifter 5 by “245” as a random number value.
【００３３】ＣＰＵ７は、他の各種回路を制御する遊技
機制御回路１の中枢をなす８ビットのマイクロプロセッ
サであり、後述するリセット信号に基づいてリセット割
込処理により、１シーケンス単位でＲＯＭ８内に格納さ
れたプログラム処理手順に基づいて各種プログラム処理
を実行するものである。また、遊技に用いる乱数を必要
とする場合、乱数生成ブロック１ａを制御することによ
り、乱数を得るものである。The CPU 7 is an 8-bit microprocessor which is the center of the gaming machine control circuit 1 for controlling various other circuits, and is stored in the ROM 8 in one sequence unit by a reset interrupt process based on a reset signal described later. Various program processes are executed based on the stored program process procedure. When a random number used in the game is required, the random number generation block 1a is controlled to obtain the random number.
【００３４】分周回路７ａは、クロックオシレータから
出力されるクロックパルスを分周して２ｍｓｅｃ毎のリ
セット信号を生成し、このリセット信号をＣＰＵ７に供
給するものである。The frequency divider circuit 7a divides the clock pulse output from the clock oscillator to generate a reset signal every 2 msec and supplies the reset signal to the CPU 7.
【００３５】ＲＯＭ８は、ＣＰＵ７によって利用される
各種制御プログラムやデータ等を格納する半導体メモリ
であり、ＲＡＭ９は、ＣＰＵ７におけるプログラム処理
実行中に利用されるプログラムデータ等を格納したり、
遊技に関連するデータを一時的に記憶し、作業領域とし
て利用される半導体メモリである。The ROM 8 is a semiconductor memory for storing various control programs and data used by the CPU 7, and the RAM 9 stores program data and the like used during execution of program processing by the CPU 7.
It is a semiconductor memory that temporarily stores data related to games and is used as a work area.
【００３６】変動入賞装置（大入賞口）１４は、第１種
始動口１５への入賞タイミングに基づいた可変表示ゲー
ムの大当たり発生時に開放され、遊技者に対して特別遊
技の機会を与え、遊技者に多くの賞球獲得の機会を与え
るものである。The variable winning device (major winning opening) 14 is opened when a big hit occurs in the variable display game based on the winning timing of the first-class starting opening 15, giving the player a chance of a special game and playing a game. This gives the player many opportunities to win prize balls.
【００３７】第１種始動スイッチ２１は、第１種始動口
１５内に設けられ、遊技球の入賞を検出するスイッチで
ある。The first type starting switch 21 is a switch which is provided in the first type starting port 15 and detects the winning of a game ball.
【００３８】継続スイッチ２２及びカウントスイッチ２
３は、共に変動入賞装置（大入賞口）１４内に設けられ
た近接スイッチにより構成され、継続スイッチ２２は、
変動入賞装置（大入賞口）１４内の特定領域（Ｖゾー
ン）を通過する通過球を検出するものであり、カウント
スイッチ２３は、変動入賞装置（大入賞口）１４内に入
賞するすべての入賞球を検出するものである。これらの
スイッチ２２，２３からの検出信号に基づいて１０カウ
ント不正防止処理がなされる。Continuation switch 22 and count switch 2
3 is a proximity switch provided in the variable winning device (big winning opening) 14, and the continuation switch 22 is
The count switch 23 detects a passing ball that passes through a specific area (V zone) in the variable winning device (big winning opening) 14, and the count switch 23 wins all the winnings in the variable winning device (big winning opening) 14. It detects a sphere. The 10-count fraud prevention processing is performed based on the detection signals from the switches 22 and 23.
【００３９】ローパスフィルタ２４は、第１種始動スイ
ッチ２１、継続スイッチ２２、カウントスイッチ２３か
らの出力信号が入力されるとともに、遊技球の排出を制
御する排出制御回路（図示せず）から出力される要求信
号が入力され、これら各信号をパルス波として整形して
出力するものであり、バッファゲート２５は、ローパス
フィルタ２４により整形されたパルス波を増幅してバス
Ｂに出力するものである。The low-pass filter 24 receives the output signals from the first type starting switch 21, the continuation switch 22 and the count switch 23, and also outputs from a discharge control circuit (not shown) which controls the discharge of the game balls. Request signal is input, and each of these signals is shaped and output as a pulse wave, and the buffer gate 25 amplifies the pulse wave shaped by the low-pass filter 24 and outputs the amplified pulse wave to the bus B.
【００４０】出力ポート２６は、バスＢを介して入力さ
れる各種信号をドライバ２７に出力するものであり、ド
ライバ２７は、出力ポート２６から入力される各種信号
に基づいて、例えば、変動入賞装置（大入賞口）１４を
駆動するための駆動制御信号を出力したり、また、例え
ば、ホール側の管理装置等に出力する大当たり信号，特
図回動信号，始動口入賞信号や、特別図柄表示装置１３
の制御回路に出力するデータ信号，制御コード信号，ス
トローブ信号、また、排出制御回路（図示せず）に出力
する送信クロック信号，賞球データ信号等のその他制御
信号を出力するものである。The output port 26 outputs various signals input via the bus B to the driver 27. The driver 27 is based on the various signals input from the output port 26. (Winning prize) Output a drive control signal for driving 14, or, for example, a jackpot signal, a special figure rotation signal, a starting mouth winning signal, or a special symbol display to be output to a management device on the hall side. Device 13
Other control signals such as a data signal, a control code signal, and a strobe signal to be output to the control circuit, a transmission clock signal to be output to the discharge control circuit (not shown), and a prize ball data signal.
【００４１】図４は、図３に代わる遊技機制御回路１を
含むパチンコ遊技機の要部構成を示すブロック図であ
る。FIG. 4 is a block diagram showing a main configuration of a pachinko gaming machine including a gaming machine control circuit 1 which replaces that shown in FIG.
【００４２】すなわち、図３に示す例では、乱数生成ブ
ロック１ａとして、レジスタ２、二乗演算回路３、丸め
込み処理回路４をそれぞれ独立して設けた構成となって
いたが、図４に示す例のように、ＣＰＵ７にレジスタ
２、二乗演算回路３、丸め込み処理回路４の各機能を持
たせるように構成してもよく、この場合、ＣＰＵ７は、
起動時に内部カウンタを駆動し、このカウンタ値を所定
タイミングで読み出すとともに、読み出した値を“２４
５”で割った余りを初期値とし、この初期値を二乗した
後にビットシフトを行い、さらに、“２４５”で割った
余りを乱数値として出力することで、一様乱数を生成す
る。That is, in the example shown in FIG. 3, the random number generation block 1a is provided with the register 2, the square operation circuit 3, and the rounding processing circuit 4 independently, but in the example shown in FIG. As described above, the CPU 7 may be configured to have the functions of the register 2, the square operation circuit 3, and the rounding processing circuit 4. In this case, the CPU 7
At startup, the internal counter is driven, this counter value is read at a predetermined timing, and the read value is "24
A uniform random number is generated by setting the remainder divided by 5 ″ as an initial value, squaring this initial value, performing bit shift, and further outputting the remainder divided by “245” as a random number value.
【００４３】次に、本実施例の動作（作用）を説明す
る。Next, the operation (action) of this embodiment will be described.
【００４４】上記構成において、まず、ハンドル操作に
より遊技球発射装置（図示せず）から発射された遊技球
は、ガイドレール１１に案内されて遊技盤１０中の遊技
領域１２に発射される。In the above structure, first, the game ball launched from the game ball launching device (not shown) by the handle operation is guided by the guide rail 11 and launched into the game area 12 in the game board 10.
【００４５】遊技機制御回路１では、第１種始動スイッ
チ２１の入力の有無を監視しており、遊技球が第１種始
動口１５に入賞した場合、第１種始動スイッチ２１にお
いて遊技球の入賞が検出されるとともに、検出信号のチ
ャタリングの除去や論理変換等が行われて入力処理が行
われる。また、第１種始動口１５に遊技球の入賞が検出
された場合には、所定の記憶領域（以下、保留エリアと
いう）に、入賞した遊技球の数が４つ分まで記憶される
とともに、可変表示ゲームに用いられる入賞時の乱数の
値も保留エリアに一時的に保管される。ちなみに、可変
表示ゲームにおける大当たりを決定するための乱数は、
遊技機制御回路１中の乱数生成ブロック１ａにより生成
される。In the gaming machine control circuit 1, the presence or absence of the input of the first type starting switch 21 is monitored, and when the game ball wins the first type starting port 15, the first type starting switch 21 turns on the game ball. When a winning is detected, chattering of the detection signal is removed, logic conversion is performed, and input processing is performed. In addition, when the winning of the game sphere is detected in the first type starting opening 15, the number of the game spheres that won the prize is stored in a predetermined storage area (hereinafter referred to as a reserve area) up to four, and The value of the random number at the time of winning used in the variable display game is also temporarily stored in the holding area. By the way, the random number for determining the jackpot in the variable display game is
It is generated by the random number generation block 1a in the gaming machine control circuit 1.
【００４６】そして、第１種始動口１５への遊技球の入
賞の記憶、すなわち、保留エリアに保管されたデータに
基づいて、特別図柄表示装置１３において可変表示ゲー
ムが開始される。Then, the variable display game is started in the special symbol display device 13 based on the memory of the winning of the game ball to the first type starting opening 15, that is, based on the data stored in the reserved area.
【００４７】可変表示ゲーム処理において、遊技機制御
回路１は、例えば、通常動作処理、自動停止時間の
終了監視処理、第一図柄の停止監視処理、第二図柄
の停止監視及びリーチ判定処理、第三図柄の停止監視
処理、図柄判定処理、動作の終了監視処理、ハズ
レ動作処理、大当たり動作処理等の各処理を実行す
る。In the variable display game process, the gaming machine control circuit 1, for example, the normal operation process, the automatic stop time end monitoring process, the first symbol stop monitoring process, the second symbol stop monitoring and reach determination process, Each process such as three symbol stop monitoring process, symbol determination process, motion end monitoring process, losing motion process, and jackpot motion process is executed.
【００４８】この場合、前述の大当たりの決定と同様
に、可変表示ゲームにおける停止図柄も、遊技機制御回
路１中の乱数生成ブロック１ａにより生成される乱数に
よって確定される。In this case, the stop symbol in the variable display game is also determined by the random number generated by the random number generation block 1a in the gaming machine control circuit 1, similarly to the above jackpot determination.
【００４９】図５は、特別図柄表示装置１３における各
図柄表示領域Ａ，Ｂ，Ｃを示す図である。FIG. 5 is a diagram showing each symbol display area A, B, C in the special symbol display device 13.
【００５０】前述の保留エリアは、遊技機制御回路１の
ＲＡＭ９内に設けられており、この保留エリアは、図５
に示すように、特別図柄表示装置１３における各図柄表
示領域Ａ，Ｂ，Ｃに対応する停止図柄の記憶領域とし
て、リセット割り込み毎に順次更新される。そして、各
図柄のデータは、ＣＰＵ７によって大当りの図柄である
か、あるいは、ハズレ図柄であるかが判断され、大当り
図柄であると判断されたときには前記ＲＡＭ９の大当り
格納領域に記憶され、ハズレ図柄であるときには前記Ｒ
ＡＭ９のハズレ格納領域に記憶される。The aforementioned holding area is provided in the RAM 9 of the gaming machine control circuit 1, and this holding area is shown in FIG.
As shown in, as a storage area of the stop symbol corresponding to each symbol display area A, B, C in the special symbol display device 13, it is sequentially updated every reset interrupt. Then, the data of each symbol is judged by the CPU 7 whether it is a big hit symbol or a lost symbol, and when it is judged as a big hit symbol, it is stored in the big hit storage area of the RAM 9 and is a lost symbol. R in some cases
It is stored in the lost storage area of AM9.
【００５１】一方、遊技機制御回路１では、前述したよ
うに、大当り決定の乱数に基づいて、当りかハズレかを
判断し、当りの場合には、大当り格納領域に記憶されて
いる当り図柄により停止図柄を確定するとともに、ハズ
レの場合には、ハズレ格納領域に記憶されているハズレ
図柄により停止図柄を確定する。On the other hand, in the gaming machine control circuit 1, as described above, based on the random number for determining the big hit, it is judged whether it is a hit or not, and in the case of a hit, by the hit symbol stored in the big hit storage area. The stop symbol is determined, and in the case of a loss, the stop symbol is determined by the loss symbol stored in the loss storage area.
【００５２】そして、可変表示ゲーム処理において設定
される特別図柄表示装置１３に関するデータは、表示器
制御処理によって表示器制御回路（図示せず）に出力さ
れるようになっている。The data relating to the special symbol display device 13 set in the variable display game process is adapted to be output to a display control circuit (not shown) by the display control process.
【００５３】図６，７は、遊技機制御回路１によるパチ
ンコ遊技機の制御処理手順を示すフローチャートであ
る。6 and 7 are flow charts showing the control processing procedure of the pachinko gaming machine by the gaming machine control circuit 1.
【００５４】制御処理が開始されると、まず、初期情報
の設定（例えば、スタックポインタの設定、ＲＡＭ９に
対するアクセス許可、リセット信号のクリア等）が行わ
れるとともに（ステップＳ１）、ＣＰＵ７によって内部
カウンタの値が所定タイミングで読み出され、このカウ
ンタ値を“２４５”で割った余りが初期値としてレジス
タ２に記憶される。When the control processing is started, first, initial information is set (for example, stack pointer setting, RAM 9 access permission, reset signal clearing, etc.) (step S1), and the CPU 7 sets the internal counter. The value is read at a predetermined timing, and the remainder obtained by dividing this counter value by “245” is stored in the register 2 as an initial value.
【００５５】次いで、パチンコ遊技機に対する最初の電
源投入か否かがチェックされ（ステップＳ２）、ここ
で、電源スイッチの操作によりパチンコ遊技機に電力が
供給されたことが検出された場合、ＣＰＵ７により使用
されるレジスタやＲＡＭ９が初期化されるとともに、電
源投入時におけるメモリ内容を確認するために必要な時
間であるウエイト時間を設定した後（ステップＳ３）、
ウエイト時間処理によりウエイト時間が更新され（ステ
ップＳ４）、ＣＰＵ７は割り込み待ちの状態となる。Next, it is checked whether or not the power is turned on for the first time for the pachinko gaming machine (step S2), and when it is detected that the pachinko gaming machine is supplied with power by the operation of the power switch, the CPU 7 causes the CPU 7 to operate. After the registers used and the RAM 9 are initialized and the wait time which is the time required to confirm the memory contents at power-on is set (step S3),
The wait time is updated by the wait time processing (step S4), and the CPU 7 waits for an interrupt.
【００５６】一方、上記ステップＳ２の処理において、
電源投入が検出されない場合、ＲＡＭ９を含むメモリの
検査、すなわち、メモリに対する異常の有無がチェック
され（ステップＳ５）、メモリに異常が検出されると、
上記ステップＳ３，Ｓ４の処理を経てＣＰＵ７は割り込
み待ちの状態となる。On the other hand, in the processing of step S2,
If the power-on is not detected, the memory including the RAM 9 is inspected, that is, the presence or absence of abnormality in the memory is checked (step S5), and if the abnormality is detected in the memory,
After the processes of steps S3 and S4, the CPU 7 is in a state of waiting for an interrupt.
【００５７】そして、上記ステップＳ５の処理におい
て、メモリに異常が検出されない場合は、遊技機制御回
路１は排出制御回路（図示せず）との間で賞球データに
関する通信処理による賞球制御が行われるとともに（ス
テップＳ６）、可変表示ゲームにおける大当たり確率を
設定する確率設定処理が行われる（ステップＳ７）。When no abnormality is detected in the memory in the processing of step S5, the gaming machine control circuit 1 performs prize ball control by communication processing relating to prize ball data with the discharge control circuit (not shown). While being performed (step S6), probability setting processing for setting the jackpot probability in the variable display game is performed (step S7).
【００５８】次いで、上記ステップＳ３で設定された電
源投入時のウエイト時間が終了したか否かがチェックさ
れ（ステップＳ８）、ウエイト時間が終了していない場
合は、上記ステップＳ４の処理を経てＣＰＵ７は割り込
み待ちの状態となり、ウエイト時間が終了している場合
は、各種サブルーチン処理でセットされた出力データを
出力する出力処理が行われ（ステップＳ９）、可変表示
ゲームにおける当たり・ハズレを決定するために、乱数
生成ブロック１ａによってレジスタ２に記憶された初期
値に基づいて新たな乱数が生成され、乱数更新処理によ
り乱数の更新が行われ（ステップＳ１０）、入力処理が
行われる（ステップＳ１１）。Then, it is checked whether or not the power-on wait time set in step S3 has ended (step S8). If the wait time has not ended, the CPU 7 goes through the process of step S4. Waits for an interrupt, and when the wait time is over, output processing for outputting the output data set in various subroutine processing is performed (step S9) to determine the hit / miss in the variable display game. Then, a new random number is generated by the random number generation block 1a based on the initial value stored in the register 2, the random number is updated by the random number update process (step S10), and the input process is performed (step S11).
【００５９】以下、ランプ電源やソレノイド電源等の電
源電圧の監視を行うパワーフェール監視処理（ステップ
Ｓ１２）、カウントスイッチ入賞監視処理（ステップＳ
１３）、継続スイッチ入賞監視処理（ステップＳ１
４）、第１種始動口１５内の特別図柄作動スイッチ入賞
監視処理（ステップＳ１５）、不正監視処理（ステップ
Ｓ１６）が行われた後、各シーケンスを効率良く処理す
るためのイベントカウンタの値に基づいて分岐処理が行
われる（ステップＳ１７）。Hereinafter, a power fail monitoring process (step S12) for monitoring the power source voltage of the lamp power source, the solenoid power source, etc., and a count switch winning prize monitoring process (step S)
13), continuation switch winning a prize monitoring process (step S1)
4), after the special symbol operation switch prize monitoring process (step S15) in the first type starting port 15 and fraud monitoring process (step S16) are performed, the value of the event counter for efficiently processing each sequence is set. Based on this, branching processing is performed (step S17).
【００６０】すなわち、カウンタ値が「０」の場合、音
声合成処理（ステップＳ１８）、カウンタ値が「１」の
場合、ＬＥＤ編集処理（ステップＳ１９）、カウンタ値
が「２」の場合、ランプ編集処理（ステップＳ２０）、
カウンタ値が「３」の場合、可変表示ゲーム処理（ステ
ップＳ２１）、カウンタ値が「４」の場合、図柄制御編
集処理（ステップＳ２２）、カウンタ値が「５」の場
合、データ転送処理（ステップＳ２３）、カウンタ値が
「６」の場合、外部情報編集処理（ステップＳ２４）、
カウンタ値が「７」の場合、入力情報制御処理（ステッ
プＳ２５）が、それぞれ行われる。That is, when the counter value is "0", the voice synthesis processing (step S18), when the counter value is "1", the LED editing processing (step S19), and when the counter value is "2", the lamp editing processing is performed. Processing (step S20),
If the counter value is "3", the variable display game process (step S21), if the counter value is "4", the symbol control editing process (step S22), if the counter value is "5", the data transfer process (step) S23), if the counter value is "6", the external information editing process (step S24),
When the counter value is "7", the input information control process (step S25) is performed.
【００６１】次いで、表示器制御回路に対する表示デー
タの設定処理が行われ（ステップＳ２６）、上記ステッ
プＳ２１の処理において利用された乱数データが新たな
初期値としてレジスタ２に記憶され（ステップＳ２
７）、音編集出力処理が行われて（ステップＳ２８）、
ＣＰＵ７は割り込み待ちの状態となる。Next, the display data setting process for the display control circuit is performed (step S26), and the random number data used in the process of step S21 is stored in the register 2 as a new initial value (step S2).
7), the sound edit output process is performed (step S28),
The CPU 7 is in an interrupt waiting state.
【００６２】そして、前述したリセット信号に基づい
て、ＣＰＵ７は割込待ちの状態から復帰するようになっ
ている。Then, based on the above-mentioned reset signal, the CPU 7 is designed to recover from the state of waiting for an interrupt.
【００６３】以下では、本実施例における具体的な乱数
の生成を説明する。The generation of a specific random number in this embodiment will be described below.
【００６４】前述のように、レジスタ２に記憶される初
期値としては、“２４５”の剰余が記憶されるため、
“０”〜“２４４”までの間の値となる。As described above, since the remainder of "245" is stored as the initial value stored in the register 2,
The value is between "0" and "244".
【００６５】ここで、例えば、レジスタ２に記憶される
初期値として“３”が記憶されたとすると、乱数生成ブ
ロック１ａでは、二乗演算回路３により、“３”の二乗
である“９”（＝“００００００００００００１００１
Ｂ”）が求められ、次に、丸め込み処理回路４におい
て、ビットシフタ５により、二乗演算回路３により求め
られた“９”が右へ２ビットシフト（ローテート）され
て“１６３８６”（＝“０１００００００００００００
１０Ｂ”）が得られ、剰余演算部６により、この“１６
３８６”に対する“２４５”の剰余、すなわち、“２１
６”が乱数値とされる。Here, if "3" is stored as the initial value stored in the register 2, for example, in the random number generation block 1a, the square operation circuit 3 causes the square of "3" to be "9" (= "0000000000001001
B ") is obtained, and then, in the rounding processing circuit 4, the bit shifter 5 shifts (rotates)" 9 "obtained by the square operation circuit 3 to the right by 2 bits to" 16386 "(=" 01000000000000).
10B ″) is obtained, and the remainder operation unit 6
The remainder of "245" for 386 ", that is," 21 "
6 "is a random number value.
【００６６】次回の乱数生成は“２１６”が新たな初期
値として設定され、二乗演算回路３により“２１６”の
二乗である“４６６５６”（＝“１０１１０１１００１
００００００Ｂ”）が求められ、ビットシフタ５によ
り、“１１６６４”（＝“００１０１１０１１００１０
０００Ｂ”）が得られ、剰余演算部６により、“１４
９”（＝“００００００００１００１０１０１Ｂ”）が
乱数値として得られ、以下、同様にして、〔表１〕に示
すような乱数数列が生成される。In the next random number generation, "216" is set as a new initial value, and the square operation circuit 3 generates "216656" which is the square of "46656" (= "1011011001).
000000B ") is obtained, and" 11664 "(=" 0010110110010) by the bit shifter 5.
000B ") is obtained, and the remainder operation unit 6 gives" 14 ".
9 ”(=“ 00000000010010101B ”) is obtained as a random number value, and thereafter, a random number sequence as shown in [Table 1] is generated in the same manner.
【００６７】[0067]
【表１】 [Table 1]
【００６８】すなわち、図１０に示す従来のケタ上がり
方式のカウンタで得られる乱数は、規則正しい等差数列
であったが、本実施例では、ランダムな乱数数列を生成
することができる。That is, the random numbers obtained by the conventional digit-up counter shown in FIG. 10 are regular arithmetic sequences, but in the present embodiment, random random number sequences can be generated.
【００６９】以下、本発明の好適な実施例２を、図８，
図９を参照して説明する。なお、図８，図９において、
前述の実施例１と同一部分には同一の符号を付す。A second preferred embodiment of the present invention will be described below with reference to FIG.
This will be described with reference to FIG. In addition, in FIG. 8 and FIG.
The same parts as those in the first embodiment described above are designated by the same reference numerals.
【００７０】図８は、実施例２における遊技機制御回路
１の要部構成を示すブロック図である。FIG. 8 is a block diagram showing a main configuration of the gaming machine control circuit 1 according to the second embodiment.
【００７１】本実施例における乱数生成ブロック１ａ
は、前述の実施例１と同様に、レジスタ２、二乗演算回
路３、丸め込み処理回路４’からなり、丸め込み処理回
路４’は、図８に示すように、演算結果格納部３１と、
領域抽出部３２と、剰余演算部３３とから構成され、演
算結果格納部３１は、二乗演算回路３から入力される１
６ビット幅のデータを格納するためのものであり、領域
抽出部３２は、演算結果格納部３１の上位５ビット目か
ら１２ビット目までの８ビットをこれから生成する乱数
値のベースとして抽出するものであり、剰余演算部３３
は、領域抽出部３２により抽出された値を“２４５”で
割った余りを乱数値として出力するものである。これ
は、領域抽出部３２により抽出される値は、“０”〜
“２５５”までの値（８ビットデータ）となっており、
可変表示ゲームで必要とする“０”〜“２４４”までの
値と範囲を異にするためであり、このため、領域抽出部
３２により抽出された値が“２４５”〜“２５５”であ
った場合の対策として、領域抽出部３２により抽出され
た値に対して剰余演算部３３により“２４５”の剰余が
演算され、この剰余が乱数値とされる。Random number generation block 1a in this embodiment
Is composed of a register 2, a square operation circuit 3, and a rounding processing circuit 4 ', as in the first embodiment. The rounding processing circuit 4', as shown in FIG.
The calculation result storage unit 31 is composed of a region extraction unit 32 and a remainder calculation unit 33.
This is for storing data of 6-bit width, and the area extraction unit 32 extracts 8 bits from the upper 5th bit to the 12th bit of the operation result storage unit 31 as the base of the random number value to be generated. And the remainder calculator 33
Is to output the remainder obtained by dividing the value extracted by the area extracting unit 32 by “245” as a random number value. This means that the value extracted by the area extraction unit 32 is from "0" to
Values up to "255" (8-bit data),
This is because the range from "0" to "244" required in the variable display game is different from that of the range. Therefore, the value extracted by the area extracting unit 32 is "245" to "255". As a countermeasure against the case, the remainder computing unit 33 computes the remainder of “245” with respect to the value extracted by the area extracting unit 32, and this remainder is used as a random number value.
【００７２】ところが上記構成では、レジスタ２に記憶
される値が“０”〜“３”の値となる場合や、演算結果
格納部３１に格納される上位５ビット目から１２ビット
目までの８ビットが全て“０”であった場合には、領域
抽出部３２により抽出される値が“０”となってしま
い、以降求められる乱数数列は“０”の繰り返しとなっ
てしまう。However, in the above-mentioned configuration, when the value stored in the register 2 is a value of "0" to "3", or when the upper 5th bit to the 12th bit stored in the operation result storage unit 31 are 8th. When all the bits are “0”, the value extracted by the area extracting unit 32 is “0”, and the random number sequence obtained thereafter is a repetition of “0”.
【００７３】そこで、このような問題に対して本実施例
では、レジスタ２に記憶される値に７を加算した値を二
乗演算回路３に入力するとともに、剰余演算部３３によ
り演算される値とレジスタ２に記憶された値との排他的
論理和を新たな初期値として設定するようにしている。Therefore, in order to solve such a problem, in the present embodiment, a value obtained by adding 7 to the value stored in the register 2 is input to the square calculation circuit 3 and the value calculated by the remainder calculation unit 33 is used. The exclusive OR with the value stored in the register 2 is set as a new initial value.
【００７４】以下、実施例２における具体的な乱数の生
成を説明する。Generation of a specific random number in the second embodiment will be described below.
【００７５】図９は、実施例２における動作例を説明す
るための図である。FIG. 9 is a diagram for explaining an operation example in the second embodiment.
【００７６】レジスタ２に記憶される初期値としては、
“２４５”の剰余が記憶されるため、実施例１と同様
に、“０”〜“２４４”までの間の値となる。As the initial value stored in the register 2,
Since the remainder of “245” is stored, it takes a value between “0” and “244” as in the first embodiment.
【００７７】ここで、レジスタ２に記憶される初期値と
して、前述の実施例１と同様に、“３”が記憶されたと
すると、乱数生成ブロック１ａでは、二乗演算回路３に
より、“１０”（＝“３”＋“７”）の二乗である“１
００”（＝“０００００００００１１００１００Ｂ”，
この場合、ｎ＝１６ビット）が求められ、この値が演算
結果格納部３１に格納され、演算結果格納部３１に格納
された領域抽出部３２により中央の８ビット（＝１６／
２）分の値である“６”（＝“０００００１１０Ｂ”）
が抽出される。Assuming that "3" is stored as the initial value stored in the register 2 in the same manner as in the first embodiment, the square operation circuit 3 in the random number generation block 1a outputs "10" ( = "3" + "7") squared "1"
00 "(=" 0000000001100100B ",
In this case, n = 16 bits) is obtained, this value is stored in the operation result storage unit 31, and the central 8 bits (= 16 /
2) "6" (= "00000110B"), which is the value of minutes
Is extracted.
【００７８】そして、領域抽出部３２により抽出された
“６”は、“２４５”よりも小さいため、剰余演算部３
３では、そのまま“６”が出力され、この値が乱数値と
されるとともに、剰余演算部３３の演算値“６”とレジ
スタ２の記憶値“３”との排他的論理和である“５”
（＝“０００００１０１Ｂ”）が新たな初期値としてレ
ジスタ２に記憶される。Since "6" extracted by the area extracting unit 32 is smaller than "245", the remainder calculating unit 3
In 3, the value “6” is output as it is, this value is used as a random number value, and the value “6” calculated by the remainder calculation unit 33 and the value “3” stored in the register 2 are exclusive OR “5”. ”
(= “00000101B”) is stored in the register 2 as a new initial value.
【００７９】この場合、次回の乱数生成は“５”が新た
な初期値として設定され、二乗演算回路３により“１
２”（＝５＋７）の二乗である“１４４”（＝“０００
０００００１００１００００Ｂ”）が求められて演算結
果格納部３１に格納され、領域抽出部３２により中央８
ビットである“９”（＝“００００１００１Ｂ”）が抽
出され、剰余演算部６により“９”が乱数値として得ら
れるとともに、剰余演算部３３の演算値“９”とレジス
タ２の記憶値“５”との排他的論理和である“１２”
（＝“００００１１００Ｂ”）が新たな初期値としてレ
ジスタ２に記憶される。以下、同様にして、〔表２〕に
示すような乱数数列が生成される。In this case, in the next random number generation, "5" is set as a new initial value, and the square operation circuit 3 sets "1".
“144” (= “000” which is the square of 2 ”(= 5 + 7)
000001001000B ″) is calculated and stored in the calculation result storage unit 31, and the area extraction unit 32 stores the central 8
The bit “9” (= “00001001B”) is extracted, the remainder operation unit 6 obtains “9” as a random number value, and the operation value “9” of the remainder operation unit 33 and the storage value “5” of the register 2 are obtained. "12" which is the exclusive OR with
(= “00001100B”) is stored in the register 2 as a new initial value. Thereafter, in the same manner, a random number sequence as shown in [Table 2] is generated.
【００８０】[0080]
【表２】 [Table 2]
【００８１】すなわち、本実施例においても、前述の実
施例と同様に、図１０に示す従来のケタ上がり方式のカ
ウンタで得られる乱数列と比較して、ランダムな乱数列
を生成することができる。That is, also in this embodiment, similarly to the above-mentioned embodiments, a random random number sequence can be generated by comparing with the random number sequence obtained by the conventional digit-up counter shown in FIG. .
【００８２】以上説明したように、本実施例では、レジ
スタ２に記憶された初期値に基づいて、二乗演算回路３
により初期値を二乗して得られる値に対し、丸め込み処
理回路４により丸め込み処理を施して乱数を生成するこ
とで、図１０に示す従来のケタ上がり方式のカウンタと
比較して、品質の高いランダムな乱数を生成することが
できる。As described above, in this embodiment, the square operation circuit 3 is calculated based on the initial value stored in the register 2.
By rounding the value obtained by squaring the initial value by the rounding processing circuit 4 to generate a random number, a random number of high quality is obtained as compared with the conventional digit-up counter shown in FIG. Random numbers can be generated.
【００８３】したがって、本実施例では、遊技機（パチ
ンコ遊技機）における確率的な偶然性をより高めること
ができる。Therefore, in this embodiment, it is possible to further increase the probability of probability in the gaming machine (pachinko gaming machine).
【００８４】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the preferred embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
【００８５】例えば、ビットシフタ５によりシフト（ロ
ーテート）させるビット数は、任意であり、前述の実施
例では、丸め込み処理回路４により得られた値を次回の
乱数生成の初期値として用いていたが、これに限らず、
過去に得られた乱数データを保持しておき、保持した乱
数データの中からピックアップした所定数の乱数データ
の排他的論理和を新たな初期値として利用してもよい。For example, the number of bits to be shifted (rotated) by the bit shifter 5 is arbitrary, and the value obtained by the rounding processing circuit 4 was used as the initial value for the next random number generation in the above-mentioned embodiment. Not limited to this,
Random data obtained in the past may be held, and the exclusive OR of a predetermined number of random number data picked up from the held random data may be used as a new initial value.
【００８６】また、特定のＣＰＵには、ダイナミックメ
モリのリフレッシュを行うためのリフレッシュレジスタ
と呼ばれるレジスタを有するものがあり、このリフレッ
シュレジスタ内に保持されるデータは、所定時間毎にデ
クリメントされている。Some specific CPUs have a register called a refresh register for refreshing the dynamic memory, and the data held in this refresh register is decremented every predetermined time.
【００８７】このようなリフレッシュレジスタを有する
ＣＰＵにおいて、乱数の再現性を考慮しなくてもよい場
合は、丸め込み処理回路４により得られた値と、リフレ
ッシュレジスタの値との排他的論理和を新たな初期値と
して利用してもよい。In the CPU having such a refresh register, when it is not necessary to consider the reproducibility of random numbers, the exclusive OR of the value obtained by the rounding processing circuit 4 and the value of the refresh register is newly added. It may be used as an initial value.
【００８８】また、以上の説明では主として発明者によ
ってなされた発明を、その背景となった利用分野である
パチンコ遊技機における遊技機制御回路に適用した場合
について説明したが、それに限定されるものではない。Further, in the above description, the invention mainly made by the inventor is applied to the gaming machine control circuit in the pachinko gaming machine, which is the field of application of the background, but it is not limited thereto. Absent.
【００８９】例えば、パチスロや可変表示ゲームの始動
率を常に一定に維持しているゲーム機（パチコン）等の
制御にも適用できる。For example, the present invention can be applied to control of a pachi-slot or a game machine (pachi-con) that keeps the starting rate of the variable display game constant.
【００９０】[0090]
【発明の効果】請求項１記載の発明では、初期値記憶手
段に記憶された初期値に基づいて、第一演算手段により
初期値を二乗して得られる値に対し、第二演算手段によ
り丸め込み処理を施して乱数を生成することで、従来の
ケタ上がり方式のカウンタと比較して、品質の高いラン
ダムな乱数を生成することができる。According to the first aspect of the present invention, the value obtained by squaring the initial value by the first calculating means based on the initial value stored in the initial value storing means is rounded by the second calculating means. By performing the process and generating the random number, it is possible to generate a high-quality random random number as compared with the conventional digit-up counter.
【００９１】この場合、請求項２記載の発明によれば、
第一演算手段により演算された値をビットシフタにより
所定ビット数分だけシフトするとともに、剰余演算部に
よってシフトした値の設定数値範囲の内の最大数での剰
余を乱数として使用することで、前述の請求項１記載の
発明に加えて、所定の範囲内で品質の高い乱数を生成す
ることができる。In this case, according to the invention of claim 2,
By shifting the value calculated by the first calculation means by a predetermined number of bits by the bit shifter and using the remainder in the maximum number within the set numerical value range of the value shifted by the remainder calculator as a random number, In addition to the invention described in claim 1, it is possible to generate a high-quality random number within a predetermined range.
【００９２】また、請求項３記載の発明によれば、初期
値のビット数をｎとした場合、この初期値を二乗した値
を２×ｎビット数の領域に格納するとともに、この２×
ｎビットの領域における中央のｎビットの値を乱数とし
て使用することで、前述の請求項１記載の発明に加え
て、所定の範囲内で品質の高い乱数を生成することがで
きる。According to the third aspect of the present invention, when the number of bits of the initial value is n, a value obtained by squaring the initial value is stored in an area of 2 × n bits and the value of 2 × n is stored.
By using the central n-bit value in the n-bit area as the random number, it is possible to generate a high-quality random number within a predetermined range in addition to the invention described in claim 1.
【００９３】さらに、請求項４記載の発明によれば、第
二演算手段により得られる値を、次回の初期値として利
用することで、請求項１、２または３記載の発明に加え
て、ランダムな乱数の数列を生成することができる。Further, according to the invention described in claim 4, the value obtained by the second computing means is used as an initial value for the next time, whereby in addition to the invention described in claim 1, 2 or 3, a random value is obtained. It is possible to generate a sequence of random numbers.
【００９４】また、請求項５記載の発明によれば、第二
演算手段により得られる値と、過去に得られた値との排
他的論理和を、次回の初期値として利用することで、請
求項１、２または３記載の発明に加えて、乱数生成の元
となる初期値を適正化でき、より高品位な乱数を生成す
ることができる。According to the fifth aspect of the invention, the exclusive OR of the value obtained by the second computing means and the value obtained in the past is used as the initial value for the next time. In addition to the invention described in Item 1, 2 or 3, it is possible to optimize an initial value which is a source of random number generation, and to generate a higher-quality random number.
【図１】本発明に係る遊技機制御回路の原理図である。FIG. 1 is a principle diagram of a gaming machine control circuit according to the present invention.
【図２】実施例１の遊技機制御回路を用いたパチンコ遊
技機における遊技盤の正面図である。FIG. 2 is a front view of a game board in a pachinko gaming machine using the gaming machine control circuit of the first embodiment.
【図３】実施例１における遊技機制御回路を含むパチン
コ遊技機の要部構成を示すブロック図である。FIG. 3 is a block diagram showing a main configuration of a pachinko gaming machine including the gaming machine control circuit according to the first embodiment.
【図４】図３に代わる遊技機制御回路を含むパチンコ遊
技機の要部構成を示すブロック図である。FIG. 4 is a block diagram showing a main configuration of a pachinko gaming machine including a gaming machine control circuit replacing the one shown in FIG. 3;
【図５】特別図柄表示装置における各図柄表示領域を示
す図である。FIG. 5 is a diagram showing each symbol display area in the special symbol display device.
【図６】遊技機制御回路によるパチンコ遊技機の制御処
理手順を示すフローチャートである。FIG. 6 is a flowchart showing a control processing procedure of a pachinko gaming machine by a gaming machine control circuit.
【図７】図６に続く、遊技機制御回路によるパチンコ遊
技機の制御処理手順を示すフローチャートである。7 is a flow chart showing a control processing procedure of the pachinko gaming machine by the gaming machine control circuit, following FIG.
【図８】実施例２における遊技機制御回路の要部構成を
示すブロック図である。FIG. 8 is a block diagram showing a main configuration of a gaming machine control circuit according to a second embodiment.
【図９】実施例２における動作例を説明するための図で
ある。FIG. 9 is a diagram for explaining an operation example in the second embodiment.
【図１０】従来例の全体構成を示すブロック図である。FIG. 10 is a block diagram showing an overall configuration of a conventional example.
１ 遊技機制御回路 １ａ 乱数生成ブロック ２ レジスタ（初期値記憶手段） ３ 二乗演算回路（第一演算手段） ４ 丸め込み処理回路（第二演算手段） ５ ビットシフタ ６ 剰余演算部 ７ ＣＰＵ ７ａ 分周回路 ８ ＲＯＭ ９ ＲＡＭ １０ 遊技盤 １１ ガイドレール １２ 遊技領域 １３ 特別図柄表示装置 １４ 変動入賞装置（大入賞口） １５ 第１種始動口 ２１ 第１種始動スイッチ ２２ 継続スイッチ ２３ カウントスイッチ ２４ ローパスフィルタ ２５ バッファゲート ２６ 出力ポート ２７ ドライバ ３１ 演算結果格納部 ３２ 領域抽出部 Ｂ バス 1 Gaming Machine Control Circuit 1a Random Number Generation Block 2 Register (Initial Value Storage Means) 3 Square Operation Circuit (First Operation Means) 4 Rounding Processing Circuit (Second Operation Means) 5 Bit Shifter 6 Remainder Operation Unit 7 CPU 7a Frequency Division Circuit 8 ROM 9 RAM 10 game board 11 guide rail 12 game area 13 special symbol display device 14 variable winning a prize device (large winning hole) 15 first type starting port 21 first type starting switch 22 continuation switch 23 count switch 24 low pass filter 25 buffer gate 26 Output Port 27 Driver 31 Calculation Result Storage Unit 32 Area Extraction Unit B Bus
Claims (5)
該遊技に用いる乱数を生成する遊技機制御回路におい
て、 予め設定された任意値を初期値として記憶する初期値記
憶手段と、 該初期値記憶手段に記憶された初期値を二乗する第一演
算手段と、 該第一演算手段の演算結果に対して丸め込み処理を施
し、予め設定された数値範囲内の値とする第二演算手段
と、 を備え、 前記第二演算手段により丸め込まれた値を乱数として出
力することを特徴とする遊技機制御回路。1. Controlling a game on a gaming machine,
In a gaming machine control circuit for generating a random number used for the game, an initial value storage means for storing a preset arbitrary value as an initial value, and a first calculation means for squaring the initial value stored in the initial value storage means. And a second calculation means for rounding the calculation result of the first calculation means to obtain a value within a preset numerical range, the value rounded by the second calculation means being a random number. A gaming machine control circuit characterized by outputting as.
だけシフトするビットシフタと、 該ビットシフタによりシフトされた値を、丸め込み処理
で設定された数値範囲内の最大数での剰余を丸め込み値
として算出する剰余演算部と、 を有することを特徴とする請求項１記載の遊技機制御回
路。2. The second arithmetic means is a bit shifter for shifting the value calculated by the first arithmetic means by a predetermined number of bits, and the value shifted by the bit shifter is a numerical range set by a rounding process. 2. The gaming machine control circuit according to claim 1, further comprising: a remainder computing unit that computes a remainder in the maximum number as a rounded value.
数をｎとした場合、該初期値を二乗した値を２×ｎビッ
ト数の領域に格納し、 前記第二演算手段は、該第一演算手段により格納された
２×ｎビット数の領域の中央のｎビットの値を丸め込み
値とすることを特徴とする請求項１記載の遊技機制御回
路。3. The first computing means stores a value obtained by squaring the initial value in a region of 2 × n bit number, where n is the number of bits of the initial value, and the second computing means is 2. The gaming machine control circuit according to claim 1, wherein the central n-bit value of the 2 × n-bit number area stored by the first computing means is a rounded value.
回の初期値として前記初期値記憶手段に記憶することを
特徴とする請求項１、２または３記載の遊技機制御回
路。4. The game machine control circuit according to claim 1, 2 or 3, wherein the value obtained by said second arithmetic means is stored in said initial value storage means as an initial value for the next time.
去に得られた値との排他的論理和を次回の初期値として
前記初期値記憶手段に記憶することを特徴とする請求項
１、２または３記載の遊技機制御回路。5. An exclusive OR of a value obtained by the second calculation means and a value obtained in the past is stored in the initial value storage means as an initial value for the next time. 2. The game machine control circuit according to 2 or 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24523693A JPH0796067A (en) | 1993-09-30 | 1993-09-30 | Game machine control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24523693A JPH0796067A (en) | 1993-09-30 | 1993-09-30 | Game machine control circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000127981A Division JP2000334144A (en) | 2000-01-01 | 2000-04-27 | Game machine control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0796067A true JPH0796067A (en) | 1995-04-11 |
Family
ID=17130688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24523693A Pending JPH0796067A (en) | 1993-09-30 | 1993-09-30 | Game machine control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0796067A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010279480A (en) * | 2009-06-03 | 2010-12-16 | Kyoraku Sangyo Kk | Game machine |
| JP2010279481A (en) * | 2009-06-03 | 2010-12-16 | Kyoraku Sangyo Kk | Game machine |
| JP2012005583A (en) * | 2010-06-23 | 2012-01-12 | Okumura Yu-Ki Co Ltd | Pachinko game machine |
-
1993
- 1993-09-30 JP JP24523693A patent/JPH0796067A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010279480A (en) * | 2009-06-03 | 2010-12-16 | Kyoraku Sangyo Kk | Game machine |
| JP2010279481A (en) * | 2009-06-03 | 2010-12-16 | Kyoraku Sangyo Kk | Game machine |
| JP2012005583A (en) * | 2010-06-23 | 2012-01-12 | Okumura Yu-Ki Co Ltd | Pachinko game machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3492092B2 (en) | Gaming machine | |
| JPH1033768A (en) | Game machine | |
| JP2004008577A (en) | Game machine | |
| JP2003117125A (en) | Pachinko game machine | |
| JP3596902B2 (en) | Game machine control circuit | |
| JPH0796067A (en) | Game machine control circuit | |
| JP2001029633A (en) | Pachinko machine | |
| JP2002369927A (en) | Random number generating circuit for game machine | |
| JP2004016362A (en) | Game machine | |
| JPH0796069A (en) | Game machine control circuit | |
| JPH11123268A (en) | Pachinko machine | |
| JP2021074637A (en) | Slot machine | |
| JP2021102129A (en) | Slot machine | |
| JPH0796070A (en) | Game machine control circuit | |
| JP3869200B2 (en) | Pachinko machine | |
| JPH0796068A (en) | Game machine control circuit | |
| JPH08182828A (en) | Game machine | |
| JP2000334144A (en) | Game machine control circuit | |
| JP2000334146A (en) | Game machine control circuit | |
| JP2000334096A (en) | Control circuit of game machine | |
| JP2000334145A (en) | Game machine control circuit | |
| JPH1052540A (en) | Game machine | |
| JP2966072B2 (en) | Ball game machine | |
| JP2001054644A (en) | Game machine | |
| JP2000093620A (en) | Controller for game machine |