JPH0795709B2

JPH0795709B2 - Automatic gain control circuit in data transmission device

Info

Publication number: JPH0795709B2
Application number: JP61059603A
Authority: JP
Inventors: 洋輔境田; 治朋成田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1986-03-19
Filing date: 1986-03-19
Publication date: 1995-10-11
Anticipated expiration: 2010-10-11
Also published as: JPS62217733A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、デジタルデータを時分割伝送する装置におけ
る自動利得制御回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control circuit in a device that time-divisionally transmits digital data.

（従来の技術）従来、この分野の装置として第２図に示すものがある。(Prior Art) Conventionally, there is an apparatus shown in FIG. 2 as an apparatus in this field.

第２図において、等化制御された受信信号INのピークレ
ベルに関する情報は、比較器COMP1,COMP2によって各閾
値Vth⁺とVth^-と比較されて、その結果によるデジタル信
号として抽出される。制御回路CNT1,CNT2は、このピー
クレベル情報に基づいて受信信号INの利得ステップを更
新する。各セレクタ回路SEL1,SEL2は前記利得ステップ
更新に関わる粗調回路としてのアップダウンカウンタU/
D1あるいは同様に微調回路としてのアップダウンカウン
タU/D2を択一的に作動させる。この回路における等化制
御は、第３図に示すように、初期引込シーケンスとアダ
プティブ等化シーケンスとに分れていて、初期引込シー
ケンスは、スタート信号Ａにより起動され、粗調用の制
御回路CNT1の制御に基づき、選択回路SEL1,アップダウ
ンカウンタU/D1を介して粗調ステップによって高速に利
得更新され、受信信号レベルINが閾値Vth⁺とVth^-との間
に規定回数入った時点でアダプティブ等化シーケンスに
切換わる。寿式信号INにはピークレベルに関する情報を
得るための特定パターンが含まれており、パターン検出
回路PTNは、これを検出して、クロックCLに基づいた所
定回数をもって、比較器COMP1,COMP2による各閾値Vth⁺,
Vth^-との比較結果を微調用の制御回路CNT2に与える。制
御回路CNT2は、このとき、バースト検出信号Ｂの発生毎
にセレクタ回路SEL2,アップダウンカウンタU/D2を介し
て微調ステップによって利得更新する。In FIG. 2, the information regarding the peak level of the reception signal IN subjected to equalization control is compared with the threshold values Vth ⁺ and Vth ⁻ by the comparators COMP1 and COMP2, and extracted as a digital signal based on the result. The control circuits CNT1 and CNT2 update the gain step of the received signal IN based on this peak level information. Each selector circuit SEL1, SEL2 is an up / down counter U / as a coarse adjustment circuit related to the gain step update.
D1 or the up / down counter U / D2 as a fine adjustment circuit is alternatively operated. As shown in FIG. 3, the equalization control in this circuit is divided into an initial pull-in sequence and an adaptive equalization sequence. The initial pull-in sequence is activated by a start signal A, and the coarse adjustment control circuit CNT1 is activated. based on the control, selection circuit SEL1, is gain update at high speed by the coarse adjustment step through the up-down counter U / D1, the received signal level iN threshold Vth ⁺ and Vth ^- adaptive like upon entering a specified number of times between the Switch to the conversion sequence. The shoushin signal IN includes a specific pattern for obtaining information on the peak level, and the pattern detection circuit PTN detects this and has a predetermined number of times based on the clock CL, and each of the comparators COMP1 and COMP2 outputs the signal. Threshold Vth ⁺ ,
Vth ^- the result of comparison between supplied to the control circuit CNT2 of fine tuning. At this time, the control circuit CNT2 updates the gain by a fine adjustment step through the selector circuit SEL2 and the up / down counter U / D2 each time the burst detection signal B is generated.

（発明が解決しようとする問題点）しかしながら、上記構成の回路では、回路規模が大とな
り、また特別なスタート信号を必要とするなどで、特に
１チップ化が要望される民需用のピンポン伝送用として
のLSI化には不向きであった。(Problems to be Solved by the Invention) However, in the circuit having the above configuration, the circuit scale becomes large and a special start signal is required. However, it was not suitable for LSI.

（問題点を解決するための手段）本発明は前記問題点を解決するために、各通信周期の受
信時毎に、レベル検出器が、受信信号のピークレベルに
ついて、所定の上限と下限の各閾値と比較して、これら
上限と下限との領域内、あるいは上限からはずれている
場合、そして下限からはずれてい場合等を判別する各判
別信号を出力し、当該受信時に引続く送信時において、
ステップ制御装置が、前記判別信号に基づいて利得の調
整ステップを前記上限と下限の領域内に向うべく移行さ
せて、つぎの受信のための利得を更新させるようにした
ものである。(Means for Solving the Problems) In order to solve the above problems, the present invention provides that the level detector sets a predetermined upper limit and a lower limit for the peak level of the received signal at each reception of each communication cycle. In comparison with the threshold value, within the region of these upper and lower limits, or if it deviates from the upper limit, and outputs from each discrimination signal for discriminating the case from the lower limit, during the subsequent transmission at the time of the reception,
The step controller shifts the gain adjusting step toward the upper and lower limits based on the discrimination signal to update the gain for the next reception.

（作用）受信信号のピークレベルが上限値をはずれているとき
は、各通信周期毎に利得の調整ステップが利得を下げる
べく順次移行されて上限と下限との領域内に到達すると
当該利得が維持される。そして下限値をはじれていると
きは、同様に利得を上げるべく順次移行されて前記領域
内に到達すると当該利得が維持される。(Operation) When the peak level of the received signal deviates from the upper limit value, the gain adjustment step is sequentially shifted to lower the gain for each communication cycle, and when the gain reaches the upper and lower limits, the gain is lowered. Maintained. When the lower limit value is disregarded, the gain is maintained when the region is moved to the above region in order to increase the gain.

（実施例）第１図は本発明の実施例を示す自動利得制御回路図であ
って、各比較器COMP3,COMP4は、第２図における各比較
器COMP1,COMP2とそれぞれ同等のものである。等化制御
された受信信号INのピークレベルに関する情報は、各比
較器COMP3,COMP4において、それぞれの閾値Vth⁺とVth^-
と比較されて、その結果によるデジタル信号として抽出
される。判別回路CNT3は、各比較器COMP3,COMP4の信号
を受けて、受信信号INのピークレベルが上限閾値Vth⁺を
はずれている場合と、下限閾値Vth^-をはずれている場合
と、各閾値Vth⁺,Vth^-内である場合とをそれぞれ示す信
号を逐次出力する。記憶装置Ｍは、第４図に示すピンポ
ン伝送の各通信周期Tpにおける受信Ｒの先頭において、
受信タイミング情報RTを受けると、判別回路CNT3の信号
を一時記憶する。該信号はアップダウンカウンタU/D3の
アップＵとダウンＤのための各ビット信号をなしてい
る。アップダウンカウンタU/D3は、前記受信Ｒに引続く
送信Ｓの先頭において、送信タイミング情報STを受ける
と、このとき記憶装置Ｍの信号がアップＵをＨレベルと
していると、別途設けた利得調整ステップを利得の上る
側に１ステップだけ移行させて、引続く受信Ｒのための
利得を更新させる。同様にダウンＤをＨレベルとしてい
ると利得の下る側に１ステップだけ移行させる。またい
ずれもＬレベルとしていると当該ステップが維持され
る。そして前記したピークレベルが上限閾値Vth⁺をはず
れている場合は、ダウンＤをＨレベルとすることに対応
しており、下限閾値Vth^-をはずれている場合は、アップ
をＨレベルとすることに対応していて、これら利得調整
ステップの移行が、受信信号INを各閾値Vth⁺,Vth^-の領
域内に引込むべく対応させている。(Embodiment) FIG. 1 is an automatic gain control circuit diagram showing an embodiment of the present invention, in which the comparators COMP3 and COMP4 are equivalent to the comparators COMP1 and COMP2 in FIG. 2, respectively. Information about the peak level of the equalized controlled received signal IN is at the comparators COMP 3, COMP4, respective threshold values Vth ⁺ and Vth ^-
And is extracted as a resulting digital signal. The determination circuit CNT3 receives the signals from the comparators COMP3 and COMP4, and when the peak level of the received signal IN deviates from the upper limit threshold Vth ⁺ , and from the lower limit threshold Vth ⁻ , each threshold Vth ^+. , Vth ^- in the case, it outputs the signal respectively showing when. The storage device M stores at the beginning of the reception R in each communication cycle Tp of the ping-pong transmission shown in FIG.
When receiving the reception timing information RT, the signal of the determination circuit CNT3 is temporarily stored. The signal constitutes each bit signal for up U and down D of the up / down counter U / D3. When the up / down counter U / D3 receives the transmission timing information ST at the head of the transmission S following the reception R, if the signal of the storage device M sets the up U to the H level at this time, the gain adjustment separately provided. The step is moved up by one step to update the gain for the subsequent receive R. Similarly, when the down D is set to the H level, the gain is lowered by one step. If both are set to L level, the step is maintained. If the peak level deviates from the upper threshold Vth ⁺ , down D corresponds to the H level, and if the lower threshold Vth ⁻ deviates from the upper threshold, the up level becomes the H level. Correspondingly, the shift of these gain adjustment steps is made to bring the received signal IN into the region of each threshold value Vth ⁺ , Vth ⁻ .

なお、一般に、2Kmから3Km程度の比較的近距離のピンポ
ン伝送においては利得の可変範囲は20dB範囲であるの
で、本願における前記利得調整ステップは従来の粗調整
と微調整との中間の調整によって単一化してある。Note that, in general, in a ping-pong transmission at a relatively short distance of about 2 Km to 3 Km, the variable range of the gain is 20 dB, so the gain adjustment step in the present application is performed by an intermediate adjustment between the conventional coarse adjustment and fine adjustment. It is unified.

第５図は、第１図の回路による利得制御動作を示すもの
であり、通信開始の初期には、利得調整ステップは、最
大利得Gmaxに設定されていて、このときの受信信号INの
レベルが上限閾値Vth⁺をはずれていることから通信回数
毎に利得ステップが１つづつ移行される。そして閾値Vt
h⁺,Vth^-の領域内に入るとそのときの利得が維持され
る。雑音などにより、受信信号INのレベルが閾値Vth⁺あ
るいはVth^-からずれたときはこれを補償するために１ス
テップ移行した後は、つぎの通信回において１ステップ
戻される。FIG. 5 shows the gain control operation by the circuit of FIG. 1. In the initial stage of communication start, the gain adjustment step is set to the maximum gain Gmax, and the level of the reception signal IN at this time is set. Since the upper limit threshold Vth ⁺ is deviated, the gain step is shifted by one for each number of communications. And the threshold Vt
h ^+, Vth ^- the gain of the fall in the area at that time is maintained. When the level of the received signal IN deviates from the threshold value Vth ⁺ or Vth ⁻ due to noise or the like, one step is returned to compensate for this, and then one step is returned in the next communication round.

（発明の効果）以上の如く、本発明によれば、利得調整ステップの切換
えをなくしたことによって、その回路構成が簡易化され
て１チップLSI化を容易にし、そして送信タイミングに
おいて利得更新するので受信時の利得変動がなく、利得
調整ステップを大きく、又高速ひきこみを可能とし更に
雑音に対しては利得可変幅が常に１ステップになってい
るので、等価的にいわゆる整流作用の効果も有する。(Effects of the Invention) As described above, according to the present invention, by eliminating the switching of the gain adjustment step, the circuit configuration is simplified, the one-chip LSI is facilitated, and the gain is updated at the transmission timing. Since there is no gain fluctuation during reception, a large gain adjustment step is possible, high-speed pull-in is possible, and the gain variable width is always one step for noise, it has an equivalent so-called rectification effect. .

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の実施例を示す自動利得制御回路図、第
２図は従来例を示す自動利得制御回路図、第３図は第２
図の回路の動作説明図、第４図は第１図の回路の動作に
係わるタイミングチャート、第５図は第１図の回路の動
作説明図である。 CMP3,CMP3……比較器 CONT3……判別回路（レベル検出装置）Ｍ……記憶装置 U/D3……アップダウンカウンタ（ステップ制御装置）FIG. 1 is an automatic gain control circuit diagram showing an embodiment of the present invention, FIG. 2 is an automatic gain control circuit diagram showing a conventional example, and FIG.
4 is an operation explanatory diagram of the circuit shown in FIG. 4, FIG. 4 is a timing chart relating to the operation of the circuit shown in FIG. 1, and FIG. 5 is an operation explanatory diagram of the circuit shown in FIG. CMP3, CMP3 …… Comparator CONT3 …… Discrimination circuit (level detection device) M …… Memory device U / D3 …… Up-down counter (step control device)

Claims

【特許請求の範囲】[Claims]

【請求項１】データをピンポン伝送する装置において、各通信周期の受信時に等化制御された受信信号のピーク
レベルを所定の上限と下限の各閾値と比較して前記ピー
クレベルが前記上限をはずれていることの信号と下限を
はずれていることの信号と前記閾値内であるとしての信
号とよりなる各判別信号を出力するレベル検出装置と、前記受信時毎に出力された前記判別信号を送信時まで記
憶する記憶装置と、前記記憶装置が記憶している当該判別信号に基づいて当
該受信時に引続く送信時において更に引続く受信の利得
を再設定するために利得の調整ステップを前記各閾値内
への引込みに対応する側に一定幅移行させるステップ制
御装置とを設けてなるデータ伝送装置における自動利得制御回路。1. A device for transmitting ping-pong data, wherein the peak level of a reception signal subjected to equalization control upon reception of each communication cycle is compared with predetermined upper and lower thresholds, and the peak level deviates from the upper limit. And a signal that is out of the lower limit and a signal that is within the threshold and that outputs each determination signal, and transmits the determination signal output at each reception time. A storage device that stores until the time, and based on the determination signal stored in the storage device, the gain adjustment step for resetting the gain of the reception that continues during the transmission that follows the reception An automatic gain control circuit in a data transmission device, comprising: a step control device for shifting a certain width to a side corresponding to a pull-in.