JPH0795138A - Diversity receiver - Google Patents

Abstract

PURPOSE:To obtain the diversity receiver in which voice noise produced at antenna switching is reduced and a reception state with high quality is obtained by providing a means receiving a detection output of a PLL synchronization detection means and selecting an antenna used next from the detection output. CONSTITUTION:An antenna switching signal 261 is given to an antenna switching circuit 12 by a diversity control circuit 26. An antenna 11 is selected and an antenna 11 used next is decided based on a detection output 263 in response to an input level of each antenna 11 from a TV linear circuit 14. Then as to a series of diversity control period when a selection signal 264 is given to the antenna switching circuit 12, a constant of an APC filter circuit of the PLL synchronization detection circuit is selected. A frequency response range of a PLL is widened by the changeover of the filter constant so as to increase a lockup speed thereby obtaining optimum detection response.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、テレビ受信機などにお
いて、複数のアンテナのうち良好に放送電波を受信する
アンテナを選択して切換えるダイバーシティ受信装置に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a diversity receiving apparatus for a television receiver or the like, which selects and switches an antenna for receiving a broadcast wave favorably among a plurality of antennas.

【０００２】[0002]

【従来の技術】最近、テレビ受信機は、自動車などに搭
載され使用されるものが多くなっているが、このように
テレビ受信機を自動車とともに移動すると、周囲の電界
状態により電波の受信条件が大きく変動することから、
安定してテレビ放送を受信できないことがある。2. Description of the Related Art Recently, many television receivers are mounted and used in automobiles and the like, but when the television receiver is moved together with the automobile in this way, radio wave reception conditions are affected by an electric field state of the surroundings. Because it fluctuates greatly,
You may not be able to receive TV broadcasts stably.

【０００３】そこで、従来、複数のアンテナを用意し、
これら複数のアンテナのうち入力レベルの良好な電波を
受信するものを選択できるようにしたダイバーシティ受
信装置が考えられている。つまり、かかる、従来のダイ
バーシティ受信装置として、複数のアンテナを設け、こ
れら複数のアンテナからのＲＦ入力をテレビ受信回路の
垂直帰線期間の短い時間を利用して取り込むとともに、
それぞれの検波出力のレベルを比較して、最大の入力電
界レベルとなるアンテナを選択するようにしたものがあ
る。Therefore, conventionally, a plurality of antennas are prepared,
A diversity receiving device has been considered in which an antenna that receives a radio wave with a good input level can be selected from among the plurality of antennas. That is, as such a conventional diversity receiver, a plurality of antennas are provided, and RF inputs from the plurality of antennas are taken in by utilizing a short vertical retrace period of the television receiver circuit.
There is a method in which the levels of the respective detection outputs are compared and the antenna having the maximum input electric field level is selected.

【０００４】ところで、テレビ受信機には、チューナか
ら与えられる中間周波信号を増幅し、また、映像信号を
検波してその出力信号の中から音声信号を取り出すなど
行うＴＶリニア回路の映像検波回路としてＰＬＬ同期検
波回路を用いたものがある。そして、このようなＰＬＬ
同期検波回路では、チャンネル切り替え時など、ロック
制御回路に映像信号が加わらない場合に、ＡＰＣフィル
タの定数を切り換え、ＰＬＬの周波数応答範囲を広げる
ことで、ロックアップ速度を速め、通常は、ＡＰＣフィ
ルタの定数を元に戻してＰＬＬの周波数応答範囲を狭
め、ロックアップ速度を遅くするようなことが行われて
いる。By the way, a television receiver is used as a video detection circuit of a TV linear circuit for amplifying an intermediate frequency signal given from a tuner, detecting a video signal, and extracting an audio signal from the output signal. There is one using a PLL synchronous detection circuit. And such a PLL
In the synchronous detection circuit, when the video signal is not applied to the lock control circuit, such as when switching channels, the lockup speed is increased by switching the constant of the APC filter and widening the frequency response range of the PLL. The frequency constant range of the PLL is narrowed by returning the constant of the above condition to slow down the lockup speed.

【０００５】一方、上述したダイバーシティ受信装置を
接続した場合、複数のアンテナを５〜２０μｓｅｃ程度
の時間で順次切り換え、その時の検波レベルを比較する
ようになるため、この時間内で十分な検波応答があるこ
とが必要となる。On the other hand, when the above diversity receiver is connected, a plurality of antennas are sequentially switched in a time of about 5 to 20 μsec and the detection levels at that time are compared, so that a sufficient detection response can be obtained within this time. It is necessary to have it.

【０００６】[0006]

【発明が解決しようとする課題】ところが、従来では、
このようなダイバーシティ受信装置を接続した場合の要
件がほとんど考慮されていないため、アンテナ切り換え
の際に所定時間内で十分な検波応答が要求される場合
も、ＰＬＬのロックアップ速度が遅いままで十分な応答
が得られないことがある。従って、この時のＰＬＬのロ
ックアップ速度に対応させるためには、アンテナ切り換
え時間を長くする必要があるが、このようにアンテナ切
り換え時間を長くすると、この切り換えによる音声ノイ
ズが増大し、これが原因で、受信状態が著しく劣化する
といういう問題点があった。However, in the prior art,
Since the requirements for connecting such a diversity receiver are hardly taken into consideration, even when a sufficient detection response is required within a predetermined time at the time of antenna switching, the PLL lock-up speed remains low. May not get a good response. Therefore, in order to correspond to the lockup speed of the PLL at this time, it is necessary to lengthen the antenna switching time, but if the antenna switching time is lengthened in this way, the voice noise due to this switching increases, and this is the cause. However, there is a problem that the reception state is significantly deteriorated.

【０００７】本発明は、上記事情に鑑みてなされたもの
で、アンテナ切換え時に発生する音声ノイズを低減で
き、良質の受信状態を得られるダイバーシティ受信装置
を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a diversity receiving apparatus capable of reducing voice noise generated when switching antennas and obtaining a good reception state.

【０００８】[0008]

【課題を解決するための手段】本発明は、複数のアンテ
ナのうち入力レベルの良好なアンテナを選択して切換え
るダイバーシティ受信装置において、前記複数のアンテ
ナを切り換えるアンテナ切換え手段と、このアンテナ切
換え手段により各アンテナからの出力が与えられそれぞ
れに対応する検波出力を発生するＡＰＣフィルタを有す
るＰＬＬ同期検波手段と、前記アンテナ切換え手段での
アンテナ切換えに応じて前記ＰＬＬ同期検波手段のＡＰ
Ｃフィルタの定数を決定する手段と、前記ＰＬＬ同期検
波手段の検波出力を取り込むとともにこれらの検波出力
から次に使用するアンテナを選択する手段とにより構成
されている。According to the present invention, in a diversity receiver for selecting and switching an antenna having a good input level among a plurality of antennas, the antenna switching means for switching the plurality of antennas and the antenna switching means are used. A PLL synchronous detection means having an APC filter for receiving an output from each antenna and generating a corresponding detection output, and an AP of the PLL synchronous detection means according to antenna switching by the antenna switching means.
It is composed of means for determining the constant of the C filter, and means for taking in the detection output of the PLL synchronous detection means and selecting an antenna to be used next from these detection outputs.

【０００９】[0009]

【作用】この結果、本発明によれば、ダイバーシティの
際のアンテナ切換えに応じてＰＬＬ同期検波手段のＡＰ
Ｃフィルタの定数を決定するとともに、各アンテナに対
応するＰＬＬ同期検波手段からの検波出力を取り込み、
これらの検波出力から次に使用するアンテナを選択する
ようになるので、一連のダイバーシティ制御期間におい
て、ＰＬＬの周波数応答範囲を広げ、ロックアップ速度
を速めるようにできて最適な検波応答が得られる。As a result, according to the present invention, the AP of the PLL synchronous detection means responds to the antenna switching at the time of diversity.
While determining the constant of the C filter, the detection output from the PLL synchronous detection means corresponding to each antenna is taken in,
Since the antenna to be used next is selected from these detection outputs, the frequency response range of the PLL can be expanded and the lockup speed can be increased during the series of diversity control periods, and an optimum detection response can be obtained.

【００１０】[0010]

【実施例】以下、本発明の一実施例を図面に従い説明す
る。図１は、本発明を小型液晶テレビに適用した場合の
概略構成を示している。図において、１１は複数のアン
テナで、これらアンテナ１１は、アンテナ切換え回路１
２により一つが選択されるようになっている。そして、
このアンテナ切換え回路１２には、チューナ１３を接続
している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a schematic configuration when the present invention is applied to a small liquid crystal television. In the figure, 11 is a plurality of antennas, and these antennas 11 are antenna switching circuits 1
According to 2, one is selected. And
A tuner 13 is connected to the antenna switching circuit 12.

【００１１】チューナ１３は、アンテナ切換え回路１２
で選択されたアンテナ１１からのＲＦ入力を取り込み、
制御回路１９からのチューニング信号に応じて指定のチ
ャンネルを選択し、中間周波信号に変換するようにして
いる。The tuner 13 is an antenna switching circuit 12
The RF input from the antenna 11 selected in
A designated channel is selected according to a tuning signal from the control circuit 19 and converted into an intermediate frequency signal.

【００１２】そして、このチューナ１３から出力される
中間周波信号をＴＶリニア回路１４に与える。ＴＶリニ
ア回路１４は、中間周波増幅回路、映像検波回路、映像
増幅回路、ＡＦＴ検波回路などを有していて、チューナ
１３から与えられる中間周波信号を増幅し、また、映像
信号を検波してその出力信号の中から音声信号を取り出
し、音声回路１５に与えるようにしている。The intermediate frequency signal output from the tuner 13 is applied to the TV linear circuit 14. The TV linear circuit 14 has an intermediate frequency amplification circuit, a video detection circuit, a video amplification circuit, an AFT detection circuit, and the like, amplifies the intermediate frequency signal given from the tuner 13, and detects the video signal to detect it. An audio signal is taken out from the output signal and given to the audio circuit 15.

【００１３】音声回路１５は、音声検波回路、音声増幅
回路を有していて、ＴＶリニア回路１４から与えられる
音声信号を検波して低周波信号に変換し、音声増幅して
スピーカ１６を駆動するようにしている。The audio circuit 15 has an audio detection circuit and an audio amplification circuit, detects an audio signal given from the TV linear circuit 14 and converts it into a low frequency signal, amplifies the audio and drives the speaker 16. I am trying.

【００１４】ＴＶリニア回路１４は、映像検波回路の出
力信号を映像増幅回路で増幅した後、クロマ回路１７、
同期分離回路１８に与えるようにしている。また、ＴＶ
リニア回路１４は、中間周波増幅回路の出力信号をＡＦ
Ｔ検波回路によりＡＦＴ検波して、Ｓ字状のＡＦＴ信号
を取り出し、制御回路１９に与えるようにしている。The TV linear circuit 14 amplifies the output signal of the video detection circuit by the video amplification circuit, and then the chroma circuit 17,
It is applied to the sync separation circuit 18. Also TV
The linear circuit 14 AF outputs the output signal of the intermediate frequency amplifier circuit.
AFT detection is performed by the T detection circuit, and an S-shaped AFT signal is extracted and given to the control circuit 19.

【００１５】周期分離回路１８は、映像信号に含まれる
水平および垂直同期信号を分離し複合同期信号Ｃ−ＳＹ
ＮＣを制御回路１９に与えるとともに、水平同期信号Ｈ
−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣをタイミン
グ制御回路２０に与えるようにしている。The cycle separation circuit 18 separates the horizontal and vertical sync signals contained in the video signal into a composite sync signal C-SY.
NC is given to the control circuit 19 and the horizontal synchronizing signal H
-SYNC and the vertical synchronizing signal V-SYNC are applied to the timing control circuit 20.

【００１６】制御回路１９は、キー入力部２１よりキー
設定用データ、チューニングアップ／ダウン指示などの
キー入力が与えられ、これらキー設定用データ、チュー
ニングアップ／ダウン指示とＴＶリニア回路１４からの
ＡＦＴ信号に基づいてチューニング信号を生成し、チュ
ーナ１３に与えるようにしている。The control circuit 19 receives key input data such as key setting data and tuning up / down instruction from the key input section 21, and the key setting data and tuning up / down instruction and the AFT from the TV linear circuit 14. A tuning signal is generated based on the signal and given to the tuner 13.

【００１７】タイミング制御回路２０は、同期分離回路
１８から与えられる水平同期信号Ｈ−ＳＹＮＣおよび垂
直同期信号Ｖ−ＳＹＮＣに基づいてサンプリング信号φ
s を作成してＡ／Ｄ変換回路２２に与えるようにしてい
る。The timing control circuit 20 has a sampling signal φ based on the horizontal sync signal H-SYNC and the vertical sync signal V-SYNC provided from the sync separation circuit 18.
s is created and given to the A / D conversion circuit 22.

【００１８】Ａ／Ｄ変換回路２２は、クロマ回路１７か
ら出力されるクロマ信号をサンプリング信号φs に基づ
いてサンプリングして、３〜４ビットのデジタルデータ
に変換してセグメントドライバ２３に与えるようにして
いる。また、タイミング制御回路２０は、同期分離回路
１８から与えられる同期信号に基づいて表示制御用のタ
イミング信号を生成し、セグメントドライバ２３、コモ
ンドライバ２４の動作制御を行うようにしている。The A / D conversion circuit 22 samples the chroma signal output from the chroma circuit 17 on the basis of the sampling signal φs, converts it into digital data of 3 to 4 bits, and supplies it to the segment driver 23. There is. Further, the timing control circuit 20 generates a timing signal for display control based on the synchronization signal given from the synchronization separation circuit 18, and controls the operation of the segment driver 23 and the common driver 24.

【００１９】この場合、コモンドライバ２４は、タイミ
ング制御回路２０からのタイミング信号に従って走査信
号を生成し、ＬＣパネル２５のコモン電極を順次駆動
し、セグメントドライバ２３は、Ａ／Ｄ変換回路２２か
ら与えられる３〜４ビットの映像データをタイミング制
御回路１８のタイミング信号により順次読み込み、１ラ
イン分の映像データを読み込んだ後、その映像データに
応じて階調信号を作成し、ＬＣパネル２５のセグメント
電極を表示駆動するようにしている。In this case, the common driver 24 generates a scanning signal in accordance with the timing signal from the timing control circuit 20 and sequentially drives the common electrodes of the LC panel 25, and the segment driver 23 supplies it from the A / D conversion circuit 22. 3 to 4 bits of video data are sequentially read by the timing signal of the timing control circuit 18 and video data for one line is read, and then a gradation signal is created according to the video data, and the segment electrodes of the LC panel 25 are created. Is driven to display.

【００２０】一方、２６はダイバーシティ制御回路で、
このダイバーシティ制御回路２６は、アンテナ切換え回
路１２に対してアンテナ切換え信号２６１、ＴＶリニア
回路１４に対してＡＰＣ切り換え信号２６２をそれぞれ
出力し、また、ＴＶリニア回路１４から各アンテナ１１
の入力レベルに応じた検波出力２６３を取り込むととも
に、この取り込まれた各入力レベルと現在選択されてい
るアンテナ１１の入力レベルと比較して、この比較結果
から次に使用するアンテナ１１を決定し、その選択信号
２６４をアンテナ切換え回路１２に与えるようにしてい
る。On the other hand, 26 is a diversity control circuit,
The diversity control circuit 26 outputs an antenna switching signal 261 to the antenna switching circuit 12, an APC switching signal 262 to the TV linear circuit 14, and the TV linear circuit 14 outputs each antenna 11 to each antenna 11.
The detection output 263 corresponding to the input level of is captured, the input levels of the captured input 263 are compared with the input level of the currently selected antenna 11, and the antenna 11 to be used next is determined from this comparison result. The selection signal 264 is given to the antenna switching circuit 12.

【００２１】図２は、ＴＶリニア回路１４に設けられる
映像検波回路として、ＰＬＬ同期検波回路１４０の概略
的構成を示すもので、このＰＬＬ同期検波回路１４０
は、ＩＦ増幅回路１４１、ビデオ検波回路１４２、位相
検波回路１４３、電圧制御発振回路（ＶＣＯ）１４４、
＋４５°移送器１４５、−４５°移送器１４６、トラッ
プ回路１４７、ロック制御回路１４８、ＡＰＣフィルタ
回路１４９を有している。この場合、ＡＰＣフィルタ回
路１４９は、位相検波回路１４３および電圧制御発振回
路（ＶＣＯ）１４４にコンデンサ１４９１と抵抗１４９
２の直列回路を接続し、この直列回路に電源Ｖｃｃを接
続している。また、この直列回路のコンデンサ１４９１
と抵抗１４９２の接続点を抵抗１４９３を介してトラン
ジスタ１４９４のコレクタに接続するとともに、抵抗１
４９５を介して接地している。トランジスタ１４９４
は、エミッタを接地し、ベースにダイオード１４９６を
介してロック制御回路１４８を接続している。ロック制
御回路１４８は、チャンネル切り替えの際にトラップ回
路１４７からの映像信号が検出されないことで、ダイオ
ード１４９６を介してトランジスタ１４９４のベース
に、該トランジスタ１４９４をオフ動作させるＡＰＣ切
り換え信号を与えるようにしている。また、トランジス
タ１４９４のベースには、ダイバーシティ制御回路２６
からのＡＰＣ切り換え信号２６２がダイオード１４９７
を介して該トランジスタ１４９４のオフ信号として与え
られるようになっている。FIG. 2 shows a schematic structure of a PLL synchronous detection circuit 140 as a video detection circuit provided in the TV linear circuit 14. The PLL synchronous detection circuit 140 is shown in FIG.
Is an IF amplifier circuit 141, a video detection circuit 142, a phase detection circuit 143, a voltage controlled oscillation circuit (VCO) 144,
It has a + 45 ° transfer device 145, a −45 ° transfer device 146, a trap circuit 147, a lock control circuit 148, and an APC filter circuit 149. In this case, the APC filter circuit 149 includes a capacitor 1491 and a resistor 149 in the phase detection circuit 143 and the voltage controlled oscillator (VCO) 144.
Two series circuits are connected, and the power supply Vcc is connected to this series circuit. Also, this series circuit capacitor 1491
And the resistor 1492 are connected to the collector of the transistor 1494 via the resistor 1493 and the resistor 1
It is grounded via 495. Transistor 1494
Has its emitter grounded and has its base connected to a lock control circuit 148 via a diode 1496. The lock control circuit 148 supplies an APC switching signal for turning off the transistor 1494 to the base of the transistor 1494 via the diode 1496 when the video signal from the trap circuit 147 is not detected at the time of channel switching. There is. The diversity control circuit 26 is provided at the base of the transistor 1494.
APC switching signal 262 from the diode 1497
Is supplied as an off signal of the transistor 1494 via the.

【００２２】しかして、このように構成した液晶テレビ
では、アンテナ１１で受信された電波は、チューナ１３
に取り込まれ、指定チャンネルが選択される。そして、
この指定チャンネルの中間周波信号がＴＶリニア回路１
４に送られ、ＴＶリニア回路１４より音声信号が音声回
路１５に与えられ、スピーカ１６より出力される。ま
た、ＴＶリニア回路１４より画像検波信号がクロマ回路
１７、周期分離回路１８に与えられる。In the liquid crystal television thus constructed, the radio wave received by the antenna 11 is transmitted to the tuner 13
The selected channel is selected. And
The intermediate frequency signal of this designated channel is the TV linear circuit 1
4, the audio signal is given from the TV linear circuit 14 to the audio circuit 15, and is output from the speaker 16. Further, the image detection signal is given from the TV linear circuit 14 to the chroma circuit 17 and the period separating circuit 18.

【００２３】そして、クロマ回路１７からのクロマ信号
は、Ａ／Ｄ変換回路２２に与えられ、タイミング制御回
路２０のサンプリング信号φｓによりデジタル信号に変
換されセグメントドライバ２３に与えられる。また、タ
イミング制御回路２０より表示制御用のタイミング信号
がセグメントドライバ２３およびコモンドライバ２４に
与えられると、コモンドライバ２４によりＬＣパネル２
５のコモン電極が駆動され、また、セグメントドライバ
２３によりＡ／Ｄ変換回路２２からのデジタル信号が読
み込まれるとともに、１ライン分の映像データが読み込
まれるごとにＬＣパネル２５のセグメント電極が駆動さ
れ、ＬＣパネル２５に受信画像が表示されるようにな
る。The chroma signal from the chroma circuit 17 is applied to the A / D conversion circuit 22, converted into a digital signal by the sampling signal φs of the timing control circuit 20, and applied to the segment driver 23. When a timing signal for display control is given from the timing control circuit 20 to the segment driver 23 and the common driver 24, the common driver 24 causes the LC panel 2 to be displayed.
5, the segment driver 23 reads the digital signal from the A / D conversion circuit 22, and the segment electrode of the LC panel 25 is driven each time one line of video data is read. The received image is displayed on the LC panel 25.

【００２４】この場合、通常の放送受信状態では、図２
に示すＴＶリニア回路１４のＰＬＬ同期検波回路１４０
は、ロック制御回路１４８に映像信号が加わっていて、
トランジスタ１４９４がオン状態にあるので、ＡＰＣフ
ィルタ回路１４９の定数は、コンデンサ１４９１、抵抗
１４９２、抵抗１４９３により決定され、ＰＬＬの周波
数応答範囲は狭められ、ロックアップ速度が遅くなって
いる。In this case, in the normal broadcast receiving state, as shown in FIG.
PLL synchronous detection circuit 140 of TV linear circuit 14 shown in FIG.
Has a video signal added to the lock control circuit 148,
Since the transistor 1494 is in the ON state, the constant of the APC filter circuit 149 is determined by the capacitor 1491, the resistor 1492, and the resistor 1493, the frequency response range of the PLL is narrowed, and the lockup speed is slowed.

【００２５】そして、キー入力部２１でのチューニング
アップ／ダウン指示とＴＶリニア回路１４からのＡＦＴ
信号に基づいて制御回路１９によりチューニング信号が
生成され、チューナ１３によりチャンネル切り替えが行
われる。また、図２に示すＴＶリニア回路１４のＰＬＬ
同期検波回路１４０では、このチャンネル切り替えによ
りロック制御回路１４８に映像信号が加わらないことを
検出すると、ロック制御回路１４８よりＡＰＣ切り換え
信号を出力して、このＡＰＣ切り換え信号をダイオード
１４９６を介してトランジスタ１４９４のベースに与え
る。これにより、トランジスタ１４９４がオフとなるの
で、ＡＰＣフィルタ回路１４９の定数は、コンデンサ１
４９１、抵抗１４９２、抵抗１４９３から抵抗１４９５
を加えた構成により決定されるようになり、このフィル
タ定数の切り換えによりＰＬＬの周波数応答範囲が広げ
られ、ロックアップ速度が速められる。Then, a tuning up / down instruction at the key input unit 21 and an AFT from the TV linear circuit 14 are given.
A tuning signal is generated by the control circuit 19 based on the signal, and the tuner 13 switches the channel. Further, the PLL of the TV linear circuit 14 shown in FIG.
When the synchronous detection circuit 140 detects that the video signal is not applied to the lock control circuit 148 due to the channel switching, the lock control circuit 148 outputs an APC switching signal, and the APC switching signal is transmitted via the diode 1496 to the transistor 1494. Give to the base of. This turns off the transistor 1494, so the constant of the APC filter circuit 149 is
491, resistor 1492, resistor 1493 to resistor 1495
The frequency response range of the PLL is expanded and the lockup speed is increased by switching the filter constant.

【００２６】一方、ダイバーシティ制御回路２６では、
アンテナ切換え回路１２に対してアンテナ切換え信号２
６１が与えられ、各アンテナ１１を切り換えるととても
に、ＴＶリニア回路１４から各アンテナ１１の入力レベ
ルに応じた検波出力２６３を取り込む。そして、この取
り込まれた各入力レベルと現在選択されているアンテナ
１１の入力レベルと比較して、この比較結果から次に使
用するアンテナ１１を決定し、その選択信号２６４をア
ンテナ切換え回路１２に与えるようになる。この場合、
ダイバーシティ制御回路２６では、このようなアンテナ
切換え期間にＴＶリニア回路１４に対してＡＰＣ切り換
え信号２６２を出力し、このＡＰＣ切り換え信号２６２
を図２に示すＰＬＬ同期検波回路１４０のトランジスタ
１４９４のベースに与える。これにより、トランジスタ
１４９４がオフとなるので、ＡＰＣフィルタ回路１４９
の定数は、コンデンサ１４９１、抵抗１４９２、抵抗１
４９３から抵抗１４９５を加えた構成により決定される
ようになり、このフィルタ定数の切り換えによりＰＬＬ
の周波数応答範囲が広げられ、そのロックアップ速度が
速められる。On the other hand, in the diversity control circuit 26,
Antenna switching signal 2 to antenna switching circuit 12
When 61 is given and each antenna 11 is switched, the detection output 263 corresponding to the input level of each antenna 11 is captured from the TV linear circuit 14. Then, the input levels taken in are compared with the input level of the currently selected antenna 11, the antenna 11 to be used next is determined from the comparison result, and the selection signal 264 is given to the antenna switching circuit 12. Like in this case,
The diversity control circuit 26 outputs the APC switching signal 262 to the TV linear circuit 14 during the antenna switching period, and the APC switching signal 262 is output.
Is applied to the base of the transistor 1494 of the PLL synchronous detection circuit 140 shown in FIG. As a result, the transistor 1494 is turned off, so that the APC filter circuit 149
The constants are capacitor 1491, resistor 1492, resistor 1
493 to the resistance 1495 is added, and the PLL is changed by switching the filter constant.
The frequency response range of is expanded and its lockup speed is increased.

【００２７】従って、このようにすれば、ダイバーシテ
ィ制御回路２６によりアンテナ切換え回路１２に対して
アンテナ切換え信号２６１が与えられ、各アンテナ１１
を切り換えるととてもに、ＴＶリニア回路１４からの各
アンテナ１１の入力レベルに応じた検波出力２６３に基
づいて次に使用するアンテナ１１を決定し、その選択信
号２６４をアンテナ切換え回路１２に与えるようにした
一連のダイバーシティ制御期間についても、ＰＬＬ同期
検波回路１４０のＡＰＣフィルタ回路１４９の定数を切
り換え、このフィルタ定数の切り換えによりＰＬＬの周
波数応答範囲を広げ、ロックアップ速度を速めるように
して最適な検波応答が得られるようにしたので、従来の
アンテナ切り換えの際に所定時間内で十分な検波応答が
要求される場合も、ＰＬＬのロックアップ速度が遅いま
まで十分な応答が得られず、この時のＰＬＬのロックア
ップ速度に対応させるためには、アンテナ切り換え時間
を長くする必要があったものに比べ、ダイバーシティ制
御の際のアンテナ切り換え時間を短くすることができ、
かかるアンテナ切り換えによる音声ノイズをが大幅に低
減でき、良質の受信状態が得られる。Therefore, in this way, the diversity control circuit 26 gives the antenna switching signal 261 to the antenna switching circuit 12, and each antenna 11
When switching, the antenna 11 to be used next is determined based on the detection output 263 corresponding to the input level of each antenna 11 from the TV linear circuit 14, and the selection signal 264 is given to the antenna switching circuit 12. Also in the series of diversity control periods described above, the constant of the APC filter circuit 149 of the PLL synchronous detection circuit 140 is switched, the frequency response range of the PLL is widened by switching the filter constant, and the lockup speed is increased to obtain the optimum detection response. Therefore, even when a sufficient detection response is required within a predetermined time when switching the conventional antenna, a sufficient response cannot be obtained while the PLL lockup speed remains low. In order to correspond to the lockup speed of PLL, it is necessary to lengthen the antenna switching time. Compared to those Tsu, it is possible to shorten the antenna switching time when diversity control,
Voice noise due to such antenna switching can be significantly reduced, and a good reception state can be obtained.

【００２８】なお、本発明は上記実施例にのみ限定され
ず、要旨を変更しない範囲で適宜変形して実施できる。
例えば、上述した実施例では、ダイバーシティ制御のア
ンテナ切り換え時のＡＰＣフィルタ定数を切り換えは、
チャンネル切り替え時のロック制御回路に映像信号が加
わらない場合に切り換えられるＡＰＣフィルタ定数をそ
のまま利用したが、ダイバーシティ制御独自のＡＰＣフ
ィルタ定数を用いるようにしても良い。また、携帯用の
液晶テレビについて説明したが、他の方式のテレビ受信
機にも適用できる。The present invention is not limited to the above-mentioned embodiments, and can be carried out by appropriately modifying it without departing from the scope of the invention.
For example, in the above-described embodiment, switching of the APC filter constant at the time of antenna switching for diversity control is
Although the APC filter constant that can be switched when no video signal is applied to the lock control circuit at the time of channel switching is used as it is, an APC filter constant unique to diversity control may be used. Further, although the portable liquid crystal television has been described, the present invention can be applied to television receivers of other systems.

【００２９】[0029]

【発明の効果】本発明によれば、ダイバーシティの際の
アンテナ切換えに応じてＰＬＬ同期検波手段のＡＰＣフ
ィルタの定数を決定するとともに、各アンテナに対応す
るＰＬＬ同期検波手段からの検波出力を取り込み、これ
らの検波出力から次に使用するアンテナを選択するよう
にしたので、一連のダイバーシティ制御期間において、
ＰＬＬの周波数応答範囲を広げ、ロックアップ速度を速
めるようにできて最適な検波応答が得られ、これにより
アンテナ切り換え時間を短くすることができることか
ら、アンテナ切り換えによる音声ノイズをが大幅に低減
でき、良質の受信状態が得られる。According to the present invention, the constant of the APC filter of the PLL synchronous detection means is determined according to the antenna switching at the time of diversity, and the detection output from the PLL synchronous detection means corresponding to each antenna is fetched. Since the antenna to be used next is selected from these detection outputs, in a series of diversity control periods,
The frequency response range of the PLL can be widened and the lockup speed can be increased to obtain an optimum detection response, which can shorten the antenna switching time, thereby significantly reducing the voice noise due to the antenna switching, A good reception condition is obtained.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例の概略構成を示す図。FIG. 1 is a diagram showing a schematic configuration of an embodiment of the present invention.

【図２】一実施例に用いられるＰＬＬ同期検波回路の概
略構成を示す図。FIG. 2 is a diagram showing a schematic configuration of a PLL synchronous detection circuit used in one embodiment.

【符号の説明】[Explanation of symbols]

１１…アンテナ、 １２…アンテナ切換え回路、 １３…チューナ、 １４…ＴＶリニア回路、 １５…音声回路、 １６…スピーカ、 １７…クロマ回路、 １８…周期分離回路、 １９…制御回路、 ２０…タイミング制御回路、 ２１…キー入力部、 ２２…Ａ／Ｄ変換回路、 ２３…セグメントドライバ、 ２４…コモンドライバ、 ２５…ＬＣパネル、 ２６…ダイバーシティ制御回路、 １４０…ＰＬＬ同期検波回路、 １４９…ＡＰＣフィルタ回路、 １４９４…トランジスタ。 11 ... Antenna, 12 ... Antenna switching circuit, 13 ... Tuner, 14 ... TV linear circuit, 15 ... Audio circuit, 16 ... Speaker, 17 ... Chroma circuit, 18 ... Cycle separation circuit, 19 ... Control circuit, 20 ... Timing control circuit , 21 ... Key input section, 22 ... A / D conversion circuit, 23 ... Segment driver, 24 ... Common driver, 25 ... LC panel, 26 ... Diversity control circuit, 140 ... PLL synchronous detection circuit, 149 ... APC filter circuit, 1494 ... transistor.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 複数のアンテナのうち入力レベルの良好
なアンテナを選択して切換えるダイバーシティ受信装置
において、 前記複数のアンテナを切り換えるアンテナ切換え手段
と、 このアンテナ切換え手段により各アンテナからの出力が
与えられそれぞれに対応する検波出力を発生するＡＰＣ
フィルタを有するＰＬＬ同期検波手段と、 前記アンテナ切換え手段でのアンテナ切換えに応じて前
記ＰＬＬ同期検波手段のＡＰＣフィルタの定数を決定す
る手段と、 前記ＰＬＬ同期検波手段の検波出力を取り込むとともに
これらの検波出力から次に使用するアンテナを選択する
手段とを具備したことを特徴とするダイバーシティ受信
装置。1. A diversity receiving apparatus for selecting and switching an antenna having a good input level among a plurality of antennas, and an antenna switching means for switching the plurality of antennas, and an output from each antenna is given by the antenna switching means. APC that generates detection output corresponding to each
PLL synchronous detection means having a filter, means for determining the constant of the APC filter of the PLL synchronous detection means according to the antenna switching in the antenna switching means, and detection output of the PLL synchronous detection means together with the detection output thereof. And a means for selecting an antenna to be used next from the output.