JPH0795044A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPH0795044A JPH0795044A JP5238106A JP23810693A JPH0795044A JP H0795044 A JPH0795044 A JP H0795044A JP 5238106 A JP5238106 A JP 5238106A JP 23810693 A JP23810693 A JP 23810693A JP H0795044 A JPH0795044 A JP H0795044A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply potential
- driver
- inverter
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 高速動作を可能としたレベル変換回路を提供
する。 【構成】 従来のレベル変換回路に対して、第1ドライ
バ−Q5および第2ドラ−バ−Q6と、その制御手段5
を新たに設ける。第1,第2ドライバ−Q5,Q6は、
第2,第3インバ−タINV2,INV3の出力端子
3,4と第3電源電位Veeの間に接続する。そして、
制御手段5によって、第2インバ−タINV2または第
3インバ−タINV3の出力信号が第1電源電位Vdd
から第3電源電位Veeへ変化するときに、第1ドライ
バ−Q5または第2ドライバ−Q6をオンさせるように
制御する。
する。 【構成】 従来のレベル変換回路に対して、第1ドライ
バ−Q5および第2ドラ−バ−Q6と、その制御手段5
を新たに設ける。第1,第2ドライバ−Q5,Q6は、
第2,第3インバ−タINV2,INV3の出力端子
3,4と第3電源電位Veeの間に接続する。そして、
制御手段5によって、第2インバ−タINV2または第
3インバ−タINV3の出力信号が第1電源電位Vdd
から第3電源電位Veeへ変化するときに、第1ドライ
バ−Q5または第2ドライバ−Q6をオンさせるように
制御する。
Description
【0001】
【産業上の利用分野】本発明は、高速動作を可能とした
レベル変換回路に関する。
レベル変換回路に関する。
【0002】
【従来の技術】電源電圧が異なる信号系を有するCMO
S回路では、レベル変換回路を使用し、低電圧系の信号
を高電圧系の信号に変換している。以下、図3を参照し
て従来のレベル変換回路の構成を説明する。従来のレベ
ル変換回路は、第1インバータINV1を、第1電源電
位Vdd(+5V)と第2電源電位Vss(0V)の間
に接続し、第2インバータINV2および第3インバー
タINV3は、第1電源電位Vdd(+5V)と第3電
源電位Vee(−5V)に接続している。第2インバー
タINV2は、Pチャンネル型MOSトランジスタQ1
とNチャンネル型MOSトランジスタQ2を直列接続し
て構成し、第3インバータINV3は、Pチャンネル型
MOSトランジスタQ3とNチャンネル型MOSトラン
ジスタQ4を直列接続して構成している。そして、第1
インバータINV1の入力信号1をPチャンネル型MO
SトランジスタQ1のゲートに入力し、出力信号2をP
チャンネル型MOSトランジスタQ3のゲートに入力し
ている。さらに、第2インバータINV2の出力信号を
Nチャンネル型MOSトランジスタQ4のゲートに入力
し、第3インバータINV3の出力信号をNチャンネル
型MOSトランジスタQ2のゲートに入力している。
S回路では、レベル変換回路を使用し、低電圧系の信号
を高電圧系の信号に変換している。以下、図3を参照し
て従来のレベル変換回路の構成を説明する。従来のレベ
ル変換回路は、第1インバータINV1を、第1電源電
位Vdd(+5V)と第2電源電位Vss(0V)の間
に接続し、第2インバータINV2および第3インバー
タINV3は、第1電源電位Vdd(+5V)と第3電
源電位Vee(−5V)に接続している。第2インバー
タINV2は、Pチャンネル型MOSトランジスタQ1
とNチャンネル型MOSトランジスタQ2を直列接続し
て構成し、第3インバータINV3は、Pチャンネル型
MOSトランジスタQ3とNチャンネル型MOSトラン
ジスタQ4を直列接続して構成している。そして、第1
インバータINV1の入力信号1をPチャンネル型MO
SトランジスタQ1のゲートに入力し、出力信号2をP
チャンネル型MOSトランジスタQ3のゲートに入力し
ている。さらに、第2インバータINV2の出力信号を
Nチャンネル型MOSトランジスタQ4のゲートに入力
し、第3インバータINV3の出力信号をNチャンネル
型MOSトランジスタQ2のゲートに入力している。
【0003】上記のレベル変換回路によれば、図4に示
すように、第2インバ−タ、第3インバータの各出力端
子3,4からレベル変換した信号が相補的に出力され、
低電圧系(Vdd/Vss)から高電圧系(Vdd/V
ee)への信号変換が可能となる。しかしながら、上記
のレベル変換回路では、第2および第3インバータIN
V2,INV3の動作電圧範囲を確保するためにPチャ
ンネル型MOSトランジスタQ1およびQ3のインピー
ダンスを小さくし、Nチャンネル型MOSトランジスタ
Q2およびQ4のインピーダンスを大きく設計する必要
があった。このため、図4に示す波形から明らかなよう
に、第2インバータINV2および第3インバータIN
V3の出力信号がハイレベルからロウレベルへ変化する
のが遅くなるという問題点を有していた。
すように、第2インバ−タ、第3インバータの各出力端
子3,4からレベル変換した信号が相補的に出力され、
低電圧系(Vdd/Vss)から高電圧系(Vdd/V
ee)への信号変換が可能となる。しかしながら、上記
のレベル変換回路では、第2および第3インバータIN
V2,INV3の動作電圧範囲を確保するためにPチャ
ンネル型MOSトランジスタQ1およびQ3のインピー
ダンスを小さくし、Nチャンネル型MOSトランジスタ
Q2およびQ4のインピーダンスを大きく設計する必要
があった。このため、図4に示す波形から明らかなよう
に、第2インバータINV2および第3インバータIN
V3の出力信号がハイレベルからロウレベルへ変化する
のが遅くなるという問題点を有していた。
【0004】
【発明が解決しようとする課題】上記のように、従来の
レベル変換回路は、高速動作が困難であるという問題点
を有していた。
レベル変換回路は、高速動作が困難であるという問題点
を有していた。
【0005】
【課題を解決するための手段】本発明は、上記課題を解
決するために、第1図に示すように、第2,第3インバ
ータINV2,INV3の出力端子3,4と第3電源電
位Veeとの間に第1,第2ドライバーQ5,Q6を接
続し、第1,第2ドライバーQ5,Q6の制御手段5を
設け、その制御手段5により第2,第3インバータIN
V2,INV3の出力信号が第1電源電位Vddから第
3電源電位Veeヘ変化するときに第1ドライバーQ5
または第2ドライバーQ6をオンさせるように制御する
ものである。
決するために、第1図に示すように、第2,第3インバ
ータINV2,INV3の出力端子3,4と第3電源電
位Veeとの間に第1,第2ドライバーQ5,Q6を接
続し、第1,第2ドライバーQ5,Q6の制御手段5を
設け、その制御手段5により第2,第3インバータIN
V2,INV3の出力信号が第1電源電位Vddから第
3電源電位Veeヘ変化するときに第1ドライバーQ5
または第2ドライバーQ6をオンさせるように制御する
ものである。
【0006】
【作用】本発明によれば、第2,第3インバータINV
2,INV3の出力信号が第1電源電位Vddから第3
電源電位Veeヘ変化するときに、第1ドライバーQ5
または第2ドライバーQ6をオンさせるように制御して
いるので、かかる電位変化をすみやかに行うことがで
き、レベル変換回路の高速動作を達成できる。
2,INV3の出力信号が第1電源電位Vddから第3
電源電位Veeヘ変化するときに、第1ドライバーQ5
または第2ドライバーQ6をオンさせるように制御して
いるので、かかる電位変化をすみやかに行うことがで
き、レベル変換回路の高速動作を達成できる。
【0007】さらに本発明によれば、第1,第2ドライ
バーQ5,Q6を設けたことにより高速動作が保証され
るているので、Nチャンネル型MOSトランジスタQ2
およびQ4のインピーダンスを小さく設計し、レベル変
換回路の動作電圧範囲を広く確保することができる利点
がある。
バーQ5,Q6を設けたことにより高速動作が保証され
るているので、Nチャンネル型MOSトランジスタQ2
およびQ4のインピーダンスを小さく設計し、レベル変
換回路の動作電圧範囲を広く確保することができる利点
がある。
【0008】
【実施例】次に、本発明のレベル変換回路の一実施例を
図1および図2を参照しながら説明する。本実施例に係
るレベル変換回路の構成は、図1に示すように、従来の
レベル変換回路に対して、第1,第2ドライバーQ5,
Q6と、その制御回路5(破線内で示す。)を新たに設
けたものである。第1ドライバーQ5は、Nチャンネル
型MOSトランジスタであって、第2インバータINV
2の出力端子3と第3電源電位Veeの間に接続してい
る。第2ドライバーQ6は、Nチャンネル型MOSトラ
ンジスタであって、第3インバータINV3の出力端子
4と第3電源電位Veeの間に接続している。制御回路
5は、第2インバータINV2および第3インバータI
NV3の出力信号を入力とするナンド回路6と、そのナ
ンド回路6の出力信号7が入力され且つ出力信号2によ
って制御された第1クロックド・インバータ8と、同様
にナンド回路6の出力信号7が入力され且つ入力信号1
によって制御された第2クロックド・インバータ9とで
構成され、第1クロックド・インバータ8の出力信号1
0を第1ドライバーQ5のゲートに入力し、第2クロッ
クド・インバータ9の出力信号11を第2ドライバーQ
6のゲートに入力している。上記の第1クロックド・イ
ンバータ8は、第1電源電位Vddと第3電源電位Ve
eの間に、Pチャンネル型MOSトランジスタQ7,N
チャンネル型MOSトランジスタQ8,Q9を直列接続
し、第2クロックド・インバータ9は、第1電源電位V
ddと第3電源電位Veeの間に、Pチャンネル型MO
SトランジスタQ10,Nチャンネル型MOSトランジ
スタQ11,Q12を直列接続しテ構成している。そし
て、上記の制御回路5は、第2インバータINV2また
は第3インバータINV2の出力信号が第1電源電位V
ddから第3電源電位Veeヘ変化するときに第1ドラ
イバーQ5または第2ドライバーQ6をオンさせるよう
に制御するものである。
図1および図2を参照しながら説明する。本実施例に係
るレベル変換回路の構成は、図1に示すように、従来の
レベル変換回路に対して、第1,第2ドライバーQ5,
Q6と、その制御回路5(破線内で示す。)を新たに設
けたものである。第1ドライバーQ5は、Nチャンネル
型MOSトランジスタであって、第2インバータINV
2の出力端子3と第3電源電位Veeの間に接続してい
る。第2ドライバーQ6は、Nチャンネル型MOSトラ
ンジスタであって、第3インバータINV3の出力端子
4と第3電源電位Veeの間に接続している。制御回路
5は、第2インバータINV2および第3インバータI
NV3の出力信号を入力とするナンド回路6と、そのナ
ンド回路6の出力信号7が入力され且つ出力信号2によ
って制御された第1クロックド・インバータ8と、同様
にナンド回路6の出力信号7が入力され且つ入力信号1
によって制御された第2クロックド・インバータ9とで
構成され、第1クロックド・インバータ8の出力信号1
0を第1ドライバーQ5のゲートに入力し、第2クロッ
クド・インバータ9の出力信号11を第2ドライバーQ
6のゲートに入力している。上記の第1クロックド・イ
ンバータ8は、第1電源電位Vddと第3電源電位Ve
eの間に、Pチャンネル型MOSトランジスタQ7,N
チャンネル型MOSトランジスタQ8,Q9を直列接続
し、第2クロックド・インバータ9は、第1電源電位V
ddと第3電源電位Veeの間に、Pチャンネル型MO
SトランジスタQ10,Nチャンネル型MOSトランジ
スタQ11,Q12を直列接続しテ構成している。そし
て、上記の制御回路5は、第2インバータINV2また
は第3インバータINV2の出力信号が第1電源電位V
ddから第3電源電位Veeヘ変化するときに第1ドラ
イバーQ5または第2ドライバーQ6をオンさせるよう
に制御するものである。
【0009】次に、図1に示したレベル変換回路の動作
を図2の波形図を参照しながら説明する。ここで、Pチ
ャンネル型MOSトランジスタQ1およびQ3のインピ
ーダンスは、Nチャンネル型MOSトランジスタQ2お
よびQ4のインピーダンスに比べて小さいと仮定する。
いま、入力信号1が第2電源電位Vssから第1電源電
位Vddに立ち上がると、これに基づいてPチャンネル
型MOSトランジスタQ3がオンするので、第3インバ
ータの出力端子4は、高速に立ち上がる。そして、Nチ
ャンネル型MOSトランジスタQ2がオンし、出力端子
3は立ち下がる。従って、出力端子3の変化には一定の
遅延があり、この遅延を利用してナンド回路6によっ
て、出力端子3の立ち下がりを検出している。すなわ
ち、このとき、ナンド回路6の出力信号7は瞬間的にロ
ウレベルに変化し、出力信号2により活性化した第1ク
ロックド・インバータ8を介して第1ドライバーQ5を
オンさせる。これにより、出力端子3を、高速に第3電
源電位Veeヘ立ち下げることができる。
を図2の波形図を参照しながら説明する。ここで、Pチ
ャンネル型MOSトランジスタQ1およびQ3のインピ
ーダンスは、Nチャンネル型MOSトランジスタQ2お
よびQ4のインピーダンスに比べて小さいと仮定する。
いま、入力信号1が第2電源電位Vssから第1電源電
位Vddに立ち上がると、これに基づいてPチャンネル
型MOSトランジスタQ3がオンするので、第3インバ
ータの出力端子4は、高速に立ち上がる。そして、Nチ
ャンネル型MOSトランジスタQ2がオンし、出力端子
3は立ち下がる。従って、出力端子3の変化には一定の
遅延があり、この遅延を利用してナンド回路6によっ
て、出力端子3の立ち下がりを検出している。すなわ
ち、このとき、ナンド回路6の出力信号7は瞬間的にロ
ウレベルに変化し、出力信号2により活性化した第1ク
ロックド・インバータ8を介して第1ドライバーQ5を
オンさせる。これにより、出力端子3を、高速に第3電
源電位Veeヘ立ち下げることができる。
【0010】一方、出力端子4は立ち下がるときには、
同様にナンド回路6が働き、出力信号1により活性化し
た第2クロックド・インバータ9を介して第2ドライバ
ーQ6をオンさせ、出力端子4を、高速に第3電源電位
Veeヘ立ち下げることができる。なお、出力端子3,
4の電位がナンド回路6のしきい値電圧よりも下がる
と、ナンド回路6は、ハイレベルへ戻り、第1,第2ド
ライバーQ5,Q6はオフするので、この後は、Nチャ
ンネル型MOSトランジスタQ2,Q4だけが働く。し
たがって、上記ナンド回路6のしきい値電圧を低く設定
し、第1,第2ドライバーQ5,Q6のオンする期間を
長くし、より低いレベルまで高速に立ち下げることが望
ましい。
同様にナンド回路6が働き、出力信号1により活性化し
た第2クロックド・インバータ9を介して第2ドライバ
ーQ6をオンさせ、出力端子4を、高速に第3電源電位
Veeヘ立ち下げることができる。なお、出力端子3,
4の電位がナンド回路6のしきい値電圧よりも下がる
と、ナンド回路6は、ハイレベルへ戻り、第1,第2ド
ライバーQ5,Q6はオフするので、この後は、Nチャ
ンネル型MOSトランジスタQ2,Q4だけが働く。し
たがって、上記ナンド回路6のしきい値電圧を低く設定
し、第1,第2ドライバーQ5,Q6のオンする期間を
長くし、より低いレベルまで高速に立ち下げることが望
ましい。
【0011】
【発明の効果】以上説明したように、本発明によれば、
第2インバータINV2または第3インバータINV3
の出力信号が第1電源電位Vddから第3電源電位Ve
eヘ変化するときに、第1ドライバーQ5または第2ド
ライバーQ6をオンさせるように制御しているので、か
かる電位変化をすみやかに行うことができ、レベル変換
回路の高速動作を達成できる。
第2インバータINV2または第3インバータINV3
の出力信号が第1電源電位Vddから第3電源電位Ve
eヘ変化するときに、第1ドライバーQ5または第2ド
ライバーQ6をオンさせるように制御しているので、か
かる電位変化をすみやかに行うことができ、レベル変換
回路の高速動作を達成できる。
【0012】さらに本発明によれば、第1,第2ドライ
バーQ5,Q6を設けたことにより高速動作が保証され
ているので、Nチャンネル型MOSトランジスタQ2お
よびQ4のインピーダンスを小さく設計し、レベル変換
回路の動作電圧範囲をより広く確保することができる利
点がある。
バーQ5,Q6を設けたことにより高速動作が保証され
ているので、Nチャンネル型MOSトランジスタQ2お
よびQ4のインピーダンスを小さく設計し、レベル変換
回路の動作電圧範囲をより広く確保することができる利
点がある。
【図1】本発明の一実施例に係るレベル変換回路の回路
図である。
図である。
【図2】本発明の一実施例に係るレベル変換回路の動作
波形図である。
波形図である。
【図3】従来例に係るレベル変換回路の回路図である。
【図4】従来例に係るレベル変換回路の動作波形図であ
る。
る。
1 入力信号 2 出力信号 3,4 出力端子 5 制御回路 6 ナンド回路 7 ナンド回路6の出力信号 8 第1クロックド・インバ−タ 9 第2クロックド・インバ−タ 10 第1クロックド・インバ−タの出力信号 11 第1クロックド・インバ−タの出力信号 INV1 第1インバ−タ INV2 第2インバ−タ INV3 第3インバ−タ Q5 第1ドライバ− Q6 第2ドライバ−
Claims (1)
- 【請求項1】 第1電源電位と第2電源電位の間に接続
され入力信号を反転出力する第1インバータと、前記第
1電源電位と第3電源電位の間に接続され前記入力信号
を入力とする第2インバータと、前記第1電源電位と前
記第3電源電位の間に接続され前記第1インバータの出
力信号を入力とする第3インバータとから成り、前記第
2および第3インバータの各出力端子からレベル変換し
た信号を相補的に出力するレベル変換回路において、 前記第2、第3インバータの出力端子と前記第3電源電
位との間に第1、第2ドライバーを接続し、 前記第1および第2ドライバーの制御手段を設け、かか
る制御手段により前記第2または第3インバータの出力
信号が前記第1電源電位から前記第3電源電位ヘ変化す
るときに前記第1ドライバ−または第2ドライバーをオ
ンさせるように制御することを特徴とするレベル変換回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5238106A JPH0795044A (ja) | 1993-09-24 | 1993-09-24 | レベル変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5238106A JPH0795044A (ja) | 1993-09-24 | 1993-09-24 | レベル変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0795044A true JPH0795044A (ja) | 1995-04-07 |
Family
ID=17025271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5238106A Pending JPH0795044A (ja) | 1993-09-24 | 1993-09-24 | レベル変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0795044A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006101146A (ja) * | 2004-09-29 | 2006-04-13 | Ricoh Co Ltd | レベルシフト回路 |
JP2009171084A (ja) * | 2008-01-15 | 2009-07-30 | Seiko Instruments Inc | レベルシフタ回路 |
WO2010120377A3 (en) * | 2009-04-16 | 2011-03-24 | Silver Eric H | Monochromatic x-ray methods and apparatus |
US10398909B2 (en) | 2017-05-19 | 2019-09-03 | Imagine Scientific, Inc. | Monochromatic x-ray systems and methods |
US10818467B2 (en) | 2018-02-09 | 2020-10-27 | Imagine Scientific, Inc. | Monochromatic x-ray imaging systems and methods |
US11158435B2 (en) | 2018-09-14 | 2021-10-26 | Imagine Scientific, Inc. | Monochromatic x-ray component systems and methods |
US11213265B2 (en) | 2018-02-09 | 2022-01-04 | Imagine Scientific, Inc. | Monochromatic x-ray imaging systems and methods |
-
1993
- 1993-09-24 JP JP5238106A patent/JPH0795044A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006101146A (ja) * | 2004-09-29 | 2006-04-13 | Ricoh Co Ltd | レベルシフト回路 |
JP4502767B2 (ja) * | 2004-09-29 | 2010-07-14 | 株式会社リコー | レベルシフト回路 |
JP2009171084A (ja) * | 2008-01-15 | 2009-07-30 | Seiko Instruments Inc | レベルシフタ回路 |
WO2010120377A3 (en) * | 2009-04-16 | 2011-03-24 | Silver Eric H | Monochromatic x-ray methods and apparatus |
US8331534B2 (en) | 2009-04-16 | 2012-12-11 | Silver Eric H | Monochromatic X-ray methods and apparatus |
US9326744B2 (en) | 2009-04-16 | 2016-05-03 | Eric H. Silver | Monochromatic X-ray methods and apparatus |
US10299743B2 (en) | 2009-04-16 | 2019-05-28 | Imagine Scientific, Inc. | Monochromatic X-ray methods and apparatus |
US11903754B2 (en) | 2009-04-16 | 2024-02-20 | Imagine Scientific, Inc. | Monochromatic X-ray methods and apparatus |
US10398910B2 (en) | 2017-05-19 | 2019-09-03 | Imagine Scientific, Inc. | Monochromatic X-ray imaging systems and methods |
US10532223B2 (en) | 2017-05-19 | 2020-01-14 | Imagine Scientific, Inc. | Monochromatic X-ray imaging systems and methods |
US10806946B2 (en) | 2017-05-19 | 2020-10-20 | Imagine Scientific, Inc. | Monochromatic X-ray systems and methods |
US10857383B2 (en) | 2017-05-19 | 2020-12-08 | Imagine Scientific, Inc. | Monochromatic x-ray systems and methods |
US11185714B2 (en) | 2017-05-19 | 2021-11-30 | Imagine Scientific, Inc. | Monochromatic x-ray imaging systems and methods |
US11833369B2 (en) | 2017-05-19 | 2023-12-05 | Imagine Scientific, Inc. | Monochromatic x-ray imaging systems and methods |
US10398909B2 (en) | 2017-05-19 | 2019-09-03 | Imagine Scientific, Inc. | Monochromatic x-ray systems and methods |
US10818467B2 (en) | 2018-02-09 | 2020-10-27 | Imagine Scientific, Inc. | Monochromatic x-ray imaging systems and methods |
US11213265B2 (en) | 2018-02-09 | 2022-01-04 | Imagine Scientific, Inc. | Monochromatic x-ray imaging systems and methods |
US11744536B2 (en) | 2018-02-09 | 2023-09-05 | Imagine Scientific, Inc. | Monochromatic x-ray imaging systems and methods |
US11158435B2 (en) | 2018-09-14 | 2021-10-26 | Imagine Scientific, Inc. | Monochromatic x-ray component systems and methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0146387B1 (ko) | 플립플롭형 증폭 회로 | |
EP0493092A1 (en) | Level conversion circuit | |
JPH0795044A (ja) | レベル変換回路 | |
US20100321360A1 (en) | Differential signal receiving circuit and display apparatus | |
US6294940B1 (en) | Symmetric clock receiver for differential input signals | |
JP3251268B2 (ja) | レベルシフト回路 | |
JPH06343034A (ja) | 相補形fetを用いたドライバ装置 | |
JP2000049584A (ja) | レベルシフト回路を備えた電圧出力回路 | |
JPH05122049A (ja) | 出力バツフア回路 | |
US20230170885A1 (en) | Voltage conversion circuit and memory | |
JPH0779150A (ja) | 半導体集積回路 | |
KR100271803B1 (ko) | 레벨변환회로 | |
JPH07226670A (ja) | Cmosレベルシフト回路 | |
JPH05284005A (ja) | レベルシフト回路 | |
KR100214079B1 (ko) | 반도체 장치의 레벨쉬프터 | |
KR100295654B1 (ko) | 감소형씨모스구동회로 | |
KR100266642B1 (ko) | 동지연 반위상 버퍼 | |
JP2811953B2 (ja) | 三値論理出力回路 | |
KR930001208A (ko) | 저잡음 데이타 출력 버퍼 | |
KR100233381B1 (ko) | 입력버퍼회로 | |
KR0164520B1 (ko) | 전압제한버퍼를 가진 전류소스 | |
JP2000040954A (ja) | 半導体集積回路装置 | |
KR100200493B1 (ko) | 구동회로의 접지전압 노이즈 감소회로 | |
KR100246331B1 (ko) | 입력버퍼 | |
KR200211288Y1 (ko) | 슈미트 트리거 회로 |