JPH0794752A - Method of fabrication of semiconductor device, and semiconductor device - Google Patents

Method of fabrication of semiconductor device, and semiconductor device

Info

Publication number
JPH0794752A
JPH0794752A JP25904693A JP25904693A JPH0794752A JP H0794752 A JPH0794752 A JP H0794752A JP 25904693 A JP25904693 A JP 25904693A JP 25904693 A JP25904693 A JP 25904693A JP H0794752 A JPH0794752 A JP H0794752A
Authority
JP
Japan
Prior art keywords
layer
metal
metal layer
oxide insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25904693A
Other languages
Japanese (ja)
Inventor
Norio Ota
範雄 太田
Yasunori Kima
泰則 来間
Yasushi Tantani
恭史 段谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP25904693A priority Critical patent/JPH0794752A/en
Publication of JPH0794752A publication Critical patent/JPH0794752A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce variations of heights of transistor elements formed on a transparent substrate for use in active matrix liquid crystal and the like. CONSTITUTION:A first metal layer comprising Ta is formed on a glass substrate 1, on which a second metal layer comprising Al is formed. The second metal layer is etched in which a remaining metal layer is left behind only in a transistor element information area. This portion is dipped in an electrolyte solution and is rendered to anode oxidization, whereby an exposed portion of the first metal layer becomes a Ta2O5 layer 31a owing to the oxidization. Part of the remaining metal layer on the surface side of the same becomes an Al2O3 layer 22c while part of the same on the side of the substrate is left behind as an Al layer 22b. The Ta layer 21b and the Al layer 22b are used as a gate electrode, and the Al2O3 layer 22c is used as a gate insulating film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法お
よびこの方法によって製造される半導体装置に関し、特
に、透光性の基板上にトランジスタ素子を形成してなる
半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device manufactured by this method, and more particularly to a method for manufacturing a semiconductor device in which a transistor element is formed on a transparent substrate.

【０００２】[0002]

【従来の技術】論理演算素子やメモリ素子といった一般
的な半導体装置においては、シリコン基板内に種々の構
造が形成される。これに対し、液晶ディスプレイなどを
駆動するための半導体装置においては、基板上に種々の
構造が形成される。これは、ディスプレイとしての機能
上の要請から、透明な基板を用いる必要があり、シリコ
ン基板を用いることができないためである。たとえば、
アクティブマトリックス型液晶を駆動するための半導体
装置では、ゲート電極、ソース電極、ドレイン電極な
ど、すべての構成要素がガラス基板上に形成されること
になる。2. Description of the Related Art In a general semiconductor device such as a logical operation element and a memory element, various structures are formed in a silicon substrate. On the other hand, in a semiconductor device for driving a liquid crystal display or the like, various structures are formed on a substrate. This is because it is necessary to use a transparent substrate and a silicon substrate cannot be used because of functional requirements as a display. For example,
In a semiconductor device for driving an active matrix liquid crystal, all constituent elements such as a gate electrode, a source electrode and a drain electrode are formed on a glass substrate.

【０００３】[0003]

【発明が解決しようとする課題】上述のように、透明な
基板を用いる必要がある半導体装置では、すべての構成
要素が基板上に形成されることになる。したがって、ト
ランジスタ素子の形成領域においては、ゲート電極、ソ
ース電極、ドレイン電極などの構成要素が、基板上に大
きく盛り上がることになり、素子形成領域とそれ以外の
領域とに、大きな高低差が生じることになる。このよう
な高低差は、次のような問題点をもたらし好ましくな
い。まず、第１の問題点は、この半導体装置とカラーフ
ィルタ基板との間に液晶を充填して用いる構造にした場
合、液晶充填部のギャップが部分的に不均一になるた
め、ディスプレイとしてコントラストが悪くなるという
点である。そして、第２の問題点は、基板上に形成され
た電極層や配線層などが段差を十分に埋めきれず、断線
などの不良が発生しやすくなるという点である。段差を
埋めるためには、上部に堆積する電極層や配線層を厚く
する必要があるが、層を厚くした場合には内部応力が大
きくなるため、堆積層が剥がれやすくなるという新たな
問題が生じる。As described above, in a semiconductor device which requires the use of a transparent substrate, all the constituent elements are formed on the substrate. Therefore, in the transistor element formation region, components such as the gate electrode, the source electrode, and the drain electrode are largely raised on the substrate, and a large difference in height occurs between the element formation region and other regions. become. Such a height difference is not preferable because it causes the following problems. First, when a structure is used in which liquid crystal is filled between the semiconductor device and the color filter substrate, the gap in the liquid crystal filling portion is partially non-uniform, so that the display has a poor contrast. The point is that it gets worse. The second problem is that the electrode layer, the wiring layer, and the like formed on the substrate cannot sufficiently fill the step, and a defect such as disconnection is likely to occur. In order to fill the step, it is necessary to thicken the electrode layer and the wiring layer deposited on the upper part, but when the layer is thickened, the internal stress becomes large, which causes a new problem that the deposited layer easily peels off. .

【０００４】このようなトランジスタ素子の高低差を小
さくすることができる新規な構造が、特願平４−２５５
６８０号明細書に開示されている。この新規な構造で
は、基板上に形成された酸化絶縁層の一部に溝が開口さ
れ、この溝内にトランジスタ素子が形成されることにな
る。このため、トランジスタ素子の形成部分とそれ以外
の部分との高低差が非常に小さくなり、全体的に均一な
構造が得られる。このような構造を得るための製造方法
として上記明細書に開示されている方法は、金属層の一
部をレジスト層で覆った状態で酸化を行い、レジスト層
で覆われていたために酸化を受けなかった部分をゲート
電極とし、酸化を受けた部分を酸化絶縁層とする方法で
ある。ところが、このような方法では、酸化工程中にレ
ジスト層が剥離し、本来ゲート電極となるべき部分まで
もが酸化されてしまうおそれがある。これは、ゲート電
極の寸法にばらつきが生じる原因となり好ましくない。
また、高低差を完全になくすような各層の厚みを制御す
ることも困難である。A new structure capable of reducing the height difference of such a transistor element is disclosed in Japanese Patent Application No. 4-255.
No. 680. In this new structure, a groove is opened in a part of the oxide insulating layer formed on the substrate, and the transistor element is formed in this groove. Therefore, the height difference between the transistor element formation portion and the other portions is very small, and a uniform structure can be obtained as a whole. The method disclosed in the above specification as a manufacturing method for obtaining such a structure is oxidized while part of the metal layer is covered with the resist layer, and the metal layer is covered with the resist layer, and thus is oxidized. This is a method in which the portion that did not exist serves as the gate electrode and the portion that has undergone oxidation serves as the oxide insulating layer. However, in such a method, the resist layer may be peeled off during the oxidation step, and even the portion that should originally be the gate electrode may be oxidized. This is not preferable because it causes variations in the dimensions of the gate electrode.
Further, it is difficult to control the thickness of each layer so as to completely eliminate the height difference.

【０００５】そこで本発明は、透明な基板の上に形成さ
れるトランジスタ素子の高低差を小さくすることができ
る半導体装置を容易に製造することができる製造方法、
およびこの製造方法を実施するのに適した構造をもつ半
導体装置を提供することを目的とする。Therefore, the present invention provides a manufacturing method capable of easily manufacturing a semiconductor device capable of reducing the height difference of transistor elements formed on a transparent substrate.
Another object of the present invention is to provide a semiconductor device having a structure suitable for carrying out this manufacturing method.

【０００６】[0006]

【課題を解決するための手段】(1) 本願第１の発明
は、透光性の基板上にトランジスタ素子を形成してなる
半導体装置の製造方法において、酸化により透明な絶縁
体を形成する性質をもった第１の金属材料による第１の
金属層を基板上に形成する第１の段階と、第１の金属層
上に、第２の金属材料による第２の金属層を形成する第
２の段階と、第２の金属層上に、ゲート電極形成領域を
被覆するパターンをもったレジスト層を形成し、このレ
ジスト層をマスクとして用いたパターニングを行い、第
２の金属層のうち、レジスト層から露出している領域を
除去し、レジスト層に覆われている部分を残存金属層と
する第３の段階と、レジスト層を除去する第４の段階
と、第１の金属層および残存金属層を表面部分から酸化
して、第１の金属層のうち、残存金属層から露出してい
る領域を透光性をもった第１の酸化絶縁層とし、残存金
属層の少なくとも表面側の一部分を第２の酸化絶縁層と
する第５の段階と、第２の酸化絶縁層の上方に半導体チ
ャネル層を形成し、この半導体チャネル層の一方および
他方にそれぞれ電気的に接続されるようにソース電極お
よびドレイン電極を形成する第６の段階と、を行うよう
にしたものである。[Means for Solving the Problems] (1) A first invention of the present application is a method of manufacturing a semiconductor device in which a transistor element is formed on a translucent substrate, in which a transparent insulator is formed by oxidation. A first step of forming a first metal layer of a first metal material on the substrate, and a second step of forming a second metal layer of the second metal material on the first metal layer. And a resist layer having a pattern for covering the gate electrode formation region is formed on the second metal layer, and patterning is performed using this resist layer as a mask. A third step of removing the exposed region from the layer and making the portion covered by the resist layer a residual metal layer, a fourth step of removing the resist layer, a first metal layer and a residual metal Of the first metal layer by oxidizing the layer from the surface A fifth step in which a region exposed from the residual metal layer is a first oxide insulating layer having a light-transmitting property, and at least a part of the residual metal layer on the surface side is a second oxide insulating layer; A second step of forming a semiconductor channel layer above the second oxide insulating layer and forming a source electrode and a drain electrode so as to be electrically connected to one and the other of the semiconductor channel layer, respectively. It is the one.

【０００７】(2) 本願第２の発明は、透光性の基板上
にトランジスタ素子を形成してなる半導体装置の製造方
法において、酸化により透明な絶縁体を形成する性質を
もった第１の金属材料による第１の金属層を基板上に形
成する第１の段階と、第１の金属層上に、第２の金属材
料による第２の金属層を形成する第２の段階と、第２の
金属層上に、ゲート電極形成領域を被覆するパターンを
もったレジスト層を形成し、このレジスト層をマスクと
して用いたパターニングを行い、第２の金属層のうち、
レジスト層から露出している領域を除去し、レジスト層
に覆われている部分を残存金属層とする第３の段階と、
レジスト層を除去する第４の段階と、第１の金属層およ
び残存金属層を表面部分から酸化して、第１の金属層の
うち、残存金属層から露出している領域を透光性をもっ
た第１の酸化絶縁層とし、残存金属層のすべてを第２の
酸化絶縁層とし、更に、第１の金属層のうち、まだ酸化
されていない部分の表面側の一部分を第３の酸化絶縁層
とする第５の段階と、第２の酸化絶縁層の上方に半導体
チャネル層を形成し、この半導体チャネル層の一方およ
び他方にそれぞれ電気的に接続されるようにソース電極
およびドレイン電極を形成する第６の段階と、を行うよ
うにしたものである。(2) A second invention of the present application is the first method having a property of forming a transparent insulator by oxidation in a method of manufacturing a semiconductor device in which a transistor element is formed on a transparent substrate. A first step of forming a first metal layer of a metal material on a substrate; a second step of forming a second metal layer of a second metal material on the first metal layer; A resist layer having a pattern for covering the gate electrode formation region is formed on the metal layer, and patterning is performed using the resist layer as a mask.
A third step of removing the exposed region from the resist layer and making the portion covered by the resist layer a residual metal layer;
In the fourth step of removing the resist layer, the first metal layer and the residual metal layer are oxidized from the surface portion to make the region of the first metal layer exposed from the residual metal layer transparent. Of the remaining metal layer as a second oxide insulating layer, and a part of the surface of the first metal layer that has not been oxidized is a third oxide insulating layer. A fifth step of forming an insulating layer, a semiconductor channel layer is formed above the second oxide insulating layer, and a source electrode and a drain electrode are formed so as to be electrically connected to one and the other of the semiconductor channel layers. The sixth step of forming is performed.

【０００８】(3) 本願第３の発明は、透光性の基板上
にトランジスタ素子を形成してなる半導体装置の製造方
法において、酸化により透明な絶縁体を形成する性質を
もった第１の金属材料による第１の金属層を基板上に形
成する第１の段階と、第１の金属層上に、第２の金属材
料による第２の金属層を形成する第２の段階と、第２の
金属層上に、ゲート電極形成領域を被覆するパターンを
もったレジスト層を形成し、このレジスト層をマスクと
して用いたパターニングを行い、第２の金属層のうち、
レジスト層から露出している領域を除去し、レジスト層
に覆われている部分を残存金属層とする第３の段階と、
レジスト層を除去する第４の段階と、第１の金属層およ
び残存金属層を表面部分から酸化して、第１の金属層の
うち、残存金属層から露出している領域を透光性をもっ
た第１の酸化絶縁層とし、残存金属層の少なくとも表面
側の一部分を第２の酸化絶縁層とする第５の段階と、第
２の酸化絶縁層および残存金属層を、第２の金属材料ま
たはその化合物からなる層だけを選択的に除去できる方
法を用いて除去し、第１の金属層のうち酸化されなかっ
た部分を露出させる第６の段階と、第１の金属層のうち
酸化されなかった部分を、露出した表面部分から酸化し
て、表面側の一部分を第３の酸化絶縁層とする第７の段
階と、第３の酸化絶縁層の上方に半導体チャネル層を形
成し、この半導体チャネル層の一方および他方にそれぞ
れ電気的に接続されるようにソース電極およびドレイン
電極を形成する第８の段階と、を行うようにしたもので
ある。(3) A third aspect of the present invention is a method for manufacturing a semiconductor device in which a transistor element is formed on a transparent substrate, wherein the first aspect has a property of forming a transparent insulator by oxidation. A first step of forming a first metal layer of a metal material on a substrate; a second step of forming a second metal layer of a second metal material on the first metal layer; A resist layer having a pattern for covering the gate electrode formation region is formed on the metal layer, and patterning is performed using the resist layer as a mask.
A third step of removing the exposed region from the resist layer and making the portion covered by the resist layer a residual metal layer;
In the fourth step of removing the resist layer, the first metal layer and the residual metal layer are oxidized from the surface portion to make the region of the first metal layer exposed from the residual metal layer transparent. A first oxide insulating layer having a second oxide insulating layer and a residual metal layer, at least a part of the residual metal layer on the surface side being a second oxide insulating layer; A sixth step of removing only the layer consisting of the material or its compound using a method capable of selectively removing, and exposing the unoxidized part of the first metal layer; and oxidizing the first metal layer. A step of oxidizing the unexposed portion from the exposed surface portion to form a part of the surface side as a third oxide insulating layer; and forming a semiconductor channel layer above the third oxide insulating layer, Electrically connected to one and the other of this semiconductor channel layer, respectively. A step of eighth forming a source electrode and a drain electrode so that, in which to perform the.

【０００９】(4) 本願第４の発明は、透光性の基板上
にトランジスタ素子を形成してなる半導体装置の製造方
法において、酸化により透明な絶縁体を形成する性質を
もった第１の金属材料による第１の金属層を基板上に形
成する第１の段階と、第１の金属層上に、第２の金属材
料による第２の金属層を形成する第２の段階と、第２の
金属層上に、ゲート電極形成領域を被覆するパターンを
もったレジスト層を形成し、このレジスト層をマスクと
して用いたパターニングを行い、第２の金属層のうち、
レジスト層から露出している領域を除去し、レジスト層
に覆われている部分を残存金属層とする第３の段階と、
レジスト層を除去する第４の段階と、第１の金属層およ
び残存金属層を表面部分から酸化して、第１の金属層の
うち、残存金属層から露出している領域を透光性をもっ
た第１の酸化絶縁層とし、残存金属層のすべてを第２の
酸化絶縁層とし、更に、第１の金属層のうち、まだ酸化
されていない部分の表面側の一部分を第３の酸化絶縁層
とする第５の段階と、第２の酸化絶縁層を除去し、第３
の酸化絶縁層を露出させる第６の段階と、第３の酸化絶
縁層の上方に半導体チャネル層を形成し、この半導体チ
ャネル層の一方および他方にそれぞれ電気的に接続され
るようにソース電極およびドレイン電極を形成する第７
の段階と、を行うようにしたものである。(4) A fourth invention of the present application is the method of manufacturing a semiconductor device comprising a transistor element formed on a translucent substrate, wherein the transparent insulator is formed by oxidation. A first step of forming a first metal layer of a metal material on a substrate; a second step of forming a second metal layer of a second metal material on the first metal layer; A resist layer having a pattern for covering the gate electrode formation region is formed on the metal layer, and patterning is performed using the resist layer as a mask.
A third step of removing the exposed region from the resist layer and making the portion covered by the resist layer a residual metal layer;
In the fourth step of removing the resist layer, the first metal layer and the residual metal layer are oxidized from the surface portion to make the region of the first metal layer exposed from the residual metal layer transparent. Of the remaining metal layer as a second oxide insulating layer, and a part of the surface of the first metal layer that has not been oxidized is a third oxide insulating layer. The fifth step of forming an insulating layer, the removal of the second oxide insulating layer, and the third step
Exposing the oxide insulating layer, and forming a semiconductor channel layer above the third oxide insulating layer, and forming a source electrode and a source electrode so as to be electrically connected to one and the other of the semiconductor channel layer, respectively. Seventh for forming drain electrode
The steps and are to be performed.

【００１０】(5) 本願第５の発明は、上述の第１また
は第３の発明に係る半導体装置の製造方法において、第
４の段階および第５の段階に代えて、レジスト層を残し
たまま、第１の金属層を表面部分から酸化して、露出し
ている領域を透光性をもった第１の酸化絶縁層とし、続
いて、レジスト層を除去し、残存金属層の少なくとも表
面側の一部分を第２の酸化絶縁層とする段階を行うよう
にしたものである。(5) The fifth invention of the present application is the method for manufacturing a semiconductor device according to the first or third invention, wherein the resist layer is left as it is, instead of the fourth step and the fifth step. , The first metal layer is oxidized from the surface portion, and the exposed region is used as a first oxide insulating layer having a light-transmitting property. Then, the resist layer is removed, and at least the surface side of the remaining metal layer. Of the second oxide insulating layer is performed.

【００１１】(6) 本願第６の発明は、上述の第２また
は第４の発明に係る半導体装置の製造方法において、第
４の段階および第５の段階に代えて、レジスト層を残し
たまま、第１の金属層を表面部分から酸化して、露出し
ている領域を透光性をもった第１の酸化絶縁層とし、続
いて、レジスト層を除去し、残存金属層のすべてをを第
２の酸化絶縁層とし、更に、第１の金属層のうち、まだ
酸化されていない部分の表面側の一部分を第３の酸化絶
縁層とする段階を行うようにしたものである。(6) The sixth invention of the present application is the method for manufacturing a semiconductor device according to the above-mentioned second or fourth invention, in which the resist layer is left as it is, instead of the fourth step and the fifth step. , The first metal layer is oxidized from the surface portion, and the exposed region is used as the first oxide insulating layer having a light-transmitting property. Then, the resist layer is removed and all the remaining metal layers are removed. A second oxide insulating layer is formed, and a step of forming a part of the surface of the first metal layer which has not been oxidized yet as a third oxide insulating layer is performed.

【００１２】(7) 本願第７の発明は、上述の第１〜第
６の発明に係る半導体装置の製造方法において、半導体
チャネル層とその下方に形成された酸化絶縁層との間
に、半導体の化合物からなる化合物絶縁層を形成するよ
うにしたものである。(7) A seventh invention of the present application is the method for manufacturing a semiconductor device according to the above-mentioned first to sixth invention, wherein a semiconductor is formed between the semiconductor channel layer and an oxide insulating layer formed thereunder. A compound insulating layer made of the above compound is formed.

【００１３】(8) 本願第８の発明は、透光性の基板上
にトランジスタ素子を形成してなる半導体装置におい
て、基板上に形成され、第１の金属材料を酸化すること
により得られる透明な第１の酸化絶縁層と、この第１の
酸化絶縁層に開口された溝内に形成され、第１の金属材
料からなる第１の金属層と、第１の酸化絶縁層に開口さ
れた溝内の第１の金属層の上に形成され、第１の金属材
料とは異なる第２の金属材料からなる第２の金属層と、
第１の酸化絶縁層に開口された溝内の第２の金属層上に
形成され、第２の金属材料を酸化することにより得られ
る第２の酸化絶縁層と、この第２の酸化絶縁層の上方に
形成された半導体チャネル層と、この半導体チャネル層
の一方および他方にそれぞれ電気的に接続されるように
形成されたソース電極およびドレイン電極と、を設け、
第１の金属層および第２の金属層をゲート電極として用
い、第２の酸化絶縁層をゲート絶縁膜として用いるよう
にしたものである。(8) An eighth invention of the present application is a semiconductor device in which a transistor element is formed on a translucent substrate, and is transparent obtained by oxidizing a first metal material formed on the substrate. A first oxide insulating layer, and a first metal layer made of a first metal material and formed in the groove opened in the first oxide insulating layer, and the first oxide insulating layer being opened. A second metal layer formed on the first metal layer in the groove and made of a second metal material different from the first metal material;
A second oxide insulating layer formed on the second metal layer in the groove opened in the first oxide insulating layer and obtained by oxidizing the second metal material; and the second oxide insulating layer A semiconductor channel layer formed above, and a source electrode and a drain electrode formed to be electrically connected to one and the other of the semiconductor channel layer, respectively,
The first metal layer and the second metal layer are used as a gate electrode, and the second oxide insulating layer is used as a gate insulating film.

【００１４】(9) 本願第９の発明は、透光性の基板上
にトランジスタ素子を形成してなる半導体装置におい
て、基板上に形成され、第１の金属材料を酸化すること
により得られる透明な第１の酸化絶縁層と、この第１の
酸化絶縁層に開口された溝内に形成され、第１の金属材
料からなる金属層と、第１の酸化絶縁層に開口された溝
内の金属層の上に形成され、第１の金属材料を酸化する
ことにより得られる第２の酸化絶縁層と、第１の酸化絶
縁層に開口された溝内の第２の酸化絶縁層の上に形成さ
れ、第１の金属材料とは異なる第２の金属材料を酸化す
ることにより得られる第３の酸化絶縁層と、この第３の
酸化絶縁層の上方に形成された半導体チャネル層と、こ
の半導体チャネル層の一方および他方にそれぞれ電気的
に接続されるように形成されたソース電極およびドレイ
ン電極と、を設け、金属層をゲート電極として用い、第
２の酸化絶縁層および第３の酸化絶縁層をゲート絶縁膜
として用いるようにしたものである。(9) A ninth invention of the present application is a semiconductor device comprising a translucent substrate on which a transistor element is formed. A transparent device obtained by oxidizing a first metal material formed on the substrate. A first oxide insulating layer, a metal layer made of a first metal material and formed in the groove formed in the first oxide insulating layer, and a groove formed in the first oxide insulating layer. On the second oxide insulating layer formed on the metal layer and obtained by oxidizing the first metal material, and on the second oxide insulating layer in the groove opened in the first oxide insulating layer. A third oxide insulating layer formed by oxidizing a second metal material different from the first metal material; a semiconductor channel layer formed above the third oxide insulating layer; Formed to be electrically connected to one side and the other side of the semiconductor channel layer A source electrode and a drain electrode are provided, the metal layer is used as a gate electrode, and the second oxide insulating layer and the third oxide insulating layer are used as a gate insulating film.

【００１５】[0015]

【作 用】本願発明に係る半導体装置の製造方法では、
まず、透光性の基板上に、２種類の金属層が形成され、
その上に部分的にレジスト層が形成された後、第２の金
属層の露出部分が除去される。こうして、基板全面に形
成された第１の金属層と、その上に部分的に形成された
第２の金属層（残存金属層）とからなる構造が得られ
る。ここで、残存金属層と、この残存金属層によって覆
われていない第１の金属層の一部分と、に対する酸化が
行われ、酸化部分はそれぞれ酸化絶縁膜となる。このと
き、残存金属層によって覆われていた第１の金属層の一
部分については、酸化が行われない状態で残すことがで
き、この一部分をゲート電極として利用することができ
るようになる。このゲート電極となるべき部分は、レジ
スト層によって覆われていたのではなく、残存金属層に
よって覆われていた部分であるので、従来の方法のよう
に、レジスト層の剥離という問題は生じなくなる。[Operation] In the method of manufacturing a semiconductor device according to the present invention,
First, two kinds of metal layers are formed on a transparent substrate,
After the resist layer is partially formed thereon, the exposed portion of the second metal layer is removed. Thus, a structure including the first metal layer formed on the entire surface of the substrate and the second metal layer (residual metal layer) partially formed on the first metal layer is obtained. Here, the remaining metal layer and a part of the first metal layer that is not covered with the remaining metal layer are oxidized, and the oxidized portions become oxide insulating films. At this time, a part of the first metal layer covered with the residual metal layer can be left without being oxidized, and this part can be used as a gate electrode. Since the portion to be the gate electrode is not covered with the resist layer but is covered with the residual metal layer, the problem of peeling of the resist layer unlike the conventional method does not occur.

【００１６】また、本願発明に係る半導体装置は、上述
の方法によって製造される構造をもち、ゲート電極およ
びゲート絶縁膜の部分は、基本的に２種類の金属を用い
て形成されることになる。すなわち、第１の金属層およ
び第２の金属層からなるゲート電極と、第２の金属の酸
化絶縁層からなるゲート絶縁膜と、いう構造か、あるい
は、第１の金属層からなるゲート電極と、第１の金属の
酸化絶縁層および第２の金属の酸化絶縁層からなるゲー
ト絶縁膜と、いう構造を採る。このため、製造時に膜厚
の制御を行いやすくなり、高低差ができるだけ少ない構
造を容易に得ることができるようになる。The semiconductor device according to the present invention has a structure manufactured by the method described above, and the gate electrode and the gate insulating film are basically formed by using two kinds of metals. . That is, a gate electrode including the first metal layer and the second metal layer and a gate insulating film including an oxide insulating layer of the second metal, or a gate electrode including the first metal layer , A gate insulating film including an oxide insulating layer of a first metal and an oxide insulating layer of a second metal. For this reason, it becomes easy to control the film thickness during manufacturing, and it becomes possible to easily obtain a structure in which the height difference is as small as possible.

【００１７】[0017]

【実施例】以下、本発明を図示する実施例に基づいて説
明する。The present invention will be described below based on illustrated embodiments.

【００１８】§１． 平坦化させるための構造 はじめに、トランジスタ素子形成部分とそれ以外の部分
との間において、高低差をなくし、全体を平坦化させる
ための構造について説明しておく。図１は、このような
高低差が問題となった従来構造をもった半導体装置の構
造断面図である。この半導体装置は、アクティブマトリ
ックス液晶を駆動するために用いられる。 図１におい
て、ガラス基板１の一部（素子形成領域）に金属からな
るゲート電極３が形成され、その上にゲート絶縁膜４が
形成され、更にその上には絶縁膜５（第２のゲート絶縁
膜となる）が形成されている。この絶縁膜５を介して、
ゲート絶縁膜４の上方には、アモルファスシリコンから
なる半導体チャネル層６が形成され、その上には、ｎ型
の不純物をドーピングしたアモルファスシリコンからな
るオーミック接触層７Ｓ，７Ｄが形成されている。ま
た、この素子形成領域に隣接する領域には、絶縁膜５の
上面に表示電極８が形成されている。素子形成部には、
更に、金属からなるソース電極９およびドレイン電極１
０が形成され、その上をパッシベーション膜１１が覆っ
ている。オーミック接触層７Ｓ，７Ｄは、半導体チャネ
ル層６とソース電極９との間、あるいは、半導体チャネ
ル層６とドレイン電極１０との間における電気的な接続
をオーミックにするための中間層である。ゲート電極３
に印加する電圧により、半導体チャネル層６を導通状態
にしたり、非導通状態にしたり制御することができる。
ドレイン電極１０は表示電極８に接続されており、ソー
ス電極９に供給される電荷を、半導体チャネル層６を通
じて表示電極８に出し入れすることが可能になる。 §1. Structure for Flattening First, the structure for flattening the entire structure by eliminating the height difference between the transistor element forming portion and the other portions will be described. FIG. 1 is a structural cross-sectional view of a semiconductor device having a conventional structure in which such a height difference poses a problem. This semiconductor device is used to drive an active matrix liquid crystal. In FIG. 1, a gate electrode 3 made of metal is formed on a part (element formation region) of a glass substrate 1, a gate insulating film 4 is formed thereon, and an insulating film 5 (second gate) is formed on the gate electrode 3. Which becomes an insulating film) is formed. Through this insulating film 5,
A semiconductor channel layer 6 made of amorphous silicon is formed above the gate insulating film 4, and ohmic contact layers 7S, 7D made of amorphous silicon doped with an n-type impurity are formed thereon. A display electrode 8 is formed on the upper surface of the insulating film 5 in a region adjacent to this element formation region. In the element formation part,
Further, the source electrode 9 and the drain electrode 1 made of metal
0 is formed, and the passivation film 11 covers it. The ohmic contact layers 7S and 7D are intermediate layers for ohmic electrical connection between the semiconductor channel layer 6 and the source electrode 9 or between the semiconductor channel layer 6 and the drain electrode 10. Gate electrode 3
The voltage applied to the semiconductor channel layer 6 can control the semiconductor channel layer 6 to be conductive or non-conductive.
The drain electrode 10 is connected to the display electrode 8, and the electric charge supplied to the source electrode 9 can be taken in and out of the display electrode 8 through the semiconductor channel layer 6.

【００１９】このようなガラス基板１を用いた半導体装
置では、基板内に素子の各構成要素を形成することがで
きないため、トランジスタ素子の形成領域においては、
ゲート電極、ソース電極、ドレイン電極などの構成要素
が、基板上に大きく盛り上がることになり、素子形成領
域とそれ以外の領域とに、大きな高低差が生じるという
問題があることは前述したとおりである。すなわち、図
１に示す構造では、素子形成領域に形成されたパッシベ
ーション膜１１の頂上部分と、その脇の領域に形成され
た表示電極８の上面と、の間には、大きな高低差が生じ
ている。このような高低差が生じていると、この半導体
装置に対向させてカラーフィルタ基板を置き、両者間に
液晶を充填して表示パネルを作製した場合に、液晶充填
部のギャップが部分的に不均一になり、その結果、液晶
パネルとしてコントラストが悪くなるという問題が生じ
る。また、基板上に形成された電極層や配線層などが段
差を十分に埋めきれず、断線などの不良が発生しやすく
なるという問題も生じる（段差を埋めるために、この上
部に堆積する電極層や配線層の厚みを厚くするという方
法もあるが、層厚を厚くすると内部応力が大きくなり、
堆積層が剥がれやすくなるという別の問題が生じること
になる）。In the semiconductor device using the glass substrate 1 as described above, it is impossible to form each constituent element of the element in the substrate, so that in the formation region of the transistor element,
As described above, the constituent elements such as the gate electrode, the source electrode, and the drain electrode are largely raised on the substrate, which causes a large difference in height between the element formation region and the other regions. . That is, in the structure shown in FIG. 1, there is a large difference in height between the top portion of the passivation film 11 formed in the element formation region and the top surface of the display electrode 8 formed in the region beside it. There is. When such a height difference occurs, when a color filter substrate is placed facing this semiconductor device and a liquid crystal is filled between the two, a gap between the liquid crystal filling portions is partially incomplete. The liquid crystal panel becomes uniform, and as a result, the contrast of the liquid crystal panel deteriorates. In addition, there is also a problem that the electrode layer, the wiring layer, etc. formed on the substrate cannot sufficiently fill the step, and a defect such as a disconnection is likely to occur (the electrode layer deposited on the upper portion in order to fill the step). There is also a method of increasing the thickness of the wiring layer, but increasing the layer thickness increases the internal stress,
Another problem is that the deposited layer is easily peeled off).

【００２０】このような高低差を解消するための新規な
構造が、特願平４−２５５６８０号明細書に開示されて
いる。この新規な構造を図２に示す。図２に示す構造で
は、ガラス基板１上に陽極酸化膜２が形成されている。
この陽極酸化膜２は、酸化タンタル（Ｔａ２Ｏ５）など
の透光性の材料からなるため、アクティブマトリックス
液晶を駆動する上では何ら支障は生じない。素子形成領
域において、この陽極酸化膜２には溝が掘られ、この溝
の底部にゲート電極３が形成され、その上に、ゲート絶
縁膜４が形成された構造となる。この上の全面にわたっ
て、ＳｉＮｘなどからなる絶縁膜５が形成され、この絶
縁膜５の上面には、素子形成領域には半導体チャネル層
６が形成され、これに隣接する領域には、表示電極８が
形成される。更に、半導体チャネル層６の上部には、オ
ーミック接触層７Ｓ，７Ｄを介して、それぞれソース電
極９およびドレイン電極１０が形成され、その上にパッ
シベーション膜１１が形成されている。図１に示す従来
の半導体装置との大きな相違は、陽極酸化膜２の一部に
溝を形成し、この溝内にゲート電極３およびゲート絶縁
膜４を埋め込んだ構造とした点にある。このように、ゲ
ート電極３およびゲート絶縁膜４を埋め込むことによ
り、素子形成領域の盛り上がりが少なくなり、全体的に
高低差の小さい平面的な構造が実現されている。A novel structure for eliminating such height difference is disclosed in Japanese Patent Application No. 4-255680. This new structure is shown in FIG. In the structure shown in FIG. 2, the anodic oxide film 2 is formed on the glass substrate 1.
Since the anodic oxide film 2 is made of a translucent material such as tantalum oxide (Ta 2 O 5 ), there is no problem in driving the active matrix liquid crystal. In the element formation region, a groove is formed in the anodic oxide film 2, the gate electrode 3 is formed at the bottom of the groove, and the gate insulating film 4 is formed thereon. An insulating film 5 made of SiNx or the like is formed over the entire surface, a semiconductor channel layer 6 is formed in an element forming region on the upper surface of the insulating film 5, and a display electrode 8 is formed in a region adjacent to the semiconductor channel layer 6. Is formed. Further, a source electrode 9 and a drain electrode 10 are formed on the semiconductor channel layer 6 via ohmic contact layers 7S and 7D, respectively, and a passivation film 11 is formed thereon. A major difference from the conventional semiconductor device shown in FIG. 1 is that a groove is formed in a part of the anodic oxide film 2 and the gate electrode 3 and the gate insulating film 4 are embedded in the groove. As described above, by embedding the gate electrode 3 and the gate insulating film 4, swelling of the element formation region is reduced, and a planar structure with a small height difference is realized as a whole.

【００２１】§２． 従来提案されている製造方法 この図２に示す半導体装置の製造方法の一例が、特願平
４−２５５６８０号明細書に開示されている。本願発明
は、この従来提案されている製造方法に対する改良発明
に対応するものである。そこでまず、参考のために、こ
の特願平４−２５５６８０号明細書に開示されている製
造方法を簡単に説明する。 §2. Conventionally Proposed Manufacturing Method An example of a method for manufacturing the semiconductor device shown in FIG. 2 is disclosed in Japanese Patent Application No. 4-255680. The invention of the present application corresponds to an improved invention to this conventionally proposed manufacturing method. Therefore, first, for reference, the manufacturing method disclosed in Japanese Patent Application No. 4-255680 will be briefly described.

【００２２】まず、図３に示すように、ガラス基板１上
の全面に、金属層１２を形成する。この金属層１２は、
陽極酸化法による酸化を行うことにより、透明な絶縁膜
を形成することが可能な金属材料（たとえば、Ｔａ，Ｔ
ｉ，Ａｌなど）からなり、スパッタ法や蒸着法によって
堆積形成させればよい。続いて、この金属層１２上に、
通常のフォトリソグラフィ工程によって、ゲート電極形
成領域を被覆するパターンをもったレジスト層１３を形
成する。次に、図３に示す基板上における金属層１２の
露出部分を陽極酸化法により酸化する。具体的には、た
とえば、金属層１２の材料としてＴａを用いた場合、図
３に示す状態の基板を、クエン酸水溶液に浸し、直流電
圧を印加しながら陽極酸化を行えばよい。この酸化によ
り、金属層１２の露出部分は、Ｔａ２Ｏ５からなる陽極
酸化膜２を形成する。図４に示すように、この陽極酸化
膜２はもとの金属層１２に比べて厚みが増すことにな
る。なお、レジスト層１３で被覆された領域は、もとの
金属層１２の状態のままである。First, as shown in FIG. 3, a metal layer 12 is formed on the entire surface of the glass substrate 1. This metal layer 12 is
A metal material (for example, Ta, T, or the like) capable of forming a transparent insulating film by performing oxidation by the anodizing method.
i, Al, etc.) and may be deposited and formed by a sputtering method or a vapor deposition method. Then, on this metal layer 12,
A resist layer 13 having a pattern that covers the gate electrode formation region is formed by a normal photolithography process. Next, the exposed portion of the metal layer 12 on the substrate shown in FIG. 3 is oxidized by the anodic oxidation method. Specifically, for example, when Ta is used as the material of the metal layer 12, the substrate in the state shown in FIG. 3 may be immersed in an aqueous citric acid solution and anodized while applying a DC voltage. By this oxidation, the exposed portion of the metal layer 12 forms the anodic oxide film 2 made of Ta 2 O 5 . As shown in FIG. 4, the thickness of this anodic oxide film 2 is larger than that of the original metal layer 12. The region covered with the resist layer 13 remains in the original state of the metal layer 12.

【００２３】次に、図５に示すように、レジスト層１３
を除去する。そして、露出した金属層１２の上面部分に
対して、再び陽極酸化法を実施する。ただし、金属層１
２の所定の厚さまでを酸化するにとどめ、結果的に上層
部分のみが酸化された状態にする。こうして、酸化され
た上層部分をゲート絶縁膜４とし、酸化されずに残った
下層部分をゲート電極３とすれば、図６に示すような構
造が得られることになる。図６に示す構造は、ガラス基
板１の上に形成された陽極酸化膜２の一部に溝を掘り、
この溝の底部にゲート電極３を、その上にゲート絶縁膜
４を、それぞれ形成した構造となっているが、上述した
陽極酸化法を行えば、溝を掘る工程などを行うことなし
に容易にこのような構造を得ることが可能になる。Next, as shown in FIG. 5, a resist layer 13 is formed.
To remove. Then, the anodic oxidation method is performed again on the exposed upper surface portion of the metal layer 12. However, metal layer 1
2 is oxidized to a predetermined thickness, so that only the upper layer portion is oxidized. In this way, by using the oxidized upper layer portion as the gate insulating film 4 and the lower layer portion left unoxidized as the gate electrode 3, a structure as shown in FIG. 6 is obtained. In the structure shown in FIG. 6, a groove is formed in a part of the anodic oxide film 2 formed on the glass substrate 1,
The gate electrode 3 is formed on the bottom of the groove and the gate insulating film 4 is formed on the gate electrode 3. However, if the above-described anodic oxidation method is performed, it is possible to easily perform the step of digging the groove. It becomes possible to obtain such a structure.

【００２４】図６に示す構造が得られたら、この上の全
面に、ＳｉＮｘからなる絶縁層５ａ、アモルファスシリ
コンからなる真性半導体層６ａ、ｎ型不純物を含んだオ
ーミック接触層７ａを、順次堆積させれば、図７に示す
構造を得る。続いて、通常のフォトリソグラフィ工程を
行い、素子形成領域をレジストで被覆した状態でドライ
エッチングなどを施し、図８に示すように、半導体チャ
ネル層６およびオーミック接続層７ｂを得る。更に、通
常のフォトリソグラフィ工程およびエッチング工程によ
り、絶縁膜５ａにゲート電極３への配線用のコンタクト
ホール（図示されている断面には現れていない）を開口
して絶縁膜５を得る。続いて、ＩＴＯ（Indium Tin Oxi
de) などの透明導電膜を堆積し、通常のフォトリソグラ
フィ工程およびエッチング工程により、図９に示すよう
に、表示電極８を形成する。After the structure shown in FIG. 6 is obtained, an insulating layer 5a made of SiNx, an intrinsic semiconductor layer 6a made of amorphous silicon, and an ohmic contact layer 7a containing n-type impurities are sequentially deposited on the entire surface. Then, the structure shown in FIG. 7 is obtained. Subsequently, a normal photolithography process is performed, and dry etching or the like is performed in a state where the element formation region is covered with a resist, to obtain the semiconductor channel layer 6 and the ohmic connection layer 7b as shown in FIG. Further, a contact hole (not shown in the illustrated cross section) for wiring to the gate electrode 3 is opened in the insulating film 5a by the ordinary photolithography process and etching process to obtain the insulating film 5. Then, ITO (Indium Tin Oxi
A transparent conductive film such as de) is deposited, and the display electrode 8 is formed by the usual photolithography process and etching process as shown in FIG.

【００２５】更に、この上に、金属層を堆積し、通常の
フォトリソグラフィ工程およびエッチング工程により、
図１０に示すように、ソース電極９およびドレイン電極
１０を形成する。このソース電極９およびドレイン電極
１０の材料となる金属としては、オーミック接触層７ｂ
（ｎ＋アモルファスシリコン）との間にシリサイド膜を
形成できるようなＣｒやＴｉなどの金属を用いるのが好
ましい。また、応力の緩和や低抵抗化の目的のために、
ソース電極９およびドレイン電極１０を多層構造（たと
えば、Ｃｒ層を内側に、Ａｌ層を外側にした２層構造）
としてもよい。Further, a metal layer is deposited on this, and by a usual photolithography process and etching process,
As shown in FIG. 10, the source electrode 9 and the drain electrode 10 are formed. The metal used as the material of the source electrode 9 and the drain electrode 10 is the ohmic contact layer 7b.
It is preferable to use a metal such as Cr or Ti that can form a silicide film with (n + amorphous silicon). Also, for the purpose of stress relaxation and low resistance,
The source electrode 9 and the drain electrode 10 have a multilayer structure (for example, a two-layer structure in which a Cr layer is on the inside and an Al layer is on the outside).
May be

【００２６】次に、ソース電極９およびドレイン電極１
０をマスクとして用い、ドライエッチング法などを行っ
て、オーミック接触層７ｂの中央部分を除去し、図１１
に示すように、オーミック接触層７ｂをソース側部分７
Ｓとドレイン側部分７Ｄとに分離する。最後に、この上
に、ＳｉＮｘなどを堆積し、通常のフォトリソグラフィ
工程およびエッチング工程を行い、図１２に示すよう
に、パッシベーション膜１１を得る。なお、図１２の例
では、表示電極８の上にはパッシベーション膜１１がな
い構造となっているが、表示電極８の上をパッシベーシ
ョン膜１１が覆う構造にしてもかまわない。以上の工程
により、図２に示す構造をもった半導体装置を製造する
ことができる。Next, the source electrode 9 and the drain electrode 1
11 is used as a mask to remove the central portion of the ohmic contact layer 7b by dry etching or the like.
The ohmic contact layer 7b is formed on the source side portion 7 as shown in FIG.
Separated into S and the drain side portion 7D. Finally, SiNx or the like is deposited thereon, and ordinary photolithography process and etching process are performed to obtain a passivation film 11 as shown in FIG. In the example of FIG. 12, the display electrode 8 does not have the passivation film 11, but the display electrode 8 may be covered with the passivation film 11. Through the above steps, the semiconductor device having the structure shown in FIG. 2 can be manufactured.

【００２７】なお、上述のプロセスにおいて、図１０に
示すオーミック接触層７ｂの中央部分をエッチング除去
し、ソース側部分７Ｓとドレイン側部分７Ｄとに分離す
る工程において、半導体チャネル層６までもがエッチン
グされてしまうのを防ぐため、エッチングストッパ部を
設けた構造にしておくこともできる。図１３に、このよ
うなエッチングストッパ部１４を設けた構造を示す。図
２に示す構造との差異は、エッチングストッパ部１４の
有無だけである。このようなエッチングストッパ部１４
を用いた構造の半導体装置の製造工程は次のとおりであ
る。In the process described above, the semiconductor channel layer 6 is also etched in the step of removing the central portion of the ohmic contact layer 7b shown in FIG. 10 by etching to separate the source side portion 7S and the drain side portion 7D. In order to prevent the etching, the structure may be provided with an etching stopper portion. FIG. 13 shows a structure provided with such an etching stopper portion 14. The difference from the structure shown in FIG. 2 is only the presence or absence of the etching stopper portion 14. Such an etching stopper portion 14
The manufacturing process of a semiconductor device having a structure using is as follows.

【００２８】まず、図３〜図６に示す段階までは、上述
の工程と全く同様である。図６の状態が得られたら、こ
の上の全面に、ＳｉＮｘからなる絶縁層５ａ、アモルフ
ァスシリコンからなる真性半導体層６ａ、ＳｉＮｘから
なる絶縁層１４ａ（後に、エッチングストッパ部１４と
なる）を、プラズマＣＶＤ法によって順次堆積させ、図
１４に示す構造を得る。次に、絶縁層１４ａの上面にレ
ジスト層を形成し、ガラス基板１の下面側から光を照射
するバック露光を行う。このバック露光では、不透明な
ゲート電極３がマスクとしての機能を果たすため、エッ
チングにより、図１５に示すようなエッチングストッパ
部１４を形成することができる。First, the steps up to the steps shown in FIGS. 3 to 6 are exactly the same as those described above. When the state of FIG. 6 is obtained, an insulating layer 5a made of SiNx, an intrinsic semiconductor layer 6a made of amorphous silicon, and an insulating layer 14a made of SiNx (which will later become the etching stopper portion 14) are formed on the entire surface by plasma treatment. Sequential deposition is performed by the CVD method to obtain the structure shown in FIG. Next, a resist layer is formed on the upper surface of the insulating layer 14a, and back exposure is performed by irradiating light from the lower surface side of the glass substrate 1. In this back exposure, since the opaque gate electrode 3 functions as a mask, the etching stopper portion 14 as shown in FIG. 15 can be formed by etching.

【００２９】続いて、全面に、ｎ型不純物を含んだオー
ミック接触層７ａを、プラズマＣＶＤ法によって堆積さ
せ、図１６に示すように、真性半導体層６ａとオーミッ
ク接触層７ａとによりエッチングストッパ部１４を挟み
込んだ構造を得る。続いて、通常のフォトリソグラフィ
工程を行い、素子形成領域をレジストで被覆した状態で
ドライエッチングなどを施し、半導体チャネル層６およ
びオーミック接触層７ｂを得る。更に、通常のフォトリ
ソグラフィ工程およびエッチング工程により、絶縁膜５
ａにゲート電極３への配線用のコンタクトホール（図示
されている断面には現れていない）を開口して絶縁膜５
を得る。続いて、ＩＴＯ（Indium Tin Oxide) などの透
明導電膜を堆積し、通常のフォトリソグラフィ工程およ
びエッチング工程により、図１７に示すように、表示電
極８を形成する。Subsequently, an ohmic contact layer 7a containing n-type impurities is deposited on the entire surface by plasma CVD, and as shown in FIG. 16, the etching stopper portion 14 is formed by the intrinsic semiconductor layer 6a and the ohmic contact layer 7a. Get the structure sandwiching. Subsequently, a normal photolithography process is performed, and dry etching or the like is performed in a state where the element formation region is covered with a resist, to obtain the semiconductor channel layer 6 and the ohmic contact layer 7b. Further, the insulating film 5 is formed by the usual photolithography process and etching process.
An insulating film 5 is formed by opening a contact hole for wiring to the gate electrode 3 (not shown in the illustrated cross section) in a.
To get Subsequently, a transparent conductive film such as ITO (Indium Tin Oxide) is deposited, and the display electrode 8 is formed by the usual photolithography process and etching process as shown in FIG.

【００３０】更に、この上に、金属層を堆積し、通常の
フォトリソグラフィ工程およびエッチング工程により、
ソース電極９およびドレイン電極１０を形成し、これら
をマスクとして用い、ドライエッチング法などを行っ
て、オーミック接触層７ｂの中央部分を除去し、図１８
に示すように、オーミック接触層７ｂをソース側部分７
Ｓとドレイン側部分７Ｄとに分離する。このとき、エッ
チングストッパ部１４の存在により、半導体チャネル層
６がエッチングを受けることはない。最後に、パッシベ
ーション膜１１を形成すれば、図１３に示す構造をもっ
た半導体装置が製造できる。Further, a metal layer is deposited on this, and by a usual photolithography process and etching process,
The source electrode 9 and the drain electrode 10 are formed, and using these as a mask, a dry etching method or the like is performed to remove the central portion of the ohmic contact layer 7b.
The ohmic contact layer 7b is formed on the source side portion 7 as shown in FIG.
Separated into S and the drain side portion 7D. At this time, the semiconductor channel layer 6 is not etched due to the presence of the etching stopper portion 14. Finally, by forming the passivation film 11, the semiconductor device having the structure shown in FIG. 13 can be manufactured.

【００３１】§３． 従来提案されている製造方法の問
題点 以上、特願平４−２５５６８０号明細書に開示されてい
る製造方法を説明したが、この方法には、陽極酸化工程
においてレジスト層１３が剥離するおそれがあるという
問題がある。すなわち、図３に示す状態において、金属
層１２に対する陽極酸化を行うことにより、図４に示す
ような陽極酸化膜２が形成される。このとき、レジスト
層１３によって覆われた部分は酸化を受けずに金属層１
２のまま残り、後にゲート電極として利用されることに
なる。ところが、この陽極酸化工程において、レジスト
層１３が部分的にでも剥離すると、剥離により露出した
金属層１２の部分は、陽極酸化の対象となってしまう。
このように、本来はレジスト層１３によって覆われてい
るべき部分が、レジスト層１３の剥離によって露出して
酸化されてしまうと、酸化されずに残った金属層１２か
ら構成されるゲート電極の幅が当初の予定よりも小さく
なる。このような現象が生じると、トランジスタ素子の
特性が個々の素子ごとにばらつくことになり好ましくな
い。特に、レジスト層１３の縁の部分（図４に示された
レジスト層１３の図における左右の端の部分）は剥離し
やすく、図４に示す金属層１２の左右の端の部分が酸化
を受けやすい。 §3. Question of manufacturing method proposed in the past
The manufacturing method disclosed in Japanese Patent Application No. 4-255680 has been described above, but this method has a problem that the resist layer 13 may be peeled off in the anodizing step. That is, in the state shown in FIG. 3, the anodic oxide film 2 as shown in FIG. 4 is formed by anodizing the metal layer 12. At this time, the portion covered with the resist layer 13 is not oxidized and the metal layer 1
It remains as 2 and will be used later as a gate electrode. However, in this anodizing step, if the resist layer 13 is partially peeled off, the portion of the metal layer 12 exposed by peeling becomes a target of anodization.
As described above, when the portion originally covered with the resist layer 13 is exposed and oxidized by peeling of the resist layer 13, the width of the gate electrode formed by the metal layer 12 left without being oxidized. Will be smaller than originally planned. If such a phenomenon occurs, the characteristics of the transistor element will vary from one element to another, which is not preferable. In particular, the edge portions of the resist layer 13 (left and right end portions in the drawing of the resist layer 13 shown in FIG. 4) are easily peeled off, and the left and right end portions of the metal layer 12 shown in FIG. Cheap.

【００３２】本発明は、従来提案された製造方法におけ
るこの問題を解決するための新たな製造方法を提供する
ためのものであり、上述した方法における図３〜図５の
工程を、新規な別な工程に置き換えることにより、この
問題を解決したものである。以下、この本発明の方法を
いくつかの実施例に基づいて説明する。The present invention is to provide a new manufacturing method for solving this problem in the conventionally proposed manufacturing method, and the steps of FIGS. This problem has been solved by substituting different processes. Hereinafter, the method of the present invention will be described based on some examples.

【００３３】§４． 本願第１の発明の実施例 まず、図１９に示すように、ガラス基板１上の全面に、
第１の金属層２１および第２の金属層２２を形成する。
ここで、第１の金属層２１は、陽極酸化法による酸化を
行うことにより、透明な絶縁膜を形成することが可能な
金属材料（たとえば、Ｔａ，Ｔｉ，Ａｌなど）からな
る。この実施例では、第１の金属層２１として、タンタ
ルからなるＴａ層２１を用いており、第２の金属層２２
としてアルミニウムからなるＡｌ層２２を用いている。
これらの各金属層は、いずれもスパッタ法や蒸着法によ
って堆積形成させればよい。この実施例では、Ｔａ層２
１の厚みを０．１μｍ、Ａｌ層の厚みを０．１５μｍと
した。 §4. First Embodiment of the First Invention of the Present Application First, as shown in FIG.
The first metal layer 21 and the second metal layer 22 are formed.
Here, the first metal layer 21 is made of a metal material (for example, Ta, Ti, Al, or the like) capable of forming a transparent insulating film by performing oxidation by the anodic oxidation method. In this embodiment, the Ta layer 21 made of tantalum is used as the first metal layer 21, and the second metal layer 22 is used.
An Al layer 22 made of aluminum is used as the material.
Each of these metal layers may be deposited and formed by a sputtering method or a vapor deposition method. In this embodiment, the Ta layer 2
The thickness of 1 was 0.1 μm, and the thickness of the Al layer was 0.15 μm.

【００３４】続いて、図２０に示すように、このＡｌ層
２２（第２の金属層）上に、通常のフォトリソグラフィ
工程によって、ゲート電極形成領域を被覆するパターン
をもったレジスト層２３を形成する。実際に行った実験
例では、ポジ型のフォトレジストを、スピナーを用い
て、５００ｒｐｍで３秒、３０００ｒｐｍで３０秒とい
う条件で、０．５〜０．６μｍ程度の厚みのレジストを
塗布し、オーブンを用いて８５℃で３０分間プリベーク
を行い、冷却後、マスク露光を行った。この後、ＮＭＤ
−３溶液を用いて、４５秒間現像し、水洗後、窒素ガン
で乾燥をさせた。こうして形成されたレジスト層２３
を、更に、オーブンを用いて１２０℃で３０分間ポスト
ベークを行って硬化させた。Then, as shown in FIG. 20, a resist layer 23 having a pattern for covering the gate electrode forming region is formed on the Al layer 22 (second metal layer) by a normal photolithography process. To do. In an experimental example that was actually performed, a positive photoresist was applied using a spinner under the conditions of 500 rpm for 3 seconds and 3000 rpm for 30 seconds, and a resist having a thickness of about 0.5 to 0.6 μm was applied to the oven. Was prebaked at 85 ° C. for 30 minutes, cooled, and then mask-exposed. After this, NMD
-3 solution was used for development for 45 seconds, washed with water, and dried with a nitrogen gun. Resist layer 23 thus formed
Was further post-baked at 120 ° C. for 30 minutes in an oven to be cured.

【００３５】次に、この硬化したレジスト層２３をマス
クとして用い、Ａｌ層２２に対するパターニングを行
い、Ａｌ層２２のうち、レジスト層２３から露出してい
る領域を除去し、レジスト層２３に覆われている部分だ
けを残す。図２１は、このときの状態を示している。残
ったＡｌ層２２ａが残存金属層である。実際に行った実
験例では、アルミニウムに対するエッチング溶液を用い
てＡｌ層２２の露出部分を溶解し、水洗後、窒素ガンで
乾燥させ、残存金属層であるＡｌ層２２ａを得た。この
後、レジスト層２３を除去すれば（たとえば、アセトン
などの有機溶媒中で超音波洗浄して溶解すればよい）、
図２２に示す構造が得られる。Next, using the hardened resist layer 23 as a mask, patterning is performed on the Al layer 22 to remove the region of the Al layer 22 exposed from the resist layer 23 and cover the resist layer 23. Leave only the part that is FIG. 21 shows the state at this time. The remaining Al layer 22a is the remaining metal layer. In an experimental example that was actually performed, the exposed portion of the Al layer 22 was dissolved using an etching solution for aluminum, washed with water, and then dried with a nitrogen gun to obtain an Al layer 22a that is a residual metal layer. After that, if the resist layer 23 is removed (for example, ultrasonic cleaning may be performed in an organic solvent such as acetone to dissolve).
The structure shown in FIG. 22 is obtained.

【００３６】次に、図２２に示す基板上におけるＴａ層
２１（第１の金属層）の露出部分およびＡｌ層２２ａ
（残存金属層）の露出部分を表面部分から陽極酸化法に
より酸化する。図２３は、この陽極酸化後の状態を示
す。Ｔａ層２１の露出部分は、陽極酸化によりＴａ２Ｏ
５層２１ａ（第１の酸化絶縁層）となり、非露出部分
は、Ｔａ層２１ｂとして残る。このＴａ２Ｏ５層２１ａ
は、もとのＴａ層２１に比べて厚みが増すことになる。
また、Ａｌ層２２ａ（残存金属層）も表面から陽極酸化
を受け、表面側の一部分がＡｌ２Ｏ３層（第２の酸化絶
縁層）となり、基板側の一部分はＡｌ層２２ｂとして残
る。この陽極酸化工程において重要な点は、Ｔａ層２１
（第１の金属層）の露出部分については、すべての厚み
について酸化が行われるようにし、すべてのＴａをＴａ
２Ｏ５とする点である。これは、この半導体装置が液晶
ディスプレイなどに用いられるアクティブマトリクス基
板であり、後の工程で表示電極８が形成される領域（図
９参照）が透明になっている必要があるためである。こ
れに対し、Ａｌ層２２ａ（残存金属層）の酸化対象とな
る厚みについては、特に制約はない。図２３に示す例で
は、表面側の一部分がＡｌ２Ｏ３層（第２の酸化絶縁
層）となり、基板側の一部分はＡｌ層２２ｂとして残っ
ているが、Ａｌ層２２ａのすべての厚みについても酸化
させてしまってかまわない。ただ、ここでは、Ａｌ層２
２ａの表面側の一部分のみが酸化された状態で陽極酸化
を終えた場合を、本願第１の発明として説明することと
し、更に酸化を進行させた場合については、本願第２の
発明として後述することにする。もっとも、陽極酸化法
では、Ａｌ層２２ａとＴａ層２１とが同時に酸化され、
しかも、表面から奥に向かって酸化が進行してゆくた
め、Ａｌ層２２ａの酸化の進行速度と、Ｔａ層２１の酸
化の進行速度とは、別個に制御することはできない。し
たがって、Ｔａ層２１の全厚に関しての酸化が完了した
時点において、Ａｌ層２２ａに対する酸化が、どの深度
まで進行しているかは、当初の各層の厚みの条件などに
よって左右されることになる。Next, the exposed portion of the Ta layer 21 (first metal layer) and the Al layer 22a on the substrate shown in FIG.
The exposed part of the (residual metal layer) is oxidized from the surface part by anodization. FIG. 23 shows the state after this anodic oxidation. The exposed portion of the Ta layer 21 is Ta 2 O by anodic oxidation.
The fifth layer 21a (first oxide insulating layer) is formed, and the unexposed portion remains as the Ta layer 21b. This Ta 2 O 5 layer 21a
Has a larger thickness than the original Ta layer 21.
Further, the Al layer 22a (residual metal layer) is also anodized from the surface, a part of the surface side becomes an Al 2 O 3 layer (second oxide insulating layer), and a part of the substrate side remains as an Al layer 22b. The important point in this anodic oxidation process is the Ta layer 21.
For the exposed portion of the (first metal layer), oxidation is performed for all thicknesses, and all Ta is Ta.
The point is 2 O 5 . This is because this semiconductor device is an active matrix substrate used for a liquid crystal display or the like, and a region (see FIG. 9) where the display electrode 8 is formed in a later step needs to be transparent. On the other hand, the thickness of the Al layer 22a (residual metal layer) to be oxidized is not particularly limited. In the example shown in FIG. 23, a part on the front surface side is an Al 2 O 3 layer (second oxide insulating layer), and a part on the substrate side remains as an Al layer 22b. You can oxidize it. However, here, the Al layer 2
The case where the anodic oxidation is finished in a state where only a part of the surface side of 2a is oxidized will be described as the first invention of the present application, and the case of further progressing the oxidation will be described later as the second invention of the present application. I will decide. However, in the anodic oxidation method, the Al layer 22a and the Ta layer 21 are simultaneously oxidized,
Moreover, since the oxidation progresses from the surface toward the back, the progress rate of oxidation of the Al layer 22a and the progress rate of oxidation of the Ta layer 21 cannot be controlled separately. Therefore, when the oxidation of the entire thickness of the Ta layer 21 is completed, the depth of the oxidation of the Al layer 22a depends on the initial conditions of the thickness of each layer.

【００３７】実際に行った実験例では、この陽極酸化工
程は次のようにして行われた。すなわち、５重量％のホ
ウ酸アンモニウム水溶液を電解質溶液として用い、この
電解質溶液中に基板全体を浸漬させる。一方、対極とし
てプラチナ板をこの電解質溶液に浸漬させる。この状態
で、電解質溶液を攪拌しながら、酸化対象となる金属層
とプラチナ板との間に電圧を印加しながら陽極酸化を行
った。より具体的には、室温で０．５μＡ／ｃｍ２なる
定電流密度が得られるように電圧を印加して酸化を行
い、電圧の経時変化を記録してゆき、電圧振動が発生し
た時点（１３０Ｖ）で酸化工程を終了した。基板を電解
質溶液から取り出し、水洗した後、窒素ガンで乾燥さ
せ、図２３に示す構造を得た。このときの各部の厚み
は、Ｔａ２Ｏ５層２１ａ：２１１ｎｍ、Ｔａ層２１ｂ：
１００ｎｍ、Ａｌ層２２ｂ：４６ｎｍ、Ａｌ２Ｏ３層：
１６８ｎｍであった。In an experimental example that was actually performed, this anodic oxidation process was performed as follows. That is, a 5 wt% ammonium borate aqueous solution is used as an electrolyte solution, and the entire substrate is immersed in this electrolyte solution. On the other hand, as a counter electrode, a platinum plate is immersed in this electrolyte solution. In this state, while the electrolyte solution was being stirred, anodization was performed while applying a voltage between the metal layer to be oxidized and the platinum plate. More specifically, a voltage is applied and oxidation is performed so that a constant current density of 0.5 μA / cm 2 is obtained at room temperature, and the change over time of the voltage is recorded. ), The oxidation process was completed. The substrate was taken out of the electrolyte solution, washed with water, and dried with a nitrogen gun to obtain the structure shown in FIG. At this time, the thickness of each part is Ta 2 O 5 layer 21a: 211 nm, Ta layer 21b:
100 nm, Al layer 22b: 46 nm, Al 2 O 3 layer:
It was 168 nm.

【００３８】さて、ここで図２３に示す構造に着目すれ
ば、この構造は、図６に示す構造と等価であることが理
解できよう。すなわち、図２３におけるＴａ２Ｏ５層２
１ａ（第１の酸化絶縁層）は、図６における陽極酸化膜
２に対応し、図２３におけるＴａ層２１ｂおよびＡｌ層
２２ｂは、いずれも導電体であり、図６におけるゲート
電極３に対応し、図２３におけるＡｌ２Ｏ３層２２ｃ
（第２の酸化絶縁層）は、図６におけるゲート絶縁膜４
に対応する。図示する構造上の凹凸には若干の相違はあ
るが、本質的な構造は全く同じである。したがって、図
２３の構造が得られた後は、前述した従来の製造方法の
プロセス（図６以降に示す工程）を実施すれば、図２に
示す構造をもった半導体装置が製造できることになる。Now, focusing on the structure shown in FIG. 23, it can be understood that this structure is equivalent to the structure shown in FIG. That is, the Ta 2 O 5 layer 2 in FIG.
1a (first oxide insulating layer) corresponds to the anodic oxide film 2 in FIG. 6, and both the Ta layer 21b and the Al layer 22b in FIG. 23 are conductors and correspond to the gate electrode 3 in FIG. , The Al 2 O 3 layer 22c in FIG.
The (second oxide insulating layer) is the gate insulating film 4 in FIG.
Corresponding to. Although there are some differences in the structural irregularities shown in the drawing, the essential structure is exactly the same. Therefore, after the structure shown in FIG. 23 is obtained, the semiconductor device having the structure shown in FIG. 2 can be manufactured by carrying out the processes (steps shown in FIG. 6 and subsequent steps) of the conventional manufacturing method described above.

【００３９】§５． 本願第２の発明の実施例 この第２の発明は、上述した第１の発明における陽極酸
化の条件を多少変えたものである。第１の発明において
は、図２２に示す構造に対して陽極酸化を行うことによ
り、図２３に示す構造を得た。別言すれば、この図２３
に示す構造が得られた時点で、陽極酸化を終了させたこ
とになる。これに対して、本願第２の発明では、陽極酸
化を更に進行させるのである。図２３に示す状態から更
に陽極酸化を進行させると、図２４に示す構造が得られ
る。すなわち、図２２におけるＡｌ層２２ａ（残存金属
層）がすべての厚みについて酸化され、Ａｌ２Ｏ３層２
２ｃ（第２の酸化絶縁層）となる。酸化は更にその下層
のＴａ層２１にまで進行し、表面側の一部分が酸化さ
れ、Ｔａ２Ｏ５層２１ｄ（第３の酸化絶縁層）となり、
基板側の一部分だけが酸化されずに、Ｔａ層２１ｃとし
て残ることになる。 §5. Embodiment of the Second Invention of the Present Application The second invention is one in which the conditions of the anodic oxidation in the above-mentioned first invention are slightly changed. In the first invention, the structure shown in FIG. 23 was obtained by anodizing the structure shown in FIG. In other words, this FIG.
When the structure shown in (1) is obtained, the anodic oxidation is completed. On the other hand, in the second invention of the present application, anodic oxidation is further advanced. When the anodic oxidation is further advanced from the state shown in FIG. 23, the structure shown in FIG. 24 is obtained. That is, the Al layer 22a (residual metal layer) in FIG. 22 is oxidized for all thicknesses, and the Al 2 O 3 layer 2 is formed.
2c (second oxide insulating layer). Oxidation further progresses to the Ta layer 21 below it, and a part of the surface side is oxidized to become a Ta 2 O 5 layer 21d (third oxide insulating layer),
Only a part of the substrate side is not oxidized and remains as the Ta layer 21c.

【００４０】この図２４に示す構造も、図６に示す構造
と等価になる。すなわち、図２４におけるＴａ２Ｏ５層
２１ａ（第１の酸化絶縁層）は、図６における陽極酸化
膜２に対応し、図２４におけるＴａ層２１ｃは、図６に
おけるゲート電極３に対応し、図２４におけるＡｌ２Ｏ
３層２２ｃ（第２の酸化絶縁層）およびＴａ２Ｏ５層２
１ｄ（第３の酸化絶縁層）は、図６におけるゲート絶縁
膜４に対応する。The structure shown in FIG. 24 is also equivalent to the structure shown in FIG. That is, the Ta 2 O 5 layer 21a (first oxide insulating layer) in FIG. 24 corresponds to the anodic oxide film 2 in FIG. 6, the Ta layer 21c in FIG. 24 corresponds to the gate electrode 3 in FIG. Al 2 O in FIG.
3 layer 22c (second oxide insulating layer) and Ta 2 O 5 layer 2
1d (third oxide insulating layer) corresponds to the gate insulating film 4 in FIG.

【００４１】要するに、「ガラス基板１上に形成された
陽極酸化膜２に溝を開口し、この溝内の底の部分に導電
性をもった金属層をゲート電極として形成し、その上
に、絶縁性の酸化層をゲート絶縁膜として形成した構
造」という見地からは、図６の構造、図２３の構造（本
願第１の発明）、図２４の構造（本願第２の発明）は、
いずれも等価なものになる。なお、図２２に示す状態に
おいて、Ａｌ層２２ａの全厚みが酸化された時点で陽極
酸化を終了することによって得られる構造、別言すれ
ば、Ａｌ層２２ａのみが全厚みについて酸化され、Ｔａ
層２１のうち、Ａｌ層２２ａによって覆われていた領域
は全く酸化されていない構造、を得ることも理論的には
可能である。このような構造を得るためには、Ａｌ層２
２ａの全厚みについて酸化が進行した後、Ｔａ層２１に
酸化が進行する直前において、酸化を中止するという、
非常に高度な制御が必要になり、実際上は非常に困難で
あり、また、このような制御を行うことにより別段メリ
ットが得られるとも考えられないが、本発明はこのよう
な構造を得ることを排除するものではない。In short, "a groove is opened in the anodic oxide film 2 formed on the glass substrate 1, a conductive metal layer is formed as a gate electrode in the bottom portion of the groove, and a metal electrode is formed on the metal layer. From the viewpoint of "a structure in which an insulating oxide layer is formed as a gate insulating film", the structure of FIG. 6, the structure of FIG. 23 (first invention of the present application), and the structure of FIG. 24 (second invention of the present application)
Both are equivalent. In the state shown in FIG. 22, the structure obtained by ending the anodic oxidation at the time when the total thickness of the Al layer 22a is oxidized, in other words, only the Al layer 22a is oxidized for the entire thickness, and Ta
It is theoretically possible to obtain a structure in which the region of the layer 21 covered with the Al layer 22a is not oxidized at all. To obtain such a structure, the Al layer 2
After the oxidation progresses for the entire thickness of 2a, the oxidation is stopped immediately before the oxidation progresses in the Ta layer 21,
It is very difficult in practice because a very high degree of control is required, and it is unlikely that any other advantage will be obtained by performing such control, but the present invention provides such a structure. Does not exclude.

【００４２】§６． 本願第３の発明の実施例 第３の発明による方法は、タンタルおよびその酸化物に
よる層だけによってゲート電極およびゲート絶縁膜を形
成する方法である。まず、上述した第１の発明による方
法によって、図２３に示す構造を得る。続いて、Ａｌ層
２２ｂおよびＡｌ２Ｏ３層２２ｃを除去すれば、図２５
に示す構造が得られる。具体的な実験例としては、５％
リン酸＋２％クロム酸（ＣｒＯ３）の混合液を８５℃ま
で加熱し、この混合液中に基板全体を１０分間浸漬させ
てＡｌ２Ｏ３層２２ｃを溶解除去した後、アルミニウム
用のエッチング溶液（リン酸）中に基板全体を７分間浸
漬させてＡｌ層２２ｂを溶解除去した。この後、基板全
体を水洗し、窒素ガンで乾燥すれば、図２５に示す構造
が得られる。 §6. Third Embodiment of the Third Invention The method according to the third invention is a method of forming a gate electrode and a gate insulating film only by a layer of tantalum and its oxide. First, the structure shown in FIG. 23 is obtained by the method according to the first invention described above. Then, if the Al layer 22b and the Al 2 O 3 layer 22c are removed, as shown in FIG.
The structure shown in is obtained. As a concrete experimental example, 5%
A mixed solution of phosphoric acid and 2% chromic acid (CrO 3 ) is heated to 85 ° C., the entire substrate is immersed in this mixed solution for 10 minutes to dissolve and remove the Al 2 O 3 layer 22c, and then an etching solution for aluminum is used. The entire substrate was immersed in (phosphoric acid) for 7 minutes to dissolve and remove the Al layer 22b. After that, if the whole substrate is washed with water and dried with a nitrogen gun, the structure shown in FIG. 25 is obtained.

【００４３】この図２５に示す構造が得られたら、ここ
で露出したＴａ層２１ｂに対する陽極酸化を行い、表面
側の一部分を酸化して、図２６に示すように、Ｔａ２Ｏ
５層２１ｆを形成する。基板側の酸化を受けなかった部
分は、Ｔａ層２１ｅとして残ることになる。[0043] When the structure shown in FIG. 25 is obtained, subjected to anodic oxidation for Ta layer 21b exposed here, by oxidizing a portion of the surface side, as shown in FIG. 26, Ta 2 O
Five layers 21f are formed. The portion of the substrate that has not been oxidized remains as the Ta layer 21e.

【００４４】この図２６に示す構造も、図６に示す構造
と等価になる。すなわち、図２６におけるＴａ２Ｏ５層
２１ａ（第１の酸化絶縁層）は、図６における陽極酸化
膜２に対応し、図２６におけるＴａ層２１ｅは、図６に
おけるゲート電極３に対応し、図２６におけるＴａ２Ｏ
５層２１ｆ（第３の酸化絶縁層）は、図６におけるゲー
ト絶縁膜４に対応する。The structure shown in FIG. 26 is also equivalent to the structure shown in FIG. That is, the Ta 2 O 5 layer 21a (first oxide insulating layer) in FIG. 26 corresponds to the anodized film 2 in FIG. 6, the Ta layer 21e in FIG. 26 corresponds to the gate electrode 3 in FIG. Ta 2 O in FIG.
The fifth layer 21f (third oxide insulating layer) corresponds to the gate insulating film 4 in FIG.

【００４５】§７． 本願第４の発明の実施例 第４の発明による方法は、上述の第３の発明による方法
と同様に、タンタルおよびその酸化物による層だけによ
ってゲート電極およびゲート絶縁膜を形成する方法であ
る。まず、上述した第２の発明による方法によって、図
２４に示す構造を得る。続いて、Ａｌ２Ｏ３層２２ｃを
除去すれば（たとえば、上述の第３の発明による方法と
同様に、５％リン酸＋２％クロム酸（ＣｒＯ３）の混合
液を用いればよい）、図２６に示す構造が得られる。 §7. Fourth Embodiment of the Present Invention A method according to a fourth invention is a method for forming a gate electrode and a gate insulating film only with a layer of tantalum and its oxide, like the method according to the third invention. First, the structure shown in FIG. 24 is obtained by the method according to the second invention described above. Subsequently, if the Al 2 O 3 layer 22c is removed (for example, a mixed solution of 5% phosphoric acid + 2% chromic acid (CrO 3 ) may be used as in the method according to the third invention described above). The structure shown in 26 is obtained.

【００４６】§８． 本願第５の発明の実施例 第５の発明による方法は、上述の第１の発明あるいは第
３の発明による方法において、図２１の構造から図２３
の構造を得るまでの陽極酸化工程を別な方法に置き換え
たものである。すなわち、図２１の構造が得られたら、
レジスト層２３を除去せずに残したまま、Ｔａ層２１
（第１の金属層）の露出部分の陽極酸化を行うのであ
る。これにより、Ｔａ層２１（第１の金属層）の露出部
分は、Ｔａ２Ｏ５層２１ａに変化し、図２７に示す構造
が得られる。この図２７に示す構造を図２３に示す構造
と比較してみると、前者ではＡｌ層２２ａ（残存金属
層）がレジスト層２３によって保護され、酸化を受けて
いないことがわかる。もっとも、従来方法の問題点とし
て§３で指摘したように、この陽極酸化工程において
は、レジスト層２３は部分的に剥離するおそれがあり、
Ａｌ層２２ａの一部分、特に、図の左右の端部は酸化の
対象となる可能性がある。しかし、後述するように、後
の工程において、このＡｌ層２２ａはいずれにせよ酸化
の対象となるため、本発明の方法において、陽極酸化工
程中におけるレジスト層２３の剥離は問題にはならな
い。 §8. An embodiment of the fifth invention of the present application is the method according to the fifth invention, which is the same as the method according to the first invention or the third invention described above.
The anodic oxidation process up to the structure of is replaced by another method. That is, if the structure of FIG. 21 is obtained,
The Ta layer 21 is left without removing the resist layer 23.
The exposed portion of the (first metal layer) is anodized. As a result, the exposed portion of the Ta layer 21 (first metal layer) is changed to the Ta 2 O 5 layer 21a, and the structure shown in FIG. 27 is obtained. When the structure shown in FIG. 27 is compared with the structure shown in FIG. 23, it can be seen that in the former, the Al layer 22a (residual metal layer) is protected by the resist layer 23 and is not oxidized. However, as pointed out in §3 as a problem of the conventional method, the resist layer 23 may be partially peeled off in this anodizing step,
Part of the Al layer 22a, particularly the left and right ends of the drawing, may be subject to oxidation. However, as will be described later, since the Al layer 22a is subject to oxidation in any case in the subsequent step, the peeling of the resist layer 23 during the anodizing step does not pose a problem in the method of the present invention.

【００４７】続いて、レジスト層２３を剥離除去すれ
ば、図２８に示す構造が得られる。そこで、露出したＡ
ｌ層２２ａに対して陽極酸化を行えば、図２９に示すよ
うに、Ａｌ層２２ａの表面側の一部分がＡｌ２Ｏ３層２
２ｃとなり、基板側の一部分がＡｌ層２２ｂとして残る
ことになる。Then, the resist layer 23 is peeled off to obtain the structure shown in FIG. So exposed A
When anodization is performed on the I layer 22a, a part of the Al layer 22a on the surface side is Al 2 O 3 layer 2 as shown in FIG.
2c, and a part on the substrate side remains as the Al layer 22b.

【００４８】こうして得られた図２９の構造は、図２３
の構造と等価であることがわかる。したがって、前述し
た第１の発明あるいは第３の発明において、図２１〜図
２３に至る工程の代わりに、図２１の状態から、図２７
〜図２９に至る工程を用いても、本質的には、同じ結果
が得られることになる。両者の違いは、前者が、タンタ
ルとアルミニウムとを同時に陽極酸化する（図２２から
図２３に至る工程）のに対し、後者が、タンタルに対す
る陽極酸化の工程（図２１から図２７に至る工程）と、
アルミニウムに対する陽極酸化の工程（図２８から図２
９に至る工程）と、を別個に行っている点である。この
ように、別個独立して陽極酸化を行う方法のメリット
は、形成される酸化膜の厚みを制御しやすいという点に
ある。すなわち、図２８から図２９に至るアルミニウム
に対する酸化工程では、タンタルに対する酸化は関与し
ないので、Ａｌ２Ｏ３層２２ｃの厚みを自由に制御でき
るのである。たとえば、Ａｌ２Ｏ３層２２ｃの上面が、
Ｔａ２Ｏ５層２１ａの上面と同じレベルにまで成長した
ときに、陽極酸化を終了するようにすれば、図２９に示
すように、この時点での基板上の構造体の上面を完全に
平坦にすることも可能になる。The structure of FIG. 29 thus obtained is shown in FIG.
It can be seen that it is equivalent to the structure of. Therefore, in the first invention or the third invention described above, instead of the steps shown in FIGS.
29. Essentially the same result can be obtained by using the steps up to FIG. The difference between the two is that the former simultaneously anodizes tantalum and aluminum (steps from FIG. 22 to FIG. 23), while the latter anodizes tantalum (steps from FIG. 21 to FIG. 27). When,
Anodizing process for aluminum (FIGS. 28 to 2)
9) is performed separately. As described above, the advantage of the method of separately performing anodic oxidation is that the thickness of the oxide film formed can be easily controlled. That is, since the oxidation of tantalum is not involved in the oxidation process for aluminum shown in FIGS. 28 to 29, the thickness of the Al 2 O 3 layer 22c can be freely controlled. For example, the upper surface of the Al 2 O 3 layer 22c is
When the anodic oxidation is completed when the Ta 2 O 5 layer 21a has grown to the same level as the upper surface, the upper surface of the structure on the substrate at this point is completely flat as shown in FIG. It is also possible to

【００４９】§９． 本願第６の発明の実施例 第６の発明による方法は、上述の第２の発明あるいは第
４の発明による方法において、タンタルに対する陽極酸
化と、アルミニウムに対する陽極酸化と、を別個独立し
て行うようにしたものである。すなわち、図２１の構造
から、レジスト層２３を残したままタンタルに対する陽
極酸化を行い、図２７に示す構造を得た後、レジスト層
２３を剥離して図２８の構造を得て、それから、アルミ
ニウムに対する陽極酸化を行う点については、上述の第
５の発明の工程と同じである。ただ、Ａｌ層２２ａに対
する陽極酸化により、図２９に示す構造が得られた後も
酸化を継続し、Ａｌ層２２ａの全厚み部分が酸化され、
更に、Ｔａ層２１ｂの表面側の一部分が酸化されるまで
酸化工程を続けるのである。これにより、図２４に示す
構造と等価な構造が得られることになる。 §9. In the method according to the sixth invention, the anodization for tantalum and the anodization for aluminum are performed independently of each other in the method according to the second invention or the fourth invention. It is the one. That is, from the structure of FIG. 21, anodization is performed on tantalum while leaving the resist layer 23, and the structure shown in FIG. 27 is obtained. Then, the resist layer 23 is peeled to obtain the structure of FIG. The point that anodic oxidation is performed is the same as the step of the fifth invention described above. However, by anodic oxidation of the Al layer 22a, the oxidation is continued even after the structure shown in FIG. 29 is obtained, and the entire thickness of the Al layer 22a is oxidized.
Furthermore, the oxidation process is continued until a part of the surface side of the Ta layer 21b is oxidized. As a result, a structure equivalent to the structure shown in FIG. 24 is obtained.

【００５０】したがって、前述した第２の発明あるいは
第４の発明において、図２１〜図２４に至る工程の代わ
りに、図２１の状態から、図２７〜図２９、そして更に
酸化を継続する工程を用いても、本質的には、同じ結果
が得られることになる。この方法のメリットは、やは
り、タンタルに対する酸化工程とアルミニウムに対する
酸化工程とを、別個独立して行うことにより、形成され
る酸化膜の厚みを制御しやすいという点にある。すなわ
ち、図２９に示す実施例では、Ａｌ層２２ａの表面側の
一部分だけを酸化するだけで、完全な平坦構造が得られ
ているが、Ｔａ２Ｏ５層２１ａがより厚い場合、完全な
平坦構造を得るためには、Ａｌ層２２ａのすべての部分
を酸化しただけでは足りず、Ｔａ層２１ｂの表面側の一
部分までも酸化する必要がある。Therefore, in the above-mentioned second invention or fourth invention, instead of the steps shown in FIGS. 21 to 24, the steps of FIG. 27 to FIG. If used, essentially the same result would be obtained. The merit of this method is that it is easy to control the thickness of the oxide film formed by separately and independently performing the oxidation step for tantalum and the oxidation step for aluminum. That is, in the example shown in FIG. 29, a perfect flat structure is obtained by only oxidizing a part of the Al layer 22a on the surface side, but when the Ta 2 O 5 layer 21a is thicker, a perfect flat structure is obtained. In order to obtain the structure, it is not enough to oxidize all the portions of the Al layer 22a, and it is also necessary to oxidize a portion of the Ta layer 21b on the surface side.

【００５１】§１０． その他の実施例 以上、本発明をいくつかの実施例に基づいて説明した
が、本発明はこれらの実施例のみに限定されるものでは
なく、この他にも種々の態様で実施可能である。たとえ
ば、図２に示す構造において、陽極酸化膜２およびゲー
ト絶縁膜４の上面に、ＳｉＮｘからなる絶縁膜５が形成
されているが、この絶縁膜５は必ずしも必要なものでは
ない。ただ、金属の酸化物からなるゲート絶縁膜４上に
直接シリコンなどの半導体チャネル層６を形成するより
は、両者間に絶縁膜５を形成した方が製造は容易にな
る。 §10. Other Examples Although the present invention has been described above based on some examples, the present invention is not limited to these examples and can be implemented in various modes other than this. For example, in the structure shown in FIG. 2, the insulating film 5 made of SiNx is formed on the upper surfaces of the anodic oxide film 2 and the gate insulating film 4, but the insulating film 5 is not always necessary. However, rather than forming the semiconductor channel layer 6 of silicon or the like directly on the gate insulating film 4 made of a metal oxide, it is easier to manufacture the insulating film 5 between the two.

【００５２】また、上述の実施例では、第１の金属材料
としてタンタル、第２の金属材料としてアルミニウムを
用いた例を示したが、本発明はこれらの金属材料に限定
されるものではなく、第１の金属材料の酸化物が透光性
を有するという条件を満たす限り、どのような金属材料
を用いてもかまわない。Further, in the above-mentioned embodiment, the example in which tantalum is used as the first metal material and aluminum is used as the second metal material has been shown, but the present invention is not limited to these metal materials. Any metal material may be used as long as it satisfies the condition that the oxide of the first metal material has a light-transmitting property.

【００５３】[0053]

【発明の効果】以上のとおり、本願発明に係る半導体装
置の製造方法によれば、透明な基板上に２種類の金属層
を形成し、これら金属層を部分的に酸化することにより
絶縁層を形成し、ゲート電極およびゲート絶縁膜を構成
するようにしたため、トランジスタ素子の高低差を小さ
くすることができる半導体装置を容易に製造することが
できるようになる。As described above, according to the method for manufacturing a semiconductor device of the present invention, two types of metal layers are formed on a transparent substrate, and these metal layers are partially oxidized to form an insulating layer. Since the gate electrode and the gate insulating film are formed to form the semiconductor device, it is possible to easily manufacture a semiconductor device capable of reducing the height difference between the transistor elements.

【図面の簡単な説明】[Brief description of drawings]

【図１】アクティブマトリックス液晶を駆動するために
用いられる従来の一般的な半導体装置の構造断面図であ
る。FIG. 1 is a structural cross-sectional view of a conventional general semiconductor device used to drive an active matrix liquid crystal.

【図２】特願平４−２５５６８０号明細書に開示されて
いる半導体装置の新規な構造を示す構造断面図である。FIG. 2 is a structural cross-sectional view showing a novel structure of a semiconductor device disclosed in Japanese Patent Application No. 4-255680.

【図３】図２に示す半導体装置の製造方法を示す図であ
り、ガラス基板１の上面に金属層１２およびレジスト層
１３を形成した状態を示す構造断面図である。FIG. 3 is a diagram showing a method of manufacturing the semiconductor device shown in FIG. 2, and a structural cross-sectional view showing a state in which a metal layer 12 and a resist layer 13 are formed on the upper surface of the glass substrate 1.

【図４】図３に示す状態から、金属層１２の露出部分を
陽極酸化して陽極酸化膜２を得た状態を示す構造断面図
である。4 is a structural cross-sectional view showing a state in which an exposed portion of a metal layer 12 is anodized to obtain an anodized film 2 from the state shown in FIG.

【図５】図４に示す状態から、レジスト層１３を除去し
た状態を示す構造断面図である。5 is a structural cross-sectional view showing a state where the resist layer 13 is removed from the state shown in FIG.

【図６】図５に示す状態から、金属層１２の上層部分を
陽極酸化し、酸化部分としてのゲート絶縁膜４と非酸化
部分としてのゲート電極３を得た状態を示す構造断面図
である。6 is a structural cross-sectional view showing a state in which an upper layer portion of the metal layer 12 is anodized to obtain a gate insulating film 4 as an oxidized portion and a gate electrode 3 as a non-oxidized portion from the state shown in FIG. .

【図７】図６に示す状態において、更に、ＳｉＮｘから
なる絶縁層５ａ、アモルファスシリコンからなる真性半
導体層６ａ、ｎ型不純物を含んだオーミック接触層７ａ
を、順次堆積させた状態を示す構造断面図である。FIG. 7 shows an insulating layer 5a made of SiNx, an intrinsic semiconductor layer 6a made of amorphous silicon, and an ohmic contact layer 7a containing n-type impurities in the state shown in FIG.
FIG. 3 is a structural cross-sectional view showing a state in which is sequentially deposited.

【図８】図７に示す状態から、エッチングにより半導体
チャネル層６およびオーミック接触層７ｂを得た状態を
示す構造断面図である。8 is a structural cross-sectional view showing a state where a semiconductor channel layer 6 and an ohmic contact layer 7b are obtained by etching from the state shown in FIG.

【図９】図８に示す状態において、更に、表示電極８を
形成した状態を示す構造断面図である。9 is a structural cross-sectional view showing a state in which a display electrode 8 is further formed in the state shown in FIG.

【図１０】図９に示す状態において、更に、ソース電極
９およびドレイン電極１０を形成した状態を示す構造断
面図である。10 is a structural cross-sectional view showing a state in which a source electrode 9 and a drain electrode 10 are further formed in the state shown in FIG.

【図１１】図１０に示す状態において、オーミック接触
層７ｂを７Ｓと７Ｄとに分離した状態を示す構造断面図
である。11 is a structural cross-sectional view showing a state where the ohmic contact layer 7b is separated into 7S and 7D in the state shown in FIG.

【図１２】図１１に示す状態において、更にパッシベー
ション膜１１を形成した状態を示す構造断面図である。12 is a structural cross-sectional view showing a state in which a passivation film 11 is further formed in the state shown in FIG.

【図１３】図２に示す半導体装置の変形例としての半導
体装置の構造断面図である。13 is a structural cross-sectional view of a semiconductor device as a modified example of the semiconductor device shown in FIG.

【図１４】図１３に示す半導体装置の製造方法を示す構
造断面図であり、図６に示す状態において、更に、Ｓｉ
Ｎｘからなる絶縁層５ａ、アモルファスシリコンからな
る真性半導体層６ａ、ＳｉＮｘからなる絶縁層１４ａを
堆積させた状態を示す。14 is a structural cross-sectional view showing the method of manufacturing the semiconductor device shown in FIG. 13, further showing Si in the state shown in FIG.
A state in which an insulating layer 5a made of Nx, an intrinsic semiconductor layer 6a made of amorphous silicon, and an insulating layer 14a made of SiNx are deposited is shown.

【図１５】図１４に示す状態から、エッチングを行い、
エッチングストッパ部１４を形成した状態を示す構造断
面図である。FIG. 15 is an etching process performed from the state shown in FIG.
FIG. 6 is a structural cross-sectional view showing a state in which an etching stopper portion 14 has been formed.

【図１６】図１５に示す状態において、更に、ｎ型不純
物を含んだオーミック接触層７ａを堆積させた状態を示
す構造断面図である。16 is a structural cross-sectional view showing a state in which an ohmic contact layer 7a containing an n-type impurity is further deposited in the state shown in FIG.

【図１７】図１６に示す状態から、半導体チャネル層６
およびオーミック接触層７ｂを形成した状態を示す構造
断面図である。FIG. 17 shows the semiconductor channel layer 6 from the state shown in FIG.
FIG. 6 is a structural cross-sectional view showing a state in which an ohmic contact layer 7b is formed.

【図１８】図１７に示す状態において、更に、ソース電
極９およびドレイン電極１０を形成し、オーミック接触
層７ｂを７Ｓと７Ｄとに分離した状態を示す構造断面図
である。18 is a structural cross-sectional view showing a state in which a source electrode 9 and a drain electrode 10 are further formed and the ohmic contact layer 7b is separated into 7S and 7D in the state shown in FIG.

【図１９】本発明に係る半導体装置の製造方法におい
て、ガラス基板１上に２種類の金属層２１，２２を形成
した状態を示す構造断面図である。FIG. 19 is a structural cross-sectional view showing a state in which two types of metal layers 21 and 22 are formed on the glass substrate 1 in the method for manufacturing a semiconductor device according to the present invention.

【図２０】図１９に示す状態において、更に、レジスト
層２３を形成した状態を示す構造断面図である。20 is a structural cross-sectional view showing a state where a resist layer 23 is further formed in the state shown in FIG.

【図２１】図２０に示す状態において、レジスト層２３
をマスクとしたパターニングにより、Ａｌ層２２を部分
的にエッチング除去した状態を示す構造断面図である。21 is a plan view of the resist layer 23 in the state shown in FIG.
FIG. 4 is a structural cross-sectional view showing a state in which the Al layer 22 is partially etched and removed by patterning using as a mask.

【図２２】図２１に示す状態において、レジスト層２３
を剥離除去した状態を示す構造断面図である。22 is a plan view of the resist layer 23 in the state shown in FIG.
FIG. 3 is a structural cross-sectional view showing a state in which is removed by peeling.

【図２３】図２２に示す状態において、露出面に対する
陽極酸化を行い、Ｔａ２Ｏ５層２１ａおよびＡｌ２Ｏ３
層２２ｃを形成した状態を示す構造断面図である。FIG. 23 is a view showing the Ta 2 O 5 layer 21a and the Al 2 O 3 layer by anodizing the exposed surface in the state shown in FIG.
It is a structure sectional view showing the state where layer 22c was formed.

【図２４】図２３に示す状態から更に陽極酸化を継続
し、Ｔａ層２１ｂの表面側の一部分をＴａ２Ｏ５層２１
ｄに変えた状態を示す構造断面図である。FIG. 24 is a state in which anodization is continued from the state shown in FIG. 23, and a part of the Ta layer 21b on the front surface side is Ta 2 O 5 layer 21.
It is a structure sectional view showing the state changed to d.

【図２５】図２３に示す状態から、Ａｌ２Ｏ３層２２ｃ
およびＡｌ層２２ｂを除去した状態を示す構造断面図で
ある。FIG. 25 shows an Al 2 O 3 layer 22c from the state shown in FIG.
FIG. 6 is a structural cross-sectional view showing a state in which an Al layer 22b is removed.

【図２６】図２５に示す状態において、露出しているＴ
ａ層２１ｂの表面側の一部分を酸化し、Ｔａ２Ｏ５層２
１ｆを形成した状態を示す構造断面図である。FIG. 26 is an exposed T in the state shown in FIG. 25.
Part of the surface side of the a layer 21b is oxidized to form the Ta 2 O 5 layer 2
It is a structure sectional view showing the state where 1f was formed.

【図２７】図２１に示す状態において、露出面に対する
陽極酸化を行い、Ｔａ２Ｏ５層２１ａを形成した状態を
示す構造断面図である。FIG. 27 is a structural cross-sectional view showing a state where the Ta 2 O 5 layer 21a is formed by anodizing the exposed surface in the state shown in FIG. 21.

【図２８】図２７に示す状態において、レジスト層２３
を剥離除去した状態を示す構造断面図である。28 is a view showing the resist layer 23 in the state shown in FIG.
FIG. 3 is a structural cross-sectional view showing a state in which is removed by peeling.

【図２９】図２８に示す状態において、露出しているＡ
ｌ層２２ａの表面側の一部分を酸化し、Ａｌ２Ｏ３層２
２ｃを形成した状態を示す構造断面図である。29 is an exposed A in the state shown in FIG. 28. FIG.
The Al 2 O 3 layer 2 is formed by oxidizing a part of the surface of the I layer 22a.
2c is a structural cross-sectional view showing a state in which 2c is formed. FIG.

【符号の説明】[Explanation of symbols]

１…ガラス基板 ２…陽極酸化膜 ３…ゲート電極 ４…ゲート絶縁膜 ５…絶縁膜 ５ａ…絶縁層 ６…半導体チャネル層 ６ａ…真性半導体層 ７ａ，７ｂ，７Ｓ，７Ｄ…オーミック接触層 ８…表示電極 ９…ソース電極 １０…ドレイン電極 １１…パッシベーション膜 １２…金属層 １３…レジスト層 １４…エッチングストッパ部 １４ａ…絶縁層 ２１…Ｔａ層（第１の金属層） ２１ａ…Ｔａ２Ｏ５層（第１の酸化絶縁層） ２１ｂ，２１ｃ…Ｔａ層 ２１ｄ…Ｔａ２Ｏ５層（第３の酸化絶縁層） ２１ｅ…Ｔａ層 ２１ｆ…Ｔａ２Ｏ５層 ２２…Ａｌ層（第２の金属層） ２２ａ…Ａｌ層（残存金属層） ２２ｂ…Ａｌ層 ２２ｃ…Ａｌ２Ｏ３層（第２の酸化絶縁層） ２３…レジスト層DESCRIPTION OF SYMBOLS 1 ... Glass substrate 2 ... Anodized film 3 ... Gate electrode 4 ... Gate insulating film 5 ... Insulating film 5a ... Insulating layer 6 ... Semiconductor channel layer 6a ... Intrinsic semiconductor layer 7a, 7b, 7S, 7D ... Ohmic contact layer 8 ... Display electrode 9 ... source electrode 10 ... drain electrode 11 ... passivation film 12 ... metal layer 13 ... resist layer 14 ... etching stopper section 14a ... insulating layer 21 ... Ta layer (first metal layer) 21a ... Ta 2 O 5 layer (second 1 oxide insulating layer) 21b, 21c ... Ta layer 21d ... Ta 2 O 5 layer (third oxide insulating layer) 21e ... Ta layer 21f ... Ta 2 O 5 layer 22 ... Al layer (second metal layer) 22a ... Al layer (residual metal layer) 22b ... Al layer 22c ... Al 2 O 3 layer (second oxide insulating layer) 23 ... resist layer

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 透光性の基板上にトランジスタ素子を形
成してなる半導体装置の製造方法であって、 酸化により透明な絶縁体を形成する性質をもった第１の
金属材料による第１の金属層を前記基板上に形成する第
１の段階と、 前記第１の金属層上に、第２の金属材料による第２の金
属層を形成する第２の段階と、 前記第２の金属層上に、ゲート電極形成領域を被覆する
パターンをもったレジスト層を形成し、このレジスト層
をマスクとして用いたパターニングを行い、前記第２の
金属層のうち、前記レジスト層から露出している領域を
除去し、前記レジスト層に覆われている部分を残存金属
層とする第３の段階と、 前記レジスト層を除去する第４の段階と、 前記第１の金属層および前記残存金属層を表面部分から
酸化して、前記第１の金属層のうち、前記残存金属層か
ら露出している領域を透光性をもった第１の酸化絶縁層
とし、前記残存金属層の少なくとも表面側の一部分を第
２の酸化絶縁層とする第５の段階と、 前記第２の酸化絶縁層の上方に半導体チャネル層を形成
し、この半導体チャネル層の一方および他方にそれぞれ
電気的に接続されるようにソース電極およびドレイン電
極を形成する第６の段階と、 を有することを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, comprising forming a transistor element on a transparent substrate, comprising a first metal material having a property of forming a transparent insulator by oxidation. A first step of forming a metal layer on the substrate; a second step of forming a second metal layer of a second metal material on the first metal layer; and a second metal layer A resist layer having a pattern covering the gate electrode formation region is formed thereon, patterning is performed using this resist layer as a mask, and a region of the second metal layer exposed from the resist layer is formed. And removing the resist layer to form a residual metal layer in the third step, removing the resist layer in a fourth step, and removing the first metal layer and the residual metal layer from the surface. The first metal is oxidized from the portion Of these, a region exposed from the residual metal layer is a first oxide insulating layer having a light-transmitting property, and a part of at least the surface side of the residual metal layer is a second oxide insulating layer. And a sixth step of forming a semiconductor channel layer above the second oxide insulating layer and forming a source electrode and a drain electrode so as to be electrically connected to one and the other of the semiconductor channel layer, respectively. A method for manufacturing a semiconductor device, comprising: 【請求項２】 透光性の基板上にトランジスタ素子を形
成してなる半導体装置の製造方法であって、 酸化により透明な絶縁体を形成する性質をもった第１の
金属材料による第１の金属層を前記基板上に形成する第
１の段階と、 前記第１の金属層上に、第２の金属材料による第２の金
属層を形成する第２の段階と、 前記第２の金属層上に、ゲート電極形成領域を被覆する
パターンをもったレジスト層を形成し、このレジスト層
をマスクとして用いたパターニングを行い、前記第２の
金属層のうち、前記レジスト層から露出している領域を
除去し、前記レジスト層に覆われている部分を残存金属
層とする第３の段階と、 前記レジスト層を除去する第４の段階と、 前記第１の金属層および前記残存金属層を表面部分から
酸化して、前記第１の金属層のうち、前記残存金属層か
ら露出している領域を透光性をもった第１の酸化絶縁層
とし、前記残存金属層のすべてを第２の酸化絶縁層と
し、更に、前記第１の金属層のうち、まだ酸化されてい
ない部分の表面側の一部分を第３の酸化絶縁層とする第
５の段階と、 前記第２の酸化絶縁層の上方に半導体チャネル層を形成
し、この半導体チャネル層の一方および他方にそれぞれ
電気的に接続されるようにソース電極およびドレイン電
極を形成する第６の段階と、 を有することを特徴とする半導体装置の製造方法。2. A method of manufacturing a semiconductor device, comprising forming a transistor element on a transparent substrate, the first metal material having a property of forming a transparent insulator by oxidation. A first step of forming a metal layer on the substrate; a second step of forming a second metal layer of a second metal material on the first metal layer; and a second metal layer A resist layer having a pattern covering the gate electrode formation region is formed thereon, patterning is performed using this resist layer as a mask, and a region of the second metal layer exposed from the resist layer is formed. And removing the resist layer to form a residual metal layer in the third step, removing the resist layer in a fourth step, and removing the first metal layer and the residual metal layer from the surface. The first metal is oxidized from the portion Of the remaining metal layer, a region exposed from the remaining metal layer is a first oxide insulating layer having a light-transmitting property, all of the remaining metal layer is a second oxide insulating layer, and the first metal is further formed. A fifth step in which a part of the surface of the layer which has not been oxidized yet on the surface side is used as a third oxide insulating layer, and a semiconductor channel layer is formed above the second oxide insulating layer. A sixth step of forming a source electrode and a drain electrode so as to be electrically connected to one and the other of the layers, respectively, and a method for manufacturing a semiconductor device. 【請求項３】 透光性の基板上にトランジスタ素子を形
成してなる半導体装置の製造方法であって、 酸化により透明な絶縁体を形成する性質をもった第１の
金属材料による第１の金属層を前記基板上に形成する第
１の段階と、 前記第１の金属層上に、第２の金属材料による第２の金
属層を形成する第２の段階と、 前記第２の金属層上に、ゲート電極形成領域を被覆する
パターンをもったレジスト層を形成し、このレジスト層
をマスクとして用いたパターニングを行い、前記第２の
金属層のうち、前記レジスト層から露出している領域を
除去し、前記レジスト層に覆われている部分を残存金属
層とする第３の段階と、 前記レジスト層を除去する第４の段階と、 前記第１の金属層および前記残存金属層を表面部分から
酸化して、前記第１の金属層のうち、前記残存金属層か
ら露出している領域を透光性をもった第１の酸化絶縁層
とし、前記残存金属層の少なくとも表面側の一部分を第
２の酸化絶縁層とする第５の段階と、 前記第２の酸化絶縁層および前記残存金属層を、前記第
２の金属材料またはその化合物からなる層だけを選択的
に除去できる方法を用いて除去し、前記第１の金属層の
うち酸化されなかった部分を露出させる第６の段階と、 前記第１の金属層のうち酸化されなかった部分を、露出
した表面部分から酸化して、表面側の一部分を第３の酸
化絶縁層とする第７の段階と、 前記第３の酸化絶縁層の上方に半導体チャネル層を形成
し、この半導体チャネル層の一方および他方にそれぞれ
電気的に接続されるようにソース電極およびドレイン電
極を形成する第８の段階と、 を有することを特徴とする半導体装置の製造方法。3. A method of manufacturing a semiconductor device, comprising forming a transistor element on a transparent substrate, the first metal material having a property of forming a transparent insulator by oxidation. A first step of forming a metal layer on the substrate; a second step of forming a second metal layer of a second metal material on the first metal layer; and a second metal layer A resist layer having a pattern covering the gate electrode formation region is formed thereon, patterning is performed using the resist layer as a mask, and a region of the second metal layer exposed from the resist layer is formed. And removing the resist layer to form a residual metal layer, a fourth step of removing the resist layer, and a surface of the first metal layer and the residual metal layer. The first metal is oxidized from the portion Of the remaining metal layer, a region exposed from the residual metal layer is a first oxide insulating layer having a light-transmitting property, and at least a part of a surface side of the residual metal layer is a second oxide insulating layer. Removing the second oxide insulating layer and the residual metal layer by a method capable of selectively removing only the layer made of the second metal material or a compound thereof, A sixth step of exposing an unoxidized portion of the first metal layer, and oxidizing an unoxidized portion of the first metal layer from the exposed surface portion to partially expose the surface side to a third oxide insulating layer. And a semiconductor channel layer is formed above the third oxide insulating layer, and a source electrode and a drain electrode are formed so as to be electrically connected to one and the other of the semiconductor channel layer, respectively. 8th step to do, The method of manufacturing a semiconductor device characterized in that it comprises. 【請求項４】 透光性の基板上にトランジスタ素子を形
成してなる半導体装置の製造方法であって、 酸化により透明な絶縁体を形成する性質をもった第１の
金属材料による第１の金属層を前記基板上に形成する第
１の段階と、 前記第１の金属層上に、第２の金属材料による第２の金
属層を形成する第２の段階と、 前記第２の金属層上に、ゲート電極形成領域を被覆する
パターンをもったレジスト層を形成し、このレジスト層
をマスクとして用いたパターニングを行い、前記第２の
金属層のうち、前記レジスト層から露出している領域を
除去し、前記レジスト層に覆われている部分を残存金属
層とする第３の段階と、 前記レジスト層を除去する第４の段階と、 前記第１の金属層および前記残存金属層を表面部分から
酸化して、前記第１の金属層のうち、前記残存金属層か
ら露出している領域を透光性をもった第１の酸化絶縁層
とし、前記残存金属層のすべてを第２の酸化絶縁層と
し、更に、前記第１の金属層のうち、まだ酸化されてい
ない部分の表面側の一部分を第３の酸化絶縁層とする第
５の段階と、 前記第２の酸化絶縁層を除去し、前記第３の酸化絶縁層
を露出させる第６の段階と、 前記第３の酸化絶縁層の上方に半導体チャネル層を形成
し、この半導体チャネル層の一方および他方にそれぞれ
電気的に接続されるようにソース電極およびドレイン電
極を形成する第７の段階と、 を有することを特徴とする半導体装置の製造方法。4. A method of manufacturing a semiconductor device, comprising forming a transistor element on a transparent substrate, the first metal material having a property of forming a transparent insulator by oxidation. A first step of forming a metal layer on the substrate; a second step of forming a second metal layer of a second metal material on the first metal layer; and a second metal layer A resist layer having a pattern covering the gate electrode formation region is formed thereon, patterning is performed using this resist layer as a mask, and a region of the second metal layer exposed from the resist layer is formed. And removing the resist layer to form a residual metal layer in the third step, removing the resist layer in a fourth step, and removing the first metal layer and the residual metal layer from the surface. The first metal is oxidized from the portion Of the remaining metal layer, a region exposed from the remaining metal layer is a first oxide insulating layer having a light-transmitting property, all of the remaining metal layer is a second oxide insulating layer, and the first metal is further formed. A fifth step of forming a part of the surface of the layer, which has not been oxidized yet, on the surface side as a third oxide insulating layer; and removing the second oxide insulating layer to expose the third oxide insulating layer. And a sixth step of forming a semiconductor channel layer above the third oxide insulating layer, and forming a source electrode and a drain electrode so as to be electrically connected to one and the other of the semiconductor channel layer, respectively. A seventh step, and a method of manufacturing a semiconductor device, comprising: 【請求項５】 請求項１または３に記載の半導体装置の
製造方法において、第４の段階および第５の段階に代え
て、 レジスト層を残したまま、第１の金属層を表面部分から
酸化して、露出している領域を透光性をもった第１の酸
化絶縁層とし、続いて、前記レジスト層を除去し、残存
金属層の少なくとも表面側の一部分を第２の酸化絶縁層
とする段階を有することを特徴とする半導体装置の製造
方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein instead of the fourth step and the fifth step, the first metal layer is oxidized from the surface portion while leaving the resist layer. Then, the exposed region is used as a first oxide insulating layer having a light-transmitting property, then the resist layer is removed, and at least a part of the remaining metal layer on the surface side is used as a second oxide insulating layer. A method of manufacturing a semiconductor device, comprising: 【請求項６】 請求項２または４に記載の半導体装置の
製造方法において、第４の段階および第５の段階に代え
て、 レジスト層を残したまま、第１の金属層を表面部分から
酸化して、露出している領域を透光性をもった第１の酸
化絶縁層とし、続いて、前記レジスト層を除去し、残存
金属層のすべてをを第２の酸化絶縁層とし、更に、前記
第１の金属層のうち、まだ酸化されていない部分の表面
側の一部分を第３の酸化絶縁層とする段階を有すること
を特徴とする半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 2, wherein instead of the fourth step and the fifth step, the first metal layer is oxidized from the surface portion while leaving the resist layer. Then, the exposed region is used as a first oxide insulating layer having a light-transmitting property, subsequently, the resist layer is removed, and all the remaining metal layers are used as a second oxide insulating layer, and further, A method of manufacturing a semiconductor device, comprising: forming a part of a surface of a part of the first metal layer which is not yet oxidized as a third oxide insulating layer. 【請求項７】 請求項１〜６のいずれかに記載の半導体
装置の製造方法において、半導体チャネル層とその下方
に形成された酸化絶縁層との間に、半導体の化合物から
なる化合物絶縁層を形成するようにしたことを特徴とす
る半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 1, wherein a compound insulating layer made of a compound of a semiconductor is provided between the semiconductor channel layer and the oxide insulating layer formed thereunder. A method of manufacturing a semiconductor device, characterized in that the method is formed. 【請求項８】 透光性の基板上にトランジスタ素子を形
成してなる半導体装置において、 前記基板上に形成され、第１の金属材料を酸化すること
により得られる透明な第１の酸化絶縁層と、 この第１の酸化絶縁層に開口された溝内に形成され、前
記第１の金属材料からなる第１の金属層と、 前記第１の酸化絶縁層に開口された溝内の前記第１の金
属層の上に形成され、前記第１の金属材料とは異なる第
２の金属材料からなる第２の金属層と、 前記第１の酸化絶縁層に開口された溝内の前記第２の金
属層上に形成され、前記第２の金属材料を酸化すること
により得られる第２の酸化絶縁層と、 この第２の酸化絶縁層の上方に形成された半導体チャネ
ル層と、 この半導体チャネル層の一方および他方にそれぞれ電気
的に接続されるように形成されたソース電極およびドレ
イン電極と、 を備え、前記第１の金属層および前記第２の金属層をゲ
ート電極として用い、前記第２の酸化絶縁層をゲート絶
縁膜として用いることを特徴とする半導体装置。8. A semiconductor device in which a transistor element is formed on a transparent substrate, wherein a transparent first oxide insulating layer formed on the substrate and obtained by oxidizing a first metal material. A first metal layer formed in the groove opened in the first oxide insulating layer and made of the first metal material; and the first metal layer in the groove opened in the first oxide insulating layer. A second metal layer formed on the first metal layer and made of a second metal material different from the first metal material; and the second metal layer in the groove opened in the first oxide insulating layer. A second oxide insulating layer formed by oxidizing the second metal material, a semiconductor channel layer formed on the second oxide insulating layer, and a semiconductor channel layer formed on the second oxide insulating layer. Formed to be electrically connected to one and the other of the layers respectively. A source electrode and a drain electrode, and the second metal oxide layer is used as a gate electrode, and the second metal oxide layer is used as a gate insulating film. apparatus. 【請求項９】 透光性の基板上にトランジスタ素子を形
成してなる半導体装置において、 前記基板上に形成され、第１の金属材料を酸化すること
により得られる透明な第１の酸化絶縁層と、 この第１の酸化絶縁層に開口された溝内に形成され、前
記第１の金属材料からなる金属層と、 前記第１の酸化絶縁層に開口された溝内の前記金属層の
上に形成され、前記第１の金属材料を酸化することによ
り得られる第２の酸化絶縁層と、 前記第１の酸化絶縁層に開口された溝内の前記第２の酸
化絶縁層の上に形成され、前記第１の金属材料とは異な
る第２の金属材料を酸化することにより得られる第３の
酸化絶縁層と、 この第３の酸化絶縁層の上方に形成された半導体チャネ
ル層と、 この半導体チャネル層の一方および他方にそれぞれ電気
的に接続されるように形成されたソース電極およびドレ
イン電極と、 を備え、前記金属層をゲート電極として用い、前記第２
の酸化絶縁層および前記第３の酸化絶縁層をゲート絶縁
膜として用いることを特徴とする半導体装置。9. A semiconductor device in which a transistor element is formed on a transparent substrate, the transparent first oxide insulating layer formed on the substrate and obtained by oxidizing a first metal material. A metal layer formed in the groove opened in the first oxide insulating layer and formed of the first metal material; and a metal layer in the groove opened in the first oxide insulating layer. A second oxide insulating layer formed by oxidizing the first metal material, and formed on the second oxide insulating layer in a groove opened in the first oxide insulating layer. A third oxide insulating layer obtained by oxidizing a second metal material different from the first metal material, and a semiconductor channel layer formed above the third oxide insulating layer; Electrically connected to one and the other of the semiconductor channel layers A source electrode and a drain electrode formed as described above, and the second metal layer is used as a gate electrode.
And the third oxide insulating layer are used as a gate insulating film.
JP25904693A 1993-09-22 1993-09-22 Method of fabrication of semiconductor device, and semiconductor device Pending JPH0794752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25904693A JPH0794752A (en) 1993-09-22 1993-09-22 Method of fabrication of semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25904693A JPH0794752A (en) 1993-09-22 1993-09-22 Method of fabrication of semiconductor device, and semiconductor device

Publications (1)

Publication Number Publication Date
JPH0794752A true JPH0794752A (en) 1995-04-07

Family

ID=17328586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25904693A Pending JPH0794752A (en) 1993-09-22 1993-09-22 Method of fabrication of semiconductor device, and semiconductor device

Country Status (1)

Country Link
JP (1) JPH0794752A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
JP2005165305A (en) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd Display device and manufacturing method of the same
WO2008051860A2 (en) * 2006-10-23 2008-05-02 Hewlett-Packard Development Company, L.P. Anodization
US7883912B2 (en) 2003-11-14 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
JP2005165305A (en) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd Display device and manufacturing method of the same
JP4624078B2 (en) * 2003-11-14 2011-02-02 株式会社半導体エネルギー研究所 Method for manufacturing liquid crystal display device
US7883912B2 (en) 2003-11-14 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2008051860A2 (en) * 2006-10-23 2008-05-02 Hewlett-Packard Development Company, L.P. Anodization
WO2008051860A3 (en) * 2006-10-23 2008-06-19 Hewlett Packard Development Co Anodization

Similar Documents

Publication Publication Date Title
JP4187819B2 (en) Method for manufacturing thin film device
EP0301571B1 (en) Thin film transistor array
KR100274079B1 (en) Multilayer Wiring Board and Manufacturing Method Thereof
WO1997036324A1 (en) Active matrix displays and method of making
JP4166300B2 (en) Manufacturing method of liquid crystal display device
US20090002623A1 (en) Electro-optic device
JPH0794752A (en) Method of fabrication of semiconductor device, and semiconductor device
US4654959A (en) Method for the manufacture of thin film transistors
JP3436487B2 (en) Active matrix substrate manufacturing method
JPH05165059A (en) Manufacture of thin film transistor
JPH10170951A (en) Production of liquid crystal display device
JPH06160905A (en) Liquid crystal display device and its production
JP3221240B2 (en) Method of manufacturing display substrate
JPH0618912A (en) Liquid crystal display device and its production
JPH0334045B2 (en)
JP3599174B2 (en) Thin film transistor panel and method of manufacturing the same
JPH0695147A (en) Liquid crystal display device and its production
KR100193039B1 (en) Method of manufacturing thin film transistor
JPH0684943A (en) Semiconductor device and manufacture thereof
JPH06326130A (en) Flattening method and flattened element
JPH05150268A (en) Production of thin-film transistor panel
JPH07325321A (en) Production of liquid crystal display device
JPH08110528A (en) Active matrix panel and its production
JPH0815733A (en) Thin film transistor panel and its production
JP3157325B2 (en) Manufacturing method of liquid crystal display device