JPH0794669A - Semiconductor package module - Google Patents
Semiconductor package moduleInfo
- Publication number
- JPH0794669A JPH0794669A JP5232973A JP23297393A JPH0794669A JP H0794669 A JPH0794669 A JP H0794669A JP 5232973 A JP5232973 A JP 5232973A JP 23297393 A JP23297393 A JP 23297393A JP H0794669 A JPH0794669 A JP H0794669A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor
- semiconductor element
- semiconductor device
- heat transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えば、実装基板に垂
直実装される半導体パッケ−ジモジュ−ルに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package module mounted vertically on a mounting board, for example.
【０００２】[0002]
【従来の技術】例えば、図７及び図８に示すような垂直
実装型の半導体装置１が知られている。この半導体装置
１は、直立を可能にするために、Ｌ字状に折曲された多
数のリ−ド２がパッケ−ジ３の一辺（下面）４に集めら
れている。このような垂直実装型の半導体装置１には、
例えばＳＯＰ(Small Outline Package) やＱＦＰ(Quad
Flat Package) 等のような水平実装型のものに比べて、
実装基板における占有面積が少なく、実装効率を向上で
きるという利点がある。2. Description of the Related Art For example, a vertical mounting type semiconductor device 1 as shown in FIGS. 7 and 8 is known. In this semiconductor device 1, a large number of leads 2 bent in an L shape are gathered on one side (lower surface) 4 of a package 3 in order to make it upright. In such a vertically mounted semiconductor device 1,
For example, SOP (Small Outline Package) and QFP (Quad
Compared to horizontal mounting type such as (Flat Package),
There is an advantage that the area occupied by the mounting board is small and the mounting efficiency can be improved.
【０００３】樹脂製のパッケ−ジ３の中には半導体素子
５が封止されており、半導体素子５は金属板６に接合さ
れている。半導体素子５とリ−ド２はボンディングワイ
ヤ７によって結線されている。金属板６は銅等の材質か
らなるもので、半導体素子５が装着された側に対して反
対の側の板面がパッケ−ジ３から露出している。そし
て、半導体素子５に発生した熱は金属板６に伝わり、金
属板６からパッケ−ジ３の外へ放出される。なお、金属
板６にヒ−トシンクを接合したタイプの半導体装置も在
る。A semiconductor element 5 is sealed in a resin package 3, and the semiconductor element 5 is bonded to a metal plate 6. The semiconductor element 5 and the lead 2 are connected by a bonding wire 7. The metal plate 6 is made of a material such as copper, and the plate surface on the side opposite to the side on which the semiconductor element 5 is mounted is exposed from the package 3. Then, the heat generated in the semiconductor element 5 is transmitted to the metal plate 6 and is radiated from the metal plate 6 to the outside of the package 3. There is also a semiconductor device of a type in which a heat sink is joined to the metal plate 6.
【０００４】また、図９に示すようなＬＣＣ(Leadless
Chip Carrier) タイプの半導体装置１１も開発されてい
る。このタイプの半導体パッケ−ジ１１には、半導体素
子１２、メタライズ電極１３、セラミック製のパッケ−
ジ１４、蓋１５、及び、ボンディングワイヤ１６が備え
られている。半導体素子１２は、ボンディングワイヤ１
６を介して、メタライズ電極１３に結線されている。Further, an LCC (Leadless) as shown in FIG.
A chip carrier type semiconductor device 11 has also been developed. This type of semiconductor package 11 includes a semiconductor element 12, a metallized electrode 13, and a ceramic package.
A die 14, a lid 15, and a bonding wire 16 are provided. The semiconductor element 12 is the bonding wire 1
It is connected to the metallized electrode 13 via 6.
【０００５】[0005]
【発明が解決しようとする課題】ところで、図７及び図
８に示すような半導体装置１においては、半導体素子４
に発生した熱は金属板５から大気中へ逃がされる。この
ため、複数の半導体装置１を隣接させて実装する場合に
は、十分な放熱性を確保するために、半導体装置間に隙
間を確保する必要がある。したがって、複数の垂直実装
型の半導体装置１を隣接させて実装する場合には、実装
効率が制限される。By the way, in the semiconductor device 1 as shown in FIGS. 7 and 8, the semiconductor element 4 is used.
The heat generated in the heat is released from the metal plate 5 to the atmosphere. Therefore, when mounting a plurality of semiconductor devices 1 adjacent to each other, it is necessary to secure a gap between the semiconductor devices in order to secure sufficient heat dissipation. Therefore, mounting efficiency is limited when a plurality of vertically mounted semiconductor devices 1 are mounted adjacent to each other.
【０００６】また、例えば、垂直実装型の半導体装置１
を温風リフロ−で実装する場合などに、半導体装置１が
横風を受けて転倒することがある。本発明の目的とする
ところは、放熱特性に優れるとともに実装効率の高い垂
直実装型の半導体パッケ−ジモジュ−ルを提供すること
にある。Further, for example, a vertically mounted semiconductor device 1
When the semiconductor device 1 is mounted by hot air reflow, the semiconductor device 1 may be overturned and fall. An object of the present invention is to provide a vertical mounting type semiconductor package module having excellent heat dissipation characteristics and high mounting efficiency.
【０００７】[0007]
【課題を解決するための手段および作用】上記目的を達
成するために本発明は、少なくとも一対の垂直実装型半
導体装置からなり、半導体装置は、半導体素子と、この
半導体素子を封止したパッケ−ジと、一端が上記半導体
素子に電気的に接続され他端がパッケ−ジの実装側端部
から露出した端子とを備えた半導体パッケ−ジモジュ−
ルにおいて、各半導体素子を電気的に絶縁して支持する
第１の金属部材と、少なくとも一対の半導体装置間に介
設され少なくとも一方の第１の金属部材に連設された第
２の金属部材と、パッケ−ジの実装側に対して反対側に
露出するともに第２の金属部材に連設された放熱フィン
とを設けたことにある。こうすることによって本発明
は、放熱特性を損なうことなく実装効率を向上できるよ
うにしたことにある。In order to achieve the above object, the present invention comprises at least a pair of vertical mounting type semiconductor devices, and the semiconductor device comprises a semiconductor element and a package encapsulating the semiconductor element. And a terminal having one end electrically connected to the semiconductor element and the other end exposed from the mounting side end of the package.
A first metal member that electrically insulates and supports each semiconductor element, and a second metal member that is provided between at least one pair of semiconductor devices and is connected to at least one first metal member. And a radiation fin exposed on the opposite side of the package from the mounting side and connected to the second metal member. In this way, the present invention aims to improve the mounting efficiency without impairing the heat dissipation characteristics.
【０００８】[0008]
【実施例】以下、本発明の各実施例を図１〜図６に基づ
いて説明する。なお、従来の技術の項で説明したものと
重複するものについては同一番号を付し、その説明は省
略する。Embodiments of the present invention will be described below with reference to FIGS. The same parts as those described in the section of the prior art are designated by the same reference numerals, and the description thereof will be omitted.
【０００９】図１及び図２は本発明の第１実施例を示す
もので、図中の符号２１は垂直実装型の半導体パッケ−
ジモジュ−ル（以下、モジュ−ルと称する）である。こ
のモジュ−ル２１は二つの半導体装置２２により構成さ
れている。各半導体装置２２には、半導体素子５、第１
の金属部材としての金属板６、多数のリ−ド２、及び、
パッケ−ジ３が備えられている。FIGS. 1 and 2 show a first embodiment of the present invention, in which reference numeral 21 is a vertical mounting type semiconductor package.
It is a di-module (hereinafter referred to as a module). The module 21 is composed of two semiconductor devices 22. Each semiconductor device 22 has a semiconductor element 5, a first
A metal plate 6 serving as a metal member, a large number of leads 2, and
A package 3 is provided.
【００１０】半導体素子５は、金属板６の一方の板面
に、熱伝達及び電気絶縁が可能なように接合されてい
る。また、リ−ド２の一端は、ボンディングワイヤ７に
よって半導体素子５に結線されている。パッケ−ジ３の
材質は合成樹脂であり、このパッケ−ジ３は半導体素子
５、金属板６、リ−ド２の基端部、及び、ボンディング
ワイヤ７を封止している。リ−ド２の先端側はパッケ−
ジ３の下面４から突出しており、この突出した部分がＬ
字状に折り曲げられている。また、金属板６の、半導体
素子が接合された側に対して反対側の板面はパッケ−ジ
３から面一で露出している。The semiconductor element 5 is joined to one plate surface of the metal plate 6 so as to allow heat transfer and electrical insulation. Also, one end of the lead 2 is connected to the semiconductor element 5 by a bonding wire 7. The material of the package 3 is synthetic resin, and the package 3 seals the semiconductor element 5, the metal plate 6, the base end portion of the lead 2 and the bonding wire 7. The tip side of the lead 2 is a package
It protrudes from the lower surface 4 of J3, and this protruding part is L
It is bent in a letter shape. Further, the plate surface of the metal plate 6 on the side opposite to the side to which the semiconductor element is joined is exposed flush with the package 3.
【００１１】両半導体装置２２の間には第２の金属部材
として伝熱板２３が挟まれている。この伝熱板２３の両
板面は略平坦に加工されており、各パッケ−ジ３、３は
伝熱板２３の各板面に接合されている。また、各金属板
６も伝熱板２３に接合されている。つまり、伝熱板２３
は二つの半導体素子５、５を背中合せに支持している。
そして、伝熱板２３とリ−ド２との間はパッケ−ジ３の
封止樹脂によって絶縁されている。A heat transfer plate 23 is sandwiched between the two semiconductor devices 22 as a second metal member. Both plate surfaces of the heat transfer plate 23 are processed to be substantially flat, and the packages 3 and 3 are joined to the plate surfaces of the heat transfer plate 23. Each metal plate 6 is also joined to the heat transfer plate 23. That is, the heat transfer plate 23
Supports two semiconductor elements 5 and 5 back to back.
The heat transfer plate 23 and the lead 2 are insulated from each other by the sealing resin of the package 3.
【００１２】なお、伝熱板２３の材質として充分に高い
熱伝導率を有する金属が採用されている。また、伝熱板
２３と金属板６との接合には、充分な熱伝導性を有する
接着剤が使用されている。A metal having a sufficiently high thermal conductivity is used as the material of the heat transfer plate 23. In addition, an adhesive having sufficient thermal conductivity is used for joining the heat transfer plate 23 and the metal plate 6.
【００１３】モジュ−ル２１の上面２４と側面２５、２
５（一方のみ図示）には放熱フィン２６、２７が装着さ
れている。さらに、モジュ−ル２１の上面２４と側面２
５には伝熱板２３の端面が露出しており、放熱フィン２
６、２７は伝熱板２３に接触している。The upper surface 24 and the side surfaces 25 and 2 of the module 21.
Radiation fins 26 and 27 are attached to 5 (only one is shown). Further, the upper surface 24 and the side surface 2 of the module 21.
5, the end surface of the heat transfer plate 23 is exposed, and the radiating fins 2
6 and 27 are in contact with the heat transfer plate 23.
【００１４】各半導体素子５に発生した熱は、金属板６
を介して伝熱板２３に伝わる。そして、この熱は、伝熱
板２３から放熱フィン２６、２７に伝わり、放熱フィン
２６、２７から大気中へ放出される。The heat generated in each semiconductor element 5 is applied to the metal plate 6
Is transmitted to the heat transfer plate 23 via. Then, this heat is transmitted from the heat transfer plate 23 to the radiation fins 26 and 27, and is released from the radiation fins 26 and 27 into the atmosphere.
【００１５】上述のようなモジュ−ル２１においては、
複数の半導体装置２２、２２が伝熱板２３を挟んで隣接
しており、半導体素子５、５に生じた熱は、金属板６、
６から伝熱板２３に伝わり、放熱フィン２６、２７から
放出される。したがって、半導体装置２２、２２間に放
熱用の隙間を確保することなく放熱を行うことができ
る。そして、放熱特性を損なうことなく半導体装置２
２、２２を密集させることができる。この結果、実装効
率が向上する。In the module 21 as described above,
The plurality of semiconductor devices 22, 22 are adjacent to each other with the heat transfer plate 23 interposed therebetween, and the heat generated in the semiconductor elements 5, 5 causes the metal plate 6,
6 is transmitted to the heat transfer plate 23 and is emitted from the heat radiation fins 26 and 27. Therefore, it is possible to radiate heat without securing a gap for heat radiation between the semiconductor devices 22 and 22. Then, the semiconductor device 2 is provided without impairing the heat dissipation characteristics.
2, 22 can be closely packed. As a result, the mounting efficiency is improved.
【００１６】また、一対の半導体装置２２を並べること
により、モジュ−ル２１と実装基板との接触面積が増
す。さらに、縦横比が変化し、一つの半導体装置に比べ
て横の比率が高まるので、エアブロ−を受けた際に転倒
しにくくなる。By arranging the pair of semiconductor devices 22 side by side, the contact area between the module 21 and the mounting board increases. Furthermore, since the aspect ratio changes and the aspect ratio is higher than that of one semiconductor device, it is less likely to fall when receiving an air blower.
【００１７】なお、本発明は要旨を逸脱しない範囲で種
々に変形することが可能である。例えば、伝熱板２３の
材質は、金属等のように高い熱伝導性を有する材質であ
れば、放熱性に多少の差があっても、いずれの材質の場
合でも略同様の効果が得られる。The present invention can be variously modified without departing from the scope of the invention. For example, as long as the material of the heat transfer plate 23 is a material having high heat conductivity such as metal, even if there is a slight difference in heat dissipation, substantially the same effect can be obtained regardless of which material is used. .
【００１８】さらに、放熱フィン２６、２７が、例えば
各半導体装置２２毎に分離されていてもよい。また、半
導体素子５の種類は同じであっても、異なっていてもよ
い。Further, the radiation fins 26 and 27 may be separated for each semiconductor device 22, for example. Further, the types of semiconductor elements 5 may be the same or different.
【００１９】また、本実施例では面実装型の半導体装置
２２が用いられているが、例えば、挿入実装型の半導体
装置を用いることも可能である。さらに、本実施例では
一対の半導体装置２２が積層されているが、本発明はこ
れに限定されるものではなく、例えば、図３或いは図４
に示すように、三つ以上の半導体装置２２を積層する場
合にも適用可能である。Further, although the surface mount type semiconductor device 22 is used in the present embodiment, for example, an insert mount type semiconductor device can also be used. Furthermore, although a pair of semiconductor devices 22 are stacked in this embodiment, the present invention is not limited to this, and for example, FIG.
As shown in FIG. 5, it can be applied to the case where three or more semiconductor devices 22 are stacked.
【００２０】つぎに、本発明の第２実施例を図３及び図
４に基づいて説明する。なお、従来の技術の項で説明し
たものと重複するものについては同一番号を付し、その
説明は省略する。Next, a second embodiment of the present invention will be described with reference to FIGS. The same parts as those described in the section of the prior art are designated by the same reference numerals, and the description thereof will be omitted.
【００２１】図３及び図４は本発明の第２実施例を示す
もので、図中の符号３１は垂直実装型の半導体パッケ−
ジモジュ−ル（以下、モジュ−ルと称する）である。こ
のモジュ−ル３１は三つの半導体装置３２により構成さ
れている。各半導体装置３２はＬＣＣ(Leadless Chip C
arrier) タイプのもので、半導体素子１２、第１の金属
部材としての金属板３３、多数のメタライズ電極３４、
セラミック製のパッケ−ジ３５、及び、金属製の蓋１５
が備えられている。FIGS. 3 and 4 show a second embodiment of the present invention, in which reference numeral 31 is a vertical mounting type semiconductor package.
It is a di-module (hereinafter referred to as a module). The module 31 is composed of three semiconductor devices 32. Each semiconductor device 32 is an LCC (Leadless Chip C
arrier) type semiconductor element 12, a metal plate 33 as a first metal member, a large number of metallized electrodes 34,
Ceramic package 35 and metal lid 15
Is provided.
【００２２】パッケ−ジ３５の外形は直方体状である。
さらに、パッケ−ジ３５の中央部には半導体素子収納用
の空間３６が形成されており、この空間３６はパッケ−
ジ３５を厚さ方向に貫通している。空間３６には半導体
素子１２と金属板３３が収容されており、半導体素子１
２は金属板３３の一方の板面に熱伝達及び電気絶縁がが
可能なように接合されている。さらに、金属板３３はパ
ッケ−ジ３５に形成された段差に係合している。The outer shape of the package 35 is a rectangular parallelepiped.
Further, a space 36 for accommodating semiconductor elements is formed in the center of the package 35, and this space 36 is a package.
The dice 35 penetrates in the thickness direction. The semiconductor element 12 and the metal plate 33 are accommodated in the space 36.
2 is joined to one plate surface of the metal plate 33 so as to allow heat transfer and electrical insulation. Further, the metal plate 33 is engaged with the step formed on the package 35.
【００２３】各メタライズ電極３４の一端部はパッケ−
ジ３５の下面３７に形成されている。さらに、メタライ
ズ電極３４はＬ字状に延びており、その他端部は空間３
６内に露出している。そして、空間３６の中において、
各メタライズ電極３４はボンディングワイヤ３８によっ
て半導体素子１２に結線されている。なお、メタライズ
電極３４と金属板３３は絶縁体３９によって電気的に絶
縁されている。また、メタライズ電極３４は、パッケ−
ジ３５に被覆されていても、或いは、埋め込まれていて
もよい。One end of each metallized electrode 34 is a package.
It is formed on the lower surface 37 of the groove 35. Further, the metallized electrode 34 extends in an L-shape, and the other end has a space 3
It is exposed in 6. And in the space 36,
Each metallized electrode 34 is connected to the semiconductor element 12 by a bonding wire 38. The metallized electrode 34 and the metal plate 33 are electrically insulated by the insulator 39. The metallized electrode 34 is a package.
It may be covered with the die 35 or may be embedded.
【００２４】蓋１５はパッケ−ジ３５に形成された段差
に係合しており、パッケ−ジ３５に面一で取付けられて
いる。そして、蓋１５は、空間３６の一方の開口部を塞
いでいる。なお、空間３６の他方の開口部は、金属板３
３と絶縁体３９とによって塞がれている。The lid 15 engages with a step formed on the package 35 and is mounted flush with the package 35. The lid 15 closes one opening of the space 36. The other opening of the space 36 is provided on the metal plate 3
It is closed by 3 and the insulator 39.
【００２５】各半導体装置３２には、第２の金属部材と
しての伝熱板４０が備えられている。この伝熱板４０の
両板面は略平坦に加工されており、一方の板面には金属
板３３及びパッケ−ジ３５が接合されている。また、伝
熱板４０の他方の板面には、隣（図３では右隣）の半導
体装置３２の蓋１５及びパッケ−ジ３５が接合されてい
る。さらに、伝熱板４０とメタライズ電極３４の間は絶
縁体３９によって電気的に絶縁されている。Each semiconductor device 32 is provided with a heat transfer plate 40 as a second metal member. Both plate surfaces of the heat transfer plate 40 are processed to be substantially flat, and the metal plate 33 and the package 35 are joined to one plate surface. The lid 15 and the package 35 of the adjacent semiconductor device 32 (on the right in FIG. 3) are joined to the other plate surface of the heat transfer plate 40. Further, the heat transfer plate 40 and the metallized electrode 34 are electrically insulated by the insulator 39.
【００２６】なお、伝熱板４０の材質として充分に高い
熱伝導率を有する金属が採用されている。また、伝熱板
４０と金属板３３との接合には、充分な熱伝導性を有す
る接着剤が使用されている。A metal having a sufficiently high thermal conductivity is used as the material of the heat transfer plate 40. An adhesive having sufficient thermal conductivity is used for joining the heat transfer plate 40 and the metal plate 33.
【００２７】モジュ−ル３１の上面４１と側面４２、４
２（一方のみ図示）には放熱フィン４３、４４が装着さ
れている。さらに、モジュ−ル３１の上面４１と側面４
２には伝熱板４０の端面が露出しており、放熱フィン４
３、４４は伝熱板４０に接触している。The upper surface 41 and the side surfaces 42, 4 of the module 31
Radiation fins 43 and 44 are attached to 2 (only one is shown). Further, the upper surface 41 and the side surface 4 of the module 31
2, the end surface of the heat transfer plate 40 is exposed, and the radiating fins 4
3, 44 are in contact with the heat transfer plate 40.
【００２８】各半導体素子１２に発生した熱は、金属板
３３を介して伝熱板４０に伝わる。そして、この熱は、
伝熱板４０から放熱フィン４３、４４に伝わり、放熱フ
ィン４３、４４から大気中へ放出される。The heat generated in each semiconductor element 12 is transferred to the heat transfer plate 40 via the metal plate 33. And this heat is
The heat is transmitted from the heat transfer plate 40 to the radiating fins 43 and 44, and is released into the atmosphere from the radiating fins 43 and 44.
【００２９】上述のようなモジュ−ル３１によっても、
第１実施例と同様に、放熱特性を損なうことなく半導体
装置３２を密集させることができ、実装効率が向上す
る。さらに、半導体装置３２を並べることにより、モジ
ュ−ル３１と実装基板との接触面積が増す。この結果、
エアブロ−を受けた際に転倒しにくくなる。With the module 31 as described above,
Similar to the first embodiment, the semiconductor devices 32 can be densely packed without impairing the heat dissipation characteristics, and the mounting efficiency is improved. Furthermore, by arranging the semiconductor devices 32, the contact area between the module 31 and the mounting substrate increases. As a result,
It is hard to fall when receiving an air blower.
【００３０】また、本実施例では、モジュ−ル３１の一
端側（図３では右側）に伝熱板４０の板面が露出してい
るので、伝熱板４０から直接大気中に放熱でき、より高
い放熱効果が得られる。Further, in this embodiment, since the plate surface of the heat transfer plate 40 is exposed at one end side (right side in FIG. 3) of the module 31, heat can be directly radiated from the heat transfer plate 40 to the atmosphere, A higher heat dissipation effect can be obtained.
【００３１】なお、本発明は要旨を逸脱しない範囲で種
々に変形することが可能である。例えば、放熱フィン４
３、４４が半導体装置３２毎に分離されていてもよい。
また、半導体素子１２の種類が全て同じであっても、ま
た、互いに異なっていてもよい。The present invention can be variously modified without departing from the scope of the invention. For example, the radiation fin 4
3, 44 may be separated for each semiconductor device 32.
Further, the types of the semiconductor elements 12 may be the same or different from each other.
【００３２】さらに、本実施例では三つの半導体装置３
２が積層されているが、本発明はこれに限定されるもの
ではなく、例えば、二つ、或いは、四つ以上の半導体装
置３２を積層しても、同様の効果が得られる。Further, in this embodiment, three semiconductor devices 3 are used.
However, the present invention is not limited to this, and the same effect can be obtained by stacking two or four or more semiconductor devices 32, for example.
【００３３】[0033]
【発明の効果】以上説明したように本発明は、少なくと
も一対の垂直実装型半導体装置からなり、半導体装置
は、半導体素子と、この半導体素子を封止したパッケ−
ジと、一端が上記半導体素子に電気的に接続され他端が
パッケ−ジの実装側端部から露出した端子とを備えた半
導体パッケ−ジモジュ−ルにおいて、各半導体素子を電
気的に絶縁して支持する第１の金属部材と、少なくとも
一対の半導体装置間に介設され少なくとも一方の第１の
金属部材に連設された第２の金属部材と、パッケ−ジの
実装側に対して反対側に露出するともに第２の金属部材
に連設された放熱フィンとを設けたものである。したが
って本発明は、放熱特性を損なうことなく実装効率を向
上できるという効果がある。As described above, the present invention comprises at least a pair of vertically mounted semiconductor devices, and the semiconductor device comprises a semiconductor element and a package encapsulating the semiconductor element.
And a terminal having one end electrically connected to the semiconductor element and the other end exposed from the mounting side end of the package, electrically insulating each semiconductor element. And a second metal member that is interposed between at least a pair of semiconductor devices and that is connected to at least one of the first metal members and that is opposite to the package mounting side. A radiation fin exposed to the side and connected to the second metal member is provided. Therefore, the present invention has an effect that the mounting efficiency can be improved without impairing the heat dissipation characteristics.
【図１】本発明の第１実施例の半導体パッケ−ジモジュ
−ルを示す縦断側面図。FIG. 1 is a vertical sectional side view showing a semiconductor package module according to a first embodiment of the present invention.
【図２】本発明の第１実施例の半導体パッケ−ジモジュ
−ルの一部を示す正面図。FIG. 2 is a front view showing a part of the semiconductor package module according to the first embodiment of the present invention.
【図３】変形例を示す縦断側面図。FIG. 3 is a vertical sectional side view showing a modified example.
【図４】他の変形例を示す縦断側面図。FIG. 4 is a vertical sectional side view showing another modification.
【図５】本発明の第２実施例の半導体パッケ−ジモジュ
−ルを示す縦断側面図。FIG. 5 is a vertical sectional side view showing a semiconductor package module according to a second embodiment of the present invention.
【図６】本発明の第２実施例の半導体パッケ−ジモジュ
−ルの一部を示す正面図。FIG. 6 is a front view showing a part of a semiconductor package module according to a second embodiment of the present invention.
【図７】一般の垂直実装型半導体パッケ−ジを示す縦断
側面図。FIG. 7 is a vertical sectional side view showing a general vertical mounting type semiconductor package.
【図８】一般の垂直実装型半導体パッケ−ジを示すもの
で、（ａ）は一部を省略した正面図、（ｂ）は側面図。FIG. 8 shows a general vertical mounting type semiconductor package, (a) is a front view with a part omitted, and (b) is a side view.
【図９】一般のＬＣＣを示す断面図。FIG. 9 is a sectional view showing a general LCC.
２…リ−ド（端子）、３…パッケ−ジ、４…パッケ−ジ
の下面（実装側端部）、５…半導体素子、６…金属板
（第１の金属部材）、２１…半導体パッケ−ジモジュ−
ル、２２…半導体装置、２３…伝熱板（第２の金属部
材）、２４…パッケ−ジの上面、２５…パッケ−ジの側
面、２６、２７…放熱フィン、１２…半導体素子、３１
…半導体パッケ−ジモジュ−ル、３２…半導体装置、３
３…金属板（第１の金属部材）、３４…メタライズ電極
（端子）、３５…パッケ−ジ、３７…パッケ−ジの下面
（実装側端部）、４０…伝熱板（第２の金属部材）、４
１…パッケ−ジの上面、４２…パッケ−ジの側面、４
３、４４…放熱フィン。2 ... Lead (terminal), 3 ... Package, 4 ... Bottom surface of package (mounting side end), 5 ... Semiconductor element, 6 ... Metal plate (first metal member), 21 ... Semiconductor package -Jimod-
Reference numeral 22 ... Semiconductor device, 23 ... Heat transfer plate (second metal member), 24 ... Package upper surface, 25 ... Package side surface, 26, 27 ... Radiating fins, 12 ... Semiconductor element, 31
... Semiconductor package module, 32 ... Semiconductor device, 3
3 ... Metal plate (first metal member), 34 ... Metallized electrode (terminal), 35 ... Package, 37 ... Bottom surface of package (mounting side end), 40 ... Heat transfer plate (second metal) Member), 4
1 ... Package top surface, 42 ... Package side surface, 4
3, 44 ... Radiating fins.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/11 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display part H01L 25/11
Claims (4)
からなり、上記半導体装置は、半導体素子と、この半導
体素子を封止したパッケ−ジと、一端が上記半導体素子
に電気的に接続され他端が上記パッケ−ジの実装側端部
から露出した端子とを備えた半導体パッケ−ジモジュ−
ルにおいて、上記各半導体素子を電気的に絶縁して支持
する第１の金属部材と、少なくとも一対の上記半導体装
置間に介設され少なくとも一方の上記第１の金属部材に
連設された第２の金属部材と、上記パッケ−ジの実装側
に対して反対側に露出するともに上記第２の金属部材に
連設された放熱フィンとを設けたことを特徴とする半導
体パッケ−ジモジュ−ル。1. A semiconductor device comprising at least a pair of vertically mounted semiconductor devices, the semiconductor device, a package encapsulating the semiconductor device, one end electrically connected to the semiconductor device, and the other end. Is a semiconductor package module having terminals exposed from the mounting side end of the package.
A first metal member that electrically insulates and supports each of the semiconductor elements, and a second metal member that is interposed between at least a pair of the semiconductor devices and that is connected to at least one of the first metal members. And a radiation fin exposed on the opposite side to the mounting side of the package and connected to the second metal member, the semiconductor package module.
属部材に背中合せに連設されていることを特徴とする上
記請求項１記載の半導体パッケ−ジモジュ−ル。2. The semiconductor package module according to claim 1, wherein the pair of first metal members are continuously connected to one second metal member back to back.
設けられていることを特徴とする上記請求項１記載の半
導体パッケ−ジモジュ−ル。3. The semiconductor package module according to claim 1, wherein heat radiation fins are provided on an upper surface and a side surface of the package.
ことを特徴とする上記請求項１記載の半導体パッケ−ジ
モジュ−ル。4. The semiconductor package module according to claim 1, wherein the terminal is a lead or metallized electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232973A JPH0794669A (en) | 1993-09-20 | 1993-09-20 | Semiconductor package module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232973A JPH0794669A (en) | 1993-09-20 | 1993-09-20 | Semiconductor package module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794669A true JPH0794669A (en) | 1995-04-07 |
Family
ID=16947791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5232973A Pending JPH0794669A (en) | 1993-09-20 | 1993-09-20 | Semiconductor package module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794669A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990026510A (en) * | 1997-09-25 | 1999-04-15 | 윤종용 | Vertical mount semiconductor package module with external heat sink |
| JP2006080521A (en) * | 2004-09-10 | 2006-03-23 | Samsung Electronics Co Ltd | Stacked board-on-chip package having mirror structure and double-sided memory module on which the same is mounted |
| JP2006190972A (en) * | 2004-12-08 | 2006-07-20 | Mitsubishi Electric Corp | Power semiconductor device |
| JP2009231672A (en) * | 2008-03-25 | 2009-10-08 | Mitsubishi Electric Corp | Power semiconductor apparatus |
| US7605456B2 (en) | 2004-06-03 | 2009-10-20 | Kabushiki Kaisha Toshiba | Inverter unit |
| JP2010129806A (en) * | 2008-11-28 | 2010-06-10 | Mitsubishi Electric Corp | Power semiconductor device and process of manufacturing the same |
| JP2011155088A (en) * | 2010-01-27 | 2011-08-11 | Mitsubishi Electric Corp | Semiconductor device module |
| JP2013058809A (en) * | 2012-12-26 | 2013-03-28 | Mitsubishi Electric Corp | Semiconductor device module |
-
1993
- 1993-09-20 JP JP5232973A patent/JPH0794669A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990026510A (en) * | 1997-09-25 | 1999-04-15 | 윤종용 | Vertical mount semiconductor package module with external heat sink |
| US7605456B2 (en) | 2004-06-03 | 2009-10-20 | Kabushiki Kaisha Toshiba | Inverter unit |
| JP2006080521A (en) * | 2004-09-10 | 2006-03-23 | Samsung Electronics Co Ltd | Stacked board-on-chip package having mirror structure and double-sided memory module on which the same is mounted |
| JP2006190972A (en) * | 2004-12-08 | 2006-07-20 | Mitsubishi Electric Corp | Power semiconductor device |
| JP2009231672A (en) * | 2008-03-25 | 2009-10-08 | Mitsubishi Electric Corp | Power semiconductor apparatus |
| JP2010129806A (en) * | 2008-11-28 | 2010-06-10 | Mitsubishi Electric Corp | Power semiconductor device and process of manufacturing the same |
| JP2011155088A (en) * | 2010-01-27 | 2011-08-11 | Mitsubishi Electric Corp | Semiconductor device module |
| US8610263B2 (en) | 2010-01-27 | 2013-12-17 | Mitsubishi Electric Corporation | Semiconductor device module |
| JP2013058809A (en) * | 2012-12-26 | 2013-03-28 | Mitsubishi Electric Corp | Semiconductor device module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US4907067A (en) | Thermally efficient power device package | |
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| EP0594395B1 (en) | Semiconductor power module | |
| US4167647A (en) | Hybrid microelectronic circuit package | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US5577656A (en) | Method of packaging a semiconductor device | |
| US4994897A (en) | Multi-level semiconductor package | |
| US4642419A (en) | Four-leaded dual in-line package module for semiconductor devices | |
| US20080006920A1 (en) | Multi-chip semiconductor connector assemblies | |
| JPH0383368A (en) | Semiconductor device | |
| US5463251A (en) | Power semiconductor package having improved durability | |
| JPH0794669A (en) | Semiconductor package module | |
| US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
| USRE38037E1 (en) | Modular semiconductor power device | |
| JPH0773117B2 (en) | Semiconductor package | |
| JPS6010764A (en) | Semiconductor device | |
| KR880002260A (en) | Thermally Enhanced Large Scale Integrated Circuit Packages and Mounting Integrated Circuit Dies | |
| US5517058A (en) | Semiconductor package and method with vertically extended electrode leads | |
| JPH09199629A (en) | Semiconductor device | |
| JPH02310954A (en) | Lead frame and semiconductor device using same | |
| EP0436126A2 (en) | Resin-encapsulated semiconductor device | |
| JPH02278856A (en) | Semiconductor integrated circuit device | |
| JPS63190363A (en) | Power package | |
| WO2011108051A1 (en) | Semiconductor device |