JPH0793245A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0793245A JPH0793245A JP23517093A JP23517093A JPH0793245A JP H0793245 A JPH0793245 A JP H0793245A JP 23517093 A JP23517093 A JP 23517093A JP 23517093 A JP23517093 A JP 23517093A JP H0793245 A JPH0793245 A JP H0793245A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- bits
- width
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】16ビット対応のみのインタフェイスボードか
ら32ビット対応のインタフェイスボードに交換する
際、すでに実装されてるソフトウェアの交換をする必要
がない。 【構成】本体に実装されているソフトウェアが32ビッ
ト/16ビット兼用である場合、データバス幅が16ビ
ット/32ビット兼用のインタフェイスボード58を実
装すると、CPU34がバス幅レジスタ60に対しバス
幅設定信号を送信し、このバス幅レジスタ60がメモリ
シーケンサ62およびデータバッファ65に設定信号を
送信して、データバス幅を16ビット対応または32ビ
ット対応のどちらにも設定できる。また、本体に実装さ
れているソフトウェアが32ビット/16ビット兼用で
ある場合、データバス幅が16ビット用のインタフェイ
スボード58を実装すると、16ビット用のソフトウェ
アに応じて処理を実行する。
ら32ビット対応のインタフェイスボードに交換する
際、すでに実装されてるソフトウェアの交換をする必要
がない。 【構成】本体に実装されているソフトウェアが32ビッ
ト/16ビット兼用である場合、データバス幅が16ビ
ット/32ビット兼用のインタフェイスボード58を実
装すると、CPU34がバス幅レジスタ60に対しバス
幅設定信号を送信し、このバス幅レジスタ60がメモリ
シーケンサ62およびデータバッファ65に設定信号を
送信して、データバス幅を16ビット対応または32ビ
ット対応のどちらにも設定できる。また、本体に実装さ
れているソフトウェアが32ビット/16ビット兼用で
ある場合、データバス幅が16ビット用のインタフェイ
スボード58を実装すると、16ビット用のソフトウェ
アに応じて処理を実行する。
Description
【0001】
【産業上の利用分野】本発明は、たとえば通信インタフ
ェイス等のオプションボードが設定され、このオプショ
ンボードとDMA転送機能によりバスを介してデータ転
送を行う情報処理装置に関する。
ェイス等のオプションボードが設定され、このオプショ
ンボードとDMA転送機能によりバスを介してデータ転
送を行う情報処理装置に関する。
【0002】
【従来の技術】近年、多量に発生する文書などの画像を
スキャナ(2次元走査装置)によって読取り、この読取
った画像を光ディスクに記憶し、この記憶されている任
意の画像を検索して読出し、それを出力装置たとえばC
RTディスプレイ装置あるいは記録装置で目視し得る状
態に出力する画像ファイリング装置等の情報処理装置が
実用化されている。
スキャナ(2次元走査装置)によって読取り、この読取
った画像を光ディスクに記憶し、この記憶されている任
意の画像を検索して読出し、それを出力装置たとえばC
RTディスプレイ装置あるいは記録装置で目視し得る状
態に出力する画像ファイリング装置等の情報処理装置が
実用化されている。
【0003】このような情報処理装置では、拡張スロッ
トを持ち、通信インタフェイス、スキャナインタフェイ
ス、プリンタインタフェイス等のオプションボードを実
装することができるようになっている。このオプション
ボードと情報処理装置本体のメモリとの間でのデータの
受け渡しがバスを介して行われている。このデータの転
送にはDMAコントローラを用いてDMA転送が行われ
ている。
トを持ち、通信インタフェイス、スキャナインタフェイ
ス、プリンタインタフェイス等のオプションボードを実
装することができるようになっている。このオプション
ボードと情報処理装置本体のメモリとの間でのデータの
受け渡しがバスを介して行われている。このデータの転
送にはDMAコントローラを用いてDMA転送が行われ
ている。
【0004】上記DMA転送時のデータバス幅は、現在
16ビットのものが用いられているが、将来上位バージ
ョンの32ビット幅のものを用いるようになる。そこ
で、オプションボードを将来を見込んで32ビット幅の
ものに変更しようとした場合、本体側のソフトウエア
(制御プログラム)も変更(バージョンアップ)しなけ
ればならなかった。しかし、オプションボードに対する
ソフトウエアの変更だけに止まらず他の機能に対するソ
フトウエアも同時に変更しなければならなかった。
16ビットのものが用いられているが、将来上位バージ
ョンの32ビット幅のものを用いるようになる。そこ
で、オプションボードを将来を見込んで32ビット幅の
ものに変更しようとした場合、本体側のソフトウエア
(制御プログラム)も変更(バージョンアップ)しなけ
ればならなかった。しかし、オプションボードに対する
ソフトウエアの変更だけに止まらず他の機能に対するソ
フトウエアも同時に変更しなければならなかった。
【0005】そこで、本体側のソフトウエアが16ビッ
ト用のままで、オプションボードが16ビット幅と32
ビット幅の両方に使用できるものが設定でき、将来、本
体側のソフトウエアが32ビット幅に変更された際に、
オプションボードを対応してそのまま用いることができ
るものが要望されている。また、本体側のソフトウエア
が32ビット用となっても、16ビット幅のオプション
ボードを用いることができるものが要望されている。
ト用のままで、オプションボードが16ビット幅と32
ビット幅の両方に使用できるものが設定でき、将来、本
体側のソフトウエアが32ビット幅に変更された際に、
オプションボードを対応してそのまま用いることができ
るものが要望されている。また、本体側のソフトウエア
が32ビット用となっても、16ビット幅のオプション
ボードを用いることができるものが要望されている。
【0006】
【発明が解決しようとする課題】上記のように、本体側
のソフトウエアが16ビット用のままで、オプションボ
ードが16ビット幅と32ビット幅の両方に使用できる
ものが設定でき、本体側のソフトウエアが16ビット用
のとき、オプションボードが16ビット幅として使用
し、将来、本体側のソフトウエアが32ビット幅に変更
された際に、オプションボードを32ビットに対応させ
ることでそのまま用いることができ、さらに、本体側の
ソフトウエアが32ビット用となっても、16ビット幅
のオプションボードを用いることができるものが要望さ
れている。
のソフトウエアが16ビット用のままで、オプションボ
ードが16ビット幅と32ビット幅の両方に使用できる
ものが設定でき、本体側のソフトウエアが16ビット用
のとき、オプションボードが16ビット幅として使用
し、将来、本体側のソフトウエアが32ビット幅に変更
された際に、オプションボードを32ビットに対応させ
ることでそのまま用いることができ、さらに、本体側の
ソフトウエアが32ビット用となっても、16ビット幅
のオプションボードを用いることができるものが要望さ
れている。
【0007】そこで、本発明は、本体側のソフトウエア
が16ビット用のままで、オプションボードが16ビッ
ト幅と32ビット幅の両方に使用できるものが設定で
き、将来、本体側のソフトウエアが32ビット幅に変更
された際に、オプションボードを対応してそのまま用い
ることができ、さらに、本体側のソフトウエアが32ビ
ット用となっても、16ビット幅のオプションボードを
用いることができる情報処理装置を提供することを目的
とする。
が16ビット用のままで、オプションボードが16ビッ
ト幅と32ビット幅の両方に使用できるものが設定で
き、将来、本体側のソフトウエアが32ビット幅に変更
された際に、オプションボードを対応してそのまま用い
ることができ、さらに、本体側のソフトウエアが32ビ
ット用となっても、16ビット幅のオプションボードを
用いることができる情報処理装置を提供することを目的
とする。
【0008】
【課題を解決するための手段】本発明の情報処理装置
は、オプションボードが設定され、このオプションボー
ドとバスを介してデータの授受を行う情報処理装置にお
いて、上記情報処理装置本体が、上記オプションボード
が16ビット幅用か16/32ビット幅兼用かを判定す
る判定手段と、この判定手段の判定結果に応じて、16
ビット幅用あるいは32ビット幅用のソフトウエアに応
じて処理を実行する実行手段と、上記判定手段の判定結
果に応じて、バス幅の指定データを上記オプションボー
ドに送信する送信手段と、上記オプションボードが、上
記バスに直結されており、16ビット幅用か16/32
ビット幅兼用かを示す識別手段と、上記情報処理装置本
体からのバス幅の指定データを受信する受信手段と、こ
の受信手段により受信したバス幅の指定データに応じた
バス幅でデータを転送する転送手段とを具備している。
は、オプションボードが設定され、このオプションボー
ドとバスを介してデータの授受を行う情報処理装置にお
いて、上記情報処理装置本体が、上記オプションボード
が16ビット幅用か16/32ビット幅兼用かを判定す
る判定手段と、この判定手段の判定結果に応じて、16
ビット幅用あるいは32ビット幅用のソフトウエアに応
じて処理を実行する実行手段と、上記判定手段の判定結
果に応じて、バス幅の指定データを上記オプションボー
ドに送信する送信手段と、上記オプションボードが、上
記バスに直結されており、16ビット幅用か16/32
ビット幅兼用かを示す識別手段と、上記情報処理装置本
体からのバス幅の指定データを受信する受信手段と、こ
の受信手段により受信したバス幅の指定データに応じた
バス幅でデータを転送する転送手段とを具備している。
【0009】また、本発明の情報処理装置は、オプショ
ンボードと、このオプションボードが設定され、バスを
介してデータの授受をDMA制御手段を用いて行う情報
処理装置本体とからなる情報処理装置において、上記情
報処理装置本体のDMA制御手段に対するDMAリクエ
スト信号に応答して供給されるDMA応答信号に対する
ステータス信号を出力する第1の出力手段と、上記情報
処理装置本体から供給されるバス幅指定データに応じて
16ビット幅あるいは32ビット幅のバス幅設定信号を
出力する第2の出力手段と、この第2の出力手段からの
バス幅設定信号と上記第1の出力手段からのステータス
信号とに応じて、メモリ制御信号を出力する第3の出力
手段と、データを32ビット単位で記憶する記憶手段
と、この記憶手段に記憶されている32ビット単位のデ
ータを上記第3の出力手段からのメモリ制御信号に応じ
て32ビットの単位のデータのまま出力するか、あるい
は16ビット単位のデータに変更して出力する第1の処
理手段と、上記第3の出力手段からのメモリ制御信号に
応じて、上記情報処理装置本体から供給される32ビッ
ト単位のデータをそのまま上記記憶手段に記憶するか、
あるいは上記情報処理装置本体から供給される16ビッ
ト単位のデータを32ビット単位のデータに変換して上
記記憶手段に記憶する第2の処理手段とを具備してい
る。
ンボードと、このオプションボードが設定され、バスを
介してデータの授受をDMA制御手段を用いて行う情報
処理装置本体とからなる情報処理装置において、上記情
報処理装置本体のDMA制御手段に対するDMAリクエ
スト信号に応答して供給されるDMA応答信号に対する
ステータス信号を出力する第1の出力手段と、上記情報
処理装置本体から供給されるバス幅指定データに応じて
16ビット幅あるいは32ビット幅のバス幅設定信号を
出力する第2の出力手段と、この第2の出力手段からの
バス幅設定信号と上記第1の出力手段からのステータス
信号とに応じて、メモリ制御信号を出力する第3の出力
手段と、データを32ビット単位で記憶する記憶手段
と、この記憶手段に記憶されている32ビット単位のデ
ータを上記第3の出力手段からのメモリ制御信号に応じ
て32ビットの単位のデータのまま出力するか、あるい
は16ビット単位のデータに変更して出力する第1の処
理手段と、上記第3の出力手段からのメモリ制御信号に
応じて、上記情報処理装置本体から供給される32ビッ
ト単位のデータをそのまま上記記憶手段に記憶するか、
あるいは上記情報処理装置本体から供給される16ビッ
ト単位のデータを32ビット単位のデータに変換して上
記記憶手段に記憶する第2の処理手段とを具備してい
る。
【0010】
【作用】オプションボードのデータバス幅は、16ビッ
トまたは32ビットの語長のどちらにも対応でき、この
オプションボードを実装すると、すでに実装されている
ソフトウェアが16ビット対応である場合、オプション
ボードの初期状態は16ビット対応なので、そのまま使
用し、すでに実装されているソフトウェアが32ビット
/16ビット兼用である場合、オプションボードを32
ビットまたは16ビットのどちらかに設定することによ
り、ソフトウェアの交換をせずに、容易に16ビット対
応のみのオプションボードから32ビット対応も可能な
オプションボードに交換できる。
トまたは32ビットの語長のどちらにも対応でき、この
オプションボードを実装すると、すでに実装されている
ソフトウェアが16ビット対応である場合、オプション
ボードの初期状態は16ビット対応なので、そのまま使
用し、すでに実装されているソフトウェアが32ビット
/16ビット兼用である場合、オプションボードを32
ビットまたは16ビットのどちらかに設定することによ
り、ソフトウェアの交換をせずに、容易に16ビット対
応のみのオプションボードから32ビット対応も可能な
オプションボードに交換できる。
【0011】また、ソフトウェアが32ビット/16ビ
ット兼用であるので、16ビット対応のみのオプション
ボードが実装されている場合、16ビット用のソフトウ
ェアにより処理を実行することにより、16ビットのデ
ータの転送が行える。
ット兼用であるので、16ビット対応のみのオプション
ボードが実装されている場合、16ビット用のソフトウ
ェアにより処理を実行することにより、16ビットのデ
ータの転送が行える。
【0012】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図2は、本発明の一実施例に係る情報処
理装置として、たとえば、画像ファイリング装置の構成
を示すもので、この画像ファイリング装置としては、1
6ビット用のソフトウェアのみを搭載したものと、16
ビット/32ビット兼用のソフトウェアを搭載したもの
とがある。
して説明する。図2は、本発明の一実施例に係る情報処
理装置として、たとえば、画像ファイリング装置の構成
を示すもので、この画像ファイリング装置としては、1
6ビット用のソフトウェアのみを搭載したものと、16
ビット/32ビット兼用のソフトウェアを搭載したもの
とがある。
【0013】この画像ファイリング装置は、制御モジュ
ール10、メモリモジュール12、画像処理モジュール
14、通信制御モジュール16、スキャナ装置18、光
ディスク20並びに光ディスク装置22、キーボード2
3、CRTディスプレイ装置24、プリンタ装置25、
磁気ディスク26並びに磁気ディスク装置27、マウス
29、システムバス30によって構成されている。
ール10、メモリモジュール12、画像処理モジュール
14、通信制御モジュール16、スキャナ装置18、光
ディスク20並びに光ディスク装置22、キーボード2
3、CRTディスプレイ装置24、プリンタ装置25、
磁気ディスク26並びに磁気ディスク装置27、マウス
29、システムバス30によって構成されている。
【0014】制御モジュール10は、画像の記憶、検索
および編集処理等の全体的な動作およびデータの流れを
制御するCPU34、および光ディスク装置22、磁気
ディスク装置27、キーボード23、マウス29を本装
置に接続するためのインタフェイス部36、さらに、メ
インメモリ38と通信インタフェイスボード58との間
でCPU34の動作に関係なくデータの転送を行うDM
AC32から構成されている。
および編集処理等の全体的な動作およびデータの流れを
制御するCPU34、および光ディスク装置22、磁気
ディスク装置27、キーボード23、マウス29を本装
置に接続するためのインタフェイス部36、さらに、メ
インメモリ38と通信インタフェイスボード58との間
でCPU34の動作に関係なくデータの転送を行うDM
AC32から構成されている。
【0015】メモリモジュール12は、画像の記憶、検
索、編集等の各種制御プログラムおよび管理情報等を記
憶するメインメモリ38、A4サイズの原稿数頁分の画
像に対応する記憶容量を有する画像メモリとしてのペー
ジメモリ40、表示用インタフェイスとしての表示メモ
リ42、および表示制御部44などから構成されてい
る。ページメモリ40の一部には、バッファメモリ領域
40aが設けられている。ページメモリ40は、例えば
光ディスク20に記憶する画像や光ディスク20から読
出された画像を一時記憶するメモリである。
索、編集等の各種制御プログラムおよび管理情報等を記
憶するメインメモリ38、A4サイズの原稿数頁分の画
像に対応する記憶容量を有する画像メモリとしてのペー
ジメモリ40、表示用インタフェイスとしての表示メモ
リ42、および表示制御部44などから構成されてい
る。ページメモリ40の一部には、バッファメモリ領域
40aが設けられている。ページメモリ40は、例えば
光ディスク20に記憶する画像や光ディスク20から読
出された画像を一時記憶するメモリである。
【0016】表示メモリ42は、CRTディスプレイ装
置24によって表示される画像を一時記憶するためのも
のである。この表示メモリ42には、CRTディスプレ
イ装置24における表示ウインドウ内に実際に表示され
る画像、たとえばページメモリ40からの画像、あるい
はバッファメモリ40aからの画像に対して、拡大、縮
小、回転、挿入または白黒反転等を施された画像が記憶
されるものである。表示制御部44は、CRTディスプ
レイ装置24の表示処理の制御等を行うものである。
置24によって表示される画像を一時記憶するためのも
のである。この表示メモリ42には、CRTディスプレ
イ装置24における表示ウインドウ内に実際に表示され
る画像、たとえばページメモリ40からの画像、あるい
はバッファメモリ40aからの画像に対して、拡大、縮
小、回転、挿入または白黒反転等を施された画像が記憶
されるものである。表示制御部44は、CRTディスプ
レイ装置24の表示処理の制御等を行うものである。
【0017】上記画像処理モジュール14は、画像の拡
大、縮小処理を施す拡大縮小回路46、画像の回転処理
を行う縦横変換回路48、画像の圧縮(冗長度を少なく
する)を行う符号化処理を施しおよび伸長(少なくされ
た冗長度を元に戻す)を行う復号化処理を施す圧縮伸長
回路(CODEC)50、スキャナ装置18用のスキャ
ナインタフェイス52、プリンタ装置25用のプリンタ
インタフェイス54、および拡大縮小回路46並びに縦
横変換回路48と、圧縮伸長回路50、スキャナインタ
フェイス52、プリンタインタフェイス54とを接続す
る内部バス56によって構成されている。
大、縮小処理を施す拡大縮小回路46、画像の回転処理
を行う縦横変換回路48、画像の圧縮(冗長度を少なく
する)を行う符号化処理を施しおよび伸長(少なくされ
た冗長度を元に戻す)を行う復号化処理を施す圧縮伸長
回路(CODEC)50、スキャナ装置18用のスキャ
ナインタフェイス52、プリンタ装置25用のプリンタ
インタフェイス54、および拡大縮小回路46並びに縦
横変換回路48と、圧縮伸長回路50、スキャナインタ
フェイス52、プリンタインタフェイス54とを接続す
る内部バス56によって構成されている。
【0018】圧縮伸長回路50は、MH(Modified Huff
man)方式、あるいはMR(ModifiedRead) 方式などを用
いて、帯域圧縮、あるいは帯域伸長が行われるものであ
る。通信制御モジュール16は、たとえばLANやパソ
コン等の外部装置と本装置とを接続するため装置相互間
の電気的、機械的および論理的な境界条件を調整するオ
プションボードである通信インタフェイスボード58か
ら構成される。この通信インタフェイスボード58と外
部装置とは、ケーブルまたは通信回線等により接続され
る。
man)方式、あるいはMR(ModifiedRead) 方式などを用
いて、帯域圧縮、あるいは帯域伸長が行われるものであ
る。通信制御モジュール16は、たとえばLANやパソ
コン等の外部装置と本装置とを接続するため装置相互間
の電気的、機械的および論理的な境界条件を調整するオ
プションボードである通信インタフェイスボード58か
ら構成される。この通信インタフェイスボード58と外
部装置とは、ケーブルまたは通信回線等により接続され
る。
【0019】システムバス30は、各種装置の制御信号
およびデータ用のバスであり、制御モジュール10とメ
モリモジュール12、画像処理モジュール14、通信制
御モジュール16とを接続するものである。
およびデータ用のバスであり、制御モジュール10とメ
モリモジュール12、画像処理モジュール14、通信制
御モジュール16とを接続するものである。
【0020】スキャナ装置18はたとえば2次元走査装
置で、原稿(文書)上をレーザビーム光で2次元走査す
ることにより、原稿上の画像に応じた電気信号を得るも
のである。
置で、原稿(文書)上をレーザビーム光で2次元走査す
ることにより、原稿上の画像に応じた電気信号を得るも
のである。
【0021】光ディスク装置22は、スキャナ装置18
で読取られた画像を光ディスク20に順次記憶するもの
である。また、キーボード23等によって指定される検
索タイトルに対応した画像を光ディスク20から検索す
るものである。光ディスク20は追記形でも書換可能形
でも良い。
で読取られた画像を光ディスク20に順次記憶するもの
である。また、キーボード23等によって指定される検
索タイトルに対応した画像を光ディスク20から検索す
るものである。光ディスク20は追記形でも書換可能形
でも良い。
【0022】キーボード23は、光ディスク20に記憶
する画像に対応する固有の検索タイトルおよび記憶、検
索、編集処理等の各種動作指令などを入力するものであ
る。またマウス29は、たとえばCRTディスプレイ装
置24の表示ウインドウ上に表示されるカーソル(図示
せず)を上下、左右方向に任意に移動させ、所望の位置
で指示を与えることにより、カーソルが位置している表
示内容(種々の動作モード、画像編集のための領域指定
またはアイコン等)を選択または指示するものである。
する画像に対応する固有の検索タイトルおよび記憶、検
索、編集処理等の各種動作指令などを入力するものであ
る。またマウス29は、たとえばCRTディスプレイ装
置24の表示ウインドウ上に表示されるカーソル(図示
せず)を上下、左右方向に任意に移動させ、所望の位置
で指示を与えることにより、カーソルが位置している表
示内容(種々の動作モード、画像編集のための領域指定
またはアイコン等)を選択または指示するものである。
【0023】CRTディスプレイ装置(陰極線管表示装
置)24は、スキャナ装置18で読取られた画像並びに
光ディスク20から検索された画像を表示するものであ
る。このCRTディスプレイ装置24の表示ウインドウ
上の上端、下端、右端にアイコン等が表示される。
置)24は、スキャナ装置18で読取られた画像並びに
光ディスク20から検索された画像を表示するものであ
る。このCRTディスプレイ装置24の表示ウインドウ
上の上端、下端、右端にアイコン等が表示される。
【0024】プリンタ装置25は、スキャナ装置18で
読取られた画像、光ディスク20から検索された画像ま
たはCRTディスプレイ装置24で表示している画像を
印字出力(ハードコピー)するものである。
読取られた画像、光ディスク20から検索された画像ま
たはCRTディスプレイ装置24で表示している画像を
印字出力(ハードコピー)するものである。
【0025】磁気ディスク装置27は、この磁気ディス
ク装置27に装着された磁気ディスク26に各種制御プ
ログラムを記憶するとともに、キーボード23から入力
された検索タイトルとこの検索タイトルに対応する画像
が記憶される光ディスク20上の記憶アドレス、画像サ
イズ等からなる検索データ(検索情報)を記憶するもの
である。
ク装置27に装着された磁気ディスク26に各種制御プ
ログラムを記憶するとともに、キーボード23から入力
された検索タイトルとこの検索タイトルに対応する画像
が記憶される光ディスク20上の記憶アドレス、画像サ
イズ等からなる検索データ(検索情報)を記憶するもの
である。
【0026】上記検索データは文書管理テーブルによっ
て管理されるようになっており、この文書管理テーブル
は、図2に示すように、タイトル管理テーブル26a、
頁管理テーブル26b、およびレコード管理テーブル2
6cによって構成されている。
て管理されるようになっており、この文書管理テーブル
は、図2に示すように、タイトル管理テーブル26a、
頁管理テーブル26b、およびレコード管理テーブル2
6cによって構成されている。
【0027】上記タイトル管理テーブル26aには、複
数の検索キーからなる検索タイトル(画像名)ごとに対
応して1つの書類番号が記憶されている。上記頁管理テ
ーブル26bには、1つの書類の頁単位にレコード番号
が記憶されるもので、1つの頁ごとに1つのレコード番
号が対応して記憶されている。上記レコード管理テーブ
ル26cには、レコード番号ごとに画像の光ディスク1
9における記憶アドレス(記憶開始位置)、文書サイズ
(画像サイズ)、および圧縮方式や解像度などの画像属
性が記憶されている。
数の検索キーからなる検索タイトル(画像名)ごとに対
応して1つの書類番号が記憶されている。上記頁管理テ
ーブル26bには、1つの書類の頁単位にレコード番号
が記憶されるもので、1つの頁ごとに1つのレコード番
号が対応して記憶されている。上記レコード管理テーブ
ル26cには、レコード番号ごとに画像の光ディスク1
9における記憶アドレス(記憶開始位置)、文書サイズ
(画像サイズ)、および圧縮方式や解像度などの画像属
性が記憶されている。
【0028】上記記憶アドレスは、論理アドレスであ
り、アクセス時にはここから物理トラックアドレスおよ
び物理セクタアドレスが算出されるようになっている。
図1は、上記した画像ファイリング装置の通信インタフ
ェイスボード58において、本装置とパソコン等の外部
装置とを接続するインタフェイス部を概略的に示すもの
である。尚、図2と同一部分には同一符号を付して説明
する。
り、アクセス時にはここから物理トラックアドレスおよ
び物理セクタアドレスが算出されるようになっている。
図1は、上記した画像ファイリング装置の通信インタフ
ェイスボード58において、本装置とパソコン等の外部
装置とを接続するインタフェイス部を概略的に示すもの
である。尚、図2と同一部分には同一符号を付して説明
する。
【0029】図において、バス幅レジスタ60は、CP
U34からのバス幅設定信号により、システムバス30
に接続してデータの送受信を行うデータ線(データバス
67)の本数(以下、データバス幅と呼ぶ。)を、16
ビット対応または32ビット対応のどちらかに設定す
る、設定信号を生成し、この設定信号をメモリシーケン
サ62およびデータバッファ65に送信する。
U34からのバス幅設定信号により、システムバス30
に接続してデータの送受信を行うデータ線(データバス
67)の本数(以下、データバス幅と呼ぶ。)を、16
ビット対応または32ビット対応のどちらかに設定す
る、設定信号を生成し、この設定信号をメモリシーケン
サ62およびデータバッファ65に送信する。
【0030】DMA制御部61は、CPU34からシス
テムバス30を介して、DMA転送によるローカルメモ
リ64からページメモリ40へのデータの送信を要求す
るDMA転送指示信号が送られると、DMAC32に対
しDMA転送の要求を行うDMAREQ信号を生成し、
これをDMAC32に送信する。DMAREQ信号を受
信したDMAC32はCPU34がシステムバスの使用
権を放棄したことを確認して、DMA転送の承認を行う
DMAACK信号をDMA制御部61に送信する。そし
て、読み出しあるいは書き込みを行うローカルメモリ6
4内のデータのアドレスとDMA制御部61の各動作に
伴う状態を示すステータス信号をメモリシーケンサ62
に送信する。
テムバス30を介して、DMA転送によるローカルメモ
リ64からページメモリ40へのデータの送信を要求す
るDMA転送指示信号が送られると、DMAC32に対
しDMA転送の要求を行うDMAREQ信号を生成し、
これをDMAC32に送信する。DMAREQ信号を受
信したDMAC32はCPU34がシステムバスの使用
権を放棄したことを確認して、DMA転送の承認を行う
DMAACK信号をDMA制御部61に送信する。そし
て、読み出しあるいは書き込みを行うローカルメモリ6
4内のデータのアドレスとDMA制御部61の各動作に
伴う状態を示すステータス信号をメモリシーケンサ62
に送信する。
【0031】メモリシーケンサ62は、DMA制御部6
1からのステータス信号と、バス幅レジスタ60からの
設定信号とから、データバス幅に対応したデータの書き
込みあるいは読み出しやそれらのタイミング、アドレス
等の制御を行うメモリ制御信号を生成し、ローカルメモ
リ64に送信する。尚、初期状態は、16ビット対応の
データバス幅に対応した、データの書き込みあるいは読
み出しやそれらのタイミング等の制御を行うメモリ制御
信号を生成してローカルメモリ64に送信する。
1からのステータス信号と、バス幅レジスタ60からの
設定信号とから、データバス幅に対応したデータの書き
込みあるいは読み出しやそれらのタイミング、アドレス
等の制御を行うメモリ制御信号を生成し、ローカルメモ
リ64に送信する。尚、初期状態は、16ビット対応の
データバス幅に対応した、データの書き込みあるいは読
み出しやそれらのタイミング等の制御を行うメモリ制御
信号を生成してローカルメモリ64に送信する。
【0032】ローカルメモリ64、ローカルCPU6
8、外部インタフェイス63、IDレジスタ69、およ
びデータバッファ65は、ローカルバス70により接続
されている。
8、外部インタフェイス63、IDレジスタ69、およ
びデータバッファ65は、ローカルバス70により接続
されている。
【0033】外部インタフェイス部63は、図示しない
外部装置からケーブル等の通信回線を介して入力される
データを本装置が処理できるように調整し、その調整さ
れたデータをローカルバス70を介してローカルメモリ
64に送る。また、ローカルメモリ64からローカルバ
ス70を介して送られてくる外部装置への送信データを
外部装置に送信できるように調整し、図示しない外部装
置に通信回線等を介して送信する。
外部装置からケーブル等の通信回線を介して入力される
データを本装置が処理できるように調整し、その調整さ
れたデータをローカルバス70を介してローカルメモリ
64に送る。また、ローカルメモリ64からローカルバ
ス70を介して送られてくる外部装置への送信データを
外部装置に送信できるように調整し、図示しない外部装
置に通信回線等を介して送信する。
【0034】ローカルメモリ64は、外部インタフェイ
ス部63から送られる調整されたデータを一時記憶して
おき、メモリシーケンサ62からのメモリ制御信号に従
って、データをデータバッファ65へ読み出し、また、
データバッファ65からのデータを、メモリシーケンサ
62からのメモリ制御信号に従って、書き込む。
ス部63から送られる調整されたデータを一時記憶して
おき、メモリシーケンサ62からのメモリ制御信号に従
って、データをデータバッファ65へ読み出し、また、
データバッファ65からのデータを、メモリシーケンサ
62からのメモリ制御信号に従って、書き込む。
【0035】データバッファ65は、バス幅レジスタ6
0からの設定信号に従って、データバス67のデータバ
ス幅を16ビット対応に設定したり、32ビット対応に
設定したりして、ローカルメモリ64から送られるデー
タを一定のタイミングでデータバス67を介してシステ
ムバス30に送り、また、システムバス30およびデー
タバス67を介して送られてくるデータを受信して、一
定のタイミングでローカルバス70を介してローカルメ
モリ64に送る。尚、初期状態は、16ビット対応のデ
ータバス幅でデータの送受信を行う。
0からの設定信号に従って、データバス67のデータバ
ス幅を16ビット対応に設定したり、32ビット対応に
設定したりして、ローカルメモリ64から送られるデー
タを一定のタイミングでデータバス67を介してシステ
ムバス30に送り、また、システムバス30およびデー
タバス67を介して送られてくるデータを受信して、一
定のタイミングでローカルバス70を介してローカルメ
モリ64に送る。尚、初期状態は、16ビット対応のデ
ータバス幅でデータの送受信を行う。
【0036】ローカルCPU68は、インタフェイスボ
ード58の全体的な制御を司る。IDレジスタ69は、
データバス幅が16ビット幅用の通信インタフェイスボ
ードであるか、または16/32ビット兼用の通信イン
タフェイスボードであるかを示す認識番号(以下、ボー
ドIDと呼ぶ。)を、ディップスイッチ、ジャンパ等に
よるハードウェアで設定され、CPU34からシステム
バス30を介して、ボードIDの送信要求があれば、こ
のボードIDをシステムバス30を介してCPU34に
送信する。
ード58の全体的な制御を司る。IDレジスタ69は、
データバス幅が16ビット幅用の通信インタフェイスボ
ードであるか、または16/32ビット兼用の通信イン
タフェイスボードであるかを示す認識番号(以下、ボー
ドIDと呼ぶ。)を、ディップスイッチ、ジャンパ等に
よるハードウェアで設定され、CPU34からシステム
バス30を介して、ボードIDの送信要求があれば、こ
のボードIDをシステムバス30を介してCPU34に
送信する。
【0037】次に、上記のような構成において、通信イ
ンタフェイスボードと本体装置とのDMA転送方法につ
いて、図4、図5、図6に示すフローチャートを参照し
つつ説明する。
ンタフェイスボードと本体装置とのDMA転送方法につ
いて、図4、図5、図6に示すフローチャートを参照し
つつ説明する。
【0038】データの語長が32ビット/16ビット兼
用のソフトウェアが、本装置にインストールされている
場合、図4に示すフローチャートを参照にして説明す
る。まず、装置が起動されると、ステップS0に進み、
CPU34は、IDレジスタ69に設定されているボー
ドIDを読み出し、ステップS1へ進む。ステップS1
では、データバス幅を16ビットまたは32ビット対応
のどちらにも設定できる通信インタフェイスボードであ
るか否かを調べ、データバス幅をどちらかに設定できる
通信インタフェイスボードであることが確認された場
合、ステップS2に進む。ステップS1において、デー
タバス幅が16ビットのみに対応する通信インタフェイ
スボードが実装されていることが確認された場合、ステ
ップS16へ進み、本装置にインストールされているソ
フトウェアを16ビット用に切り換えて、ステップS9
へ進み、DMA転送を行う。
用のソフトウェアが、本装置にインストールされている
場合、図4に示すフローチャートを参照にして説明す
る。まず、装置が起動されると、ステップS0に進み、
CPU34は、IDレジスタ69に設定されているボー
ドIDを読み出し、ステップS1へ進む。ステップS1
では、データバス幅を16ビットまたは32ビット対応
のどちらにも設定できる通信インタフェイスボードであ
るか否かを調べ、データバス幅をどちらかに設定できる
通信インタフェイスボードであることが確認された場
合、ステップS2に進む。ステップS1において、デー
タバス幅が16ビットのみに対応する通信インタフェイ
スボードが実装されていることが確認された場合、ステ
ップS16へ進み、本装置にインストールされているソ
フトウェアを16ビット用に切り換えて、ステップS9
へ進み、DMA転送を行う。
【0039】ステップS2では、通信インタフェイスボ
ードと32ビットでDMA転送を行うか、または、16
ビットでDMA転送を行うかを選択する。すなわち、本
装置にインストールされているソフトウェアが32ビッ
ト用の処理を実行している場合には、32ビットでのD
MA転送を選択し、ステップS3へ進み、また、本装置
にインストールされているソフトウェアが16ビット用
の処理を実行している場合には、16ビットでのDMA
転送を選択し、ステップS6へ進む。
ードと32ビットでDMA転送を行うか、または、16
ビットでDMA転送を行うかを選択する。すなわち、本
装置にインストールされているソフトウェアが32ビッ
ト用の処理を実行している場合には、32ビットでのD
MA転送を選択し、ステップS3へ進み、また、本装置
にインストールされているソフトウェアが16ビット用
の処理を実行している場合には、16ビットでのDMA
転送を選択し、ステップS6へ進む。
【0040】ステップS3では、CPU34は、バス幅
レジスタ60にデータバス幅を32ビット対応に設定す
るバス幅設定信号を送り、ステップS4に進む。ステッ
プS4では、バス幅レジスタ60は,バス幅設定信号を
受け取るとデータバス幅を32ビット対応に設定する設
定信号を生成し、メモリシーケンサ62およびデータバ
ッファ65に送り、ステップS5に進む。
レジスタ60にデータバス幅を32ビット対応に設定す
るバス幅設定信号を送り、ステップS4に進む。ステッ
プS4では、バス幅レジスタ60は,バス幅設定信号を
受け取るとデータバス幅を32ビット対応に設定する設
定信号を生成し、メモリシーケンサ62およびデータバ
ッファ65に送り、ステップS5に進む。
【0041】ステップS5では、32ビット対応のDM
A転送をするため、メモリシーケンサ62およびデータ
バッファ65は、32ビット対応のデータバス幅の場合
に設定される。すなわち、メモリシーケンサ62は、3
2ビット対応のデータバス幅に対応した、データの書き
込みおよび読み出し等の制御を行うメモリ制御信号を生
成する準備をし、また、データバッファ65は、32ビ
ット対応のデータバス幅でデータの送受信を行う準備を
して、ステップS9へ進む。
A転送をするため、メモリシーケンサ62およびデータ
バッファ65は、32ビット対応のデータバス幅の場合
に設定される。すなわち、メモリシーケンサ62は、3
2ビット対応のデータバス幅に対応した、データの書き
込みおよび読み出し等の制御を行うメモリ制御信号を生
成する準備をし、また、データバッファ65は、32ビ
ット対応のデータバス幅でデータの送受信を行う準備を
して、ステップS9へ進む。
【0042】16ビットでのDMA転送を選択した場
合、まず、ステップS6で、CPU34が、バス幅レジ
スタ60にデータバス幅を16ビット対応に設定するバ
ス幅設定信号を送り、ステップS7に進む。
合、まず、ステップS6で、CPU34が、バス幅レジ
スタ60にデータバス幅を16ビット対応に設定するバ
ス幅設定信号を送り、ステップS7に進む。
【0043】ステップS7では、バス幅レジスタ60
は,バス幅設定信号を受け取るとデータバス幅を16ビ
ット対応に設定する設定信号を生成し、メモリシーケン
サ62およびデータバッファ65に送り、ステップS8
に進む。
は,バス幅設定信号を受け取るとデータバス幅を16ビ
ット対応に設定する設定信号を生成し、メモリシーケン
サ62およびデータバッファ65に送り、ステップS8
に進む。
【0044】ステップS8では、16ビット対応のDM
A転送をするため、メモリシーケンサ62およびデータ
バッファ65は、16ビット対応のデータバス幅の場合
に設定される。すなわち、メモリシーケンサ62は、1
6ビット対応のデータバス幅に対応した、データの書き
込みあるいは読み出し等の制御を行うメモリ制御信号を
生成する準備をし、また、データバッファ65は、16
ビット対応のデータバス幅でデータの送受信を行う準備
をして、ステップS9へ進む。尚、以上のステップS1
〜S8はソフトウェアの初期化ルーチンで処理される。
A転送をするため、メモリシーケンサ62およびデータ
バッファ65は、16ビット対応のデータバス幅の場合
に設定される。すなわち、メモリシーケンサ62は、1
6ビット対応のデータバス幅に対応した、データの書き
込みあるいは読み出し等の制御を行うメモリ制御信号を
生成する準備をし、また、データバッファ65は、16
ビット対応のデータバス幅でデータの送受信を行う準備
をして、ステップS9へ進む。尚、以上のステップS1
〜S8はソフトウェアの初期化ルーチンで処理される。
【0045】ステップS9では、DMA転送処理を行
う。この、DMA転送処理について、図5に示すフロー
チャートを参照にして説明する。
う。この、DMA転送処理について、図5に示すフロー
チャートを参照にして説明する。
【0046】DMA転送処理は、まず、ステップS10
で、DMA制御部61にCPU34がDMA転送による
ローカルメモリ64からページメモリ40へのデータの
送信を要求するDMA転送指示信号を送ることで開始さ
れ、ステップS11に進む。
で、DMA制御部61にCPU34がDMA転送による
ローカルメモリ64からページメモリ40へのデータの
送信を要求するDMA転送指示信号を送ることで開始さ
れ、ステップS11に進む。
【0047】ステップS11では、DMA転送指示信号
を受信したDMA制御部61は、DMAREQ信号をD
MAC32に送り、ステップS12へ進む。ステップS
12では、DMAREQ信号を受信したDMAC32は
CPU34がシステムバスの使用を放棄したことを確認
して、DMA転送の承認を行うDMAACK信号をDM
A制御部61に送信し、ステップS13に進む。
を受信したDMA制御部61は、DMAREQ信号をD
MAC32に送り、ステップS12へ進む。ステップS
12では、DMAREQ信号を受信したDMAC32は
CPU34がシステムバスの使用を放棄したことを確認
して、DMA転送の承認を行うDMAACK信号をDM
A制御部61に送信し、ステップS13に進む。
【0048】ステップS13では、DMA制御部61は
DMAACK信号を受信すると、メモリシーケンサ62
にステータス信号を送信し、ステップS14へ進む。ス
テップS14では、メモリシーケンサ62は、メモリ制
御信号を生成し、ローカルメモリ64へ送信し、ステッ
プS15へ進む。
DMAACK信号を受信すると、メモリシーケンサ62
にステータス信号を送信し、ステップS14へ進む。ス
テップS14では、メモリシーケンサ62は、メモリ制
御信号を生成し、ローカルメモリ64へ送信し、ステッ
プS15へ進む。
【0049】ステップS15では、メモリシーケンサ6
2からのメモリ制御信号に従って、ローカルメモリ64
からデータを読み取り、メインメモリ38にデータを転
送する。
2からのメモリ制御信号に従って、ローカルメモリ64
からデータを読み取り、メインメモリ38にデータを転
送する。
【0050】次に、データの語長が16ビットに対応す
るソフトウェアが、本装置にインストールされている場
合、本装置が処理できるデータの語長は16ビットなの
で、データバス幅は16ビットに対応していればよい。
すなわち、データバッファ65およびメモリシーケンサ
62の初期状態はデータバス幅が16ビットの場合に対
応しているので、この通信インタフェイスボードはデー
タバス幅が16ビットに対応するボードとして機能す
る。よって、図6のフローチャートに示すようなステッ
プS0〜S8のソフトウェアの初期化ルーチンによる処
理は行われず、ステップS17で、16ビットのDMA
転送がステップS10〜S15に従って行われる。
るソフトウェアが、本装置にインストールされている場
合、本装置が処理できるデータの語長は16ビットなの
で、データバス幅は16ビットに対応していればよい。
すなわち、データバッファ65およびメモリシーケンサ
62の初期状態はデータバス幅が16ビットの場合に対
応しているので、この通信インタフェイスボードはデー
タバス幅が16ビットに対応するボードとして機能す
る。よって、図6のフローチャートに示すようなステッ
プS0〜S8のソフトウェアの初期化ルーチンによる処
理は行われず、ステップS17で、16ビットのDMA
転送がステップS10〜S15に従って行われる。
【0051】以上説明したように、上記実施例によれ
ば、本体に実装されているソフトウェアが32ビット/
16ビット兼用である場合、データバス幅が16ビット
または32ビットの語長のどちらにも対応できるインタ
フェイスボード58を実装すると、CPU34がバス幅
レジスタ60に対しバス幅設定信号を送信し、このバス
幅レジスタ60がメモリシーケンサ62およびデータバ
ッファ65に設定信号を送信して、データバス幅が16
ビット対応または32ビット対応に設定できる。
ば、本体に実装されているソフトウェアが32ビット/
16ビット兼用である場合、データバス幅が16ビット
または32ビットの語長のどちらにも対応できるインタ
フェイスボード58を実装すると、CPU34がバス幅
レジスタ60に対しバス幅設定信号を送信し、このバス
幅レジスタ60がメモリシーケンサ62およびデータバ
ッファ65に設定信号を送信して、データバス幅が16
ビット対応または32ビット対応に設定できる。
【0052】また、本体に実装されているソフトウェア
が16ビット対応である場合、データバス幅が16ビッ
トまたは32ビットの語長のどちらにも対応できるイン
タフェイスボード58を実装すると、データバス幅の初
期状態は16ビット対応となっているので、初期状態の
まま使用可能である。従って、16ビット対応のみのイ
ンタフェイスボードから32ビット対応のインタフェイ
スボードに交換する際、ソフトウェアの交換をする必要
がない。
が16ビット対応である場合、データバス幅が16ビッ
トまたは32ビットの語長のどちらにも対応できるイン
タフェイスボード58を実装すると、データバス幅の初
期状態は16ビット対応となっているので、初期状態の
まま使用可能である。従って、16ビット対応のみのイ
ンタフェイスボードから32ビット対応のインタフェイ
スボードに交換する際、ソフトウェアの交換をする必要
がない。
【0053】さらに、本体に実装されているソフトウェ
アが32ビット/16ビット兼用である場合、データバ
ス幅が16ビットのみに対応するインタフェイスボード
が実装されていると、ソフトウェアを16ビット用に切
り換え、16ビットのデータバスに対応する処理の実行
を行うことができる。
アが32ビット/16ビット兼用である場合、データバ
ス幅が16ビットのみに対応するインタフェイスボード
が実装されていると、ソフトウェアを16ビット用に切
り換え、16ビットのデータバスに対応する処理の実行
を行うことができる。
【0054】尚、上記実施例では、ボードIDをハード
ウェアで設定しているが、ローカルCPU68から、ソ
フトウェアによりボードIDを設定することもできる。
また、前記実施例でのDMA転送処理は、CPU34か
らDMA制御部61に送られるDMA転送指示信号が、
ローカルメモリ64からページメモリ40へのデータの
送信を要求するものであるが、ページメモリ40からロ
ーカルメモリ64へのデータの送信を指示するDMA転
送指示信号も送られる。この場合は、前記ステップS1
1〜14の処理は同様で、ステップS15においてデー
タ転送がページメモリ40からローカルメモリ64に対
して行われる。
ウェアで設定しているが、ローカルCPU68から、ソ
フトウェアによりボードIDを設定することもできる。
また、前記実施例でのDMA転送処理は、CPU34か
らDMA制御部61に送られるDMA転送指示信号が、
ローカルメモリ64からページメモリ40へのデータの
送信を要求するものであるが、ページメモリ40からロ
ーカルメモリ64へのデータの送信を指示するDMA転
送指示信号も送られる。この場合は、前記ステップS1
1〜14の処理は同様で、ステップS15においてデー
タ転送がページメモリ40からローカルメモリ64に対
して行われる。
【0055】
【発明の効果】以上詳述したように本発明によれば、1
6ビット対応のみのオプションボードから32ビット対
応のオプションボードに交換する際、本体に実装されて
いるソフトウェアの交換をする必要がない。また、本体
に実装するソフトウェアを32ビット用に交換した場
合、必要に応じて16ビットのDMA転送が可能となる
情報処理装置が提供できる。
6ビット対応のみのオプションボードから32ビット対
応のオプションボードに交換する際、本体に実装されて
いるソフトウェアの交換をする必要がない。また、本体
に実装するソフトウェアを32ビット用に交換した場
合、必要に応じて16ビットのDMA転送が可能となる
情報処理装置が提供できる。
【図1】本発明の一実施例に係る画像ファイリング装置
の外部装置とのインタフェイス部を概略的に示す構成
図。
の外部装置とのインタフェイス部を概略的に示す構成
図。
【図2】本発明の一実施例に係る画像ファイリング装置
の全体の構成を示すブロック図。
の全体の構成を示すブロック図。
【図3】文書管理テーブルの記憶例を説明するための
図。
図。
【図4】インタフェイス部のDMA転送方法を説明する
フローチャート。
フローチャート。
【図5】インタフェイス部のDMA転送方法を説明する
フローチャート。
フローチャート。
【図6】インタフェイス部のDMA転送方法を説明する
フローチャート。
フローチャート。
30…システムバス、32…DMAC、34…CPU、
40…ページメモリ、58…通信インタフェイスボー
ド、60…バス幅レジスタ、61…DMA制御部、62
…メモリシーケンサ、63…外部インタフェイス、64
…ローカルメモリ、65…データバッファ、67…デー
タバス、68…ローカルCPU、69…IDレジスタ、
70…ローカルバス
40…ページメモリ、58…通信インタフェイスボー
ド、60…バス幅レジスタ、61…DMA制御部、62
…メモリシーケンサ、63…外部インタフェイス、64
…ローカルメモリ、65…データバッファ、67…デー
タバス、68…ローカルCPU、69…IDレジスタ、
70…ローカルバス
Claims (2)
- 【請求項1】 オプションボードが設定され、このオプ
ションボードとバスを介してデータの授受を行う情報処
理装置において、 上記情報処理装置本体が上記オプションボードが16ビ
ット幅用か16/32ビット幅兼用かを判定する判定手
段と、 この判定手段の判定結果に応じて、16ビット幅用ある
いは32ビット幅用のソフトウエアに応じて処理を実行
する実行手段と、 上記判定手段の判定結果に応じて、バス幅の指定データ
を上記オプションボードに送信する送信手段と、 上記オプションボードが、 上記バスに直結されており、16ビット幅用か16/3
2ビット幅兼用かを示す識別手段と、 上記情報処理装置本体からのバス幅の指定データを受信
する受信手段と、 この受信手段により受信したバス幅の指定データに応じ
たバス幅でデータを転送する転送手段と、 を具備したことを特徴とする情報処理装置。 - 【請求項2】 オプションボードと、このオプションボ
ードが設定され、バスを介してデータの授受をDMA制
御手段を用いて行う情報処理装置本体とからなる情報処
理装置において、 上記情報処理装置本体のDMA制御手段に対するDMA
リクエスト信号に応答して供給されるDMA応答信号に
対するステータス信号を出力する第1の出力手段と、 上記情報処理装置本体から供給されるバス幅指定データ
に応じて16ビット幅あるいは32ビット幅のバス幅設
定信号を出力する第2の出力手段と、 この第2の出力手段からのバス幅設定信号と上記第1の
出力手段からのステータス信号とに応じて、メモリ制御
信号を出力する第3の出力手段と、 データを32ビット単位で記憶する記憶手段と、 この記憶手段に記憶されている32ビット単位のデータ
を上記第3の出力手段からのメモリ制御信号に応じて3
2ビットの単位のデータのまま出力するか、あるいは1
6ビット単位のデータに変更して出力する第1の処理手
段と、 上記第3の出力手段からのメモリ制御信号に応じて、上
記情報処理装置本体から供給される32ビット単位のデ
ータをそのまま上記記憶手段に記憶するか、あるいは上
記情報処理装置本体から供給される16ビット単位のデ
ータを32ビット単位のデータに変換して上記記憶手段
に記憶する第2の処理手段と、 を具備したことを特徴とするオプションボード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23517093A JPH0793245A (ja) | 1993-09-21 | 1993-09-21 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23517093A JPH0793245A (ja) | 1993-09-21 | 1993-09-21 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0793245A true JPH0793245A (ja) | 1995-04-07 |
Family
ID=16982106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23517093A Pending JPH0793245A (ja) | 1993-09-21 | 1993-09-21 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0793245A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315186A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 半導体装置 |
-
1993
- 1993-09-21 JP JP23517093A patent/JPH0793245A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315186A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01144171A (ja) | 電子ファイリング装置 | |
JPH01144165A (ja) | 電子ファイリング装置 | |
JPH05266095A (ja) | 画像検索装置 | |
JPH0793245A (ja) | 情報処理装置 | |
JPH0520094A (ja) | 情報処理装置 | |
JPH0793247A (ja) | 情報処理装置 | |
JPH0793246A (ja) | 情報処理装置 | |
JP2835062B2 (ja) | 画像表示装置 | |
JPH0793210A (ja) | 共有メモリ管理方式 | |
KR930004441B1 (ko) | 화상 처리장치 | |
JP2809668B2 (ja) | 情報検索装置 | |
JPH0793512A (ja) | 情報処理装置 | |
JPH0362250A (ja) | 画像情報処理装置 | |
EP0488035A1 (en) | Information processing apparatus with alterable network address | |
JPH076005A (ja) | 印刷制御装置及びその方法 | |
JPH0535843A (ja) | データ記憶装置 | |
JPH0535800A (ja) | 画像検索装置 | |
JPH052631A (ja) | 画像ネツトワークシステム | |
JPH07200629A (ja) | 画像検索システム | |
JPH0793165A (ja) | 情報処理システム | |
JPH02170255A (ja) | バス制御装置および画像情報処理装置 | |
JPH034367A (ja) | 情報処理装置 | |
JPH0785244A (ja) | 画像情報処理システム | |
JPH0362264A (ja) | 画像情報処理装置 | |
JPS63177661A (ja) | 画像デ−タの制御方式 |