JPH078784U

JPH078784U - コイル耐圧試験機のインパルス発生回路

Info

Publication number: JPH078784U
Application number: JP3791993U
Authority: JP
Inventors: 治良松原
Original assignee: 治良松原
Priority date: 1993-07-12
Filing date: 1993-07-12
Publication date: 1995-02-07
Anticipated expiration: 2008-07-12
Also published as: JP2591966Y2

Abstract

(57)【要約】【目的】測定可能最低インダクタンスが低く、大きな
電圧振幅の減衰振動をするコイル耐圧試験機のインパル
ス発生回路を提供する。【構成】高電圧により整流ダイオード１６を介して充
電される充放電コンデンサ１７を具備し、被試験コイル
２８に並列接続して並列共振回路を構成する共振用コン
デンサ２６を具備し、並列共振回路に対する充放電コン
デンサ１７の放電経路を構成するトランジスタ１８ない
し２０を具備し、トランジスタ１８ないし２０の導通期
間を制御するトリガパルス発生器２４を具備するコイル
耐圧試験機のインパルス発生回路。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、コイル耐圧試験機のインパルス発生回路に関し、特に、高電圧スイッチング素子としてトランジスタを使用したコイル耐圧試験機のインパルス発生回路に関する。

【０００２】

【従来の技術】

電気技術分野においてはコイルを含む多種類の電気部品が開発、製造、使用されている。これら電気部品の何れについても、技術が高度化されるに伴なって部品の仕様、必要とされる特性に顕著な変化が見られる。その共通する傾向として部品の小型化、高密度化が挙げられる。

【０００３】電気部品としてコイルに着目してみると、銅線の絶縁皮膜の絶縁耐力の向上および捲線の高密度化が特に必要とされる。捲線が高密度化されると、加工上の僅かの欠陥によっても絶縁耐力の不足を招来する。絶縁耐力の不足をチェックして不良品を排除する方法として、コイルの両端に高電圧高速のインパルスを印加してその応答であるコイルの固有振動数による減衰振動波形を標準波形と比較してコイルの品質を判定するインパル試験法が採用されている。

【０００４】図７に示される回路はインパル試験法を実施するコイル耐圧試験機のインパルス発生回路の従来例であり、これについて説明する。１は電源トランスであり、商用電源その他の電源から電力を供給されて高電圧を発生するものである。２は整流ダイオード、３は充放電コンデンサであって、このコンデンサは電源トランス１が発生する高電圧により整流ダイオード２を介して充電される。４ないし６はサイリスタであり、その個数は電源トランス１の発生する電圧に対応して決定される。７ないし９はトリガ用トランス、１０はトリガパルス発生器である。トリガパルス発生器１０の発生するトリガパルスはこれらトリガ用トランスを介してサイリスタ４ないし６のゲート電極に供給され、これらサイリスタを同時にＯＮさせる。そして、トリガパルス発生器１０の発生するパルスは、電源トランス１に入力される交流電圧に同期しており、充放電コンデンサ３の充電完了直後に発生する。１１は逆流阻止ダイオード、１２は共振用コンデンサ、１３は入力端子、１４は被試験コイルを示す。

【０００５】ここで、トリガパルス発生器１０の発生するトリガパルスによりトリガ用トランスを介してサイリスタ４ないし６が同時にＯＮさせられたとき、充放電コンデンサ３に充電された高電圧は、逆流阻止ダイオード１１を介して入力端子１３に出力され、被試験コイル１４に印加される。ところで、被試験コイル１４には共振用コンデンサ１２が並列に接続されて両者は共振回路を形成している。従って入力端子１３の両端には、電源の交流の１サイクル毎に充放電コンデンサ３の高電圧によって被試験コイル１４と共振用コンデンサ１２が形成する共振回路に基づく減衰振動波形が表れ、これをオッシロスコープにより観測することによりコイルの品質を判定する。

【０００６】また、コイルを更に１個準備し、これと被試験コイル１４とを入力端子１３に高圧切換器により切換え接続することにより両コイルの波形が得られる。これら両コイルの発生する減衰振動波形を２現象オッシロスコープ上に表示し、コイルの持つインダクタンス、Ｑ、その他の電気的特性により特徴づけられる僅かな波形の差を観測することができる。

【０００７】ここで、２個のコイルの内の一方を正常なコイルとし、他方を不良原因を有するコイルとすれば、正常なコイルと不良原因を有するコイルとの間の波形の差により不良内容を観測することができる。図８は減衰振動波形を示す。横軸は時間、縦軸は入力端子１３の両端に現れる減衰振動の電圧を示す。

【０００８】Ａ点はトリガパルス発生器１０によりサイリスタ４ないし６がトリガされてＯＮとされた点である。Ｂ点は充放電コンデンサ３に充電された電圧が被試験コイル１４に印加された点である。Ｃ点は、充放電コンデンサ３と被試験コイル１４とがサイリスタ４ないし６および逆流阻止ダイオード１１を介して結合することにより共振し、その共振電圧がゼロとなった点である。そして、サイリスタ４ないし６は、このＣ点において電流はゼロになるところから、通常はＯＦＦになる。そして、Ｃ点からＨ点までは逆流阻止ダイオード１１以前の回路素子が切り放されて共振用コンデンサ１２と被試験コイル１４より成る共振回路の減衰振動となる。

【０００９】実用回路における数値は下記の通りである。充放電コンデンサ３に充電される電圧（図８のＡ−Ｂ）：１ｋＶ〜５ｋＶ。〃の容量：０．０１μＦサイリスタ４ないし６のＯＦＦ時の耐電圧：５ｋＶ〃ＯＮ時のパルス電流容量：１００Ａ逆流阻止ダイオード１１のＯＦＦ時の耐電圧：５ｋＶ〃ＯＮ時のパルス電流容量：１００Ａ共振用コンデンサ１２の容量：１００ｐＦ被試験コイル１４のインダクタンス：数μＨ〜数１０Ｈ

【００１０】

【考案が解決しようとする課題】

上述した通り、コイル耐圧試験機のインパルス発生回路の従来例においては、スイッチング素子は、電流容量、耐電圧が大きいところからサイリスタが専ら使用されている。サイリスタは電流容量、耐電圧が大きい半面、一旦ＯＮするとその後ＯＦＦにするには外部からの電流を０としなければならないという特性を有している。この特性がコイル耐圧試験には好ましくないのである。以下、このことについて説明する。

【００１１】第１の欠点は、サイリスタの性格上一旦トリガされると図８のＡ、Ｃ点間の回路電流が流れている間は電流をＯＦＦにすることができないという点である。ここで、被試験コイル１４のインダクタンスをＬ、充放電コンデンサ３のキャパシタンスをＣとしたとき、これらにより構成される並列共振回路の並列共振周波数ｆは、ｆ＝１／２π√（ＬＣ）（１）である。並列共振時の被試験コイル１４および充放電コンデンサ３の示すリアクタンスｘは、ｘ＝２πｆＬ＝１／２πｆＣ（２）である。

【００１２】式（１）および（２）を参照するに、被試験コイル１４のインダクタンスＬが小さくなるにつれて並列共振周波数ｆ0は高くなり、そしてリアクタンスｘが小さくなるところから同一共振電圧に対して並列共振回路内の並列共振電流は増大して行くことがわかる。サイリスタ４ないし６導通時の抵抗をｒとすると、これは並列共振回路に対して直列抵抗として動作し、並列共振回路のＱ、即ちＱ＝√（Ｌ／Ｃ）・１／ｒを低下する作用をする。上述の実用回路についてみると、被試験コイル１４のインダクタンスＬが１００μＨより小さくなるとＱの低下の影響が出始め、インダクタンスＬが１０μＨ程度になると、図８におけるＢ点のピーク電圧と比較して次の周期のＤＥ間のピ−ク電圧がその１／４に低下する。

【００１３】被試験コイル１４のインダクタンスが小さい場合にＱがこれ程低下すると、減衰振動が図８のＣ点に到達した時、共振エネルギは大きく失われていることとなる。コイルの層間耐圧試験に必要とされる波形は、図８のＣ点において逆流阻止ダイオード１１以前の回路素子が切り放されて共振用コンデンサ１２と被試験コイル１４により構成される共振回路のＣ点以降の減衰振動波形である。共振エネルギが大きく失われてこの減衰振動波形の振幅が小さくなっては、その観測がしにくくなることは言うまでもない。図８のＢ点からＣ点に到る任意の点においてサイリスタ４ないし６をＯＦＦすることができれば共振エネルギの消耗を少なくすることができるのであるが、スイッチング素子がサイリスタであってはこれは不可能である。上述の実用回路によってはインダクタンス１００μＨ以下のコイルの層間耐圧試験を好適に実施することはできない。

【００１４】第２の欠点は、第１の欠点の延長といえるものであるが、サイリスタ４ないし６は図８のＣ点において通常はＯＦＦになるのであるが、サイリスタ内の時間遅れに起因してＣ点においてＯＦＦすることができず、ＯＦＦがＤ点或はＥ点に遅延することがしばしば生ずる点である。この遅延は１回の観測中に頻繁に不規則に生起する場合があり、これは波形の比較観測上大きな障害となる。

【００１５】上述した通りのコイル耐圧試験機のインパルス発生回路は最近の各種コイルの形状構造の変化の動向に対応することができず、結局、現在生産されているコイルの内のおよそ２０％はこのコイル耐圧試験機による試験には馴染まない。別の試験法により耐圧試験を実施せざるを得ないのである。この考案は、上述の通りの問題を解消したコイル耐圧試験機のインパルス発生回路を提供するものである。

【００１６】

【課題を解決するための手段】

高電圧により整流ダイオード１６を介して充電される充放電コンデンサ１７を具備し、被試験コイル２８に並列接続して並列共振回路を構成する共振用コンデンサ２６を具備し、並列共振回路に対する充放電コンデンサ１７の放電経路を構成するトランジスタ１８ないし２０を具備し、トランジスタ１８ないし２０の導通期間を制御するトリガパルス発生器２４を具備するコイル耐圧試験機のインパルス発生回路を構成した。

【００１７】そして、トランジスタは電界効果トランジスタであるコイル耐圧試験機のインパルス発生回路を構成した。また、共振回路の減衰振動の周期Ｔ₁を測定する回路を具備し、並列共振回路を駆動する駆動パルス電圧Ｖ₁を測定する回路を具備し、共振回路の減衰振動の第１のピーク電圧Ｖ₂を測定する回路を具備し、共振回路の減衰振動の第２のピーク電圧Ｖ₃を測定する回路を具備し、コロナパルスのピーク電圧Ｖ₄Ｖ₅を測定する回路を具備し、測定結果を演算処理する回路を具備するコイル耐圧試験機のインパルス発生回路をも構成した。

【００１８】

【実施例】

この考案の一実施例を図１を参照して説明する。１５は電源トランスであり、商用電源その他の電源から電力を供給されて高電圧を発生するものである。１６は整流ダイオード、１７は充放電コンデンサであって、電源トランス１５が発生する高電圧を整流ダイオード１６が整流してこれにより充放電コンデンサ１７を充電する。１８ないし２０は電界効果トランジスタであり、その個数は電源トランス１の発生する電圧に対応して決定される。２１ないし２３はトリガー用トランス、２４はトリガパルス発生器である。トリガパルス発生器２４の発生するトリガパルスはこれらトリガ用トランスを介して電界効果トランジスタ１８ないし２０のゲート電極に供給され、これら電界効果トランジスタを同時にＯＮさせる。そして、トリガパルス発生器２４の発生するパルスは、電源トランス１５に入力される交流電圧に同期しており、充放電コンデンサ１７の充電完了直後に発生する。２５は逆流阻止ダイオード、２６は共振用コンデンサ、２７は入力端子、２８は被試験コイルを示す。インパルス出力電圧を例えば５ｋＶとすると、図７の従来例においてはサイリスタは４個必要とされたのに対して、図１に示されるこの考案においては電界効果トランジスタ１０個を必要とする。充放電コンデンサ１７の容量は０．０１μＦとする。電界効果トランジスタ１８ないし２０の耐電圧は５ｋＶ、ＯＮ時のパルス電流容量は１００Ａとする。共振用コンデンサ２６の容量は１００ｐＦとし、被試験コイル２８のインダクタンスは数μＨないし数１０Ｈとすることができる。

【００１９】ここで、トリガパルス発生器１０の発生するトリガパルスによりトリガ用トランスを介してサイリスタ４ないし６が同時にＯＮさせられたとき、充放電コンデンサ３に充電された高電圧は、逆流阻止ダイオード１１を介して入力端子１３に出力され、被試験コイル１４に印加される。ところで、被試験コイル１４には共振用コンデンサ１２が並列に接続されて両者は共振回路を形成している。従って入力端子１３の両端には、電源の交流の１サイクル毎に充放電コンデンサ３の高電圧によって被試験コイル１４と共振用コンデンサ１２が形成する共振回路に基づく減衰振動波形が表われ、これをオッシロスコープにより観測することができる。

【００２０】図２は図８に対応する図であり、この考案の実施例の減衰振動波形を示す。横軸は時間、縦軸は入力端子１３の両端に現れる減衰振動の電圧を示す。Ａ点とＣ点が被試験コイル１４と共振用コンデンサ１２より成る共振回路を駆動する駆動区間であり、Ａ点からＢ点に到る立ち上がり時間を極く小さい。それと共に、トリガパルス発生器２４の発生するトリガパルスのパルス幅を制御することによりＡ点からＣ点に到る駆動区間を最適の値に制御することができる。

【００２１】この考案のコイル耐圧試験機のインパルス発生回路の実施例においては、高電圧スイッチング素子として電界効果トランジスタが使用されているが、バイポーラトランジスタを含む一般のトランジスタを採用することができる。しかし、電流容量その他実際の回路を構成する場合の条件を考慮すると、実際上は実施例の如く電界効果トランジスタが使用される。

【００２２】以上の通りのこの考案のコイル耐圧試験機のインパルス発生回路は、共振回路を駆動する電流の立ち上がり時間について、高電圧スイッチング素子がサイリスタの場合は０. ５μＳであったところ、電界効果トランジスタの場合はこれが０ . １μＳであって５倍の高速となる。共振回路を駆動する電流の立ち上がり速度が５倍の高速になるということは、結局、電磁気的には従来例と比較して５倍のインピーダンスのコイルにインパルスを印加したことに相当する。換言すれば、従来例において測定可能の最低のインダクタンスの１／５のインダクタンスのコイルも測定可能になるということを意味する。

【００２３】そして、印加インパルスのパルス巾を１μＳ〜１０μＳの間において自由に調整制御することができるところから、被試験コイルと共振用コンデンサより成る並列共振回路に対して最大の電気エネルギが注入されたところにおいて印加インパルスをたち下げて、最も大きな電圧振幅の減衰振動をする様にパルスドライブすることができ、コイル特性の僅かな変化を促える上において好適である。

【００２４】ここで、減衰振動波形観測によるコイルの良否を判定する手法について説明する。コイルにインパルスを印加してコイル耐圧を試験する場合、減衰振動波形はインダクタンス、Ｑ、内部放電、コア材の飽和の状態その他の要素が複雑に複合して、全てが合成された複合波形が得られ、これを観測することとなる。複合波形を観測して合否を判定する手法には、正常なコイルの減衰振動波形を図９に示されるものとすると、これと図８に示される被試験コイルの減衰振動波形とを図１０に示される如くオシロスコープに重ね合わせて形の違いを見つけだすものがある。この手法は両コイル間に差異が存在することを認識することはできるが、その合否の判定には曖昧さが残る。

【００２５】ここで、減衰振動波形の特徴を数値化してこれを標準値と比較してコイルの合否を判定することにより、上述の曖昧さを払拭することができる。以下、この数値化して合否を判定する手法を図３を参照して説明する。図３において、Ｖ₁は、図１において充放電コンデンサ１７に充電された電圧が電界効果トランジスタ１８ないし２０がＯＮしたことにより被試験コイル２８および共振用コンデンサ２６より成る並列共振回路に印加される駆動パルス電圧である。駆動パルス電圧Ｖ₁はコイルの巻数、形状構造、電源電圧その他の条件により決定する。

【００２６】Ｖ₂は、Ｃ点において電界効果トランジスタ１８ないし２０がＯＦＦして逆流阻止ダイオード２５以前の回路素子が切り放された後の減衰振動波形の正の第１波の電圧を示す。Ｖ₃は減衰振動波形の正の第２波の電圧を示す。Ｔ₁は被試験コイル２８および共振用コンデンサ２６より成る並列共振回路の減衰振動の周期である。

【００２７】Ｐ₁およびＰ₂はコイル内に発生したコロナ放電波形を示す。このコロナ放電波形は並列共振回路の出力をほぼ５ＭＨZ のハイパスフィルタを介することにより図４における電圧Ｖ₄および電圧Ｖ₅として取り出すことができる。以上の通りの数値化パラメータに基づいて次の如くコイルの合否判定評価を実施する。

【００２８】損失係数Ｄを比較する：Ｖ₃／Ｖ₂を計算する。この結果は損失係数Ｄ（＝１／Ｑ）を示す。例えば損失係数Ｄが大きい、ということは被試験コイル２８のＱが低下していることを意味している。この不良内容としては、コイルのコア材料の不良、レアーショートの存在、巻線抵抗の過大が考えられる。

【００２９】インダクタンスを比較する：インダクタンスと共振周波数の関係式を参照するに、Ｃは一定であるものとして、Ｔ₁は√Ｌに比例する。従って、Ｔ₁を測定してこれをＴ₁の基準値と比較することにより、巻線数の過大或は過少、コア材料の不良を認識することができる。

【００３０】コロナ量を測定する：Ｖ₄およびＶ₅はコイル内においてコロナ放電、火花放電が発生していることを示す。インパルス試験において最も重要とされる試験は、火花放電に到る以前の状態のコロナ放電を定量測定することであるとされている。Ｖ₄およびＶ₅の波高値を測定することにより、放電電荷を正確に読みとることができる。コロナ放電を測定することにより、コイル層間の絶縁層の厚さの不足、ピンホールの存在を検出することができ、将来のコイル特性の劣化を予測することができる。

【００３１】減衰振動波形の特徴を数値化してこれを標準値と比較してコイルの合否を判定する手法を実施する測定回路を図５を参照して説明する。１は商用電源、２は高電圧インパルス発生回路、３は共振用コンデンサであって電圧分圧器を構成しており、４は出力端子、そして５は被試験コイルである。高電圧インパルス発生回路２は商用電源１から商用電源の供給を受け、高電圧インパルスを発生して、出力端子４を介して被試験コイル５に高電圧インパルスを供給する。

【００３２】６はバッファアンプ、７は波形整形回路、８、１０、１２および１５はピークホールド回路、９、１１、および１３はアナログゲート回路である。共振用コンデンサ３と被試験コイル５による減衰振動は、電圧分圧器をも構成している共振用コンデンサ３により分圧されて、バッファアンプ６に入力される。バッファアンプ６により低インピーダンス化された減衰振動波形は、次いで、波形整形回路７、ピークホールド回路８、アナログゲート回路９、１１および１３に入力される。

【００３３】１４はハイパスフィルタ、１６は周期カウンタ、１７はゲート信号発生回路、１８はＴ₁データ出力端子、１９はＶ₁データ出力回路、２０はＶ₂データ出力端子、２１はＶ₃データ出力端子、２２はＶ₄Ｖ₅データ出力端子である。波形整形回路７は図４に示される波形整形を実施してその結果をゲート信号発生回路１７に送り込む。ゲート信号発生回路１７はタイミング信号Ｇ₁、Ｇ₂およびＧ₃を発生してこれを出力する。周期カウンタ１６はタイミング信号Ｇ₁を受信し、その内部に具備されるクロック信号源のクロック信号によりタイミング信号Ｇ₁のパルス巾、即ち、図３におけるＴ₁を測定してこれをＴ₁データ出力端子１８に出力する。

【００３４】ピークホールド回路８は減衰信号波形の最大電圧、即ち、図３におけるＶ₁を測定してこれをＶ₁データ出力回路１９に出力する。アナログゲート回路９およびピークホールド回路１０はゲート信号発生回路１７のタイミング信号Ｇ₂により図３におけるＶ₂をピークホールドしてこれをＶ ₂ データ出力端子２０に出力する。同様にアナログゲート回路１１およびピークホールド回路１２はゲート信号発生回路１７のタイミング信号Ｇ₃により図３におけるＶ₃をピークホールドしてこれをＶ₃データ出力端子２１に出力する。

【００３５】アナログゲート回路１３およびハイパスフィルタ１４は、タイミング信号Ｇ₁ のパルス巾、即ち、図３におけるＴ₁時間内におけるコロナパルス減衰振動波形から分離して図４に示される電圧パルスＶ₄およびＶ₅を形成する。そして、この電圧パルスのピーク値をピークホールド回路１５においてピークホールドし、これをＶ₄Ｖ₅データ出力端子２２に出力する。

【００３６】なお、タイミング信号Ｇ₁、Ｇ₂、Ｇ₃のタイミングチャートは図６に示される通りである。そして、出力の形態については、Ｔ₁データ出力端子１８はカウンタ出力のためディジタルパラレル出力であり、その他の出力端子１９ないし２２はアナログ出力である。上述の如くして得られた測定結果である共振回路の減衰振動の周期Ｔ₁、並列共振回路を駆動する駆動パルス電圧Ｖ₁、共振回路の減衰振動の第１の正のピーク電圧Ｖ₂、共振回路の減衰振動の第２の正のピーク電圧Ｖ₃、およびコロナパルスのピーク電圧Ｖ₄Ｖ₅を適宜に演算処理することによりコイルの合否判定評価を実施する。なお、この合否判定評価は上述の正のピ−ク電圧の代わりに負のピ−ク電圧に着目して実施することができる。

【００３７】

【考案の効果】

以上の通りであって、この考案のコイル耐圧試験機のインパルス発生回路は、高電圧スイッチング素子として導通期間を制御することができるトランジスタを使用することにより共振回路を駆動する電流の立ち上がり時間が極く小さくなった結果測定可能最低インダクタンスを低下せしめることができると共に、印加インパルスのパルス巾を調整制御することにより最も大きな電圧振幅の減衰振動をする様にパルスドライブすることができ、コイル特性の僅かな変化を促える上において好都合なものであるということができる。

【図面の簡単な説明】

【図１】この考案の実施例を説明する図。

【図２】この考案の減衰振動波形を示す図。

【図３】減衰振動波形の特徴を数値化して合否を判定す
る手法を説明する図。

【図４】コロナパルスを示す図。

【図５】コイルの合否を判定する測定する回路の具体例
を説明する図。

【図６】タイミング信号のタイミングチャート。

【図７】コイル耐圧試験機のインパルス発生回路の従来
例を示す図。

【図８】インパルス発生回路の減衰振動波形を示す図。

【図９】正常なコイルの減衰振動波形を示す図。

【図１０】重ね合わせた減衰振動波形を示す図。

【符号の説明】

１５電源トランス１６整流ダイオード１７充放電コンデンサ１８ないし２０電界効果トランジスタ２１ないし２３トリガ用トランス２４トリガーパルス発生器２５逆流阻止ダイオード２６共振用コンデンサ２７入力端子２８被試験コイル

Claims

【実用新案登録請求の範囲】

【請求項１】高電圧により整流ダイオードを介して充
電される充放電コンデンサを具備し、被試験コイルに並
列接続して並列共振回路を構成する共振用コンデンサを
具備し、並列共振回路に対する充放電コンデンサの放電
経路を構成するトランジスタを具備し、トランジスタの
導通期間を制御するトリガパルス発生器を具備すること
を特徴とするコイル耐圧試験機のインパルス発生回路。
【請求項２】請求項１に記載されるコイル耐圧試験機
のインパルス発生回路において、トランジスタは電界効
果トランジスタであることを特徴とするコイル耐圧試験
機のインパルス発生回路。
【請求項３】請求項１、２に記載されるコイル耐圧試
験機のインパルス発生回路において、共振回路の減衰振
動の周期を測定する回路を具備し、並列共振回路を駆動
する駆動パルス電圧を測定する回路を具備し、共振回路
の減衰振動の第１のピーク電圧を測定する回路を具備
し、共振回路の減衰振動の第２のピーク電圧を測定する
回路を具備し、コロナパルスのピーク電圧を測定する回
路を具備し、測定結果を演算処理する回路を具備するこ
とを特徴とするコイル耐圧試験機のインパルス発生回
路。