JPH0786987A - Spread spectrum communication method - Google Patents
Spread spectrum communication methodInfo
- Publication number
- JPH0786987A JPH0786987A JP23016493A JP23016493A JPH0786987A JP H0786987 A JPH0786987 A JP H0786987A JP 23016493 A JP23016493 A JP 23016493A JP 23016493 A JP23016493 A JP 23016493A JP H0786987 A JPH0786987 A JP H0786987A
- Authority
- JP
- Japan
- Prior art keywords
- information block
- frequency
- redundant
- transmitted
- redundant bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は伝送する信号をシンボ
ル（変調方式毎により定まる、同時に送信できるビッ
ト）速度より遅い速度で周波数ホッピングを行い無線伝
送し、その際に伝送品質向上のために誤り訂正用の冗長
ビット（パリティビット）を付加して伝送するスペクト
ル拡散通信方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention performs frequency hopping on a signal to be transmitted at a rate slower than a symbol (bit determined by each modulation method and capable of being transmitted at the same time), and wirelessly transmits the signal. The present invention relates to a spread spectrum communication method in which a correction redundant bit (parity bit) is added and transmitted.
【０００２】[0002]
【従来の技術】図９に従来の周波数ホッピング方式によ
るスペクトル拡散通信方法を示す。図において縦軸にホ
ッピングする周波数を、横軸に時間をとってある。伝送
する情報信号は情報ブロックＤ1 ，Ｄ2 ，Ｄ3 ，…に分
割され、これら情報ブロックＤ 1 ，Ｄ2 ，Ｄ3 ，…に対
する誤り訂正用の冗長ビットＰ1 ，Ｐ2 ，Ｐ3 ，…がそ
れぞれ付けられ、各１つの情報ブロックＤi （ｉ＝１，
２，３，…）とその冗長ビットＰi とを組とし、その組
ごとに周波数ホッピングを行って伝送している。つまり
情報ブロックＤi とその冗長ビットＰi とを時間的に連
続させ、かつ同じ周波数で伝送していた。2. Description of the Related Art FIG. 9 shows a conventional frequency hopping method.
2 shows a spread spectrum communication method. In the figure, the vertical axis is
The frequency to be hopped is plotted along the horizontal axis. transmission
The information signal to be transmitted is information block D1, D2, D3、… Min
These information blocks D are divided 1, D2, D3, ...
Redundant bit P for error correction1, P2, P3, ...
One information block D assigned to eachi(I = 1,
2, 3, ...) and its redundant bit PiAnd the group, and the group
Frequency hopping is performed for each transmission. That is
Information block DiAnd its redundant bit PiAnd
And continued to transmit at the same frequency.
【０００３】[0003]
【発明が解決しようとする課題】移動通信などのように
伝送路の状態が時間と共に変化するときには、一般的に
はその変化は伝送速度に比して遅いので、同じ周波数で
伝送する情報ブロックＤ i を伝送する時間と、その誤り
訂正用の冗長ビットＰi を伝送する時間とで伝送路の状
態の相関が大きい。このため、情報ブロックＤi に誤り
が多いときにはその冗長ビットＰi にも共に誤りが大き
くなり、結果として誤りビット数が誤り訂正能力を越え
て誤り訂正が出来ない、または、誤訂正を行ってしまう
という問題があった。[Problems to be Solved by the Invention]
When the state of the transmission line changes with time,
Changes slowly compared to the transmission rate, so at the same frequency
Information block D to be transmitted iTime to transmit and its error
Redundant bit P for correctioniThe time of transmission and the state of the transmission line
Correlation between states is large. Therefore, the information block DiWrong
When there are many redundant bits PiBoth have a big error
As a result, the number of error bits exceeds the error correction capability.
Error correction cannot be performed, or incorrect correction will be performed.
There was a problem.
【０００４】[0004]
【課題を解決するための手段】請求項１の発明によれ
ば、情報ブロックＤi （ｉ＝１，２，３，…）と、その
冗長ビットＰi とを、周波数の変更周期における異なる
周期に分けて伝送する。この場合、冗長ビットＰi と情
報ブロックＤi+1 とを組とし、各組ごとに伝送周波数を
変更する。According to the invention of claim 1, the information blocks D i (i = 1, 2, 3, ...) And the redundant bits P i thereof have different cycles in the frequency changing cycle. Divided into two and transmitted. In this case, the redundant bit P i and the information block D i + 1 are set as a set, and the transmission frequency is changed for each set.
【０００５】また各冗長ビットＰi を複数の部分冗長ビ
ットに分割し、これら部分冗長ビットを、周波数の変更
周期における互いに異なる周期に分配して伝送する。Further, each redundant bit P i is divided into a plurality of partial redundant bits, and these partial redundant bits are distributed and transmitted in different periods in the frequency changing period.
【０００６】[0006]
【実施例】図１にこの発明の実施例を示し、図１０と対
応する部分に同一符号を付けてある。この例では情報ブ
ロックＤ1 を周波数ｆ4 で伝送し、その冗長ビットＰ1
を周波数ｆ1 で伝送し、情報ブロックＤ2 を周波数ｆ1
で伝送し、その冗長ビットＰ2 を周波数ｆ3 で伝送し、
情報ブロックＤ3 を周波数ｆ3 で伝送し、その冗長ビッ
トＰ3 を周波数ｆ2 で伝送する。このように直前の情報
ブロックＤi-1 の冗長ビットＰi-1 と情報ブロックＤi
とを組とし、同一周波数で伝送し、各組ごとに周波数ホ
ッピングを行う。従って情報ブロックＤi とその冗長ビ
ットＰi とは時間的に連続するが、必ず互いに異なる周
波数で伝送される。従って情報ブロックＤi と冗長ビッ
トＰi とが同時にフェージングを受けるおそれがない。
しかも、これらは時間的に連続しているため、受信側で
遅れを伴うことなく復号できる。1 shows an embodiment of the present invention, in which parts corresponding to those in FIG. 10 are designated by the same reference numerals. In this example, the information block D 1 is transmitted at the frequency f 4 and its redundant bit P 1 is transmitted.
Are transmitted at the frequency f 1 and the information block D 2 is transmitted at the frequency f 1
And the redundant bit P 2 is transmitted at the frequency f 3 .
The information block D 3 is transmitted at the frequency f 3 and its redundant bit P 3 is transmitted at the frequency f 2 . Redundant bits thus immediately preceding information block D i-1 P i-1 and the information block D i
, And transmit at the same frequency, and frequency hopping is performed for each set. Therefore, the information block D i and its redundant bit P i are continuous in time, but are always transmitted at frequencies different from each other. Therefore, there is no possibility of fading the information block D i and the redundant bit P i at the same time.
Moreover, since these are temporally continuous, the receiving side can perform decoding without delay.
【０００７】このような伝送を行う送信装置の例を図２
に示す。入力端子１１からの送信データはブロック符号
器１２に入力されて、情報ブロックＤ1 ，Ｄ2 ，Ｄ3 ，
…に分割され、これら各情報ブロックごとにそれぞれ誤
り訂正用冗長ビットＰ1 ，Ｐ 2 ，Ｐ3 ，…が作成され、
各情報ブロックＤi とその冗長ビットＰi とが組として
順次、並列／直列変換器１３へ供給される。変換器１３
よりのシリアルデータとされた信号Ｄ1 ，Ｐ1 ，Ｄ2 ，
Ｐ2 ，Ｄ3 ，Ｐ3 ，…は周波数ホッピング送信機１４の
搬送波を変調し、これらよりアンテナ１５から送信され
る。ブロック符号器１２の出力タイミングに対し、冗長
ビットＰi の長さだけ早いタイミング信号が端子１６よ
りシンセサイザ１７に、周波数切り替えタイミングとし
て入力され、シンセサイザ１７の出力周波数がランダム
に切り替えられ、その周波数により送信機１４の送信周
波数が変化され、つまり周波数ホッピングが行われる。FIG. 2 shows an example of a transmission device that performs such transmission.
Shown in. The transmission data from the input terminal 11 is a block code
Information block D is input to the instrument 121, D2, D3，
It is divided into ...
Redundant correction bit P1, P 2, P3,, are created,
Each information block DiAnd its redundant bit PiAs a pair
The signals are sequentially supplied to the parallel / serial converter 13. Converter 13
Signal D as serial data from1, P1, D2，
P2, D3, P3, ... of the frequency hopping transmitter 14
The carrier wave is modulated and transmitted from the antenna 15 from these.
It Redundant for the output timing of the block encoder 12
Bit PiThe timing signal which is earlier by the length of
The frequency synthesizer 17
Input, and the output frequency of the synthesizer 17 is random.
To the transmission frequency of the transmitter 14 depending on the frequency.
The wave number is changed, that is, frequency hopping is performed.
【０００８】即ち符号器１２から図３Ａに示すように情
報ブロックＤi とその冗長ビットＰ i とが交互に出力さ
れ、情報ブロックＤi とその冗長ビットＰi との境界で
端子１６へ切り替えタイミングが図３Ｂに示すように発
生する。従ってＤ1 は周波数ｆ4 で送信され、Ｐ1 とＤ
2 が周波数ｆ1 で送信され、Ｐ2 とＤ3 が周波数ｆ3で
送信され、各情報ブロックの伝送終了時に伝送周波数が
切り替えられる。That is, as shown in FIG.
News block DiAnd its redundant bit P iAnd are output alternately
Information block DiAnd its redundant bit PiAt the boundary with
The timing of switching to terminal 16 is as shown in Fig. 3B.
To live. Therefore D1Is the frequency fFourSent by P1And D
2Is the frequency f1Sent by P2And D3Is the frequency f3so
The transmission frequency is transmitted at the end of transmission of each information block.
Can be switched.
【０００９】このような送信信号に対する受信装置は図
４に示すように構成される。アンテナ２１からの受信信
号は周波数ホッピング受信機２２に入力される。周波数
ホッピング受信機２２は、送信側のシンセサイザ１７と
同じ周波数変化出力を出すシンセサイザ２３により受信
周波数がホッピングされ、その受信機２２の出力は直列
／並列変換器２４により並列データに変換されてブロッ
ク符号復号器２５へ入力される。ブロック符号復号器２
５では、入力されて来る情報ブロックと冗長ビットの交
互のデータＤ1 ，Ｐ1 ，Ｄ2 ，Ｐ2 ，Ｄ3 ，Ｐ3 ，…か
ら情報ブロックＤi とその冗長ビットＰi とを組とし
て、誤り訂正復号を行い、復号データを出力する。A receiving device for such a transmission signal is constructed as shown in FIG. The received signal from the antenna 21 is input to the frequency hopping receiver 22. In the frequency hopping receiver 22, the receiving frequency is hopped by the synthesizer 23 that outputs the same frequency change output as the synthesizer 17 on the transmitting side, and the output of the receiver 22 is converted into parallel data by the serial / parallel converter 24 to obtain the block code. It is input to the decoder 25. Block code decoder 2
5, the information block D i and its redundant bit P i are paired from the alternating data D 1 , P 1 , D 2 , P 2 , D 3 , P 3 , ... Of the input information block and redundant bit. , Error correction decoding is performed, and the decoded data is output.
【００１０】この場合、レベル検出器２６で受信信号の
受信レベルを検出し、このレベルが所定値以上の時の
み、ブロック符号復号器２５での誤り訂正を行い、検出
レベルが所定値以下の場合はその時の冗長ビットを誤り
訂正に用いずに廃棄する。このようにして誤った訂正が
防止される。受信レベルの検出の代りに、受信信号の位
相平面でのユークリッド距離により受信信号の信頼度を
測定し、あるいは周波数を切り替えた時に同期をとるた
めのユニークワードから求めた誤り率により受信信号の
信頼度を求め、その信頼度が予め定めた値より低い時
は、その時受信した冗長ビットを廃棄するようにしても
よい。このようにすることにより、情報ブロックＤi の
信頼度が良い状態に、その冗長ビットＰi の信頼度が悪
く、誤った誤り訂正をしてしまうことを防止できた。In this case, the level detector 26 detects the reception level of the received signal, and only when this level is above a predetermined value, the block code decoder 25 performs error correction, and when the detection level is below a predetermined value. Discards the redundant bit at that time without using it for error correction. In this way erroneous corrections are prevented. Instead of detecting the reception level, the reliability of the reception signal is measured by the Euclidean distance in the phase plane of the reception signal, or the reliability of the reception signal is determined by the error rate obtained from the unique word for synchronization when switching the frequency. If the reliability is lower than a predetermined value, the redundant bit received at that time may be discarded. By doing so, it is possible to prevent erroneous error correction when the reliability of the information block D i is good and the reliability of the redundant bit P i is bad.
【００１１】図５にこの発明の他の実施例を示し、図１
と対応する部分に同一符号を付けてある。この例では、
各冗長ビットＰi は複数、図ではＰiaとＰibとの二つの
部分冗長ビットに分割され、これら分割された部分冗長
ビットＰia，Ｐibは、対応情報ブロックＤi の直後とそ
の次の情報ブロックＤi+1 、Ｄi+2 の前に組合せ、各組
ごとに異なる周波数にホッピングする。つまり情報ブロ
ックＤi と部分冗長ビットＰiaとＰibとは伝送周波数の
変更周期における異なる周期に分けて伝送する。FIG. 5 shows another embodiment of the present invention.
The same symbols are attached to the portions corresponding to. In this example,
Each redundant bit P i is divided into a plurality of partial redundant bits, P ia and P ib in the figure, and these divided partial redundant bits P ia and P ib are immediately after the corresponding information block D i and after that. Information blocks D i + 1 and D i + 2 are combined and each set hops to a different frequency. That is, the information block D i and the partial redundant bits P ia and P ib are transmitted in different periods in the transmission frequency changing period.
【００１２】図５では情報ブロックＤ1 は周波数ｆ4 で
伝送され、その直後に、情報ブロックＤ0 （図示せず）
の冗長ビットＰ0bと情報ブロックＤ1 の冗長ビットＰ1a
と、次の情報ブロックＤ1 とが順次周波数ｆ1 で伝送さ
れ、情報ブロックＤ1 の伝送が終ると、情報ブロックＤ
1 の冗長ビットの残りＰ1bと冗長ビットＰ2aと情報ブロ
ックＤ3 とが順次周波数ｆ3 で伝送される。以下同様に
伝送される。In FIG. 5, the information block D 1 is transmitted at the frequency f 4 and immediately thereafter, the information block D 0 (not shown).
Redundant bit P 0b of the information block and redundant bit P 1a of the information block D 1
And the next information block D 1 are sequentially transmitted at the frequency f 1 , and when the transmission of the information block D 1 is completed, the information block D 1 is transmitted.
The remainder P 1b of the redundant bits of 1, the redundant bit P 2a and the information block D 3 are sequentially transmitted at the frequency f 3 . The same is transmitted thereafter.
【００１３】このような送信は例えば図６に示す送信装
置により行われる。図６において図２と対応する部分に
同一符号を付けてある。図６ではブロック符号器１２の
出力はスイッチ３１によりメモリ３２と３３とに切り替
え供給されて書き込まれ、メモリ３２と３３の読み出し
出力はスイッチ３４により切り替えられて並列／直列変
換器１３へ供給される。スイッチ３１，３４の切り替え
は図７に示すように制御される。即ち図７Ａに示すよう
に情報ブロックＤ1 とその冗長ビットＰ1a，Ｐ 1bとがメ
モリ３３に書き込まれ、次の情報ブロックＤ2 とその冗
長ビットＰ2a，Ｐ2bとがメモリ３２に書き込まれ、更に
次の情報ブロックＤ3 とその冗長ビットＰ3a，Ｐ3bとが
メモリ３３に書き込まれる。つまり各情報ブロックＤi
とその冗長ビットＰia，Ｐibとが組としてメモリ３２と
３３とに交互に書き込まれる。Such transmission is performed by the transmission device shown in FIG. 6, for example.
It is done by placing. In FIG. 6, the portion corresponding to FIG.
The same reference numerals are attached. In FIG. 6, the block encoder 12
Output is switched to memory 32 and 33 by switch 31
Read and written to memories 32 and 33
The output is switched by the switch 34 to change in parallel / series.
It is supplied to the converter 13. Switching of switches 31 and 34
Are controlled as shown in FIG. That is, as shown in FIG. 7A
Information block D1And its redundant bit P1a, P 1bToga
Next information block D written in memory 332And that joke
Long bit P2a, P2bAnd are written in the memory 32, and
Next information block D3And its redundant bit P3a, P3bAnd
It is written in the memory 33. That is, each information block Di
And its redundant bit Pia, PibAnd memory 32 as a pair
33 and 33 are written alternately.
【００１４】メモリ３２，３３の読み出しは図７Ｂに示
すようにメモリ３３から情報ブロックＤ1 が読み出さ
れ、次にメモリ３２から冗長ビットＰ0bが読み出され、
次にメモリ３３から冗長ビットＰ1aが読み出され、その
後メモリ３２から情報ブロックＤ2 が読み出され、次の
メモリ３３から冗長ビットＰ1bが読み出され、次にメモ
リ３２から冗長ビットＰ2aが読み出され、その後メモリ
３３から情報ブロックＤ 3 が読み出され、以下同様に読
み出される。図７Ｃに示すように情報ブロックＤ 1 の読
み出しが終ると周波数切り替えタイミングパルスが発生
され、伝送周波数がｆ4 からｆ1 に切り替わり、情報ブ
ロックＤ2 の読み出しが終ると切り替えタイミングパル
スが発生され、伝送周波数がｆ1 からｆ3 に切り替わ
る。The reading of the memories 32 and 33 is shown in FIG. 7B.
From memory 33 to information block D1Read out
Then, from the memory 32, the redundant bit P0bIs read out,
Next, the redundant bit P from the memory 331aIs read and its
Information block D from the rear memory 322Is read and the next
Redundant bit P from memory 331bIs read, then memo
Red 32 to redundant bit P2aIs read and then in memory
33 to information block D 3Is read, and so on.
To be found. Information block D as shown in FIG. 7C 1Reading
When the protrusion ends, a frequency switching timing pulse is generated
And the transmission frequency is fFourTo f1Switch to the information
Lock D2When the reading of the
Is generated and the transmission frequency is f1To f3Switched to
It
【００１５】この実施例においても冗長ビットは対応情
報ブロックと時間的に連続しても伝送周波数は異ならさ
れている。図５に示した送信に対する受信装置の一例を
図８に、図４と対応する部分に同一符号を付けて示す。
この場合も図４に示したと同様に周波数ホッピング受信
され、更に直列データに変換される。この直列データは
スイッチ４１により切り替えられてメモリ４２、４３に
交互に書き込まれる。これらメモリ４２、４３の読み出
し出力はスイッチ４４により切り替えられてブロック符
号復号器２５へ供給される。スイッチ４１は図７Ｄに示
すように例えば情報ブロックＤ1 のメモリ４３への書き
込みが終了すると、切り替えられて冗長ビットＰ0bがメ
モリ４２へ書き込まれ、直ちに切り替えられてメモリ４
３に冗長ビットＰ1aが書き込まれ、また切り替えられて
メモリ４２に情報ブロックＤ2 が書き込まれ、次に切り
替えられてメモリ４３に冗長ビットＰ1bが書き込まれ、
次の冗長ビットＰ2aはメモリ４２に書き込まれる。つま
り信号ごとにメモリ４２と４３との切り替えが行われ、
送信側と逆の操作でメモリ４２、４３に書き込まれる。Also in this embodiment, the redundant bits have different transmission frequencies even if they are consecutive in time with the corresponding information block. FIG. 8 shows an example of a receiving apparatus for the transmission shown in FIG. 5 with the same reference numerals attached to the portions corresponding to those in FIG.
In this case as well, frequency hopping reception is performed in the same manner as shown in FIG. 4, and further converted into serial data. The serial data is switched by the switch 41 and written in the memories 42 and 43 alternately. The read outputs of the memories 42 and 43 are switched by the switch 44 and supplied to the block code decoder 25. As shown in FIG. 7D, for example, the switch 41 is switched when the writing of the information block D 1 to the memory 43 is completed, the redundant bit P 0b is written to the memory 42, and the switch 41 is immediately switched to the memory 4.
3, the redundant bit P 1a is written into the memory 42, the information block D 2 is written into the memory 42 after switching, and the redundant bit P 1b is written into the memory 43 after switching.
The next redundant bit P 2a is written in the memory 42. That is, switching between the memories 42 and 43 is performed for each signal,
It is written in the memories 42 and 43 by the reverse operation to the transmitting side.
【００１６】情報ブロックＤ1 とそのすべての冗長ビッ
トＰ1aとＰ1bとの読み出しが可能になると、読み出しが
開始される。つまり図７Ｅに示すよう冗長ビットＰ1aの
書き込みが開始された後に、スイッチ４４はメモリ４３
側に接続されて情報ブロックＤ1 とその冗長ビット
Ｐ1a，Ｐ1bの読み出しが行われ、これが終るとメモリ４
２側に切り替えられて情報ブロックＤ2 と冗長ビットＰ
2a，Ｐ2bの読み出しが行われ、それが終るとメモリ４３
側に切り替えられて情報ブロックＤ3 と冗長ビット
Ｐ3a，Ｐ3bとの読み出しが行われ、以下同様にして連続
的に復号することができる。When the information block D 1 and all its redundant bits P 1a and P 1b can be read, the reading is started. That is, as shown in FIG. 7E, after the writing of the redundant bit P 1a is started, the switch 44 switches the memory 43.
The information block D 1 and its redundant bits P 1a and P 1b are connected to the memory side and read out, and when this is finished, the memory 4 is read.
The information block D 2 and the redundant bit P are switched to the 2 side.
2a and P 2b are read, and when the reading is completed, the memory 43
The information block D 3 and the redundant bits P 3a and P 3b are read out by switching to the side, and can be continuously decoded in the same manner.
【００１７】上述において冗長ビットの分割数は２に限
らず、３以上としてよい。In the above description, the number of divisions of redundant bits is not limited to 2, but may be 3 or more.
【００１８】[0018]
【発明の効果】以上述べたようにこの発明によればフェ
ージングなど時間的に伝搬路の状態の相関が大きい伝搬
路において、情報信号（情報ブロック）とその誤り訂正
用冗長信号（冗長ビット）とを伝送路の状態の相関の小
さい、異なる周波数に分けて伝送するのでこれら両方の
信号が誤ることが少なく、伝送品質の改善が図られる。As described above, according to the present invention, an information signal (information block) and its error-correcting redundant signal (redundant bit) are provided in a propagation path in which there is a large correlation between the propagation path states such as fading. Is transmitted by being divided into different frequencies having a small correlation of the state of the transmission path, so that both of these signals are less likely to be erroneous and transmission quality can be improved.
【図１】この発明の実施例における情報ブロックとその
冗長ビットと伝送周波数との関係例を示す図。FIG. 1 is a diagram showing an example of the relationship between an information block, its redundant bits, and a transmission frequency in an embodiment of the present invention.
【図２】図１の方法に対する送信装置の例を示すブロッ
ク図。2 is a block diagram illustrating an example of a transmitter for the method of FIG.
【図３】図１の方法に対する受信装置の例を示すブロッ
ク図。FIG. 3 is a block diagram illustrating an example of a receiving device for the method of FIG.
【図４】図１における誤り訂正符号化出力と周波数切り
替えタイミングとの関係を示すタイムチャート。FIG. 4 is a time chart showing the relationship between the error correction coded output and the frequency switching timing in FIG.
【図５】この発明の他の実施例における情報ブロックと
その冗長ビットと伝送周波数との関係例を示す図。FIG. 5 is a diagram showing an example of the relationship between an information block, its redundant bits, and a transmission frequency in another embodiment of the present invention.
【図６】図５に対する送信装置の例を示すブロック図。FIG. 6 is a block diagram showing an example of a transmission device for FIG.
【図７】図５の方法を実施する場合の送信側、受信側の
各メモリの切り替えを示すタイムチャート。FIG. 7 is a time chart showing switching between memories on the transmitting side and the receiving side when the method of FIG. 5 is carried out.
【図８】図５の方法に対する受信装置の例を示すブロッ
ク図。8 is a block diagram illustrating an example of a receiving device for the method of FIG.
【図９】従来の周波数ホッピング方式伝送における情報
ブロックとその冗長ビットと伝送周波数との関係を示す
図。FIG. 9 is a diagram showing a relationship between an information block, its redundant bits, and a transmission frequency in conventional frequency hopping transmission.
Claims (4)
Ｄ2 ，Ｄ3 ，…に分割し、各情報ブロックについて誤り
訂正用冗長ビットＰ1 ，Ｐ2 ，Ｐ3 ，…を生成し、これ
ら情報ブロック、冗長ビットを、周波数を予め定めた変
更パターンに従って周期的に変えられる搬送波で送信す
るスペクトル拡散通信方法において、 情報ブロックＤi （ｉ＝１，２，３，…）と、その冗長
ビットＰi とを、上記周波数の変更周期における異なる
周期に分けて伝送することを特徴とするスペクトル拡散
通信方法。1. An information block D 1 for transmitting an information signal,
Are divided into D 2 , D 3 , ..., Error correction redundant bits P 1 , P 2 , P 3 , ... Are generated for each information block, and these information blocks and redundant bits are changed in accordance with a predetermined change pattern of frequency. In a spread spectrum communication method for transmitting on a carrier that can be periodically changed, an information block D i (i = 1, 2, 3, ...) And its redundant bits P i are divided into different periods in the frequency changing period. Spread spectrum communication method characterized by transmitting by transmitting.
を組とし、各組ごとに伝送周波数を変更することを特徴
とする請求項１記載のスペクトル拡散通信方法。2. The spread spectrum communication method according to claim 1, wherein the redundant bit P i and the information block D i + 1 are set as a set, and the transmission frequency is changed for each set.
トに分割し、その各部分冗長ビットを、上記周波数の変
更周期における互いに異なる周期に分配して伝送するこ
とを特徴とする請求項１記載のスペクトル拡散通信方
法。3. A method according to claim 1, wherein each redundant bit P i is divided into a plurality of partial redundant bits, and each partial redundant bit is distributed and transmitted in different cycles in the frequency changing cycle. The spread spectrum communication method described.
が所定値以下の場合は、その時受信した冗長ビットを廃
棄することを特徴とする請求項１乃至３の何れかに記載
のスペクトル拡散通信方法。4. The spectrum according to claim 1, wherein the reliability of the received signal is measured, and when the reliability is less than a predetermined value, the redundant bit received at that time is discarded. Spread communication method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23016493A JP3244241B2 (en) | 1993-09-16 | 1993-09-16 | Spread spectrum communication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23016493A JP3244241B2 (en) | 1993-09-16 | 1993-09-16 | Spread spectrum communication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786987A true JPH0786987A (en) | 1995-03-31 |
| JP3244241B2 JP3244241B2 (en) | 2002-01-07 |
Family
ID=16903608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23016493A Expired - Fee Related JP3244241B2 (en) | 1993-09-16 | 1993-09-16 | Spread spectrum communication method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3244241B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1435140A1 (en) * | 2001-09-18 | 2004-07-07 | Electronics and Telecommunications Research Institute | Digital communication method and system |
-
1993
- 1993-09-16 JP JP23016493A patent/JP3244241B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1435140A1 (en) * | 2001-09-18 | 2004-07-07 | Electronics and Telecommunications Research Institute | Digital communication method and system |
| EP1435140A4 (en) * | 2001-09-18 | 2005-04-20 | Korea Electronics Telecomm | Digital communication method and system |
| EP1921756A2 (en) * | 2001-09-18 | 2008-05-14 | Electronics and Telecommunications Research Institute | Digital communication method and system using multidimensional hopping patterns |
| US7738510B2 (en) | 2001-09-18 | 2010-06-15 | Electronics And Telecommunications Research Institute | Digital communication method and system |
| EP1921756A3 (en) * | 2001-09-18 | 2012-03-28 | Electronics and Telecommunications Research Institute | Digital communication method and system using multidimensional hopping patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3244241B2 (en) | 2002-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5535220A (en) | Forward error correcting transmitter and receiver | |
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| US5923713A (en) | Viterbi decoder | |
| US6427219B1 (en) | Method and apparatus for detecting and correcting errors using cyclic redundancy check | |
| EP0777354B1 (en) | Digital transmission apparatus using differential coding and forward error correction | |
| US6738394B1 (en) | Method, apparatus and protocol for the unidirectional and interference-safe transmission of digital data via radio waves | |
| JP3811002B2 (en) | Receiver | |
| US6522704B1 (en) | Data reception apparatus and data reception method | |
| US4613860A (en) | Coder-decoder for purged binary block codes | |
| CN115426079B (en) | Data demodulation method and device and electronic product | |
| JP3244241B2 (en) | Spread spectrum communication method | |
| KR20010007070A (en) | A method and apparatus for enabling transmission of variable length encoded data in a low signal to noise ratio environment | |
| JPH0750598A (en) | Bit interleave transmission system | |
| JPS5895446A (en) | Time diversity communication system | |
| US4276651A (en) | Clock circuitry for a data communication system | |
| JPH0529992A (en) | Diversity circuit in time division multiple access, single frequency alternate communication system for mobile communication | |
| JP4621121B2 (en) | Diversity receiver | |
| JPH07143101A (en) | Diversity system | |
| SU1305876A1 (en) | Device for majority decoding in case of triple repetition of code combination | |
| JPH0677942A (en) | Diversity selecting and switching system | |
| SU1573550A1 (en) | Device for transmission and reception of discrete messages | |
| JPH08204768A (en) | Digital signal transmitter and receiver | |
| JP2001285166A (en) | In-band diversity transmission method | |
| RU2304841C2 (en) | Decoding device for noise-immune variable-length concatenated code | |
| JPH09116462A (en) | Spread spectrum communication equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |