JPH0786448A - 電子部品搭載装置及びその製造方法 - Google Patents
電子部品搭載装置及びその製造方法Info
- Publication number
- JPH0786448A JPH0786448A JP5252367A JP25236793A JPH0786448A JP H0786448 A JPH0786448 A JP H0786448A JP 5252367 A JP5252367 A JP 5252367A JP 25236793 A JP25236793 A JP 25236793A JP H0786448 A JPH0786448 A JP H0786448A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- component mounting
- semiconductor chip
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体チップ搭載装置のインナーリード接続部
分の信頼性を高める。 【構成】配線基板１０は、中央に半導体チップ搭載用の
開口部１１を設けており、外周近傍にスルーホール１２
を設けている。配線基板の裏面側に接着剤シート３１を
介して導体板３０が接着される。配線基板の表面側にリ
ードフレームのインナーリード２１ａが接着剤層１５を
介して接着される。配線基板の裏面をはんだ槽に載置す
ることにより、スルーホールを上昇したはんだにより、
インナーリードとスルーホール間にはんだ接合が形成さ
れ、同時に、導体板と裏面電極１０ａ間にはんだ接合が
形成される。インナーリードとスルーホールとのはんだ
接合部分を保護層２２により被覆する。保護層によりは
んだ接合部分が保護され、半導体チップ搭載装置の信頼
性が高められる。また、保護層を半導体チップ封止用の
リッド４０接着用の台として使用することが出来る。
分の信頼性を高める。 【構成】配線基板１０は、中央に半導体チップ搭載用の
開口部１１を設けており、外周近傍にスルーホール１２
を設けている。配線基板の裏面側に接着剤シート３１を
介して導体板３０が接着される。配線基板の表面側にリ
ードフレームのインナーリード２１ａが接着剤層１５を
介して接着される。配線基板の裏面をはんだ槽に載置す
ることにより、スルーホールを上昇したはんだにより、
インナーリードとスルーホール間にはんだ接合が形成さ
れ、同時に、導体板と裏面電極１０ａ間にはんだ接合が
形成される。インナーリードとスルーホールとのはんだ
接合部分を保護層２２により被覆する。保護層によりは
んだ接合部分が保護され、半導体チップ搭載装置の信頼
性が高められる。また、保護層を半導体チップ封止用の
リッド４０接着用の台として使用することが出来る。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品搭載装置に係
り、特に配線基板上にリードフレームを配設する形式の
電子部品搭載装置に関する。
り、特に配線基板上にリードフレームを配設する形式の
電子部品搭載装置に関する。
【０００２】
【従来の技術】従来、この種の電子部品搭載装置におい
ては、配線基板の表面側にリードフレームをはんだ等の
ろう材により接着固定した後、半導体チップ等の電子部
品の組付けが行われていた。
ては、配線基板の表面側にリードフレームをはんだ等の
ろう材により接着固定した後、半導体チップ等の電子部
品の組付けが行われていた。
【０００３】
【発明が解決しようとする課題】しかし、上記電子部品
搭載装置の場合、電子部品組み付け工程の間にリードフ
レームの配線基板へのはんだ接合部分に加わる熱ストレ
スにより接合部分が劣化し、リードフレームの接合の信
頼性が低下するという問題がある。また、上記電子部品
搭載装置は基板面が平坦であるため、電子部品組付け部
分を保護する封止作業を簡単に行うことが難しいという
問題もある。例えば、樹脂のポッティング法によれば、
樹脂の拡がりを防ぐことができない。また、板状のリッ
ドを用いる方法によれば、組付け部分との接触を避ける
ためにリッドを配線基板面から所定の高さに保持しなけ
ればならないが、基板面の平坦さのため、かかる保持が
困難である。本発明は、上記した問題を解決しようとす
るもので、配線基板とリードフレームとのはんだ等によ
る接合部分の信頼性が良好でかつ部品組付け部分の封止
の容易な電子部品搭載装置及びその製造方法を提供する
ことを目的とする。
搭載装置の場合、電子部品組み付け工程の間にリードフ
レームの配線基板へのはんだ接合部分に加わる熱ストレ
スにより接合部分が劣化し、リードフレームの接合の信
頼性が低下するという問題がある。また、上記電子部品
搭載装置は基板面が平坦であるため、電子部品組付け部
分を保護する封止作業を簡単に行うことが難しいという
問題もある。例えば、樹脂のポッティング法によれば、
樹脂の拡がりを防ぐことができない。また、板状のリッ
ドを用いる方法によれば、組付け部分との接触を避ける
ためにリッドを配線基板面から所定の高さに保持しなけ
ればならないが、基板面の平坦さのため、かかる保持が
困難である。本発明は、上記した問題を解決しようとす
るもので、配線基板とリードフレームとのはんだ等によ
る接合部分の信頼性が良好でかつ部品組付け部分の封止
の容易な電子部品搭載装置及びその製造方法を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、上記請求項１に係る発明の構成上の特徴は、電子部
品搭載部を有する配線基板と、配線基板の表面側にろう
材により接着固定される複数のリードを有するリードフ
レームと、リードの前記配線基板との接合部分を被覆す
る樹脂層とを設けたことにある。
に、上記請求項１に係る発明の構成上の特徴は、電子部
品搭載部を有する配線基板と、配線基板の表面側にろう
材により接着固定される複数のリードを有するリードフ
レームと、リードの前記配線基板との接合部分を被覆す
る樹脂層とを設けたことにある。
【０００５】また、上記請求項２に係る発明の構成上の
特徴は、電子部品搭載部を有する配線基板の表面側に複
数のリードを有するリードフレームをろう材により接着
固定し、前記リードの前記配線基板との接合部分及び同
接合部分に沿って前記電子部品搭載部を囲む部分にリン
グ形状に樹脂層を配設し、前記電子部品搭載部に電子部
品を組付けた後に前記電子部品搭載部を被覆する板状体
を前記樹脂層上に接着固定するようにしたことにある。
特徴は、電子部品搭載部を有する配線基板の表面側に複
数のリードを有するリードフレームをろう材により接着
固定し、前記リードの前記配線基板との接合部分及び同
接合部分に沿って前記電子部品搭載部を囲む部分にリン
グ形状に樹脂層を配設し、前記電子部品搭載部に電子部
品を組付けた後に前記電子部品搭載部を被覆する板状体
を前記樹脂層上に接着固定するようにしたことにある。
【０００６】また、上記請求項３に係る発明の構成上の
特徴は、電子部品搭載部を有する配線基板の表面側に複
数のリードを有するリードフレームをろう材により接着
固定し、前記リードの前記配線基板との接合部分及び同
接合部分に沿って前記電子部品搭載部を囲む部分にリン
グ形状に樹脂層を配設し、前記電子部品搭載部に電子部
品を組付けた後に前記樹脂層に囲まれた配線基板上に封
止樹脂を注入するようにしたことにある。
特徴は、電子部品搭載部を有する配線基板の表面側に複
数のリードを有するリードフレームをろう材により接着
固定し、前記リードの前記配線基板との接合部分及び同
接合部分に沿って前記電子部品搭載部を囲む部分にリン
グ形状に樹脂層を配設し、前記電子部品搭載部に電子部
品を組付けた後に前記樹脂層に囲まれた配線基板上に封
止樹脂を注入するようにしたことにある。
【０００７】
【発明の作用・効果】上記のように構成した請求項１に
係る発明においては、リードフレームをろう材を介して
配線基板の表面に接合固定させた後、接合部分を樹脂層
によって被覆したことにより接合部分が保護される。こ
のため、この電子部品搭載装置への半導体チップ等の電
子部品の組み付け時に接合部分に加わる熱ストレスによ
るリード接合部分の劣化が防止されるので、電子部品搭
載装置の信頼性が高められる。
係る発明においては、リードフレームをろう材を介して
配線基板の表面に接合固定させた後、接合部分を樹脂層
によって被覆したことにより接合部分が保護される。こ
のため、この電子部品搭載装置への半導体チップ等の電
子部品の組み付け時に接合部分に加わる熱ストレスによ
るリード接合部分の劣化が防止されるので、電子部品搭
載装置の信頼性が高められる。
【０００８】また、上記のように構成した請求項２に係
る発明においては、リードと配線基板の接合部分が樹脂
層によって被覆保護されたことにより、上記請求項１に
記載した作用効果を得ることができる。さらに、配線基
板上に電子部品搭載部を囲んでリング形状に樹脂層を配
設したことにより、配線基板上に接着剤層とリードフレ
ームの厚さにさらに樹脂層の厚みを加えた所定高さの枠
が設けられる。この枠の高さは、配線基板面からの組付
け部材の突出高さより高くなっている。このため、配線
基板に電子部品を組付けた後、電子部品を封止するため
の金属製あるいはセラミック製等の板状体を配線基板上
に載置するときに、この枠を接着用の台として用いるこ
とが出来る。すなわち、リッド等の板状体を用いても板
状体面が保護層による枠によって配線基板面から所定距
離に保たれているので、板状体がボンディングワイヤ等
に接触することがない。従って、簡単な作業により電子
部品の封止を行うことができると共に、組付けられた部
品の信頼性が損なわれることもない。
る発明においては、リードと配線基板の接合部分が樹脂
層によって被覆保護されたことにより、上記請求項１に
記載した作用効果を得ることができる。さらに、配線基
板上に電子部品搭載部を囲んでリング形状に樹脂層を配
設したことにより、配線基板上に接着剤層とリードフレ
ームの厚さにさらに樹脂層の厚みを加えた所定高さの枠
が設けられる。この枠の高さは、配線基板面からの組付
け部材の突出高さより高くなっている。このため、配線
基板に電子部品を組付けた後、電子部品を封止するため
の金属製あるいはセラミック製等の板状体を配線基板上
に載置するときに、この枠を接着用の台として用いるこ
とが出来る。すなわち、リッド等の板状体を用いても板
状体面が保護層による枠によって配線基板面から所定距
離に保たれているので、板状体がボンディングワイヤ等
に接触することがない。従って、簡単な作業により電子
部品の封止を行うことができると共に、組付けられた部
品の信頼性が損なわれることもない。
【０００９】また、上記のように構成した請求項３に係
る発明においては、リードと配線基板の接合部分が樹脂
層によって被覆保護されたことにより、上記請求項１に
記載した作用効果を得ることができる。さらに、配線基
板上に電子部品搭載部を囲んでリング形状に樹脂層を配
設したことにより、配線基板上に接着剤層とリードフレ
ームの厚さにさらに樹脂層の厚みを加えた所定高さの枠
が設けられる。この枠の高さは、配線基板面からの組付
け部材の突出高さより高くなっている。そのため、配線
基板に電子部品を組付けた後、電子部品を封止するため
の樹脂を組付け部分に注入したときに、樹脂の周囲への
広がりが枠によって防止され、組付け部分に所望の厚み
の樹脂層を形成することができる。従って、簡単な作業
により電子部品の封止を行うことができると共に、組付
けられた部品の信頼性が損なわれることもない。
る発明においては、リードと配線基板の接合部分が樹脂
層によって被覆保護されたことにより、上記請求項１に
記載した作用効果を得ることができる。さらに、配線基
板上に電子部品搭載部を囲んでリング形状に樹脂層を配
設したことにより、配線基板上に接着剤層とリードフレ
ームの厚さにさらに樹脂層の厚みを加えた所定高さの枠
が設けられる。この枠の高さは、配線基板面からの組付
け部材の突出高さより高くなっている。そのため、配線
基板に電子部品を組付けた後、電子部品を封止するため
の樹脂を組付け部分に注入したときに、樹脂の周囲への
広がりが枠によって防止され、組付け部分に所望の厚み
の樹脂層を形成することができる。従って、簡単な作業
により電子部品の封止を行うことができると共に、組付
けられた部品の信頼性が損なわれることもない。
【００１０】
【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、実施例に係る半導体チップ搭載装置の一部
を斜視図により概略的に示したものであり、図２は組付
け工程における半導体チップ搭載装置の断面（便宜的に
左半分のみ）を模式的に示したものである。この半導体
チップ搭載装置は、配線基板１０とリードフレーム２０
と導体板３０とを備えている。
る。図１は、実施例に係る半導体チップ搭載装置の一部
を斜視図により概略的に示したものであり、図２は組付
け工程における半導体チップ搭載装置の断面（便宜的に
左半分のみ）を模式的に示したものである。この半導体
チップ搭載装置は、配線基板１０とリードフレーム２０
と導体板３０とを備えている。
【００１１】配線基板１０は、０．４ｍｍ厚の銅張り多
層ガラス／トリアジン基板であり、中央に半導体チップ
搭載用の開口部１１を設けている。そして、基板外周縁
近傍位置及び開口部１１の周縁の一部にて基板面を貫通
した０．３ｍｍφの複数のスルーホール１２，１３を設
けている。各スルーホール１２，１３の内壁には銅メッ
キ後にニッケルメッキ及び金メッキが施されて導電層が
形成されている。そして、配線基板１０の表面側は、３
５μｍの銅箔をフォトエッチングすることにより四方に
向けて各４０本の導体配線１４が０．１８ｍｍピッチで
形成されている。各導体配線１４の外端部はスルーホー
ル１２上に配置されている。各導体配線１４の内端部１
４ａにはワイヤボンディング用の金メッキが形成されて
いる。配線基板１０の裏面側には、共通のグランド電極
部１０ａが設けられており、グランド電極部１０ａは、
開口部１１近傍の複数のスルーホール１３に接続される
と共に、対応するスルーホール１２を介してリードフレ
ーム２０のグランド用インナーリードに電気的に接続さ
れるようになっている。
層ガラス／トリアジン基板であり、中央に半導体チップ
搭載用の開口部１１を設けている。そして、基板外周縁
近傍位置及び開口部１１の周縁の一部にて基板面を貫通
した０．３ｍｍφの複数のスルーホール１２，１３を設
けている。各スルーホール１２，１３の内壁には銅メッ
キ後にニッケルメッキ及び金メッキが施されて導電層が
形成されている。そして、配線基板１０の表面側は、３
５μｍの銅箔をフォトエッチングすることにより四方に
向けて各４０本の導体配線１４が０．１８ｍｍピッチで
形成されている。各導体配線１４の外端部はスルーホー
ル１２上に配置されている。各導体配線１４の内端部１
４ａにはワイヤボンディング用の金メッキが形成されて
いる。配線基板１０の裏面側には、共通のグランド電極
部１０ａが設けられており、グランド電極部１０ａは、
開口部１１近傍の複数のスルーホール１３に接続される
と共に、対応するスルーホール１２を介してリードフレ
ーム２０のグランド用インナーリードに電気的に接続さ
れるようになっている。
【００１２】リードフレーム２０は、厚さ０．１５ｍｍ
の銅合金製であり、四角枠形のフレーム（図示しない）
から中央に向けて４０本づつ合計１６０本のリードを設
けている。各リードは、中間にてタイバー２１ｃにより
支持されており、内側のインナーリード２１ａと外側の
アウターリード２１ｂとに分離されている。インナーリ
ード２１ａの先端は、基板周縁近傍のスルーホール１２
上に配置される。導体板３０は、厚さ１．３ｍｍの無酸
素銅製であり、裏面側にはＮｉめっきが施されており、
また、その表面には中央の半導体チップ搭載部位３０ａ
を除いて耐熱エポキシベースの６０μｍ厚みの接着剤シ
ート３１が張りつけられている。
の銅合金製であり、四角枠形のフレーム（図示しない）
から中央に向けて４０本づつ合計１６０本のリードを設
けている。各リードは、中間にてタイバー２１ｃにより
支持されており、内側のインナーリード２１ａと外側の
アウターリード２１ｂとに分離されている。インナーリ
ード２１ａの先端は、基板周縁近傍のスルーホール１２
上に配置される。導体板３０は、厚さ１．３ｍｍの無酸
素銅製であり、裏面側にはＮｉめっきが施されており、
また、その表面には中央の半導体チップ搭載部位３０ａ
を除いて耐熱エポキシベースの６０μｍ厚みの接着剤シ
ート３１が張りつけられている。
【００１３】つぎに、半導体チップ搭載装置の組み立て
について図２により説明する。まず、配線基板１０の裏
面側に導体板３０を接着剤シート３１を介して接着させ
る（図２（ａ）参照）。そして、配線基板１０の表面側
周縁部のスルーホールの外側位置に熱硬化性の接着剤層
１５を設ける。そして、配線基板１０にリードフレーム
２０を位置合わせして、接着剤層１５を介して配線基板
１０に固定する（図２（ｂ）参照）。この一体化された
配線基板１０を、導体板３０の下側を噴流はんだ槽に接
触させることにより、インナーリード２１ａはスルーホ
ール１２を上昇したはんだ１２ａによってスルーホール
１２に強固に固定され、同時に導体板３０は配線基板１
０の裏面側のグランド電極部１０ａとの間にはんだ接合
３０ｂが形成される（図２（ｃ）参照）。即ち、導体板
３０の裏側グランド電極部１０ａへのはんだ接合３０ｂ
の形成を、インナーリード２１ａとスルーホール１２と
のはんだ接合１２ａの形成と同時かつ簡単に行うことが
できるので、製造工程の効率化を図ることが出来る。
について図２により説明する。まず、配線基板１０の裏
面側に導体板３０を接着剤シート３１を介して接着させ
る（図２（ａ）参照）。そして、配線基板１０の表面側
周縁部のスルーホールの外側位置に熱硬化性の接着剤層
１５を設ける。そして、配線基板１０にリードフレーム
２０を位置合わせして、接着剤層１５を介して配線基板
１０に固定する（図２（ｂ）参照）。この一体化された
配線基板１０を、導体板３０の下側を噴流はんだ槽に接
触させることにより、インナーリード２１ａはスルーホ
ール１２を上昇したはんだ１２ａによってスルーホール
１２に強固に固定され、同時に導体板３０は配線基板１
０の裏面側のグランド電極部１０ａとの間にはんだ接合
３０ｂが形成される（図２（ｃ）参照）。即ち、導体板
３０の裏側グランド電極部１０ａへのはんだ接合３０ｂ
の形成を、インナーリード２１ａとスルーホール１２と
のはんだ接合１２ａの形成と同時かつ簡単に行うことが
できるので、製造工程の効率化を図ることが出来る。
【００１４】つぎに、図２（ｃ）に示すように、インナ
ーリード２１ａのスルーホール１２とのはんだ接合形成
部分に厚膜印刷に適したエポキシ系のインクをメタルマ
スクを用いてスクリーン印刷法により塗布し、熱処理す
ることにより膜厚が約０．３ｍｍの絶縁性の保護層２２
を設ける。保護層２２は、はんだ接合形成部分に沿って
リング状に形成され、開口部１１を囲んで配設されてい
る。インナーリード２１ａが保護層２２により被覆され
た配線基板１０の導体板３０の半導体チップ搭載部位３
０ａに半導体チップＳを接着剤によりボンディングさせ
る。そして、半導体チップＳの電極と導体配線１４間を
ワイヤボンディングにより接続させる（図２（ｄ）参
照）。かかる半導体チップＳの組付けにおいては、加熱
及び冷却が繰り返されるが、保護層２２によりインナー
リード２１ａのスルーホール１２とのはんだ接合形成部
分が保護されているので、はんだ接合部分が劣化するこ
とがなく、半導体装置の信頼性が保証される。
ーリード２１ａのスルーホール１２とのはんだ接合形成
部分に厚膜印刷に適したエポキシ系のインクをメタルマ
スクを用いてスクリーン印刷法により塗布し、熱処理す
ることにより膜厚が約０．３ｍｍの絶縁性の保護層２２
を設ける。保護層２２は、はんだ接合形成部分に沿って
リング状に形成され、開口部１１を囲んで配設されてい
る。インナーリード２１ａが保護層２２により被覆され
た配線基板１０の導体板３０の半導体チップ搭載部位３
０ａに半導体チップＳを接着剤によりボンディングさせ
る。そして、半導体チップＳの電極と導体配線１４間を
ワイヤボンディングにより接続させる（図２（ｄ）参
照）。かかる半導体チップＳの組付けにおいては、加熱
及び冷却が繰り返されるが、保護層２２によりインナー
リード２１ａのスルーホール１２とのはんだ接合形成部
分が保護されているので、はんだ接合部分が劣化するこ
とがなく、半導体装置の信頼性が保証される。
【００１５】ここで、保護層２２部分の厚みは、インナ
ーリード２１ａが０．１５ｍｍ、保護層２２が０．３ｍ
ｍ及びはんだ１２ａの盛り上がりを加えて０．５ｍｍ以
上ある。これに対し、半導体チップＳのワイヤの配線基
板表面からの突出部分の高さは、高々０．２ｍｍであ
る。したがって、保護層２２を半導体チップ封止用のリ
ッド組付けの台として用いることが出来る。すなわち、
半導体チップＳの組み付けられた配線基板１０の保護層
２２上に耐熱エポキシベースの４０μｍ厚みの接着剤シ
ート４１を張り付け、この接着剤シート４１を介して金
属製の平板形状のリッド４０を保護層２２に張りつける
ことにより、半導体チップＳを封止する（図３参照）。
この接着剤シート４１に熱処理を加えて硬化させること
により、半導体チップの組み付け部分が確実に封止され
る。さらに、リードフレームの切断及びリードの折り曲
げを行うことにより半導体装置が完成する（図４参
照）。なお、リッドの形状は、キャップ状のものであっ
てもよく、また、リッドの材質もセラミック，樹脂等で
あってもよい。
ーリード２１ａが０．１５ｍｍ、保護層２２が０．３ｍ
ｍ及びはんだ１２ａの盛り上がりを加えて０．５ｍｍ以
上ある。これに対し、半導体チップＳのワイヤの配線基
板表面からの突出部分の高さは、高々０．２ｍｍであ
る。したがって、保護層２２を半導体チップ封止用のリ
ッド組付けの台として用いることが出来る。すなわち、
半導体チップＳの組み付けられた配線基板１０の保護層
２２上に耐熱エポキシベースの４０μｍ厚みの接着剤シ
ート４１を張り付け、この接着剤シート４１を介して金
属製の平板形状のリッド４０を保護層２２に張りつける
ことにより、半導体チップＳを封止する（図３参照）。
この接着剤シート４１に熱処理を加えて硬化させること
により、半導体チップの組み付け部分が確実に封止され
る。さらに、リードフレームの切断及びリードの折り曲
げを行うことにより半導体装置が完成する（図４参
照）。なお、リッドの形状は、キャップ状のものであっ
てもよく、また、リッドの材質もセラミック，樹脂等で
あってもよい。
【００１６】つぎに、半導体チップＳの封止方法の変形
例について図４により説明する。本変形例においては、
上記リング形状の保護層２２部分が、０．５ｍｍ以上の
高さであることから、この部分を樹脂ポッティングの際
のダムとして利用しようとするものである。すなわち、
図２（ｄ）に示す配線基板１０の半導体チップＳの組付
けられた部分に、液状のエポキシ等の封止用樹脂を流し
込むと、樹脂の流動性による拡がりが保護層２２によっ
て止められ、図５に示すように、保護層２２内に０．５
ｍｍ以上の厚みの樹脂層が設けられる。これを熱処理し
て硬化させた樹脂層５０により、半導体チップＳの組み
付け部分が確実に封止される。
例について図４により説明する。本変形例においては、
上記リング形状の保護層２２部分が、０．５ｍｍ以上の
高さであることから、この部分を樹脂ポッティングの際
のダムとして利用しようとするものである。すなわち、
図２（ｄ）に示す配線基板１０の半導体チップＳの組付
けられた部分に、液状のエポキシ等の封止用樹脂を流し
込むと、樹脂の流動性による拡がりが保護層２２によっ
て止められ、図５に示すように、保護層２２内に０．５
ｍｍ以上の厚みの樹脂層が設けられる。これを熱処理し
て硬化させた樹脂層５０により、半導体チップＳの組み
付け部分が確実に封止される。
【００１７】なお、上記各実施例においては、リードを
はんだを介してスルーホールに接合させる形式の半導体
チップ搭載装置について説明しているが、リードの配線
基板への接合はこれに限るものではない。また、上記各
実施例において、配線基板に開口部を設け、開口部に半
導体チップを収容する形式の半導体チップ搭載装置につ
いて説明しているが、配線基板に直接半導体チップを接
着させる形式のものであってもよい。さらに、上記各実
施例においては、半導体チップを１個組み付けた場合に
ついて示しているが、複数個組付けるようにしてもよ
く、また半導体チップの代わりに他の電子部品チップを
組み付けるようにしてもよい。また、上記各実施例にお
いて、配線基板、リードフレーム、導体板等の形状、材
質等は目的用途に応じて適宜変更することができる。
はんだを介してスルーホールに接合させる形式の半導体
チップ搭載装置について説明しているが、リードの配線
基板への接合はこれに限るものではない。また、上記各
実施例において、配線基板に開口部を設け、開口部に半
導体チップを収容する形式の半導体チップ搭載装置につ
いて説明しているが、配線基板に直接半導体チップを接
着させる形式のものであってもよい。さらに、上記各実
施例においては、半導体チップを１個組み付けた場合に
ついて示しているが、複数個組付けるようにしてもよ
く、また半導体チップの代わりに他の電子部品チップを
組み付けるようにしてもよい。また、上記各実施例にお
いて、配線基板、リードフレーム、導体板等の形状、材
質等は目的用途に応じて適宜変更することができる。
【図１】本発明の一実施例に係る半導体チップ搭載装置
の一部を概略的に示す斜視図である。
の一部を概略的に示す斜視図である。
【図２】同半導体チップ搭載装置の組み立て工程の一部
を模式的に示す左半分の断面図である。
を模式的に示す左半分の断面図である。
【図３】同半導体チップ搭載装置の組み立て工程の一部
を模式的に示す左半分の断面図である。
を模式的に示す左半分の断面図である。
【図４】同半導体チップ搭載装置の完成状態を示す縦断
正面図である。
正面図である。
【図５】変形例に係る半導体チップ搭載装置の一部を模
式的に示す断面図である。
式的に示す断面図である。
１０；配線基板、１０ａ；グランド電極部、１１；開口
部、１２；スルーホール、１２ａ，３０ｂ；はんだ、１
４；導体配線、１５；接着剤層、２０；リードフレー
ム、２１ａ；インナーリード、２１ｂ；アウターリー
ド、２２；保護層、３０；導体板、４０；リッド、４
１；接着剤層、５０；封止用樹脂、Ｓ；半導体チップ。
部、１２；スルーホール、１２ａ，３０ｂ；はんだ、１
４；導体配線、１５；接着剤層、２０；リードフレー
ム、２１ａ；インナーリード、２１ｂ；アウターリー
ド、２２；保護層、３０；導体板、４０；リッド、４
１；接着剤層、５０；封止用樹脂、Ｓ；半導体チップ。
Claims (3)
- 【請求項１】 電子部品搭載部を有する配線基板と、 同配線基板の表面側にろう材により接着固定される複数
のリードを有するリードフレームと、 前記リードの前記配線基板との接合部分を被覆する樹脂
層とを設けたことを特徴とする電子部品搭載装置。 - 【請求項２】 電子部品搭載部を有する配線基板の表面
側に複数のリードを有するリードフレームをろう材によ
り接着固定し、前記リードの前記配線基板との接合部分
及び同接合部分に沿って前記電子部品搭載部を囲む部分
にリング形状に樹脂層を配設し、前記電子部品搭載部に
電子部品を組付けた後に前記電子部品搭載部を被覆する
板状体を前記樹脂層上に接着固定するようにしたことを
特徴とする電子部品搭載装置の製造方法。 - 【請求項３】 電子部品搭載部を有する配線基板の表面
側に複数のリードを有するリードフレームをろう材によ
り接着固定し、前記リードの前記配線基板との接合部分
及び同接合部分に沿って前記電子部品搭載部を囲む部分
にリング形状に樹脂層を配設し、前記電子部品搭載部に
電子部品を組付けた後に前記樹脂層に囲まれた配線基板
上に封止樹脂を注入するようにしたことを特徴とする電
子部品搭載装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252367A JPH0786448A (ja) | 1993-09-14 | 1993-09-14 | 電子部品搭載装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252367A JPH0786448A (ja) | 1993-09-14 | 1993-09-14 | 電子部品搭載装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786448A true JPH0786448A (ja) | 1995-03-31 |
Family
ID=17236318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5252367A Pending JPH0786448A (ja) | 1993-09-14 | 1993-09-14 | 電子部品搭載装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786448A (ja) |
-
1993
- 1993-09-14 JP JP5252367A patent/JPH0786448A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP2002083904A (ja) | 半導体装置およびその製造方法 | |
| TW200845350A (en) | Dual or multiple row package | |
| JPH02155256A (ja) | 半導体装置 | |
| JPH01235170A (ja) | マイクロ入出力ピンおよびその製造方法 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2004039988A (ja) | 素子搭載用回路基板及び電子装置 | |
| JP2677242B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0786448A (ja) | 電子部品搭載装置及びその製造方法 | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| JPH10256259A (ja) | マルチチップモジュールの製造方法 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPS6041858B2 (ja) | 半導体装置 | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JPH0786478A (ja) | 電子部品搭載装置 | |
| JP3956530B2 (ja) | 集積回路の製造方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JP2877122B2 (ja) | 半導体装置及びリードフレーム | |
| JPH0582060B2 (ja) |