JPH0784657A - 電流供給回路 - Google Patents

電流供給回路

Info

Publication number
JPH0784657A
JPH0784657A JP5226225A JP22622593A JPH0784657A JP H0784657 A JPH0784657 A JP H0784657A JP 5226225 A JP5226225 A JP 5226225A JP 22622593 A JP22622593 A JP 22622593A JP H0784657 A JPH0784657 A JP H0784657A
Authority
JP
Japan
Prior art keywords
current
transistor
base
collector
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5226225A
Other languages
English (en)
Inventor
Kimitoshi Nirazuka
公利 韮塚
Yoshiaki Sano
芳昭 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5226225A priority Critical patent/JPH0784657A/ja
Publication of JPH0784657A publication Critical patent/JPH0784657A/ja
Priority to US08/539,370 priority patent/US5640110A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 増幅回路のバイアス電流供給回路等として用
いられる定電流回路に関し、トランジスタの電流増幅率
によらず一定の電流を供給できる定電流回路を提供する
ことを目的とする。 【構成】 電流源１１で生じた定電流ＩO を電流増幅回
路１２を介して電流供給用トランジスタＱ1 のベースに
供給する。このとき、定電流増幅回路１２により定電流
ＩO を（Ｎ／ｈFEN ）ＩO （Ｎ：カレントミラー回路１
６の電流比によって決まる定数、ｈFEN ：電流供給用ト
ランジスタＱ1 の電流増幅率）に変換し、電流供給用ト
ランジスタＱ1 のベースに供給することにより、電流供
給用トランジスタＱ1 のコレクタ電流ＩC1が、ＩC1＝ｈ
FEN ・（Ｎ／ｈFEN ）ＩO ＝ＮＩO となり、トランジス
タの電流増幅率ｈFEN の影響のない出力電流が得られ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電流供給回路に係り、特
に、バイポーラ集積回路等の増幅回路のバイアス電流供
給回路等に用いられる電流供給回路に関する。
【０００２】バイポーラ集積回路で用いられるバイポー
ラトランジスタは一般に電流増幅率が接合面積や不純物
濃度により大きく変動することが知られている。このた
め、バイポーラトランジスタにより構成される回路を集
積回路化した場合、その製造工程でのウエハ毎のを各種
誤差により各ウエハ毎にバイポーラトランジスタの電流
増幅率が変動してしまい作成された回路の特性が変動す
る。
【０００３】
【従来の技術】図１３に従来の一例の構成図を示す。同
図中、１０１は定電流源、Ｑ25は定電流供給用ＮＰＮト
ランジスタ、ＲL は負荷抵抗を示す。
【０００４】電流源１０１には定電圧ＶCCが印加され、
定電圧ＶCCに基づいて定電流Ｉを生成する。電流源で生
成された電流Ｉは定電流供給用ＮＰＮトランジスタＱ25
のベースに供給される。
【０００５】定電流供給用ＮＰＮトランジスタＱ25はエ
ミッタが接地され、コレクタが負荷抵抗ＲL を介して定
電圧ＶCCと接続される。ここで、定電流供給用ＮＰＮト
ランジスタＱ25のベース電流をＩB ，電流増幅率をｈFE
とすると、コレクタ電流ＩCは一般に、 ＩC ＝ｈFEＩB ・・・（１） で表わされる。
【０００６】このため、負荷抵抗ＲL に流れる電流ＩL
は、 ＩL ＝ｈFEＩB ・・・（２） となる。
【０００７】
【発明が解決しようとする課題】しかるに、従来の定電
流回路では負荷電流ＩL は制御用トランジスタＱ101 の
電流増幅率ｈFEに依存しており、定電流源１０１が供給
する電流をＩとすると式（１）に示されるようにＩL ＝
ｈFEＩB と表わされるため、電流増幅率ｈFEの変動に応
じて負荷電流ＩL が変化してしまうことになる。
【０００８】トランジスタやＩＣの製造時にはその製造
毎に接合面積や不純物濃度等がわずかにではあるが変動
してしまうのが一般的である。この接合面積や不純物濃
度等の変動によりトランジスタの電流増幅率がウエハ毎
やチップ毎にバラツキ、定電流回路においては上記のよ
うに負荷電流ＩL が変化してしまう。
【０００９】従って、このような定電流回路が搭載され
た回路装置では定電流回路の負荷電流のバラツキにより
固体別に動作特性が変動してしまう等の問題点があっ
た。
【００１０】本発明は上記の点に鑑みてなされたもの
で、制御用トランジスタの電流増幅率によらず一定の電
流を供給できる定電流回路を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】図１に本発明の請求項１
の原理ブロック図を示す。電流源１は電流Ｉを出力し、
電流増幅手段２に供給する。
【００１２】電流供給手段３は所定の電流増幅率ｈFEを
有し、入力電流を電流増幅率ｈFE倍して出力する。
【００１３】電流増幅手段２は電流源１から電流Ｉが供
給され、電流源１から供給された電流Ｉを電流供給手段
３の電流増幅率ｈFE分の所定の定数ａ倍し、電流供給手
段３に入力電流として供給する。
【００１４】本発明の請求項２は前記電流増幅手段２を
前記電流源１にベースが接続され、前記ベースに供給さ
れる電流に応じたコレクタ電流を供給する電流検出用ト
ランジスタＱ2 ，Ｑ14と、前記電流検出用トランジスタ
Ｑ2 ，Ｑ14のベースにコレクタが接続され、ベースに供
給される電流に応じて前記コレクタに供給する電流を制
御し、前記電流検出用トランジスタＱ2 ，Ｑ14のベース
に供給される電流を制御する制御用トランジスタＱ3 ，
Ｑ15と、前記電流検出用トランジスタＱ2 ，Ｑ14のコレ
クタと、前記制御用トランジスタＱ3 ，Ｑ15のベースが
接続されると共に前記電流供給手段３が接続され、前記
電流検出用トランジスタＱ2 ，Ｑ14のコレクタに供給さ
れる電流に応じて前記制御用トランジスタＱ3 ，Ｑ15及
び前記電流供給手段３に供給する電流を制御するカレン
トミラー回路１６，２２，３２，５４，６２，７２とを
有する構成としてなる。
【００１５】本発明の請求項３は前記カレントミラー回
路１６，２２，３２，５４，６２，７２を前記制御用ト
ランジスタＱ3 ，Ｑ15のベースに供給する電流に比べて
前記電流供給手段３に供給する電流が大きくなるように
出力電流比が設定されたことを特徴とする。
【００１６】本発明の請求項４は前記カレントミラー回
路１６，２２，３２，５４，６２，７２は前記電流検出
用トランジスタＱ2 ，Ｑ14のコレクタにベースとコレク
タとが接続された入力トランジスタＱ4 ，Ｑ7 ，Ｑ10，
Ｑ16，Ｑ19，Ｑ22と、前記入力トランジスタＱ4 ，
Ｑ7 ，Ｑ10，Ｑ16，Ｑ19，Ｑ22のベースとベースが共通
に接続され、コレクタが前記制御用トランジスタＱ3 ，
Ｑ15のベースに接続された第１の出力トランジスタ
Ｑ5 ，Ｑ8 ，Ｑ11，Ｑ17，Ｑ20，Ｑ23と、前記入力トラ
ンジスタＱ4 ，Ｑ7 ，Ｑ10，Ｑ16，Ｑ19，Ｑ22のベース
とベースが共通に接続され、コレクタが前記電流供給手
段３に接続された第２の出力トランジスタＱ6 ，Ｑ9 ，
Ｑ12，Ｑ18，Ｑ21，Ｑ24とを有する構成としてなる。
【００１７】本発明の請求項５は前記カレントミラー回
路２２，６２は前記入力トランジスタＱ7 ，Ｑ19のエミ
ッタに接続され、前記入力トランジスタＱ7 ，Ｑ19のエ
ミッタ電流を制限する第１の抵抗Ｒ2 ，Ｒ7 と、前記第
１の出力トランジスタＱ8 ，Ｑ20のエミッタに接続さ
れ、前記第１の出力トランジスタＱ7 ，Ｑ19のエミッタ
電流を制限する第２の抵抗Ｒ3 ，Ｒ8 と、前記第２の出
力トランジスタＱ9 ，Ｑ21のエミッタに接続され、前記
第２の出力トランジスタＱ9 ，Ｑ21のエミッタ電流を制
限する第３の抵抗Ｒ4 ，Ｒ9 とを有し、前記第１乃至第
３の抵抗Ｒ2 ，Ｒ7 ，Ｒ3 ，Ｒ8 ，Ｒ4 ，Ｒ9 の抵抗比
を変えることにより出力電流比を設定できる構成として
なる。
【００１８】本発明の請求項６は前記カレントミラー回
路３２，７２は前記入力トランジスタＱ10，Ｑ22，第１
の出力トランジスタＱ11，Ｑ23，第２の出力トランジス
タＱ 12，Ｑ24をマルチコレクタトランジスタで構成し、
コレクタの接続数を変えることにより出力電流比を設定
する構成としてなる。
【００１９】本発明の請求項７は前記電流検出用トラン
ジスタＱ2 ，Ｑ14と前記カレントミラー回路２２，６２
との間に設けられ、前記カレントミラー回路２２，６２
のベース電位を所定のレベルに保持する電流保持抵抗Ｒ
5 ，Ｒ10を設けてなる。
【００２０】
【作用】請求項１によれば、電流源から出力された電流
Ｉは電流増幅手段で電流供給手段の電流増幅率ｈFE分の
所定の定数ａ倍され、電流供給手段に入力電流として供
給される。
【００２１】電流供給手段には（ａ・Ｉ）／ｈFEなる電
流が入力電流として供給される。電流供給手段は（ａ・
Ｉ）／ｈFEなる入力電流を電流増幅率ｈFE倍して出力す
る。このため、電流増幅率ｈFEが消去され、電流供給手
段からは（ａ・Ｉ）なる電流が出力される。
【００２２】電流供給手段の出力電流はａ・Ｉとなり、
電流増幅率ｈFEに依存しない電流が得られる。
【００２３】請求項２によれば、電流検出用トランジス
タ、カレントミラー回路、制御用トランジスタによりフ
ィードバックループを形成し、後述する作用により電流
供給手段の電流増幅率の逆数倍の電流が得られる。
【００２４】請求項３によれば、前記制御用トランジス
タのベースに供給する電流に比べて前記電流供給手段に
供給する電流が大きくなるように出力電流比が設定され
るため、制御用トランジスタへの供給電流を低減でき
る。
【００２５】請求項４によれば、検出用トランジスタの
コレクタ電流に応じて第１，第２の出力トランジスタを
制御でき、コレクタ電流に応じた出力電流を得られる。
【００２６】請求項５によれば、前記第１乃至第３の抵
抗の抵抗比を変えることにより、出力電流比を設定でき
る。
【００２７】請求項６によれば、マルチコレクタトラン
ジスタのコレクタの接続数を変えることにより出力電流
比を設定できる。
【００２８】請求項７によれば、前記電流検出用トラン
ジスタと前記カレントミラー回路との間に設けられた電
位保持抵抗により前記カレントミラー回路のベース電位
を所定のレベルに保持することができ、回路を所定の動
作電位に保持でき、確実な動作を行なえる。
【００２９】
【実施例】図２に本発明の第１実施例の回路構成図を示
す。同図中、１１は電流源１に相当する定電流源、１２
は電流増幅手段２に相当する電流増幅回路、Ｑ1 は電流
供給手段２に相当する電流供給用ＮＰＮトランジスタ、
１３は電流の供給先となる負荷を示す。
【００３０】定電流源１１には定電圧印加ライン１４か
ら定電圧ＶCCが印加され、定電圧印加ライン１４から印
加された定電圧ＶCCに基づいて電流ＩO を生成し、電流
増幅回路１２に供給する。電流増幅回路１２は定電圧印
加ライン１４と接地に接続された接地ライン１５との間
に設けられ、定電圧ＶCCにより駆動され、定電流源１１
から供給された電流Ｉ0 に応じた電流Ｉ1 に変換して出
力する。このとき、電流Ｉ1 は電流供給用ＮＰＮトラン
ジスタＱ1 の電流増幅率をｈFE1 〔＝（コレクタ電流Ｉ
C ）／（ベース電流ＩB ）〕としたとき、 Ｉ1 ＝（Ｎ／ｈFE1 ）・Ｉ0 〔ただし、Ｎは所定の定数〕・・・ (1-1) に変換される。
【００３１】電流増幅回路１２の出力電流Ｉ1 は電流供
給用ＮＰＮトランジスタＱ1 のベースに供給される。
【００３２】電流供給用ＮＰＮトランジスタＱ1 のコレ
クタは負荷１３に接続され、エミッタは接地ライン１５
に接続されている。
【００３３】電流供給用ＮＰＮトランジスタＱ1 はベー
ス電流ＩB1に応じたコレクタ電流Ｉ C1を負荷１３より引
き込み、負荷１３に電流Ｉ2 ＝ＩC1を供給する。このと
き、コレクタ電流ＩC1は一般にＮＰＮトランジスタＱ1
の電流増幅率をｈFE1 とすると、 ＩC1＝ｈFE1 ・ＩB1 ・・・ (1-2) で表わされる。
【００３４】電流供給用ＮＰＮトランジスタＱ1 のベー
スには電流増幅回路１２よりＩ1 〔＝（Ｎ／ｈFE1 ）・
ＩO 〕なる電流が供給されているため、電流供給用ＮＰ
ＮトランジスタＱ1 のコレクタ電流ＩC1は式(1-2) よ
り、 ＩC1＝ｈFE1 ・ＩB1＝ｈFE1 ・Ｉ1 ＝ｈFE1 ・（Ｎ／ｈFE1 ）・ＩO ＝Ｎ・ＩO ・・・ (1-3) となる。電流供給用ＮＰＮトランジスタＱ1 のコレクタ
電流ＩC1は負荷１３に供給される電流Ｉ2 に相当する。
【００３５】従って、負荷１３には電流源１１から供給
された電流ＩO に応じた電流Ｉ2 が供給されるが、負荷
１３に供給される電流Ｉ2 は式(1-3) に示されるように
トランジスタＱ1 の電流増幅率ｈFE1 の影響を受けない
電流となる。
【００３６】電流源１１は抵抗Ｒ1 より構成され、一端
が定電圧印加ライン１４に接続され、他端は電流増幅回
路１２の電流検出用ＮＰＮトランジスタＱ2 のベース−
エミッタ間を介して接地ライン１５に接続される。この
ため、抵抗Ｒ1 の一端には定電圧ＶCCが印加され、他端
はＮＰＮトランジスタＱ2 のベース−エミッタ間電圧Ｖ
BE2 とされる。
【００３７】従って、抵抗Ｒ1 の端子間には（ＶCC−Ｖ
BE2 ）…(1-4) なる電圧が印加され、抵抗Ｒ1 には印加
電圧（ＶCC−ＶBE2 ）に応じた〔（ＶCC−ＶBE2 ）／Ｒ
1 〕…(1-5) なる電流Ｉ0 が電流増幅回路１２方向に流
れる。このようにして、抵抗Ｒ1 により電流増幅回路１
２に電流ＩO が供給される。
【００３８】電流増幅回路１２は電流検出用ＮＰＮトラ
ンジスタＱ2 ，制御用ＮＰＮトランジスタＱ3 ，カレン
トミラー回路１６より構成されている。電流検出用ＮＰ
ＮトランジスタＱ2 のベースは電流源１１に接続されて
おり、電流検出用ＮＰＮトランジスタＱ2 は電流源１１
から供給される電流ＩO に応じた電流ＩC2をコレクタよ
り引き込み、カレントミラー回路１６を駆動する。
【００３９】カレントミラー回路１６はＰＮＰトランジ
スタＱ4 〜Ｑ6 よりなり、電流検出用ＮＰＮトランジス
タＱ2 のコレクタ電流ＩC2に応じた電流をＰＮＰトラン
ジスタＱ5 ，Ｑ6 のコレクタより出力する。このとき、
ＰＮＰトランジスタＱ4 〜Ｑ 6 のエミッタ面積は１：
（１／Ｎ）：１に設定されており、エミッタ面積比に応
じた電流が各トランジスタＱ4 〜Ｑ6 のコレクタより出
力される。カレントミラー回路１６のＰＮＰトランジス
タＱ5 のコレクタは制御用ＮＰＮトランジスタＱ 3 のベ
ースに接続されており、制御用ＮＰＮトランジスタＱ3
にカレントミラー回路１６のＰＮＰトランジスタＱ5 の
コレクタ電流に応じた電流ＩC3をコレクタより引き込
む。制御用ＮＰＮトランジスタＱ3 のコレクタは電流検
出用ＮＰＮトランジスタＱ2 のベースと接続されてお
り、電流検出用ＮＰＮトランジスタＱ2のベース電流を
制御する。
【００４０】また、カレントミラー回路１６のＰＮＰト
ランジスタＱ6 のコレクタは電流増幅回路１２の出力で
電流供給用ＮＰＮトランジスタＱ1 のベースに接続され
ていて、ＰＮＰトランジスタＱ6 のコレクタ電流ＩC6が
電流供給用ＮＰＮトランジスタＱ6 のベース電流として
供給される。
【００４１】電流供給用ＮＰＮトランジスタＱ1 はベー
ス電流ＩB1に応じた電流ＩC1をコレクタより引き込み、
例えば、負荷抵抗ＲL よりなる負荷１３に電流Ｉ2 を供
給する。
【００４２】次に、本実施例の動作を説明する。まず、
トランジスタＱ1 〜Ｑ6 のコレクタ電流をＩC1〜ＩC6，
ベース電流ＩB1〜ＩB6，エミッタ電流をＩE1〜ＩE6，ベ
ース−エミッタ間電圧をＶBE1 〜ＶBE6 ，電流増幅率を
ｈFE1 〜ｈFE6 とする。
【００４３】トランジスタのベース−エミッタ間電流Ｖ
BEは絶対温度をＴ，ボルツマン定数をｋ，電子の電荷量
をｑ，接合の飽和電流をＩS ，エミッタ電流をＩE とす
ると、 ＶBE＝（ｋＴ／ｑ）ｌｎ（ＩE ／ＩS ） ・・・ (2-1) で表わされる。
【００４４】式(2-1) よりトランジスタＱ4 のベース−
エミッタ間電圧ＶBE4 は、 ＶBE4 ＝（ｋＴ／ｑ）ｌｎ（ＩE4／ＩS4） ・・・ (2-2) トランジスタＱ5 のベース−エミッタ間電圧ＶBE5 は、 ＶBE5 ＝（ｋＴ／ｑ）ｌｎ（ＩE5／ＩS5） ・・・ (2-3) トランジスタＱ6 のベース−エミッタ間電圧ＶBE6 は、 ＶBE6 ＝（ｋＴ／ｑ）ｌｎ（ＩE6／ＩS6） ・・・ (2-4) ここで、トランジスタＱ4 ，Ｑ5 ，Ｑ6 のエミッタ面積
は、１：（１／Ｎ）：１に設定されているからＩS4＝Ｉ
S6＝ＩS とすると、 ＶBE4 ＝（ｋＴ／ｑ）ｌｎ（ＩE4／ＩS ） ・・・ (2-5) ＶBE5 ＝（ｋＴ／ｑ）ｌｎ（ＩE5／（１／Ｎ・ＩS ）） ・・・ (2-6) ＶBE6 ＝（ｋＴ／ｑ）ｌｎ（ＩE6／ＩS ） ・・・ (2-7) と表わされる。
【００４５】トランジスタＱ4 ，Ｑ5 ，Ｑ6 のベースは
共に接続されているから、ＶBE4 ＝ＶBE5 ＝ＶBE6 とな
る。
【００４６】従って、式(2-5) 〜式(2-7) より、 （ｋＴ／ｑ）ｌｎ（ＩE4／ＩS ） ＝（ｋＴ／ｑ）ｌｎ（ＮＩE5／ＩS ） ＝（ｋＴ／ｑ）ｌｎ（ＩE6／ＩS ） ・・・(2-8) となる。
【００４７】 式(2-8) よりＩE4＝ＮＩE5＝ＩE6 ・・・(2-9) となる。
【００４８】また、一方、トランジスタにおいては一般
に、 ＩE −ＩC ＝ＩB ・・・(2-10) であり、かつ、 ＩC ＝ｈFEＩB ・・・(2-11) であるから、式(2-10)を式(2-11)に代入すると、 ＩC ＝ｈFE（ＩE −ＩC ） ・・・(2-12) 式 (2-12) より、 ＩC ＋ｈFEＩC ＝（１＋ｈFE）ＩC ＝ｈFEＩE ・・・(2-13) よって、 ＩC ＝（ｈFE／（１＋ｈFE））ＩE ・・・(2-14) で表わされる。
【００４９】式(2-14)よりトランジスタＱ4 のコレクタ
電流ＩC4は、 ＩC4＝（ｈFE4 ／（１＋ｈFE4 ））ＩE4 ・・・(2-15) 同様に、トランジスタＱ5 のコレクタ電流ＩC5は、 ＩC5＝（ｈFE5 ／（１＋ｈFE5 ））ＩE5 ・・・(2-16) トランジスタＱ6 のコレクタ電流ＩC6は、 ＩC6＝（ｈFE6 ／（１＋ｈFE6 ））ＩE6 ・・・(2-17) トランジスタＱ4 ，Ｑ5 ，Ｑ6 は同一工程で製造される
ＰＮＰトランジスタであり、接合面積や不純物濃度等が
略同一となるから、
【００５０】
【数１】
【００５１】とおくことができる。
【００５２】式(2-18)より式(2-15)は、 ＩC4＝（ｈFEP ／（１＋ｈFEP ））ＩE4 ・・・(2-19) 式(2-16)は、 ＩC5＝（ｈFEP ／（１＋ｈFEP ））ＩE5 ・・・(2-20) 式(2-17)は、 ＩC6＝（ｈFEP ／（１＋ｈFEP ））ＩE6 ・・・(2-21) で表わされる。
【００５３】さらに、式(2-9) より、ＩE4＝ＮＩE5＝Ｉ
E6であるので、式(2-19)〜式(2-21)より、 ＩC4＝Ｎ・ＩC5＝ＩC6 ・・・(2-22) となる。
【００５４】ここで、トランジスタＱ2 のコレクタ電流
ＩC2は、 ＩC2＝ＩC3＋ＩB4＋ＩB5＋ＩB6 ・・・(2-23) 式(2-11)より、 ＩC2＝ＩC4＋（ＩC4／ｈFE4 ）＋（ＩC5／ｈFE5 ）＋（ＩC6／ｈFE6 ） ・・・(2-24) 式(2-18)より、
【００５５】
【数２】
【００５６】であり、かつ、式(2-22)より、ＩC4＝ＮＩ
C5＝ＩC6であるから、式(2-24)は、
【００５７】
【数３】
【００５８】トランジスタＱ2 のベース電流ＩB2は式(2
-13)より、 ＩB2＝ＩO −ＩC3＝ＩO −ｈFE3 ＩB3 ・・・(2-26) ここで、ＩB3＝ＩC5 であるから式(2-26)は、 ＩB2＝ＩO −ｈFE3 ＩC5 ・・・(2-27) で表わされる。
【００５９】 ここで、ＩC2＝ｈFE2 ＩB2 ・・・(2-28) であるから、式(2-25)及び式(2-27)を式(2-28)に代入す
ると、
【００６０】
【数４】
【００６１】式(2-29)は、
【００６２】
【数５】
【００６３】式(2-30)より、
【００６４】
【数６】
【００６５】トランジスタＱ2 ，Ｑ3 は同一工程で製造
されるＮＰＮトランジスタであり、接合面積、不純物濃
度等が略同一であるから、
【００６６】
【数７】
【００６７】とおける。
【００６８】式(2-32)を式(2-31)に代入すると、
【００６９】
【数８】
【００７０】式(2-33)より、
【００７１】
【数９】
【００７２】通常、ｈFEN （〜１００），ｈFEP （３０
〜５０）≫０であるから、式(2-34)中、
【００７３】
【数１０】
【００７４】とおけるから、式(2-34)は、
【００７５】
【数１１】
【００７６】とおける。
【００７７】トランジスタＱ6 のコレクタ電流ＩC6は式
(2-22)より、 ＩC6＝ＮＩC5 ・・・(2-36) で表わされる。
【００７８】従って、式(2-36)に式(2-35)を代入する
と、 ＩC6＝（Ｎ／ｈFEN ）ＩO ・・・(2-37) で表わされる。
【００７９】トランジスタＱ6 のコレクタ電流ＩC6はト
ランジスタＱ1 のベース電流ＩB1に相当する。
【００８０】このため、式(2-11)よりトランジスタＱ1
のコレクタ電流ＩC1は、 ＩC1＝ｈFE1 ＩB1＝ｈFE1 ＩC6 ・・・(2-38) で表わされ、かつ、ｈFE1 は他のトランジスタと同一工
程で製造され、接合面積、不純物濃度等が略同一に形成
されるため、
【００８１】
【数１２】
【００８２】で表わせる。
【００８３】従って、式(2-36)は、 ＩC1＝ｈFEN ＩC6 ・・・(2-39) 式(2-39)に式(2-38)を代入すると、 ＩC1＝Ｉ2 ＝ｈFEN （ＮＩO ／ｈFEN ）＝ＮＩO ・・・(2-40) と表わされる。
【００８４】トランジスタＱ1 のコレクタ電流ＩC1は負
荷１３に供給される電流に相当しており、式(2-40)に示
されるようにトランジスタＱ1 〜Ｑ6 の電流増幅率ｈ
FEP ，ｈFEN に依存しない。
【００８５】以上のように本実施例によれば、回路を構
成するトランジスタの電流増幅率ｈ FEに依存しない電流
を負荷１３に供給することができる。このため、異なる
ウエハ、チップ等に形成されることにより、接合面積や
不純物濃度に誤差が生じて回路を構成するトランジスタ
の電流増幅率ｈFEが変動してしまっても負荷１３に供給
される電流は電流増幅率ｈFEの影響を受けず、負荷１３
に一定の電流を供給できる。
【００８６】また、回路の駆動電圧ＶCCはトランジスタ
Ｑ1 のベース−エミッタ間電圧ＶBE 1 及びトランジスタ
Ｑ6 のコレクタ−エミッタ間電圧ＶCE6 又はトランジス
タＱ 3 のベース−エミッタ間電圧ＶBE3 及びトランジス
タＱ5 のコレクタ−エミッタ間電圧ＶCE5 で決定され
る。
【００８７】 ＶCC＝ＶBE1 ＋ＶCE6 又はＶCC＝ＶBE3 ＋ＶCE5 ここで、トランジスタにおいてベース−エミッタ間電圧
ＶBEは一般に0.7 〔Ｖ〕程度で、コレクタ−エミッタ間
電圧ＶCEは0.1 〔Ｖ〕程度であるため、 ＶCC＝0.7 ＋0.1 ＝0.8 〔Ｖ〕 であればよい。
【００８８】従って、このように、0.8 〔Ｖ〕という低
電圧での動作が可能となる。
【００８９】図３に本発明の第２実施例の回路構成図を
示す。同図中、図２と同一構成部分には同一符号を付
し、その説明は省略する。
【００９０】本実施例は第１実施例とは電流増幅回路２
１の構成が異なり、特にカレントミラー回路２２の電流
比の設定方法が異なる。
【００９１】本実施例のカレントミラー回路２２は抵抗
Ｒ2 ，Ｒ3 ，Ｒ4 ，及びＰＮＰトランジスタＱ7 ，
Ｑ8 ，Ｑ9 より構成されている。ＰＮＰトランジスタＱ
7 ，Ｑ8，Ｑ9 はエミッタ面積等が同一に形成され、特
性が全て同じになるように構成されている。
【００９２】抵抗Ｒ2 ，Ｒ3 ，Ｒ4 はＰＮＰトランジス
タＱ7 ，Ｑ8 ，Ｑ9 のエミッタと定電圧印加ライン１４
との間に接続され、エミッタ電流ＩE7，ＩF8，ＩE9を制
限する。抵抗Ｒ2 ，Ｒ3 ，Ｒ4 の比を１：Ｎ：１に設定
することによりＰＮＰトランジスタＱ7 ，Ｑ8 ，Ｑ9 の
エミッタ電流ＩE7，ＩF8，ＩE9の電流比を１：（１／
Ｎ）：１に設定する。
【００９３】本実施例によれば、抵抗Ｒ2 ，Ｒ3 ，Ｒ4
の比を変えることにより、ＰＮＰトランジスタＱ7 ，Ｑ
8 ，Ｑ9 のエミッタ電流比を変えることができ、出力電
流値を変えることができる。
【００９４】従って、第１実施例に比べて出力電流の設
定が容易であると共に設定の自由度も大きい。
【００９５】また、本実施例では抵抗Ｒ2 ，Ｒ3 ，Ｒ4
によりＰＮＰトランジスタＱ7 ，Ｑ 8 ，Ｑ9 のベースの
電位は低下する。ＰＮＰトランジスタＱ7 ，Ｑ8 ，Ｑ9
のベース電位が必要以上に低いとＰＮＰトランジスタＱ
7 ，Ｑ8 ，Ｑ9 が動作しなくなる。このため、本実施例
ではトランジスタＱ2 のコレクタとカレントミラー回路
２２との間に抵抗Ｒ5 を設け、カレントミラー回路２２
を構成するＰＮＰトランジスタＱ7 ，Ｑ8 ，Ｑ9 のベー
ス電位の低下を防止している。
【００９６】カレントミラー回路２２を構成するＰＮＰ
トランジスタＱ7 ，Ｑ8 ，Ｑ9 のベース電位の低下を防
止することにより回路動作を確実に行なうことができ
る。
【００９７】図４に本発明の第３実施例の回路構成図を
示す。同図中、図２と同一構成部分には同一符号を付
し、その説明は省略する。
【００９８】本実施例は第１実施例とは電流増幅回路３
１の構成するカレントミラー回路３２の構成が異なる。
本実施例のカレントミラー回路３２はマルチコレクタＰ
ＮＰトランジスタＱ10〜Ｑ12で構成され、カレントミラ
ー回路３２の電流比の設定を容易に行なえるよう構成し
たものである。
【００９９】図５にてマルチコレクタＰＮＰトランジス
タＱ10〜Ｑ12の平面図を示す。マルチコレクタＰＮＰト
ランジスタＱ10〜Ｑ12は単一のトランジスタが形成され
るアイソレーション領域３３上にベース領域３４，エミ
ッタ領域３５及び複数のコレクタ領域３６が形成されて
いる。
【０１００】本実施例ではトランジスタＱ10，Ｑ12は複
数のコレクタ領域３６をすべてコレクタとして用いる。
また、トランジスタＱ11は複数のコレクタ領域３６のう
ち、得ようとする電流比に応じた数のコレクタ領域３６
をコレクタとして制御用ＮＰＮトランジスタＱ3 のベー
スに接続し、残りのコレクタ領域３６を接地ライン１５
に接続する。
【０１０１】図５に示す構造ではトランジスタＱ10〜Ｑ
12は４つのコレクタ領域３６により形成されており、ト
ランジスタＱ11はトランジスタＱ10，Ｑ12のコレクタ電
流に対して例えば１／４，１／２，３／４等の電流を供
給し得る。
【０１０２】図６に本実施例の第４実施例の構成図を示
す。同図中、図２と同一構成部分には同一符号を付し、
その説明は省略する。
【０１０３】本実施例は図２に示される回路をアンプ回
路に適用したもので、電流供給用トランジスタＱ1 は、
バイアス電流供給及び信号増幅用トランジスタとして用
いられる。電流供給用トランジスタＱ1 のベースには電
流増幅回路１２と接続され、（Ｎ／ｈFE）ＩO なるバイ
アス電流が供給されると共に直流成分カット用のコンデ
ンサＣ1 を介して信号源４２が接続され、信号が供給さ
れる。
【０１０４】また、電流供給用トランジスタＱ1 のエミ
ッタは接地され、コレクタは出力抵抗Ｒout1を介して定
電圧印加ライン１４に接続される。増幅された信号は出
力抵抗Ｒout と電流供給用トランジスタＱ1 のコレクタ
との接続点より出力される構成とされている。
【０１０５】信号源４２より供給された信号は電流増幅
回路１２からのバイアス電流と共に電流供給用トランジ
スタＱ1 のベースに供給される。電流供給用トランジス
タＱ 1 は供給されたバイアス電流と信号に応じたコレク
タ電流を引き込み、出力端子Ｔout1よりバイアス電流に
より所定のレベルにバイアスされた信号を出力する。
【０１０６】図７は本発明の第５実施例の回路構成図を
示す。同図中、図２と同一構成部分には同一符号を付
し、その説明は省略する。
【０１０７】本実施例は第１実施例とは電流源１１の構
成が異なる。本実施例の電流源４１はＰＮＰトランジス
タＴr1，Ｔr2及び抵抗ｒ1 よりなるカレントミラー回路
で構成され、抵抗ｒ1 及びＰＮＰトランジスタＴr1，Ｔ
r2の電流増幅率で決定される定電流ＩO を電流増幅回路
１２に供給する。
【０１０８】本実施例によれば、抵抗Ｒ1 のみで構成さ
れる電流源より正確な定電流を供給可能となる。
【０１０９】なお、本実施例の定電流源４１は電流増幅
回路１２の構成とは無関係なため、第２乃至第４実施例
にも適用できる。
【０１１０】第１乃至第５実施例の電流増幅回路１２，
２１，３１ではカレントミラー回路１６，２２，３２を
構成するＰＮＰトランジスタＱ4 〜Ｑ6 ，Ｑ7 〜Ｑ9 ，
Ｑ10〜Ｑ12のコレクタ電流比が１：１／Ｎ：１に設定さ
れているが、ＰＮＰトランジスタＱ4 〜Ｑ6 のエミッタ
面積比、抵抗Ｒ2 〜Ｒ4 の抵抗比、トランジスタＱ10〜
Ｑ12の接続コレクタ数を変えることにより、トランジス
タＱ4 〜Ｑ6 ，Ｑ7 〜Ｑ9 ，Ｑ10〜Ｑ12のコレクタ電流
比を１：（１／Ｎ）：Ｍに設定することにより、ＰＮＰ
トランジスタＱ6 ，Ｑ9 ，Ｑ12のコレクタ電流ＩC6，Ｉ
C9，ＩC12 に比べてＰＮＰトランジスタＱ4 ，Ｑ7 ，Ｑ
10のコレクタ電流ＩC4，ＩC7，ＩC10 をＩC6／Ｍ，ＩC9
／Ｍ，ＩC12 ／Ｍ，ＰＮＰトランジスタＱ5 ，Ｑ8 ，Ｑ
11のコレクタ電流ＩC5，ＩC8，ＩC11 をＩC5／ＮＭ，Ｉ
C8／ＮＭ，ＩC11 ／ＮＭとすることができ、動作電流を
低減することができるため、省電力化が可能となる。
【０１１１】図８に本発明の第６実施例の回路構成図を
示す。本実施例は図２のトランジスタＱ1 〜Ｑ6 をすべ
て逆極性のトランジスタＱ13〜Ｑ18で構成してなる。
【０１１２】電流源５１は電流源１に相当し、接地ライ
ン５２と電流増幅回路５３との間に設けられ、電流増幅
回路５３に電流を供給する。電流増幅回路５３は電流検
出用ＰＮＰトランジスタＱ14，制御用ＰＮＰトランジス
タＱ15，カレントミラー回路５４で構成されている。電
流源５１は例えば抵抗Ｒ6 により構成され、一端が接地
ライン５２，他端が電流増幅回路５３のトランジスタＱ
14のベースに接続される。また、トランジスタＱ14のエ
ミッタは定電圧ＶCCが印加された定電圧印加ライン５５
に接続される。このため、電流源５１にはトランジスタ
Ｑ14のベース−エミッタ間電圧をＶBE 14とすると（ＶCC
−ＶBE14）なる電圧が印加され、電流源５１の抵抗Ｒ6
には（ＶCC−ＶBE14）／Ｒ6 なる電流が流れる。
【０１１３】カレントミラー回路５４はＮＰＮトランジ
スタＱ16〜Ｑ18で構成され、検出用ＰＮＰトランジスタ
Ｑ14のコレクタ電流ＩC14 に応じた電流がＮＰＮトラン
ジスタＱ17，Ｑ18のコレクタ電流ＩC17 ，ＩC18 として
供給される。ＮＰＮトランジスタＱ16〜Ｑ18のエミッタ
面積比は１：（１／Ｎ）：１に形成されており、コレク
タ電流ＩC17 はコレクタ電流ＩC18 の１／Ｎとされてい
る。
【０１１４】ＮＰＮトランジスタＱ17のコレクタは制御
用トランジスタＱ15のベースに接続されており、制御用
トランジスタＱ15はエミッタが定電圧印加ライン５５に
接続され、コレクタが検出用トランジスタＱ14のベース
に接続され、ＮＰＮトランジスタＱ17のコレクタ電流Ｉ
C17 によりコレクタ電流ＩC15 が制御され、トランジス
タＱ14を制御する。
【０１１５】トランジスタＱ18のコレクタは電流供給用
ＰＮＰトランジスタＱ13のベースに接続されており、電
流供給用ＰＮＰトランジスタＱ13はエミッタが定電圧印
加ライン５５，コレクタが負荷５６に接続されており、
トランジスタＱ18のコレクタ電流ＩC18 に応じたコレク
タ電流ＩC13 を負荷５６に供給する。
【０１１６】本実施例は第１実施例のトランジスタＱ1
〜Ｑ8 の極性を逆に構成したものであり、第１実施例の
式（１−１）〜（１−３）及び式（２−１）〜（２−４
０）は極性には関係なく適用でき、従って、第１実施例
と同様な作用効果が得られる。
【０１１７】本実施例によれば、負荷５６を接地ライン
５２に接続でき、接地ライン５２との接続が行なわれる
負荷に対して適用することができる。
【０１１８】図９に本発明の第７実施例の回路構成図を
示す。同図中、図８と同一構成部分には同一符号を付
し、その説明は省略する。
【０１１９】本実施例は第６実施例とは電流増幅回路６
１の構成が異なり、特にカレントミラー回路６２の電流
比の設定方法が異なる。
【０１２０】本実施例のカレントミラー回路６２は抵抗
Ｒ7 ，Ｒ8 ，Ｒ9 ，及びＮＰＮトランジスタＱ19，
Ｑ20，Ｑ21より構成されている。ＮＰＮトランジスタＱ
19，Ｑ20，Ｑ21はエミッタ面積等が同一に形成され、特
性が全て同じになるように構成されている。
【０１２１】抵抗Ｒ7 ，Ｒ8 ，Ｒ9 はＮＰＮトランジス
タＱ19，Ｑ20，Ｑ21のエミッタと接地ライン５２との間
に接続され、エミッタ電流ＩE19 ，ＩE20 ，ＩE21 を制
限する。抵抗Ｒ7 ，Ｒ8 ，Ｒ9 の比を１：Ｎ：１に設定
することによりＮＰＮトランジスタＱ19，Ｑ20，Ｑ21の
エミッタ電流ＩE19 ，ＩE20 ，ＩE21 の電流比を１：
（１／Ｎ）：１に設定する。
【０１２２】本実施例によれば、抵抗Ｒ7 ，Ｒ8 ，Ｒ9
の比を変えることにより、ＮＰＮトランジスタＱ19，Ｑ
20，Ｑ21のエミッタ電流比を変えることができ、出力電
流値を変えることができる。
【０１２３】従って、第６実施例に比べて出力電流の設
定が容易であると共に設定の自由度も大きい。
【０１２４】また、本実施例では抵抗Ｒ7 ，Ｒ8 ，Ｒ9
によりＮＰＮトランジスタＱ19，Ｑ 20，Ｑ21のベース電
位は上昇する。ＰＮＰトランジスタＱ19，Ｑ20，Ｑ21の
ベース電位が必要以上に上昇するとＮＰＮトランジスタ
Ｑ19，Ｑ20，Ｑ21が動作しなくなる。このため、本実施
例ではトランジスタＱ19のコレクタとカレントミラー回
路６２との間に抵抗Ｒ10を設け、カレントミラー回路６
２を構成するＰＮＰトランジスタＱ19，Ｑ20，Ｑ21のベ
ース電位の上昇を防止している。
【０１２５】カレントミラー回路６２を構成するＮＰＮ
トランジスタＱ19，Ｑ20，Ｑ21のベース電位の上昇を防
止することにより回路動作を確実に行なうことができ
る。
【０１２６】図１０に本発明の第８実施例の回路構成図
を示す。同図中、図８と同一構成部分には同一符号を付
し、その説明は省略する。
【０１２７】本実施例は第６実施例とは電流増幅回路７
１の構成するカレントミラー回路７２の構成が異なる。
本実施例のカレントミラー回路７２はマルチコレクタＮ
ＰＮトランジスタＱ22〜Ｑ24で構成され、カレントミラ
ー回路７２の電流比の設定を容易に行なえるよう構成し
たものである。
【０１２８】マルチコレクタＮＰＮトランジスタＱ22〜
Ｑ24は図５と同様に単一のトランジスタが形成されるア
イソレーション領域３３上にベース領域３４，エミッタ
領域３５及び複数のコレクタ領域３６が形成されてい
る。
【０１２９】本実施例ではトランジスタＱ22，Ｑ24は複
数のコレクタ領域３６をすべてコレクタとして用いる。
また、トランジスタＱ23は複数のコレクタ領域３６のう
ち、得ようとする電流比に応じた数のコレクタ領域３６
をコレクタとして制御用ＰＮＰトランジスタＱ15のベー
スに接続し、残りのコレクタ領域３６を定電圧印加ライ
ン５５に接続する。
【０１３０】図５に示す構造ではトランジスタＱ22〜Ｑ
24は４つのコレクタ領域３６により形成されており、ト
ランジスタＱ23はトランジスタＱ22，Ｑ24のコレクタ電
流に対して例えば１／４，１／２，３／４等の電流を供
給する。
【０１３１】図１１に本実施例の第９実施例の構成図を
示す。同図中、図８と同一構成部分には同一符号を付
し、その説明は省略する。
【０１３２】本実施例は図８に示される回路をアンプ回
路に適用したもので、電流供給用トランジスタＱ13は、
バイアス電流供給及び信号増幅用トランジスタとして用
いられる。電流供給用トランジスタＱ13のベースには電
流増幅回路５３と接続され、（Ｎ／ｈFE）ＩO なるバイ
アス電流が供給されると共に直流成分カット用のコンデ
ンサＣ2 を介して信号源８１が接続され、信号が供給さ
れる。
【０１３３】また、電流供給用トランジスタＱ13のエミ
ッタは定電圧印加ライン５５に接続され、コレクタは出
力抵抗Ｒout2を介して接地ライン５２に接続される。増
幅された信号は出力抵抗Ｒout2と電流供給用トランジス
タＱ13のコレクタとの接続点より出力される構成とされ
ている。
【０１３４】信号源８１より供給された信号は電流増幅
回路５３からのバイアス電流と共に電流供給用トランジ
スタＱ13のベースに供給される。電流供給用トランジス
タＱ 13は供給されたバイアス電流と信号に応じたコレク
タ電流を変化させ、出力端子Ｔout2からバイアス電流に
より所定のレベルにバイアスされた信号を出力する。
【０１３５】図１２は本発明の第１０実施例の回路構成
図を示す。同図中、図６と同一構成部分には同一符号を
付し、その説明は省略する。
【０１３６】本実施例は第６実施例とは電流源の構成が
異なる。本実施例の電流源９１はＮＰＮトランジスタＴ
r3，Ｔr4及び抵抗ｒ2 よりなるカレントミラー回路で構
成され、抵抗ｒ2 及びＰＮＰトランジスタＴr3，Ｔr4の
電流増幅率で決定される定電流ＩO を電流増幅回路５３
に供給する。
【０１３７】本実施例によれば、抵抗Ｒ6 のみで構成さ
れる電流源より正確な定電流を供給可能となる。
【０１３８】なお、本実施例の定電流源９１は電流増幅
回路１２の構成とは異なるため、第６乃至第９実施例に
も適用できる。
【０１３９】第６乃至第１０実施例の電流増幅回路５
３，６１，７１ではカレントミラー回路５４，６２，７
２を構成するＮＰＮトランジスタＱ16〜Ｑ18，Ｑ19〜Ｑ
21，Ｑ 22〜Ｑ24のコレクタ電流比が１：（１／Ｎ）：１
に設定されているが、エミッタ面積比、抵抗比、接続コ
レクタ数等を変えることにより、ＮＰＮトランジスタＱ
16〜Ｑ18，Ｑ19〜Ｑ21，Ｑ22〜Ｑ24の電流比を１：（１
／Ｎ）：Ｍに設定することにより、ＮＰＮトランジスタ
Ｑ18，Ｑ21，Ｑ24のコレクタ電流ＩC18 ，ＩC21，Ｉ
C24 に比べてＮＰＮトランジスタＱ16，Ｑ19，Ｑ22のコ
レクタ電流ＩC16 ，ＩC19 ，ＩC22 をＩC18 ／Ｍ，Ｉ
C21 ／Ｍ，ＩC24 ／Ｍ，ＮＰＮトランジスタＱ 17，
Ｑ20，Ｑ23のコレクタ電流ＩC16 ，ＩC19 ，ＩC22 をＩ
C18 ／ＮＭ，ＩC21／ＮＭ，ＩC24 ／ＮＭとすることが
でき、動作電流を低減することができるため、省電力化
が可能となる。
【０１４０】
【発明の効果】上述の如く、本発明の請求項１，２によ
れば、電流源の出力電流を電流増幅手段で電流供給手段
の電流増幅率ｈFE分の１倍することにより電流供給手段
からの出力電流より、電流増幅率ｈFEの依存を除去でき
るため、電流増幅率ｈFEの変動によらず、一定の出力電
流を得ることができる等の特長を有する。
【０１４１】本発明の請求項３によれば、制御用トラン
ジスタに供給される電流を小さく設定できるため、消費
電流を低減できる等の特長を有する。
【０１４２】本発明の請求項４，５によれば、抵抗比を
変えることにより出力電流を変えられるため、容易に、
かつ、自由に電流比の変更が行なえると共に、トランジ
スタのサイズを同一に形成できるため、ＩＣ化等が容易
に行なえる等の特長を有する。
【０１４３】本発明の請求項６によれば、マルチコレク
タトランジスタにより、ＩＣ化した場合でも、コレクタ
接続数を変えるだけで電流比を容易に変更でき、異なる
仕様における回路の共通化が可能となる等の特長を有す
る。
【０１４４】本発明の請求項７によれば、抵抗を設ける
ことにより動作電位を確実に保持できるため、回路の動
作を確実に行なわせることができる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の第１実施例の回路構成図である。
【図３】本発明の第２実施例の回路構成図である。
【図４】本発明の第３実施例の回路構成図である。
【図５】マルチコレクタＰＮＰトランジスタの平面図で
ある。
【図６】本発明の第４実施例の回路構成図である。
【図７】本発明の第５実施例の回路構成図である。
【図８】本発明の第６実施例の回路構成図である。
【図９】本発明の第７実施例の回路構成図である。
【図１０】本発明の第８実施例の回路構成図である。
【図１１】本発明の第９実施例の回路構成図である。
【図１２】本発明の第１０実施例の回路構成図である。
【図１３】従来の一例の回路構成図である。
【符号の説明】
１ 電流源 ２ 電流増幅手段 ３ 電流供給手段 １１，４１，５１，９１ 電流源 １２，２１，３１，５３，６１，７１ 電流増幅回路 １３，５６ 負荷 １６，２２，３２，５４，６２，７２ カレントミラー
回路 Ｑ1 ，Ｑ13 電流供給用トランジスタ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 電流（Ｉ）を出力する電流源（１）と、 所定の電流増幅率（ｈFE）を有し、入力電流を該電流増
    幅率（ｈFE）倍して出力する電流供給手段（３）と、 前記電流源（１）から前記電流（Ｉ）が供給され、前記
    電流源（１）から供給された前記電流（Ｉ）を前記電流
    供給手段（３）の電流増幅率（ｈFE）分の定数（ａ）倍
    し、前記電流供給手段（３）に前記入力電流として供給
    する電流増幅手段（２）とを有する電流供給回路。
  2. 【請求項２】 前記電流増幅手段（２）は前記電流源
    （１）にベースが接続され、前記ベースに供給される電
    流に応じたコレクタ電流を供給する電流検出用トランジ
    スタ（Ｑ2 ，Ｑ14）と、 前記電流検出用トランジスタ（Ｑ2 ，Ｑ14）のベースに
    コレクタが接続され、ベースに供給される電流に応じて
    前記コレクタに供給する電流を制御し、前記電流検出用
    トランジスタ（Ｑ2 ，Ｑ14）のベースに供給される電流
    を制御する制御用トランジスタ（Ｑ3 ，Ｑ15）と、 前記電流検出用トランジスタ（Ｑ2 ，Ｑ14）のコレクタ
    と、前記制御用トランジスタ（Ｑ3 ，Ｑ15）のベースが
    接続されると共に前記電流供給手段（３）が接続され、
    前記電流検出用トランジスタ（Ｑ2 ，Ｑ14）のコレクタ
    に供給される電流に応じて前記制御用トランジスタ（Ｑ
    3 ，Ｑ15）及び前記電流供給手段（３）に供給する電流
    を制御するカレントミラー回路（１６，２２，３２，５
    ４，６２，７２）を有することを特徴とする請求項１記
    載の電流供給回路。
  3. 【請求項３】 前記カレントミラー回路（１６，２２，
    ３２，５４，６２，７２）は前記制御用トランジスタ
    （Ｑ3 ，Ｑ15）のベースに供給する電流に比べて前記電
    流供給手段（３）に供給する電流が大きくなるように出
    力電流比が設定されたことを特徴とする請求項２記載の
    電流供給回路。
  4. 【請求項４】 前記カレントミラー回路（１６，２２，
    ３２，５４，６２，７２）は前記電流検出用トランジス
    タ（Ｑ2 ，Ｑ14）のコレクタにベースとコレクタとが接
    続された入力トランジスタ（Ｑ4 ，Ｑ7 ，Ｑ10，Ｑ16，
    Ｑ19，Ｑ22）と、 前記入力トランジスタ（Ｑ4 ，Ｑ7 ，Ｑ10，Ｑ16，
    Ｑ19，Ｑ22）のベースとベースが共通に接続され、コレ
    クタが前記制御用トランジスタ（Ｑ3 ，Ｑ15）のベース
    に接続された第１の出力トランジスタ（Ｑ5 ，Ｑ8 ，Ｑ
    11，Ｑ17，Ｑ20，Ｑ 23）と、 前記入力トランジスタ（Ｑ4 ，Ｑ7 ，Ｑ10，Ｑ16，
    Ｑ19，Ｑ22）のベースとベースが共通に接続され、コレ
    クタが前記電流供給手段（３）に接続された第２の出力
    トランジスタ（Ｑ6 ，Ｑ9 ，Ｑ12，Ｑ18，Ｑ21，Ｑ24）
    とを有することを特徴とする請求項２又は３記載の電流
    供給回路。
  5. 【請求項５】 前記カレントミラー回路（２２，６２）
    は前記入力トランジスタ（Ｑ7 ，Ｑ19）のエミッタに接
    続され、前記入力トランジスタ（Ｑ7 ，Ｑ19）のエミッ
    タ電流を制限する第１の抵抗（Ｒ2 ，Ｒ7 ）と、 前記第１の出力トランジスタ（Ｑ8 ，Ｑ20）のエミッタ
    に接続され、前記第１の出力トランジスタ（Ｑ7 ，
    Ｑ19）のエミッタ電流を制限する第２の抵抗（Ｒ3，Ｒ
    8 ）と、 前記第２の出力トランジスタ（Ｑ9 ，Ｑ21）のエミッタ
    に接続され、前記第２の出力トランジスタ（Ｑ9 ，
    Ｑ21）のエミッタ電流を制限する第３の抵抗（Ｒ4，Ｒ
    9 ）とを有し、 前記第１乃至第３の抵抗（Ｒ2 ，Ｒ7 ，Ｒ3 ，Ｒ8 ，Ｒ
    4 ，Ｒ9 ）の抵抗比を変えることにより出力電流比を設
    定できる構成としたことを特徴とする請求項４記載の電
    流供給回路。
  6. 【請求項６】 前記カレントミラー回路（３２，７２）
    は前記入力トランジスタ（Ｑ10，Ｑ22），第１の出力ト
    ランジスタ（Ｑ11，Ｑ23），第２の出力トランジスタ
    （Ｑ12，Ｑ24）をマルチコレクタトランジスタで構成
    し、コレクタの接続数を変えることにより出力電流比を
    設定する構成としたことを特徴とする請求項４又は５記
    載の電流供給回路。
  7. 【請求項７】 前記電流検出用トランジスタ（Ｑ2 ，Ｑ
    14）と前記カレントミラー回路（２２，６２）との間に
    設けられ、前記カレントミラー回路（２２，６２）のベ
    ース電位を所定のレベルに保持する電流保持抵抗
    （Ｒ5 ，Ｒ10）を有することを特徴とする請求項２乃至
    ６のいずれか一項記載の電流供給回路。
JP5226225A 1993-09-10 1993-09-10 電流供給回路 Withdrawn JPH0784657A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5226225A JPH0784657A (ja) 1993-09-10 1993-09-10 電流供給回路
US08/539,370 US5640110A (en) 1993-09-10 1995-10-05 Current supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5226225A JPH0784657A (ja) 1993-09-10 1993-09-10 電流供給回路

Publications (1)

Publication Number Publication Date
JPH0784657A true JPH0784657A (ja) 1995-03-31

Family

ID=16841860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5226225A Withdrawn JPH0784657A (ja) 1993-09-10 1993-09-10 電流供給回路

Country Status (2)

Country Link
US (1) US5640110A (ja)
JP (1) JPH0784657A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677807B1 (en) * 1999-11-05 2004-01-13 Analog Devices, Inc. Current mirror replica biasing system
JP4375025B2 (ja) * 2004-01-13 2009-12-02 株式会社デンソー 出力回路およびオペアンプ
JP5040268B2 (ja) * 2006-11-10 2012-10-03 富士電機株式会社 スイッチング電源装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251215A (ja) * 1985-04-26 1986-11-08 Sharp Corp 定電流回路
JPS6369306A (ja) * 1986-09-11 1988-03-29 Seikosha Co Ltd 電流ミラ−回路
IT1252324B (it) * 1991-07-18 1995-06-08 Sgs Thomson Microelectronics Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente.
US5311146A (en) * 1993-01-26 1994-05-10 Vtc Inc. Current mirror for low supply voltage operation

Also Published As

Publication number Publication date
US5640110A (en) 1997-06-17

Similar Documents

Publication Publication Date Title
US6407622B1 (en) Low-voltage bandgap reference circuit
US6426669B1 (en) Low voltage bandgap reference circuit
JPS6014512A (ja) 低電圧ｉｃ電流源
EP0139425B1 (en) A constant current source circuit
US6288525B1 (en) Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap
JPH05206755A (ja) 基準電圧発生回路
JPS6326895B2 (ja)
US6465998B2 (en) Current source with low supply voltage and with low voltage sensitivity
JP2008271503A (ja) 参照電流回路
JPH0784657A (ja) 電流供給回路
JP2001134330A (ja) 定電流回路
CN111293876A (zh) 一种电荷泵的线性化电路
EP0080620A1 (en) Band gap voltage regulator circuit
US6771055B1 (en) Bandgap using lateral PNPs
EP0061705A1 (en) Low-value current source circuit
US20200159272A1 (en) Bandgap voltage reference circuit capable of correcting voltage distortion
JP2006065439A (ja) バンドギャップ型基準電圧発生回路
JP2000286344A (ja) カレントミラー回路及び該回路を用いた発光素子の駆動回路
JPS62254218A (ja) 定電流回路
JP2537235B2 (ja) 定電流回路
JPH04366737A (ja) 温度センサ回路
JP2609749B2 (ja) 電流供給回路
JP2710471B2 (ja) 定電圧供給回路
JP2552007B2 (ja) 電流ミラー回路
JP3459795B2 (ja) 多出力カレントミラー回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128