JPH0784657A - 電流供給回路 - Google Patents
電流供給回路Info
- Publication number
- JPH0784657A JPH0784657A JP5226225A JP22622593A JPH0784657A JP H0784657 A JPH0784657 A JP H0784657A JP 5226225 A JP5226225 A JP 5226225A JP 22622593 A JP22622593 A JP 22622593A JP H0784657 A JPH0784657 A JP H0784657A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- collector
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 増幅回路のバイアス電流供給回路等として用
いられる定電流回路に関し、トランジスタの電流増幅率
によらず一定の電流を供給できる定電流回路を提供する
ことを目的とする。 【構成】 電流源11で生じた定電流IO を電流増幅回
路12を介して電流供給用トランジスタQ1 のベースに
供給する。このとき、定電流増幅回路12により定電流
IO を(N/hFEN )IO (N:カレントミラー回路1
6の電流比によって決まる定数、hFEN :電流供給用ト
ランジスタQ1 の電流増幅率)に変換し、電流供給用ト
ランジスタQ1 のベースに供給することにより、電流供
給用トランジスタQ1 のコレクタ電流IC1が、IC1=h
FEN ・(N/hFEN )IO =NIO となり、トランジス
タの電流増幅率hFEN の影響のない出力電流が得られ
る。
いられる定電流回路に関し、トランジスタの電流増幅率
によらず一定の電流を供給できる定電流回路を提供する
ことを目的とする。 【構成】 電流源11で生じた定電流IO を電流増幅回
路12を介して電流供給用トランジスタQ1 のベースに
供給する。このとき、定電流増幅回路12により定電流
IO を(N/hFEN )IO (N:カレントミラー回路1
6の電流比によって決まる定数、hFEN :電流供給用ト
ランジスタQ1 の電流増幅率)に変換し、電流供給用ト
ランジスタQ1 のベースに供給することにより、電流供
給用トランジスタQ1 のコレクタ電流IC1が、IC1=h
FEN ・(N/hFEN )IO =NIO となり、トランジス
タの電流増幅率hFEN の影響のない出力電流が得られ
る。
Description
【0001】
【産業上の利用分野】本発明は電流供給回路に係り、特
に、バイポーラ集積回路等の増幅回路のバイアス電流供
給回路等に用いられる電流供給回路に関する。
に、バイポーラ集積回路等の増幅回路のバイアス電流供
給回路等に用いられる電流供給回路に関する。
【0002】バイポーラ集積回路で用いられるバイポー
ラトランジスタは一般に電流増幅率が接合面積や不純物
濃度により大きく変動することが知られている。このた
め、バイポーラトランジスタにより構成される回路を集
積回路化した場合、その製造工程でのウエハ毎のを各種
誤差により各ウエハ毎にバイポーラトランジスタの電流
増幅率が変動してしまい作成された回路の特性が変動す
る。
ラトランジスタは一般に電流増幅率が接合面積や不純物
濃度により大きく変動することが知られている。このた
め、バイポーラトランジスタにより構成される回路を集
積回路化した場合、その製造工程でのウエハ毎のを各種
誤差により各ウエハ毎にバイポーラトランジスタの電流
増幅率が変動してしまい作成された回路の特性が変動す
る。
【0003】
【従来の技術】図13に従来の一例の構成図を示す。同
図中、101は定電流源、Q25は定電流供給用NPNト
ランジスタ、RL は負荷抵抗を示す。
図中、101は定電流源、Q25は定電流供給用NPNト
ランジスタ、RL は負荷抵抗を示す。
【0004】電流源101には定電圧VCCが印加され、
定電圧VCCに基づいて定電流Iを生成する。電流源で生
成された電流Iは定電流供給用NPNトランジスタQ25
のベースに供給される。
定電圧VCCに基づいて定電流Iを生成する。電流源で生
成された電流Iは定電流供給用NPNトランジスタQ25
のベースに供給される。
【0005】定電流供給用NPNトランジスタQ25はエ
ミッタが接地され、コレクタが負荷抵抗RL を介して定
電圧VCCと接続される。ここで、定電流供給用NPNト
ランジスタQ25のベース電流をIB ,電流増幅率をhFE
とすると、コレクタ電流ICは一般に、 IC =hFEIB ・・・(1) で表わされる。
ミッタが接地され、コレクタが負荷抵抗RL を介して定
電圧VCCと接続される。ここで、定電流供給用NPNト
ランジスタQ25のベース電流をIB ,電流増幅率をhFE
とすると、コレクタ電流ICは一般に、 IC =hFEIB ・・・(1) で表わされる。
【0006】このため、負荷抵抗RL に流れる電流IL
は、 IL =hFEIB ・・・(2) となる。
は、 IL =hFEIB ・・・(2) となる。
【0007】
【発明が解決しようとする課題】しかるに、従来の定電
流回路では負荷電流IL は制御用トランジスタQ101 の
電流増幅率hFEに依存しており、定電流源101が供給
する電流をIとすると式(1)に示されるようにIL =
hFEIB と表わされるため、電流増幅率hFEの変動に応
じて負荷電流IL が変化してしまうことになる。
流回路では負荷電流IL は制御用トランジスタQ101 の
電流増幅率hFEに依存しており、定電流源101が供給
する電流をIとすると式(1)に示されるようにIL =
hFEIB と表わされるため、電流増幅率hFEの変動に応
じて負荷電流IL が変化してしまうことになる。
【0008】トランジスタやICの製造時にはその製造
毎に接合面積や不純物濃度等がわずかにではあるが変動
してしまうのが一般的である。この接合面積や不純物濃
度等の変動によりトランジスタの電流増幅率がウエハ毎
やチップ毎にバラツキ、定電流回路においては上記のよ
うに負荷電流IL が変化してしまう。
毎に接合面積や不純物濃度等がわずかにではあるが変動
してしまうのが一般的である。この接合面積や不純物濃
度等の変動によりトランジスタの電流増幅率がウエハ毎
やチップ毎にバラツキ、定電流回路においては上記のよ
うに負荷電流IL が変化してしまう。
【0009】従って、このような定電流回路が搭載され
た回路装置では定電流回路の負荷電流のバラツキにより
固体別に動作特性が変動してしまう等の問題点があっ
た。
た回路装置では定電流回路の負荷電流のバラツキにより
固体別に動作特性が変動してしまう等の問題点があっ
た。
【0010】本発明は上記の点に鑑みてなされたもの
で、制御用トランジスタの電流増幅率によらず一定の電
流を供給できる定電流回路を提供することを目的とす
る。
で、制御用トランジスタの電流増幅率によらず一定の電
流を供給できる定電流回路を提供することを目的とす
る。
【0011】
【課題を解決するための手段】図1に本発明の請求項1
の原理ブロック図を示す。電流源1は電流Iを出力し、
電流増幅手段2に供給する。
の原理ブロック図を示す。電流源1は電流Iを出力し、
電流増幅手段2に供給する。
【0012】電流供給手段3は所定の電流増幅率hFEを
有し、入力電流を電流増幅率hFE倍して出力する。
有し、入力電流を電流増幅率hFE倍して出力する。
【0013】電流増幅手段2は電流源1から電流Iが供
給され、電流源1から供給された電流Iを電流供給手段
3の電流増幅率hFE分の所定の定数a倍し、電流供給手
段3に入力電流として供給する。
給され、電流源1から供給された電流Iを電流供給手段
3の電流増幅率hFE分の所定の定数a倍し、電流供給手
段3に入力電流として供給する。
【0014】本発明の請求項2は前記電流増幅手段2を
前記電流源1にベースが接続され、前記ベースに供給さ
れる電流に応じたコレクタ電流を供給する電流検出用ト
ランジスタQ2 ,Q14と、前記電流検出用トランジスタ
Q2 ,Q14のベースにコレクタが接続され、ベースに供
給される電流に応じて前記コレクタに供給する電流を制
御し、前記電流検出用トランジスタQ2 ,Q14のベース
に供給される電流を制御する制御用トランジスタQ3 ,
Q15と、前記電流検出用トランジスタQ2 ,Q14のコレ
クタと、前記制御用トランジスタQ3 ,Q15のベースが
接続されると共に前記電流供給手段3が接続され、前記
電流検出用トランジスタQ2 ,Q14のコレクタに供給さ
れる電流に応じて前記制御用トランジスタQ3 ,Q15及
び前記電流供給手段3に供給する電流を制御するカレン
トミラー回路16,22,32,54,62,72とを
有する構成としてなる。
前記電流源1にベースが接続され、前記ベースに供給さ
れる電流に応じたコレクタ電流を供給する電流検出用ト
ランジスタQ2 ,Q14と、前記電流検出用トランジスタ
Q2 ,Q14のベースにコレクタが接続され、ベースに供
給される電流に応じて前記コレクタに供給する電流を制
御し、前記電流検出用トランジスタQ2 ,Q14のベース
に供給される電流を制御する制御用トランジスタQ3 ,
Q15と、前記電流検出用トランジスタQ2 ,Q14のコレ
クタと、前記制御用トランジスタQ3 ,Q15のベースが
接続されると共に前記電流供給手段3が接続され、前記
電流検出用トランジスタQ2 ,Q14のコレクタに供給さ
れる電流に応じて前記制御用トランジスタQ3 ,Q15及
び前記電流供給手段3に供給する電流を制御するカレン
トミラー回路16,22,32,54,62,72とを
有する構成としてなる。
【0015】本発明の請求項3は前記カレントミラー回
路16,22,32,54,62,72を前記制御用ト
ランジスタQ3 ,Q15のベースに供給する電流に比べて
前記電流供給手段3に供給する電流が大きくなるように
出力電流比が設定されたことを特徴とする。
路16,22,32,54,62,72を前記制御用ト
ランジスタQ3 ,Q15のベースに供給する電流に比べて
前記電流供給手段3に供給する電流が大きくなるように
出力電流比が設定されたことを特徴とする。
【0016】本発明の請求項4は前記カレントミラー回
路16,22,32,54,62,72は前記電流検出
用トランジスタQ2 ,Q14のコレクタにベースとコレク
タとが接続された入力トランジスタQ4 ,Q7 ,Q10,
Q16,Q19,Q22と、前記入力トランジスタQ4 ,
Q7 ,Q10,Q16,Q19,Q22のベースとベースが共通
に接続され、コレクタが前記制御用トランジスタQ3 ,
Q15のベースに接続された第1の出力トランジスタ
Q5 ,Q8 ,Q11,Q17,Q20,Q23と、前記入力トラ
ンジスタQ4 ,Q7 ,Q10,Q16,Q19,Q22のベース
とベースが共通に接続され、コレクタが前記電流供給手
段3に接続された第2の出力トランジスタQ6 ,Q9 ,
Q12,Q18,Q21,Q24とを有する構成としてなる。
路16,22,32,54,62,72は前記電流検出
用トランジスタQ2 ,Q14のコレクタにベースとコレク
タとが接続された入力トランジスタQ4 ,Q7 ,Q10,
Q16,Q19,Q22と、前記入力トランジスタQ4 ,
Q7 ,Q10,Q16,Q19,Q22のベースとベースが共通
に接続され、コレクタが前記制御用トランジスタQ3 ,
Q15のベースに接続された第1の出力トランジスタ
Q5 ,Q8 ,Q11,Q17,Q20,Q23と、前記入力トラ
ンジスタQ4 ,Q7 ,Q10,Q16,Q19,Q22のベース
とベースが共通に接続され、コレクタが前記電流供給手
段3に接続された第2の出力トランジスタQ6 ,Q9 ,
Q12,Q18,Q21,Q24とを有する構成としてなる。
【0017】本発明の請求項5は前記カレントミラー回
路22,62は前記入力トランジスタQ7 ,Q19のエミ
ッタに接続され、前記入力トランジスタQ7 ,Q19のエ
ミッタ電流を制限する第1の抵抗R2 ,R7 と、前記第
1の出力トランジスタQ8 ,Q20のエミッタに接続さ
れ、前記第1の出力トランジスタQ7 ,Q19のエミッタ
電流を制限する第2の抵抗R3 ,R8 と、前記第2の出
力トランジスタQ9 ,Q21のエミッタに接続され、前記
第2の出力トランジスタQ9 ,Q21のエミッタ電流を制
限する第3の抵抗R4 ,R9 とを有し、前記第1乃至第
3の抵抗R2 ,R7 ,R3 ,R8 ,R4 ,R9 の抵抗比
を変えることにより出力電流比を設定できる構成として
なる。
路22,62は前記入力トランジスタQ7 ,Q19のエミ
ッタに接続され、前記入力トランジスタQ7 ,Q19のエ
ミッタ電流を制限する第1の抵抗R2 ,R7 と、前記第
1の出力トランジスタQ8 ,Q20のエミッタに接続さ
れ、前記第1の出力トランジスタQ7 ,Q19のエミッタ
電流を制限する第2の抵抗R3 ,R8 と、前記第2の出
力トランジスタQ9 ,Q21のエミッタに接続され、前記
第2の出力トランジスタQ9 ,Q21のエミッタ電流を制
限する第3の抵抗R4 ,R9 とを有し、前記第1乃至第
3の抵抗R2 ,R7 ,R3 ,R8 ,R4 ,R9 の抵抗比
を変えることにより出力電流比を設定できる構成として
なる。
【0018】本発明の請求項6は前記カレントミラー回
路32,72は前記入力トランジスタQ10,Q22,第1
の出力トランジスタQ11,Q23,第2の出力トランジス
タQ 12,Q24をマルチコレクタトランジスタで構成し、
コレクタの接続数を変えることにより出力電流比を設定
する構成としてなる。
路32,72は前記入力トランジスタQ10,Q22,第1
の出力トランジスタQ11,Q23,第2の出力トランジス
タQ 12,Q24をマルチコレクタトランジスタで構成し、
コレクタの接続数を変えることにより出力電流比を設定
する構成としてなる。
【0019】本発明の請求項7は前記電流検出用トラン
ジスタQ2 ,Q14と前記カレントミラー回路22,62
との間に設けられ、前記カレントミラー回路22,62
のベース電位を所定のレベルに保持する電流保持抵抗R
5 ,R10を設けてなる。
ジスタQ2 ,Q14と前記カレントミラー回路22,62
との間に設けられ、前記カレントミラー回路22,62
のベース電位を所定のレベルに保持する電流保持抵抗R
5 ,R10を設けてなる。
【0020】
【作用】請求項1によれば、電流源から出力された電流
Iは電流増幅手段で電流供給手段の電流増幅率hFE分の
所定の定数a倍され、電流供給手段に入力電流として供
給される。
Iは電流増幅手段で電流供給手段の電流増幅率hFE分の
所定の定数a倍され、電流供給手段に入力電流として供
給される。
【0021】電流供給手段には(a・I)/hFEなる電
流が入力電流として供給される。電流供給手段は(a・
I)/hFEなる入力電流を電流増幅率hFE倍して出力す
る。このため、電流増幅率hFEが消去され、電流供給手
段からは(a・I)なる電流が出力される。
流が入力電流として供給される。電流供給手段は(a・
I)/hFEなる入力電流を電流増幅率hFE倍して出力す
る。このため、電流増幅率hFEが消去され、電流供給手
段からは(a・I)なる電流が出力される。
【0022】電流供給手段の出力電流はa・Iとなり、
電流増幅率hFEに依存しない電流が得られる。
電流増幅率hFEに依存しない電流が得られる。
【0023】請求項2によれば、電流検出用トランジス
タ、カレントミラー回路、制御用トランジスタによりフ
ィードバックループを形成し、後述する作用により電流
供給手段の電流増幅率の逆数倍の電流が得られる。
タ、カレントミラー回路、制御用トランジスタによりフ
ィードバックループを形成し、後述する作用により電流
供給手段の電流増幅率の逆数倍の電流が得られる。
【0024】請求項3によれば、前記制御用トランジス
タのベースに供給する電流に比べて前記電流供給手段に
供給する電流が大きくなるように出力電流比が設定され
るため、制御用トランジスタへの供給電流を低減でき
る。
タのベースに供給する電流に比べて前記電流供給手段に
供給する電流が大きくなるように出力電流比が設定され
るため、制御用トランジスタへの供給電流を低減でき
る。
【0025】請求項4によれば、検出用トランジスタの
コレクタ電流に応じて第1,第2の出力トランジスタを
制御でき、コレクタ電流に応じた出力電流を得られる。
コレクタ電流に応じて第1,第2の出力トランジスタを
制御でき、コレクタ電流に応じた出力電流を得られる。
【0026】請求項5によれば、前記第1乃至第3の抵
抗の抵抗比を変えることにより、出力電流比を設定でき
る。
抗の抵抗比を変えることにより、出力電流比を設定でき
る。
【0027】請求項6によれば、マルチコレクタトラン
ジスタのコレクタの接続数を変えることにより出力電流
比を設定できる。
ジスタのコレクタの接続数を変えることにより出力電流
比を設定できる。
【0028】請求項7によれば、前記電流検出用トラン
ジスタと前記カレントミラー回路との間に設けられた電
位保持抵抗により前記カレントミラー回路のベース電位
を所定のレベルに保持することができ、回路を所定の動
作電位に保持でき、確実な動作を行なえる。
ジスタと前記カレントミラー回路との間に設けられた電
位保持抵抗により前記カレントミラー回路のベース電位
を所定のレベルに保持することができ、回路を所定の動
作電位に保持でき、確実な動作を行なえる。
【0029】
【実施例】図2に本発明の第1実施例の回路構成図を示
す。同図中、11は電流源1に相当する定電流源、12
は電流増幅手段2に相当する電流増幅回路、Q1 は電流
供給手段2に相当する電流供給用NPNトランジスタ、
13は電流の供給先となる負荷を示す。
す。同図中、11は電流源1に相当する定電流源、12
は電流増幅手段2に相当する電流増幅回路、Q1 は電流
供給手段2に相当する電流供給用NPNトランジスタ、
13は電流の供給先となる負荷を示す。
【0030】定電流源11には定電圧印加ライン14か
ら定電圧VCCが印加され、定電圧印加ライン14から印
加された定電圧VCCに基づいて電流IO を生成し、電流
増幅回路12に供給する。電流増幅回路12は定電圧印
加ライン14と接地に接続された接地ライン15との間
に設けられ、定電圧VCCにより駆動され、定電流源11
から供給された電流I0 に応じた電流I1 に変換して出
力する。このとき、電流I1 は電流供給用NPNトラン
ジスタQ1 の電流増幅率をhFE1 〔=(コレクタ電流I
C )/(ベース電流IB )〕としたとき、 I1 =(N/hFE1 )・I0 〔ただし、Nは所定の定数〕・・・ (1-1) に変換される。
ら定電圧VCCが印加され、定電圧印加ライン14から印
加された定電圧VCCに基づいて電流IO を生成し、電流
増幅回路12に供給する。電流増幅回路12は定電圧印
加ライン14と接地に接続された接地ライン15との間
に設けられ、定電圧VCCにより駆動され、定電流源11
から供給された電流I0 に応じた電流I1 に変換して出
力する。このとき、電流I1 は電流供給用NPNトラン
ジスタQ1 の電流増幅率をhFE1 〔=(コレクタ電流I
C )/(ベース電流IB )〕としたとき、 I1 =(N/hFE1 )・I0 〔ただし、Nは所定の定数〕・・・ (1-1) に変換される。
【0031】電流増幅回路12の出力電流I1 は電流供
給用NPNトランジスタQ1 のベースに供給される。
給用NPNトランジスタQ1 のベースに供給される。
【0032】電流供給用NPNトランジスタQ1 のコレ
クタは負荷13に接続され、エミッタは接地ライン15
に接続されている。
クタは負荷13に接続され、エミッタは接地ライン15
に接続されている。
【0033】電流供給用NPNトランジスタQ1 はベー
ス電流IB1に応じたコレクタ電流I C1を負荷13より引
き込み、負荷13に電流I2 =IC1を供給する。このと
き、コレクタ電流IC1は一般にNPNトランジスタQ1
の電流増幅率をhFE1 とすると、 IC1=hFE1 ・IB1 ・・・ (1-2) で表わされる。
ス電流IB1に応じたコレクタ電流I C1を負荷13より引
き込み、負荷13に電流I2 =IC1を供給する。このと
き、コレクタ電流IC1は一般にNPNトランジスタQ1
の電流増幅率をhFE1 とすると、 IC1=hFE1 ・IB1 ・・・ (1-2) で表わされる。
【0034】電流供給用NPNトランジスタQ1 のベー
スには電流増幅回路12よりI1 〔=(N/hFE1 )・
IO 〕なる電流が供給されているため、電流供給用NP
NトランジスタQ1 のコレクタ電流IC1は式(1-2) よ
り、 IC1=hFE1 ・IB1=hFE1 ・I1 =hFE1 ・(N/hFE1 )・IO =N・IO ・・・ (1-3) となる。電流供給用NPNトランジスタQ1 のコレクタ
電流IC1は負荷13に供給される電流I2 に相当する。
スには電流増幅回路12よりI1 〔=(N/hFE1 )・
IO 〕なる電流が供給されているため、電流供給用NP
NトランジスタQ1 のコレクタ電流IC1は式(1-2) よ
り、 IC1=hFE1 ・IB1=hFE1 ・I1 =hFE1 ・(N/hFE1 )・IO =N・IO ・・・ (1-3) となる。電流供給用NPNトランジスタQ1 のコレクタ
電流IC1は負荷13に供給される電流I2 に相当する。
【0035】従って、負荷13には電流源11から供給
された電流IO に応じた電流I2 が供給されるが、負荷
13に供給される電流I2 は式(1-3) に示されるように
トランジスタQ1 の電流増幅率hFE1 の影響を受けない
電流となる。
された電流IO に応じた電流I2 が供給されるが、負荷
13に供給される電流I2 は式(1-3) に示されるように
トランジスタQ1 の電流増幅率hFE1 の影響を受けない
電流となる。
【0036】電流源11は抵抗R1 より構成され、一端
が定電圧印加ライン14に接続され、他端は電流増幅回
路12の電流検出用NPNトランジスタQ2 のベース−
エミッタ間を介して接地ライン15に接続される。この
ため、抵抗R1 の一端には定電圧VCCが印加され、他端
はNPNトランジスタQ2 のベース−エミッタ間電圧V
BE2 とされる。
が定電圧印加ライン14に接続され、他端は電流増幅回
路12の電流検出用NPNトランジスタQ2 のベース−
エミッタ間を介して接地ライン15に接続される。この
ため、抵抗R1 の一端には定電圧VCCが印加され、他端
はNPNトランジスタQ2 のベース−エミッタ間電圧V
BE2 とされる。
【0037】従って、抵抗R1 の端子間には(VCC−V
BE2 )…(1-4) なる電圧が印加され、抵抗R1 には印加
電圧(VCC−VBE2 )に応じた〔(VCC−VBE2 )/R
1 〕…(1-5) なる電流I0 が電流増幅回路12方向に流
れる。このようにして、抵抗R1 により電流増幅回路1
2に電流IO が供給される。
BE2 )…(1-4) なる電圧が印加され、抵抗R1 には印加
電圧(VCC−VBE2 )に応じた〔(VCC−VBE2 )/R
1 〕…(1-5) なる電流I0 が電流増幅回路12方向に流
れる。このようにして、抵抗R1 により電流増幅回路1
2に電流IO が供給される。
【0038】電流増幅回路12は電流検出用NPNトラ
ンジスタQ2 ,制御用NPNトランジスタQ3 ,カレン
トミラー回路16より構成されている。電流検出用NP
NトランジスタQ2 のベースは電流源11に接続されて
おり、電流検出用NPNトランジスタQ2 は電流源11
から供給される電流IO に応じた電流IC2をコレクタよ
り引き込み、カレントミラー回路16を駆動する。
ンジスタQ2 ,制御用NPNトランジスタQ3 ,カレン
トミラー回路16より構成されている。電流検出用NP
NトランジスタQ2 のベースは電流源11に接続されて
おり、電流検出用NPNトランジスタQ2 は電流源11
から供給される電流IO に応じた電流IC2をコレクタよ
り引き込み、カレントミラー回路16を駆動する。
【0039】カレントミラー回路16はPNPトランジ
スタQ4 〜Q6 よりなり、電流検出用NPNトランジス
タQ2 のコレクタ電流IC2に応じた電流をPNPトラン
ジスタQ5 ,Q6 のコレクタより出力する。このとき、
PNPトランジスタQ4 〜Q 6 のエミッタ面積は1:
(1/N):1に設定されており、エミッタ面積比に応
じた電流が各トランジスタQ4 〜Q6 のコレクタより出
力される。カレントミラー回路16のPNPトランジス
タQ5 のコレクタは制御用NPNトランジスタQ 3 のベ
ースに接続されており、制御用NPNトランジスタQ3
にカレントミラー回路16のPNPトランジスタQ5 の
コレクタ電流に応じた電流IC3をコレクタより引き込
む。制御用NPNトランジスタQ3 のコレクタは電流検
出用NPNトランジスタQ2 のベースと接続されてお
り、電流検出用NPNトランジスタQ2のベース電流を
制御する。
スタQ4 〜Q6 よりなり、電流検出用NPNトランジス
タQ2 のコレクタ電流IC2に応じた電流をPNPトラン
ジスタQ5 ,Q6 のコレクタより出力する。このとき、
PNPトランジスタQ4 〜Q 6 のエミッタ面積は1:
(1/N):1に設定されており、エミッタ面積比に応
じた電流が各トランジスタQ4 〜Q6 のコレクタより出
力される。カレントミラー回路16のPNPトランジス
タQ5 のコレクタは制御用NPNトランジスタQ 3 のベ
ースに接続されており、制御用NPNトランジスタQ3
にカレントミラー回路16のPNPトランジスタQ5 の
コレクタ電流に応じた電流IC3をコレクタより引き込
む。制御用NPNトランジスタQ3 のコレクタは電流検
出用NPNトランジスタQ2 のベースと接続されてお
り、電流検出用NPNトランジスタQ2のベース電流を
制御する。
【0040】また、カレントミラー回路16のPNPト
ランジスタQ6 のコレクタは電流増幅回路12の出力で
電流供給用NPNトランジスタQ1 のベースに接続され
ていて、PNPトランジスタQ6 のコレクタ電流IC6が
電流供給用NPNトランジスタQ6 のベース電流として
供給される。
ランジスタQ6 のコレクタは電流増幅回路12の出力で
電流供給用NPNトランジスタQ1 のベースに接続され
ていて、PNPトランジスタQ6 のコレクタ電流IC6が
電流供給用NPNトランジスタQ6 のベース電流として
供給される。
【0041】電流供給用NPNトランジスタQ1 はベー
ス電流IB1に応じた電流IC1をコレクタより引き込み、
例えば、負荷抵抗RL よりなる負荷13に電流I2 を供
給する。
ス電流IB1に応じた電流IC1をコレクタより引き込み、
例えば、負荷抵抗RL よりなる負荷13に電流I2 を供
給する。
【0042】次に、本実施例の動作を説明する。まず、
トランジスタQ1 〜Q6 のコレクタ電流をIC1〜IC6,
ベース電流IB1〜IB6,エミッタ電流をIE1〜IE6,ベ
ース−エミッタ間電圧をVBE1 〜VBE6 ,電流増幅率を
hFE1 〜hFE6 とする。
トランジスタQ1 〜Q6 のコレクタ電流をIC1〜IC6,
ベース電流IB1〜IB6,エミッタ電流をIE1〜IE6,ベ
ース−エミッタ間電圧をVBE1 〜VBE6 ,電流増幅率を
hFE1 〜hFE6 とする。
【0043】トランジスタのベース−エミッタ間電流V
BEは絶対温度をT,ボルツマン定数をk,電子の電荷量
をq,接合の飽和電流をIS ,エミッタ電流をIE とす
ると、 VBE=(kT/q)ln(IE /IS ) ・・・ (2-1) で表わされる。
BEは絶対温度をT,ボルツマン定数をk,電子の電荷量
をq,接合の飽和電流をIS ,エミッタ電流をIE とす
ると、 VBE=(kT/q)ln(IE /IS ) ・・・ (2-1) で表わされる。
【0044】式(2-1) よりトランジスタQ4 のベース−
エミッタ間電圧VBE4 は、 VBE4 =(kT/q)ln(IE4/IS4) ・・・ (2-2) トランジスタQ5 のベース−エミッタ間電圧VBE5 は、 VBE5 =(kT/q)ln(IE5/IS5) ・・・ (2-3) トランジスタQ6 のベース−エミッタ間電圧VBE6 は、 VBE6 =(kT/q)ln(IE6/IS6) ・・・ (2-4) ここで、トランジスタQ4 ,Q5 ,Q6 のエミッタ面積
は、1:(1/N):1に設定されているからIS4=I
S6=IS とすると、 VBE4 =(kT/q)ln(IE4/IS ) ・・・ (2-5) VBE5 =(kT/q)ln(IE5/(1/N・IS )) ・・・ (2-6) VBE6 =(kT/q)ln(IE6/IS ) ・・・ (2-7) と表わされる。
エミッタ間電圧VBE4 は、 VBE4 =(kT/q)ln(IE4/IS4) ・・・ (2-2) トランジスタQ5 のベース−エミッタ間電圧VBE5 は、 VBE5 =(kT/q)ln(IE5/IS5) ・・・ (2-3) トランジスタQ6 のベース−エミッタ間電圧VBE6 は、 VBE6 =(kT/q)ln(IE6/IS6) ・・・ (2-4) ここで、トランジスタQ4 ,Q5 ,Q6 のエミッタ面積
は、1:(1/N):1に設定されているからIS4=I
S6=IS とすると、 VBE4 =(kT/q)ln(IE4/IS ) ・・・ (2-5) VBE5 =(kT/q)ln(IE5/(1/N・IS )) ・・・ (2-6) VBE6 =(kT/q)ln(IE6/IS ) ・・・ (2-7) と表わされる。
【0045】トランジスタQ4 ,Q5 ,Q6 のベースは
共に接続されているから、VBE4 =VBE5 =VBE6 とな
る。
共に接続されているから、VBE4 =VBE5 =VBE6 とな
る。
【0046】従って、式(2-5) 〜式(2-7) より、 (kT/q)ln(IE4/IS ) =(kT/q)ln(NIE5/IS ) =(kT/q)ln(IE6/IS ) ・・・(2-8) となる。
【0047】 式(2-8) よりIE4=NIE5=IE6 ・・・(2-9) となる。
【0048】また、一方、トランジスタにおいては一般
に、 IE −IC =IB ・・・(2-10) であり、かつ、 IC =hFEIB ・・・(2-11) であるから、式(2-10)を式(2-11)に代入すると、 IC =hFE(IE −IC ) ・・・(2-12) 式 (2-12) より、 IC +hFEIC =(1+hFE)IC =hFEIE ・・・(2-13) よって、 IC =(hFE/(1+hFE))IE ・・・(2-14) で表わされる。
に、 IE −IC =IB ・・・(2-10) であり、かつ、 IC =hFEIB ・・・(2-11) であるから、式(2-10)を式(2-11)に代入すると、 IC =hFE(IE −IC ) ・・・(2-12) 式 (2-12) より、 IC +hFEIC =(1+hFE)IC =hFEIE ・・・(2-13) よって、 IC =(hFE/(1+hFE))IE ・・・(2-14) で表わされる。
【0049】式(2-14)よりトランジスタQ4 のコレクタ
電流IC4は、 IC4=(hFE4 /(1+hFE4 ))IE4 ・・・(2-15) 同様に、トランジスタQ5 のコレクタ電流IC5は、 IC5=(hFE5 /(1+hFE5 ))IE5 ・・・(2-16) トランジスタQ6 のコレクタ電流IC6は、 IC6=(hFE6 /(1+hFE6 ))IE6 ・・・(2-17) トランジスタQ4 ,Q5 ,Q6 は同一工程で製造される
PNPトランジスタであり、接合面積や不純物濃度等が
略同一となるから、
電流IC4は、 IC4=(hFE4 /(1+hFE4 ))IE4 ・・・(2-15) 同様に、トランジスタQ5 のコレクタ電流IC5は、 IC5=(hFE5 /(1+hFE5 ))IE5 ・・・(2-16) トランジスタQ6 のコレクタ電流IC6は、 IC6=(hFE6 /(1+hFE6 ))IE6 ・・・(2-17) トランジスタQ4 ,Q5 ,Q6 は同一工程で製造される
PNPトランジスタであり、接合面積や不純物濃度等が
略同一となるから、
【0050】
【数1】
【0051】とおくことができる。
【0052】式(2-18)より式(2-15)は、 IC4=(hFEP /(1+hFEP ))IE4 ・・・(2-19) 式(2-16)は、 IC5=(hFEP /(1+hFEP ))IE5 ・・・(2-20) 式(2-17)は、 IC6=(hFEP /(1+hFEP ))IE6 ・・・(2-21) で表わされる。
【0053】さらに、式(2-9) より、IE4=NIE5=I
E6であるので、式(2-19)〜式(2-21)より、 IC4=N・IC5=IC6 ・・・(2-22) となる。
E6であるので、式(2-19)〜式(2-21)より、 IC4=N・IC5=IC6 ・・・(2-22) となる。
【0054】ここで、トランジスタQ2 のコレクタ電流
IC2は、 IC2=IC3+IB4+IB5+IB6 ・・・(2-23) 式(2-11)より、 IC2=IC4+(IC4/hFE4 )+(IC5/hFE5 )+(IC6/hFE6 ) ・・・(2-24) 式(2-18)より、
IC2は、 IC2=IC3+IB4+IB5+IB6 ・・・(2-23) 式(2-11)より、 IC2=IC4+(IC4/hFE4 )+(IC5/hFE5 )+(IC6/hFE6 ) ・・・(2-24) 式(2-18)より、
【0055】
【数2】
【0056】であり、かつ、式(2-22)より、IC4=NI
C5=IC6であるから、式(2-24)は、
C5=IC6であるから、式(2-24)は、
【0057】
【数3】
【0058】トランジスタQ2 のベース電流IB2は式(2
-13)より、 IB2=IO −IC3=IO −hFE3 IB3 ・・・(2-26) ここで、IB3=IC5 であるから式(2-26)は、 IB2=IO −hFE3 IC5 ・・・(2-27) で表わされる。
-13)より、 IB2=IO −IC3=IO −hFE3 IB3 ・・・(2-26) ここで、IB3=IC5 であるから式(2-26)は、 IB2=IO −hFE3 IC5 ・・・(2-27) で表わされる。
【0059】 ここで、IC2=hFE2 IB2 ・・・(2-28) であるから、式(2-25)及び式(2-27)を式(2-28)に代入す
ると、
ると、
【0060】
【数4】
【0061】式(2-29)は、
【0062】
【数5】
【0063】式(2-30)より、
【0064】
【数6】
【0065】トランジスタQ2 ,Q3 は同一工程で製造
されるNPNトランジスタであり、接合面積、不純物濃
度等が略同一であるから、
されるNPNトランジスタであり、接合面積、不純物濃
度等が略同一であるから、
【0066】
【数7】
【0067】とおける。
【0068】式(2-32)を式(2-31)に代入すると、
【0069】
【数8】
【0070】式(2-33)より、
【0071】
【数9】
【0072】通常、hFEN (〜100),hFEP (30
〜50)≫0であるから、式(2-34)中、
〜50)≫0であるから、式(2-34)中、
【0073】
【数10】
【0074】とおけるから、式(2-34)は、
【0075】
【数11】
【0076】とおける。
【0077】トランジスタQ6 のコレクタ電流IC6は式
(2-22)より、 IC6=NIC5 ・・・(2-36) で表わされる。
(2-22)より、 IC6=NIC5 ・・・(2-36) で表わされる。
【0078】従って、式(2-36)に式(2-35)を代入する
と、 IC6=(N/hFEN )IO ・・・(2-37) で表わされる。
と、 IC6=(N/hFEN )IO ・・・(2-37) で表わされる。
【0079】トランジスタQ6 のコレクタ電流IC6はト
ランジスタQ1 のベース電流IB1に相当する。
ランジスタQ1 のベース電流IB1に相当する。
【0080】このため、式(2-11)よりトランジスタQ1
のコレクタ電流IC1は、 IC1=hFE1 IB1=hFE1 IC6 ・・・(2-38) で表わされ、かつ、hFE1 は他のトランジスタと同一工
程で製造され、接合面積、不純物濃度等が略同一に形成
されるため、
のコレクタ電流IC1は、 IC1=hFE1 IB1=hFE1 IC6 ・・・(2-38) で表わされ、かつ、hFE1 は他のトランジスタと同一工
程で製造され、接合面積、不純物濃度等が略同一に形成
されるため、
【0081】
【数12】
【0082】で表わせる。
【0083】従って、式(2-36)は、 IC1=hFEN IC6 ・・・(2-39) 式(2-39)に式(2-38)を代入すると、 IC1=I2 =hFEN (NIO /hFEN )=NIO ・・・(2-40) と表わされる。
【0084】トランジスタQ1 のコレクタ電流IC1は負
荷13に供給される電流に相当しており、式(2-40)に示
されるようにトランジスタQ1 〜Q6 の電流増幅率h
FEP ,hFEN に依存しない。
荷13に供給される電流に相当しており、式(2-40)に示
されるようにトランジスタQ1 〜Q6 の電流増幅率h
FEP ,hFEN に依存しない。
【0085】以上のように本実施例によれば、回路を構
成するトランジスタの電流増幅率h FEに依存しない電流
を負荷13に供給することができる。このため、異なる
ウエハ、チップ等に形成されることにより、接合面積や
不純物濃度に誤差が生じて回路を構成するトランジスタ
の電流増幅率hFEが変動してしまっても負荷13に供給
される電流は電流増幅率hFEの影響を受けず、負荷13
に一定の電流を供給できる。
成するトランジスタの電流増幅率h FEに依存しない電流
を負荷13に供給することができる。このため、異なる
ウエハ、チップ等に形成されることにより、接合面積や
不純物濃度に誤差が生じて回路を構成するトランジスタ
の電流増幅率hFEが変動してしまっても負荷13に供給
される電流は電流増幅率hFEの影響を受けず、負荷13
に一定の電流を供給できる。
【0086】また、回路の駆動電圧VCCはトランジスタ
Q1 のベース−エミッタ間電圧VBE 1 及びトランジスタ
Q6 のコレクタ−エミッタ間電圧VCE6 又はトランジス
タQ 3 のベース−エミッタ間電圧VBE3 及びトランジス
タQ5 のコレクタ−エミッタ間電圧VCE5 で決定され
る。
Q1 のベース−エミッタ間電圧VBE 1 及びトランジスタ
Q6 のコレクタ−エミッタ間電圧VCE6 又はトランジス
タQ 3 のベース−エミッタ間電圧VBE3 及びトランジス
タQ5 のコレクタ−エミッタ間電圧VCE5 で決定され
る。
【0087】 VCC=VBE1 +VCE6 又はVCC=VBE3 +VCE5 ここで、トランジスタにおいてベース−エミッタ間電圧
VBEは一般に0.7 〔V〕程度で、コレクタ−エミッタ間
電圧VCEは0.1 〔V〕程度であるため、 VCC=0.7 +0.1 =0.8 〔V〕 であればよい。
VBEは一般に0.7 〔V〕程度で、コレクタ−エミッタ間
電圧VCEは0.1 〔V〕程度であるため、 VCC=0.7 +0.1 =0.8 〔V〕 であればよい。
【0088】従って、このように、0.8 〔V〕という低
電圧での動作が可能となる。
電圧での動作が可能となる。
【0089】図3に本発明の第2実施例の回路構成図を
示す。同図中、図2と同一構成部分には同一符号を付
し、その説明は省略する。
示す。同図中、図2と同一構成部分には同一符号を付
し、その説明は省略する。
【0090】本実施例は第1実施例とは電流増幅回路2
1の構成が異なり、特にカレントミラー回路22の電流
比の設定方法が異なる。
1の構成が異なり、特にカレントミラー回路22の電流
比の設定方法が異なる。
【0091】本実施例のカレントミラー回路22は抵抗
R2 ,R3 ,R4 ,及びPNPトランジスタQ7 ,
Q8 ,Q9 より構成されている。PNPトランジスタQ
7 ,Q8,Q9 はエミッタ面積等が同一に形成され、特
性が全て同じになるように構成されている。
R2 ,R3 ,R4 ,及びPNPトランジスタQ7 ,
Q8 ,Q9 より構成されている。PNPトランジスタQ
7 ,Q8,Q9 はエミッタ面積等が同一に形成され、特
性が全て同じになるように構成されている。
【0092】抵抗R2 ,R3 ,R4 はPNPトランジス
タQ7 ,Q8 ,Q9 のエミッタと定電圧印加ライン14
との間に接続され、エミッタ電流IE7,IF8,IE9を制
限する。抵抗R2 ,R3 ,R4 の比を1:N:1に設定
することによりPNPトランジスタQ7 ,Q8 ,Q9 の
エミッタ電流IE7,IF8,IE9の電流比を1:(1/
N):1に設定する。
タQ7 ,Q8 ,Q9 のエミッタと定電圧印加ライン14
との間に接続され、エミッタ電流IE7,IF8,IE9を制
限する。抵抗R2 ,R3 ,R4 の比を1:N:1に設定
することによりPNPトランジスタQ7 ,Q8 ,Q9 の
エミッタ電流IE7,IF8,IE9の電流比を1:(1/
N):1に設定する。
【0093】本実施例によれば、抵抗R2 ,R3 ,R4
の比を変えることにより、PNPトランジスタQ7 ,Q
8 ,Q9 のエミッタ電流比を変えることができ、出力電
流値を変えることができる。
の比を変えることにより、PNPトランジスタQ7 ,Q
8 ,Q9 のエミッタ電流比を変えることができ、出力電
流値を変えることができる。
【0094】従って、第1実施例に比べて出力電流の設
定が容易であると共に設定の自由度も大きい。
定が容易であると共に設定の自由度も大きい。
【0095】また、本実施例では抵抗R2 ,R3 ,R4
によりPNPトランジスタQ7 ,Q 8 ,Q9 のベースの
電位は低下する。PNPトランジスタQ7 ,Q8 ,Q9
のベース電位が必要以上に低いとPNPトランジスタQ
7 ,Q8 ,Q9 が動作しなくなる。このため、本実施例
ではトランジスタQ2 のコレクタとカレントミラー回路
22との間に抵抗R5 を設け、カレントミラー回路22
を構成するPNPトランジスタQ7 ,Q8 ,Q9 のベー
ス電位の低下を防止している。
によりPNPトランジスタQ7 ,Q 8 ,Q9 のベースの
電位は低下する。PNPトランジスタQ7 ,Q8 ,Q9
のベース電位が必要以上に低いとPNPトランジスタQ
7 ,Q8 ,Q9 が動作しなくなる。このため、本実施例
ではトランジスタQ2 のコレクタとカレントミラー回路
22との間に抵抗R5 を設け、カレントミラー回路22
を構成するPNPトランジスタQ7 ,Q8 ,Q9 のベー
ス電位の低下を防止している。
【0096】カレントミラー回路22を構成するPNP
トランジスタQ7 ,Q8 ,Q9 のベース電位の低下を防
止することにより回路動作を確実に行なうことができ
る。
トランジスタQ7 ,Q8 ,Q9 のベース電位の低下を防
止することにより回路動作を確実に行なうことができ
る。
【0097】図4に本発明の第3実施例の回路構成図を
示す。同図中、図2と同一構成部分には同一符号を付
し、その説明は省略する。
示す。同図中、図2と同一構成部分には同一符号を付
し、その説明は省略する。
【0098】本実施例は第1実施例とは電流増幅回路3
1の構成するカレントミラー回路32の構成が異なる。
本実施例のカレントミラー回路32はマルチコレクタP
NPトランジスタQ10〜Q12で構成され、カレントミラ
ー回路32の電流比の設定を容易に行なえるよう構成し
たものである。
1の構成するカレントミラー回路32の構成が異なる。
本実施例のカレントミラー回路32はマルチコレクタP
NPトランジスタQ10〜Q12で構成され、カレントミラ
ー回路32の電流比の設定を容易に行なえるよう構成し
たものである。
【0099】図5にてマルチコレクタPNPトランジス
タQ10〜Q12の平面図を示す。マルチコレクタPNPト
ランジスタQ10〜Q12は単一のトランジスタが形成され
るアイソレーション領域33上にベース領域34,エミ
ッタ領域35及び複数のコレクタ領域36が形成されて
いる。
タQ10〜Q12の平面図を示す。マルチコレクタPNPト
ランジスタQ10〜Q12は単一のトランジスタが形成され
るアイソレーション領域33上にベース領域34,エミ
ッタ領域35及び複数のコレクタ領域36が形成されて
いる。
【0100】本実施例ではトランジスタQ10,Q12は複
数のコレクタ領域36をすべてコレクタとして用いる。
また、トランジスタQ11は複数のコレクタ領域36のう
ち、得ようとする電流比に応じた数のコレクタ領域36
をコレクタとして制御用NPNトランジスタQ3 のベー
スに接続し、残りのコレクタ領域36を接地ライン15
に接続する。
数のコレクタ領域36をすべてコレクタとして用いる。
また、トランジスタQ11は複数のコレクタ領域36のう
ち、得ようとする電流比に応じた数のコレクタ領域36
をコレクタとして制御用NPNトランジスタQ3 のベー
スに接続し、残りのコレクタ領域36を接地ライン15
に接続する。
【0101】図5に示す構造ではトランジスタQ10〜Q
12は4つのコレクタ領域36により形成されており、ト
ランジスタQ11はトランジスタQ10,Q12のコレクタ電
流に対して例えば1/4,1/2,3/4等の電流を供
給し得る。
12は4つのコレクタ領域36により形成されており、ト
ランジスタQ11はトランジスタQ10,Q12のコレクタ電
流に対して例えば1/4,1/2,3/4等の電流を供
給し得る。
【0102】図6に本実施例の第4実施例の構成図を示
す。同図中、図2と同一構成部分には同一符号を付し、
その説明は省略する。
す。同図中、図2と同一構成部分には同一符号を付し、
その説明は省略する。
【0103】本実施例は図2に示される回路をアンプ回
路に適用したもので、電流供給用トランジスタQ1 は、
バイアス電流供給及び信号増幅用トランジスタとして用
いられる。電流供給用トランジスタQ1 のベースには電
流増幅回路12と接続され、(N/hFE)IO なるバイ
アス電流が供給されると共に直流成分カット用のコンデ
ンサC1 を介して信号源42が接続され、信号が供給さ
れる。
路に適用したもので、電流供給用トランジスタQ1 は、
バイアス電流供給及び信号増幅用トランジスタとして用
いられる。電流供給用トランジスタQ1 のベースには電
流増幅回路12と接続され、(N/hFE)IO なるバイ
アス電流が供給されると共に直流成分カット用のコンデ
ンサC1 を介して信号源42が接続され、信号が供給さ
れる。
【0104】また、電流供給用トランジスタQ1 のエミ
ッタは接地され、コレクタは出力抵抗Rout1を介して定
電圧印加ライン14に接続される。増幅された信号は出
力抵抗Rout と電流供給用トランジスタQ1 のコレクタ
との接続点より出力される構成とされている。
ッタは接地され、コレクタは出力抵抗Rout1を介して定
電圧印加ライン14に接続される。増幅された信号は出
力抵抗Rout と電流供給用トランジスタQ1 のコレクタ
との接続点より出力される構成とされている。
【0105】信号源42より供給された信号は電流増幅
回路12からのバイアス電流と共に電流供給用トランジ
スタQ1 のベースに供給される。電流供給用トランジス
タQ 1 は供給されたバイアス電流と信号に応じたコレク
タ電流を引き込み、出力端子Tout1よりバイアス電流に
より所定のレベルにバイアスされた信号を出力する。
回路12からのバイアス電流と共に電流供給用トランジ
スタQ1 のベースに供給される。電流供給用トランジス
タQ 1 は供給されたバイアス電流と信号に応じたコレク
タ電流を引き込み、出力端子Tout1よりバイアス電流に
より所定のレベルにバイアスされた信号を出力する。
【0106】図7は本発明の第5実施例の回路構成図を
示す。同図中、図2と同一構成部分には同一符号を付
し、その説明は省略する。
示す。同図中、図2と同一構成部分には同一符号を付
し、その説明は省略する。
【0107】本実施例は第1実施例とは電流源11の構
成が異なる。本実施例の電流源41はPNPトランジス
タTr1,Tr2及び抵抗r1 よりなるカレントミラー回路
で構成され、抵抗r1 及びPNPトランジスタTr1,T
r2の電流増幅率で決定される定電流IO を電流増幅回路
12に供給する。
成が異なる。本実施例の電流源41はPNPトランジス
タTr1,Tr2及び抵抗r1 よりなるカレントミラー回路
で構成され、抵抗r1 及びPNPトランジスタTr1,T
r2の電流増幅率で決定される定電流IO を電流増幅回路
12に供給する。
【0108】本実施例によれば、抵抗R1 のみで構成さ
れる電流源より正確な定電流を供給可能となる。
れる電流源より正確な定電流を供給可能となる。
【0109】なお、本実施例の定電流源41は電流増幅
回路12の構成とは無関係なため、第2乃至第4実施例
にも適用できる。
回路12の構成とは無関係なため、第2乃至第4実施例
にも適用できる。
【0110】第1乃至第5実施例の電流増幅回路12,
21,31ではカレントミラー回路16,22,32を
構成するPNPトランジスタQ4 〜Q6 ,Q7 〜Q9 ,
Q10〜Q12のコレクタ電流比が1:1/N:1に設定さ
れているが、PNPトランジスタQ4 〜Q6 のエミッタ
面積比、抵抗R2 〜R4 の抵抗比、トランジスタQ10〜
Q12の接続コレクタ数を変えることにより、トランジス
タQ4 〜Q6 ,Q7 〜Q9 ,Q10〜Q12のコレクタ電流
比を1:(1/N):Mに設定することにより、PNP
トランジスタQ6 ,Q9 ,Q12のコレクタ電流IC6,I
C9,IC12 に比べてPNPトランジスタQ4 ,Q7 ,Q
10のコレクタ電流IC4,IC7,IC10 をIC6/M,IC9
/M,IC12 /M,PNPトランジスタQ5 ,Q8 ,Q
11のコレクタ電流IC5,IC8,IC11 をIC5/NM,I
C8/NM,IC11 /NMとすることができ、動作電流を
低減することができるため、省電力化が可能となる。
21,31ではカレントミラー回路16,22,32を
構成するPNPトランジスタQ4 〜Q6 ,Q7 〜Q9 ,
Q10〜Q12のコレクタ電流比が1:1/N:1に設定さ
れているが、PNPトランジスタQ4 〜Q6 のエミッタ
面積比、抵抗R2 〜R4 の抵抗比、トランジスタQ10〜
Q12の接続コレクタ数を変えることにより、トランジス
タQ4 〜Q6 ,Q7 〜Q9 ,Q10〜Q12のコレクタ電流
比を1:(1/N):Mに設定することにより、PNP
トランジスタQ6 ,Q9 ,Q12のコレクタ電流IC6,I
C9,IC12 に比べてPNPトランジスタQ4 ,Q7 ,Q
10のコレクタ電流IC4,IC7,IC10 をIC6/M,IC9
/M,IC12 /M,PNPトランジスタQ5 ,Q8 ,Q
11のコレクタ電流IC5,IC8,IC11 をIC5/NM,I
C8/NM,IC11 /NMとすることができ、動作電流を
低減することができるため、省電力化が可能となる。
【0111】図8に本発明の第6実施例の回路構成図を
示す。本実施例は図2のトランジスタQ1 〜Q6 をすべ
て逆極性のトランジスタQ13〜Q18で構成してなる。
示す。本実施例は図2のトランジスタQ1 〜Q6 をすべ
て逆極性のトランジスタQ13〜Q18で構成してなる。
【0112】電流源51は電流源1に相当し、接地ライ
ン52と電流増幅回路53との間に設けられ、電流増幅
回路53に電流を供給する。電流増幅回路53は電流検
出用PNPトランジスタQ14,制御用PNPトランジス
タQ15,カレントミラー回路54で構成されている。電
流源51は例えば抵抗R6 により構成され、一端が接地
ライン52,他端が電流増幅回路53のトランジスタQ
14のベースに接続される。また、トランジスタQ14のエ
ミッタは定電圧VCCが印加された定電圧印加ライン55
に接続される。このため、電流源51にはトランジスタ
Q14のベース−エミッタ間電圧をVBE 14とすると(VCC
−VBE14)なる電圧が印加され、電流源51の抵抗R6
には(VCC−VBE14)/R6 なる電流が流れる。
ン52と電流増幅回路53との間に設けられ、電流増幅
回路53に電流を供給する。電流増幅回路53は電流検
出用PNPトランジスタQ14,制御用PNPトランジス
タQ15,カレントミラー回路54で構成されている。電
流源51は例えば抵抗R6 により構成され、一端が接地
ライン52,他端が電流増幅回路53のトランジスタQ
14のベースに接続される。また、トランジスタQ14のエ
ミッタは定電圧VCCが印加された定電圧印加ライン55
に接続される。このため、電流源51にはトランジスタ
Q14のベース−エミッタ間電圧をVBE 14とすると(VCC
−VBE14)なる電圧が印加され、電流源51の抵抗R6
には(VCC−VBE14)/R6 なる電流が流れる。
【0113】カレントミラー回路54はNPNトランジ
スタQ16〜Q18で構成され、検出用PNPトランジスタ
Q14のコレクタ電流IC14 に応じた電流がNPNトラン
ジスタQ17,Q18のコレクタ電流IC17 ,IC18 として
供給される。NPNトランジスタQ16〜Q18のエミッタ
面積比は1:(1/N):1に形成されており、コレク
タ電流IC17 はコレクタ電流IC18 の1/Nとされてい
る。
スタQ16〜Q18で構成され、検出用PNPトランジスタ
Q14のコレクタ電流IC14 に応じた電流がNPNトラン
ジスタQ17,Q18のコレクタ電流IC17 ,IC18 として
供給される。NPNトランジスタQ16〜Q18のエミッタ
面積比は1:(1/N):1に形成されており、コレク
タ電流IC17 はコレクタ電流IC18 の1/Nとされてい
る。
【0114】NPNトランジスタQ17のコレクタは制御
用トランジスタQ15のベースに接続されており、制御用
トランジスタQ15はエミッタが定電圧印加ライン55に
接続され、コレクタが検出用トランジスタQ14のベース
に接続され、NPNトランジスタQ17のコレクタ電流I
C17 によりコレクタ電流IC15 が制御され、トランジス
タQ14を制御する。
用トランジスタQ15のベースに接続されており、制御用
トランジスタQ15はエミッタが定電圧印加ライン55に
接続され、コレクタが検出用トランジスタQ14のベース
に接続され、NPNトランジスタQ17のコレクタ電流I
C17 によりコレクタ電流IC15 が制御され、トランジス
タQ14を制御する。
【0115】トランジスタQ18のコレクタは電流供給用
PNPトランジスタQ13のベースに接続されており、電
流供給用PNPトランジスタQ13はエミッタが定電圧印
加ライン55,コレクタが負荷56に接続されており、
トランジスタQ18のコレクタ電流IC18 に応じたコレク
タ電流IC13 を負荷56に供給する。
PNPトランジスタQ13のベースに接続されており、電
流供給用PNPトランジスタQ13はエミッタが定電圧印
加ライン55,コレクタが負荷56に接続されており、
トランジスタQ18のコレクタ電流IC18 に応じたコレク
タ電流IC13 を負荷56に供給する。
【0116】本実施例は第1実施例のトランジスタQ1
〜Q8 の極性を逆に構成したものであり、第1実施例の
式(1−1)〜(1−3)及び式(2−1)〜(2−4
0)は極性には関係なく適用でき、従って、第1実施例
と同様な作用効果が得られる。
〜Q8 の極性を逆に構成したものであり、第1実施例の
式(1−1)〜(1−3)及び式(2−1)〜(2−4
0)は極性には関係なく適用でき、従って、第1実施例
と同様な作用効果が得られる。
【0117】本実施例によれば、負荷56を接地ライン
52に接続でき、接地ライン52との接続が行なわれる
負荷に対して適用することができる。
52に接続でき、接地ライン52との接続が行なわれる
負荷に対して適用することができる。
【0118】図9に本発明の第7実施例の回路構成図を
示す。同図中、図8と同一構成部分には同一符号を付
し、その説明は省略する。
示す。同図中、図8と同一構成部分には同一符号を付
し、その説明は省略する。
【0119】本実施例は第6実施例とは電流増幅回路6
1の構成が異なり、特にカレントミラー回路62の電流
比の設定方法が異なる。
1の構成が異なり、特にカレントミラー回路62の電流
比の設定方法が異なる。
【0120】本実施例のカレントミラー回路62は抵抗
R7 ,R8 ,R9 ,及びNPNトランジスタQ19,
Q20,Q21より構成されている。NPNトランジスタQ
19,Q20,Q21はエミッタ面積等が同一に形成され、特
性が全て同じになるように構成されている。
R7 ,R8 ,R9 ,及びNPNトランジスタQ19,
Q20,Q21より構成されている。NPNトランジスタQ
19,Q20,Q21はエミッタ面積等が同一に形成され、特
性が全て同じになるように構成されている。
【0121】抵抗R7 ,R8 ,R9 はNPNトランジス
タQ19,Q20,Q21のエミッタと接地ライン52との間
に接続され、エミッタ電流IE19 ,IE20 ,IE21 を制
限する。抵抗R7 ,R8 ,R9 の比を1:N:1に設定
することによりNPNトランジスタQ19,Q20,Q21の
エミッタ電流IE19 ,IE20 ,IE21 の電流比を1:
(1/N):1に設定する。
タQ19,Q20,Q21のエミッタと接地ライン52との間
に接続され、エミッタ電流IE19 ,IE20 ,IE21 を制
限する。抵抗R7 ,R8 ,R9 の比を1:N:1に設定
することによりNPNトランジスタQ19,Q20,Q21の
エミッタ電流IE19 ,IE20 ,IE21 の電流比を1:
(1/N):1に設定する。
【0122】本実施例によれば、抵抗R7 ,R8 ,R9
の比を変えることにより、NPNトランジスタQ19,Q
20,Q21のエミッタ電流比を変えることができ、出力電
流値を変えることができる。
の比を変えることにより、NPNトランジスタQ19,Q
20,Q21のエミッタ電流比を変えることができ、出力電
流値を変えることができる。
【0123】従って、第6実施例に比べて出力電流の設
定が容易であると共に設定の自由度も大きい。
定が容易であると共に設定の自由度も大きい。
【0124】また、本実施例では抵抗R7 ,R8 ,R9
によりNPNトランジスタQ19,Q 20,Q21のベース電
位は上昇する。PNPトランジスタQ19,Q20,Q21の
ベース電位が必要以上に上昇するとNPNトランジスタ
Q19,Q20,Q21が動作しなくなる。このため、本実施
例ではトランジスタQ19のコレクタとカレントミラー回
路62との間に抵抗R10を設け、カレントミラー回路6
2を構成するPNPトランジスタQ19,Q20,Q21のベ
ース電位の上昇を防止している。
によりNPNトランジスタQ19,Q 20,Q21のベース電
位は上昇する。PNPトランジスタQ19,Q20,Q21の
ベース電位が必要以上に上昇するとNPNトランジスタ
Q19,Q20,Q21が動作しなくなる。このため、本実施
例ではトランジスタQ19のコレクタとカレントミラー回
路62との間に抵抗R10を設け、カレントミラー回路6
2を構成するPNPトランジスタQ19,Q20,Q21のベ
ース電位の上昇を防止している。
【0125】カレントミラー回路62を構成するNPN
トランジスタQ19,Q20,Q21のベース電位の上昇を防
止することにより回路動作を確実に行なうことができ
る。
トランジスタQ19,Q20,Q21のベース電位の上昇を防
止することにより回路動作を確実に行なうことができ
る。
【0126】図10に本発明の第8実施例の回路構成図
を示す。同図中、図8と同一構成部分には同一符号を付
し、その説明は省略する。
を示す。同図中、図8と同一構成部分には同一符号を付
し、その説明は省略する。
【0127】本実施例は第6実施例とは電流増幅回路7
1の構成するカレントミラー回路72の構成が異なる。
本実施例のカレントミラー回路72はマルチコレクタN
PNトランジスタQ22〜Q24で構成され、カレントミラ
ー回路72の電流比の設定を容易に行なえるよう構成し
たものである。
1の構成するカレントミラー回路72の構成が異なる。
本実施例のカレントミラー回路72はマルチコレクタN
PNトランジスタQ22〜Q24で構成され、カレントミラ
ー回路72の電流比の設定を容易に行なえるよう構成し
たものである。
【0128】マルチコレクタNPNトランジスタQ22〜
Q24は図5と同様に単一のトランジスタが形成されるア
イソレーション領域33上にベース領域34,エミッタ
領域35及び複数のコレクタ領域36が形成されてい
る。
Q24は図5と同様に単一のトランジスタが形成されるア
イソレーション領域33上にベース領域34,エミッタ
領域35及び複数のコレクタ領域36が形成されてい
る。
【0129】本実施例ではトランジスタQ22,Q24は複
数のコレクタ領域36をすべてコレクタとして用いる。
また、トランジスタQ23は複数のコレクタ領域36のう
ち、得ようとする電流比に応じた数のコレクタ領域36
をコレクタとして制御用PNPトランジスタQ15のベー
スに接続し、残りのコレクタ領域36を定電圧印加ライ
ン55に接続する。
数のコレクタ領域36をすべてコレクタとして用いる。
また、トランジスタQ23は複数のコレクタ領域36のう
ち、得ようとする電流比に応じた数のコレクタ領域36
をコレクタとして制御用PNPトランジスタQ15のベー
スに接続し、残りのコレクタ領域36を定電圧印加ライ
ン55に接続する。
【0130】図5に示す構造ではトランジスタQ22〜Q
24は4つのコレクタ領域36により形成されており、ト
ランジスタQ23はトランジスタQ22,Q24のコレクタ電
流に対して例えば1/4,1/2,3/4等の電流を供
給する。
24は4つのコレクタ領域36により形成されており、ト
ランジスタQ23はトランジスタQ22,Q24のコレクタ電
流に対して例えば1/4,1/2,3/4等の電流を供
給する。
【0131】図11に本実施例の第9実施例の構成図を
示す。同図中、図8と同一構成部分には同一符号を付
し、その説明は省略する。
示す。同図中、図8と同一構成部分には同一符号を付
し、その説明は省略する。
【0132】本実施例は図8に示される回路をアンプ回
路に適用したもので、電流供給用トランジスタQ13は、
バイアス電流供給及び信号増幅用トランジスタとして用
いられる。電流供給用トランジスタQ13のベースには電
流増幅回路53と接続され、(N/hFE)IO なるバイ
アス電流が供給されると共に直流成分カット用のコンデ
ンサC2 を介して信号源81が接続され、信号が供給さ
れる。
路に適用したもので、電流供給用トランジスタQ13は、
バイアス電流供給及び信号増幅用トランジスタとして用
いられる。電流供給用トランジスタQ13のベースには電
流増幅回路53と接続され、(N/hFE)IO なるバイ
アス電流が供給されると共に直流成分カット用のコンデ
ンサC2 を介して信号源81が接続され、信号が供給さ
れる。
【0133】また、電流供給用トランジスタQ13のエミ
ッタは定電圧印加ライン55に接続され、コレクタは出
力抵抗Rout2を介して接地ライン52に接続される。増
幅された信号は出力抵抗Rout2と電流供給用トランジス
タQ13のコレクタとの接続点より出力される構成とされ
ている。
ッタは定電圧印加ライン55に接続され、コレクタは出
力抵抗Rout2を介して接地ライン52に接続される。増
幅された信号は出力抵抗Rout2と電流供給用トランジス
タQ13のコレクタとの接続点より出力される構成とされ
ている。
【0134】信号源81より供給された信号は電流増幅
回路53からのバイアス電流と共に電流供給用トランジ
スタQ13のベースに供給される。電流供給用トランジス
タQ 13は供給されたバイアス電流と信号に応じたコレク
タ電流を変化させ、出力端子Tout2からバイアス電流に
より所定のレベルにバイアスされた信号を出力する。
回路53からのバイアス電流と共に電流供給用トランジ
スタQ13のベースに供給される。電流供給用トランジス
タQ 13は供給されたバイアス電流と信号に応じたコレク
タ電流を変化させ、出力端子Tout2からバイアス電流に
より所定のレベルにバイアスされた信号を出力する。
【0135】図12は本発明の第10実施例の回路構成
図を示す。同図中、図6と同一構成部分には同一符号を
付し、その説明は省略する。
図を示す。同図中、図6と同一構成部分には同一符号を
付し、その説明は省略する。
【0136】本実施例は第6実施例とは電流源の構成が
異なる。本実施例の電流源91はNPNトランジスタT
r3,Tr4及び抵抗r2 よりなるカレントミラー回路で構
成され、抵抗r2 及びPNPトランジスタTr3,Tr4の
電流増幅率で決定される定電流IO を電流増幅回路53
に供給する。
異なる。本実施例の電流源91はNPNトランジスタT
r3,Tr4及び抵抗r2 よりなるカレントミラー回路で構
成され、抵抗r2 及びPNPトランジスタTr3,Tr4の
電流増幅率で決定される定電流IO を電流増幅回路53
に供給する。
【0137】本実施例によれば、抵抗R6 のみで構成さ
れる電流源より正確な定電流を供給可能となる。
れる電流源より正確な定電流を供給可能となる。
【0138】なお、本実施例の定電流源91は電流増幅
回路12の構成とは異なるため、第6乃至第9実施例に
も適用できる。
回路12の構成とは異なるため、第6乃至第9実施例に
も適用できる。
【0139】第6乃至第10実施例の電流増幅回路5
3,61,71ではカレントミラー回路54,62,7
2を構成するNPNトランジスタQ16〜Q18,Q19〜Q
21,Q 22〜Q24のコレクタ電流比が1:(1/N):1
に設定されているが、エミッタ面積比、抵抗比、接続コ
レクタ数等を変えることにより、NPNトランジスタQ
16〜Q18,Q19〜Q21,Q22〜Q24の電流比を1:(1
/N):Mに設定することにより、NPNトランジスタ
Q18,Q21,Q24のコレクタ電流IC18 ,IC21,I
C24 に比べてNPNトランジスタQ16,Q19,Q22のコ
レクタ電流IC16 ,IC19 ,IC22 をIC18 /M,I
C21 /M,IC24 /M,NPNトランジスタQ 17,
Q20,Q23のコレクタ電流IC16 ,IC19 ,IC22 をI
C18 /NM,IC21/NM,IC24 /NMとすることが
でき、動作電流を低減することができるため、省電力化
が可能となる。
3,61,71ではカレントミラー回路54,62,7
2を構成するNPNトランジスタQ16〜Q18,Q19〜Q
21,Q 22〜Q24のコレクタ電流比が1:(1/N):1
に設定されているが、エミッタ面積比、抵抗比、接続コ
レクタ数等を変えることにより、NPNトランジスタQ
16〜Q18,Q19〜Q21,Q22〜Q24の電流比を1:(1
/N):Mに設定することにより、NPNトランジスタ
Q18,Q21,Q24のコレクタ電流IC18 ,IC21,I
C24 に比べてNPNトランジスタQ16,Q19,Q22のコ
レクタ電流IC16 ,IC19 ,IC22 をIC18 /M,I
C21 /M,IC24 /M,NPNトランジスタQ 17,
Q20,Q23のコレクタ電流IC16 ,IC19 ,IC22 をI
C18 /NM,IC21/NM,IC24 /NMとすることが
でき、動作電流を低減することができるため、省電力化
が可能となる。
【0140】
【発明の効果】上述の如く、本発明の請求項1,2によ
れば、電流源の出力電流を電流増幅手段で電流供給手段
の電流増幅率hFE分の1倍することにより電流供給手段
からの出力電流より、電流増幅率hFEの依存を除去でき
るため、電流増幅率hFEの変動によらず、一定の出力電
流を得ることができる等の特長を有する。
れば、電流源の出力電流を電流増幅手段で電流供給手段
の電流増幅率hFE分の1倍することにより電流供給手段
からの出力電流より、電流増幅率hFEの依存を除去でき
るため、電流増幅率hFEの変動によらず、一定の出力電
流を得ることができる等の特長を有する。
【0141】本発明の請求項3によれば、制御用トラン
ジスタに供給される電流を小さく設定できるため、消費
電流を低減できる等の特長を有する。
ジスタに供給される電流を小さく設定できるため、消費
電流を低減できる等の特長を有する。
【0142】本発明の請求項4,5によれば、抵抗比を
変えることにより出力電流を変えられるため、容易に、
かつ、自由に電流比の変更が行なえると共に、トランジ
スタのサイズを同一に形成できるため、IC化等が容易
に行なえる等の特長を有する。
変えることにより出力電流を変えられるため、容易に、
かつ、自由に電流比の変更が行なえると共に、トランジ
スタのサイズを同一に形成できるため、IC化等が容易
に行なえる等の特長を有する。
【0143】本発明の請求項6によれば、マルチコレク
タトランジスタにより、IC化した場合でも、コレクタ
接続数を変えるだけで電流比を容易に変更でき、異なる
仕様における回路の共通化が可能となる等の特長を有す
る。
タトランジスタにより、IC化した場合でも、コレクタ
接続数を変えるだけで電流比を容易に変更でき、異なる
仕様における回路の共通化が可能となる等の特長を有す
る。
【0144】本発明の請求項7によれば、抵抗を設ける
ことにより動作電位を確実に保持できるため、回路の動
作を確実に行なわせることができる等の特長を有する。
ことにより動作電位を確実に保持できるため、回路の動
作を確実に行なわせることができる等の特長を有する。
【図1】本発明の原理構成図である。
【図2】本発明の第1実施例の回路構成図である。
【図3】本発明の第2実施例の回路構成図である。
【図4】本発明の第3実施例の回路構成図である。
【図5】マルチコレクタPNPトランジスタの平面図で
ある。
ある。
【図6】本発明の第4実施例の回路構成図である。
【図7】本発明の第5実施例の回路構成図である。
【図8】本発明の第6実施例の回路構成図である。
【図9】本発明の第7実施例の回路構成図である。
【図10】本発明の第8実施例の回路構成図である。
【図11】本発明の第9実施例の回路構成図である。
【図12】本発明の第10実施例の回路構成図である。
【図13】従来の一例の回路構成図である。
1 電流源 2 電流増幅手段 3 電流供給手段 11,41,51,91 電流源 12,21,31,53,61,71 電流増幅回路 13,56 負荷 16,22,32,54,62,72 カレントミラー
回路 Q1 ,Q13 電流供給用トランジスタ
回路 Q1 ,Q13 電流供給用トランジスタ
Claims (7)
- 【請求項1】 電流(I)を出力する電流源(1)と、 所定の電流増幅率(hFE)を有し、入力電流を該電流増
幅率(hFE)倍して出力する電流供給手段(3)と、 前記電流源(1)から前記電流(I)が供給され、前記
電流源(1)から供給された前記電流(I)を前記電流
供給手段(3)の電流増幅率(hFE)分の定数(a)倍
し、前記電流供給手段(3)に前記入力電流として供給
する電流増幅手段(2)とを有する電流供給回路。 - 【請求項2】 前記電流増幅手段(2)は前記電流源
(1)にベースが接続され、前記ベースに供給される電
流に応じたコレクタ電流を供給する電流検出用トランジ
スタ(Q2 ,Q14)と、 前記電流検出用トランジスタ(Q2 ,Q14)のベースに
コレクタが接続され、ベースに供給される電流に応じて
前記コレクタに供給する電流を制御し、前記電流検出用
トランジスタ(Q2 ,Q14)のベースに供給される電流
を制御する制御用トランジスタ(Q3 ,Q15)と、 前記電流検出用トランジスタ(Q2 ,Q14)のコレクタ
と、前記制御用トランジスタ(Q3 ,Q15)のベースが
接続されると共に前記電流供給手段(3)が接続され、
前記電流検出用トランジスタ(Q2 ,Q14)のコレクタ
に供給される電流に応じて前記制御用トランジスタ(Q
3 ,Q15)及び前記電流供給手段(3)に供給する電流
を制御するカレントミラー回路(16,22,32,5
4,62,72)を有することを特徴とする請求項1記
載の電流供給回路。 - 【請求項3】 前記カレントミラー回路(16,22,
32,54,62,72)は前記制御用トランジスタ
(Q3 ,Q15)のベースに供給する電流に比べて前記電
流供給手段(3)に供給する電流が大きくなるように出
力電流比が設定されたことを特徴とする請求項2記載の
電流供給回路。 - 【請求項4】 前記カレントミラー回路(16,22,
32,54,62,72)は前記電流検出用トランジス
タ(Q2 ,Q14)のコレクタにベースとコレクタとが接
続された入力トランジスタ(Q4 ,Q7 ,Q10,Q16,
Q19,Q22)と、 前記入力トランジスタ(Q4 ,Q7 ,Q10,Q16,
Q19,Q22)のベースとベースが共通に接続され、コレ
クタが前記制御用トランジスタ(Q3 ,Q15)のベース
に接続された第1の出力トランジスタ(Q5 ,Q8 ,Q
11,Q17,Q20,Q 23)と、 前記入力トランジスタ(Q4 ,Q7 ,Q10,Q16,
Q19,Q22)のベースとベースが共通に接続され、コレ
クタが前記電流供給手段(3)に接続された第2の出力
トランジスタ(Q6 ,Q9 ,Q12,Q18,Q21,Q24)
とを有することを特徴とする請求項2又は3記載の電流
供給回路。 - 【請求項5】 前記カレントミラー回路(22,62)
は前記入力トランジスタ(Q7 ,Q19)のエミッタに接
続され、前記入力トランジスタ(Q7 ,Q19)のエミッ
タ電流を制限する第1の抵抗(R2 ,R7 )と、 前記第1の出力トランジスタ(Q8 ,Q20)のエミッタ
に接続され、前記第1の出力トランジスタ(Q7 ,
Q19)のエミッタ電流を制限する第2の抵抗(R3,R
8 )と、 前記第2の出力トランジスタ(Q9 ,Q21)のエミッタ
に接続され、前記第2の出力トランジスタ(Q9 ,
Q21)のエミッタ電流を制限する第3の抵抗(R4,R
9 )とを有し、 前記第1乃至第3の抵抗(R2 ,R7 ,R3 ,R8 ,R
4 ,R9 )の抵抗比を変えることにより出力電流比を設
定できる構成としたことを特徴とする請求項4記載の電
流供給回路。 - 【請求項6】 前記カレントミラー回路(32,72)
は前記入力トランジスタ(Q10,Q22),第1の出力ト
ランジスタ(Q11,Q23),第2の出力トランジスタ
(Q12,Q24)をマルチコレクタトランジスタで構成
し、コレクタの接続数を変えることにより出力電流比を
設定する構成としたことを特徴とする請求項4又は5記
載の電流供給回路。 - 【請求項7】 前記電流検出用トランジスタ(Q2 ,Q
14)と前記カレントミラー回路(22,62)との間に
設けられ、前記カレントミラー回路(22,62)のベ
ース電位を所定のレベルに保持する電流保持抵抗
(R5 ,R10)を有することを特徴とする請求項2乃至
6のいずれか一項記載の電流供給回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5226225A JPH0784657A (ja) | 1993-09-10 | 1993-09-10 | 電流供給回路 |
US08/539,370 US5640110A (en) | 1993-09-10 | 1995-10-05 | Current supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5226225A JPH0784657A (ja) | 1993-09-10 | 1993-09-10 | 電流供給回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0784657A true JPH0784657A (ja) | 1995-03-31 |
Family
ID=16841860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5226225A Withdrawn JPH0784657A (ja) | 1993-09-10 | 1993-09-10 | 電流供給回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5640110A (ja) |
JP (1) | JPH0784657A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6677807B1 (en) * | 1999-11-05 | 2004-01-13 | Analog Devices, Inc. | Current mirror replica biasing system |
JP4375025B2 (ja) * | 2004-01-13 | 2009-12-02 | 株式会社デンソー | 出力回路およびオペアンプ |
JP5040268B2 (ja) * | 2006-11-10 | 2012-10-03 | 富士電機株式会社 | スイッチング電源装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61251215A (ja) * | 1985-04-26 | 1986-11-08 | Sharp Corp | 定電流回路 |
JPS6369306A (ja) * | 1986-09-11 | 1988-03-29 | Seikosha Co Ltd | 電流ミラ−回路 |
IT1252324B (it) * | 1991-07-18 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente. |
US5311146A (en) * | 1993-01-26 | 1994-05-10 | Vtc Inc. | Current mirror for low supply voltage operation |
-
1993
- 1993-09-10 JP JP5226225A patent/JPH0784657A/ja not_active Withdrawn
-
1995
- 1995-10-05 US US08/539,370 patent/US5640110A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5640110A (en) | 1997-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407622B1 (en) | Low-voltage bandgap reference circuit | |
US6426669B1 (en) | Low voltage bandgap reference circuit | |
JPS6014512A (ja) | 低電圧ic電流源 | |
EP0139425B1 (en) | A constant current source circuit | |
US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
JPH05206755A (ja) | 基準電圧発生回路 | |
JPS6326895B2 (ja) | ||
US6465998B2 (en) | Current source with low supply voltage and with low voltage sensitivity | |
JP2008271503A (ja) | 参照電流回路 | |
JPH0784657A (ja) | 電流供給回路 | |
JP2001134330A (ja) | 定電流回路 | |
CN111293876A (zh) | 一种电荷泵的线性化电路 | |
EP0080620A1 (en) | Band gap voltage regulator circuit | |
US6771055B1 (en) | Bandgap using lateral PNPs | |
EP0061705A1 (en) | Low-value current source circuit | |
US20200159272A1 (en) | Bandgap voltage reference circuit capable of correcting voltage distortion | |
JP2006065439A (ja) | バンドギャップ型基準電圧発生回路 | |
JP2000286344A (ja) | カレントミラー回路及び該回路を用いた発光素子の駆動回路 | |
JPS62254218A (ja) | 定電流回路 | |
JP2537235B2 (ja) | 定電流回路 | |
JPH04366737A (ja) | 温度センサ回路 | |
JP2609749B2 (ja) | 電流供給回路 | |
JP2710471B2 (ja) | 定電圧供給回路 | |
JP2552007B2 (ja) | 電流ミラー回路 | |
JP3459795B2 (ja) | 多出力カレントミラー回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |