JPH0783637B2 - Motor pulse modulation controller - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は複相の交流電動機の作動をパルス変調した変調
信号により制御する電動機パルス変調制御装置に関す
る。Description: TECHNICAL FIELD The present invention relates to a motor pulse modulation control device for controlling the operation of a multi-phase AC motor by a pulse-modulated modulation signal.

（従来の技術） 従来の交流電動機を用いたディジタルサーボ系では、各
種の制御演算後の変調ディジタル情報をディジタル・ア
ナログコンバータで一旦アナログに変換し、アナログコ
ンパレータにより鋸歯状波と比較してパルス幅変調（PW
M）し、そのPWM信号に基づいて複相の前記交流電動機の
作動を各相独立に制御している。したがって、その交流
電動機の各相に対応するPWM信号を得るために、各相の
通電時期をそれぞれ独立に制御しなければならず、構成
が複雑になってしまうという問題がある。(Prior Art) In a conventional digital servo system using an AC motor, modulated digital information after various control calculations is once converted into analog by a digital / analog converter, and compared with a sawtooth wave by an analog comparator to obtain a pulse width. Modulation (PW
M), and the operation of the multi-phase AC motor is independently controlled for each phase based on the PWM signal. Therefore, in order to obtain the PWM signal corresponding to each phase of the AC motor, the energization timing of each phase must be controlled independently, which causes a problem that the configuration becomes complicated.

（発明が解決しようとする問題点） 本発明は、上記の問題に鑑みたもので、複相の交流電動
機のパルス幅変調による通電制御を簡素化し、その制御
性を向上させることを目的としている。(Problems to be Solved by the Invention) The present invention has been made in view of the above problems, and an object thereof is to simplify energization control by pulse width modulation of a multi-phase AC electric motor and improve its controllability. .

（問題点を解決するための手段） そのために本発明では、複相の交流電動機のパルス変調
制御において、周期的に大きさの変化する基準信号と前
記交流電動機の各相に対応する各制御信号と比較してパ
ルス幅変調するに際し、前記基準信号を各相共通にし、
その基準信号の立下がりに同期して前記制御信号を発生
させるように構成し、上記のパルス幅変調による各相の
変調パルスを交流信号に変換して前記交流電動機の各相
に加え、この交流電動機の通電制御を行なっている。(Means for Solving the Problems) Therefore, in the present invention, in pulse modulation control of a two-phase AC motor, a reference signal whose magnitude changes periodically and each control signal corresponding to each phase of the AC motor. When pulse width modulation compared to, the reference signal is common to each phase,
The control signal is generated in synchronism with the fall of the reference signal, and the modulation pulse of each phase by the pulse width modulation is converted into an AC signal and added to each phase of the AC electric motor. The energization of the electric motor is controlled.

（実施例） 以下、本発明を図に示す一実施例に基づいて説明する。
第１図は、その全体構成を示すブロック線図であり、予
め定めた三相交流電動機の制御演算プログラムに従って
ソフトウェアによるディジタル演算処理を実行するマイ
クロコンピュータを用いている。第２図は、第１図中の
各信号の発生タイミングを示す波形図、第３図は、PWM
同期割込パルスが発生した場合の割込プログラムを示す
フローチャートである。(Example) Hereinafter, the present invention will be described based on an example shown in the drawings.
FIG. 1 is a block diagram showing the overall configuration thereof, which uses a microcomputer that executes digital arithmetic processing by software according to a predetermined control arithmetic program for a three-phase AC motor. FIG. 2 is a waveform diagram showing the generation timing of each signal in FIG. 1, and FIG. 3 is a PWM diagram.
It is a flowchart which shows an interrupt program when a synchronous interrupt pulse occurs.

第１図において、２は一定周波数のクロックパルス2aを
発生するクロック発生器、４はクロックパルス2aを入力
し時間カウントする８ビットカウンタ回路で、基準信号
をなすカウンタデータ4aを出力し、さらにカウントゼロ
時に同期してPWM同期パルス4bを発生しており、基準発
生手段を構成している。６は予め定めた三相交流電動機
の制御プログラムに従ってディジタル制御演算を行ない
Ｕ相,V相,W相のPWMのON時間データを求めるとともに前
記PWM同期パルス4bを割込信号として入力する毎に割込
処理を実行する制御用マイクロコンピュータである。８
はＵ相,V相,W相のON時間データ（制御信号）をラッチす
る制御設定手段をなす８ビットラッチ回路で8u,8v,8wが
それぞれＵ相,V相,W相のラッチ出力データである。10は
前記各相のラッチデータ8U,8V,8Wと前記カウンタデータ
4aとを比較し、ラッチデータよりカウンタデータが大き
い時にオフ（OFF），小さいまたは等しい時にオン（O
N）する各相のPWM信号10U,10V,10Wを発生するパルス変
調手段をなす８ビットPWMコンパレータである。In FIG. 1, 2 is a clock generator that generates a clock pulse 2a of a constant frequency, and 4 is an 8-bit counter circuit that inputs the clock pulse 2a and counts the time. It outputs counter data 4a that forms a reference signal and further counts it. The PWM synchronizing pulse 4b is generated in synchronism with zero, and constitutes the reference generating means. 6 is a digital control operation according to a predetermined control program of the three-phase AC motor to obtain U-phase, V-phase, and W-phase PWM ON time data, and is divided every time the PWM synchronization pulse 4b is input as an interrupt signal. It is a control microcomputer that executes an embedded process. 8
Is an 8-bit latch circuit that serves as a control setting means for latching ON time data (control signal) of U phase, V phase, W phase, and 8u, 8v, 8w are latch output data of U phase, V phase, W phase, respectively. is there. 10 is the latch data 8U, 8V, 8W for each phase and the counter data
4a, turn off (OFF) when the counter data is larger than the latch data, and turn it on (O
N) is an 8-bit PWM comparator which is a pulse modulation means for generating PWM signals 10U, 10V, 10W of each phase.

12は３相インバータで、前記PWMコンパレータ10よりのP
WM信号10U,10V,10Wを受けて、直流（DC）電源14に基づ
いて３相の交流信号に変換し、３相交流電動機16の各相
に加えて通電するものである。12 is a three-phase inverter, and P from the PWM comparator 10
Upon receiving the WM signals 10U, 10V, 10W, it is converted into a three-phase AC signal based on a direct current (DC) power source 14 and is energized in addition to each phase of the three-phase AC motor 16.

次に、上記構成においてその動作を、第２図，第３図に
沿って説明する。第２図は各信号線のタイミングの波形
図を、第３図はマイクロコンピュータ６の割込ルーチン
の処理を示すフローチャートである。Next, the operation of the above structure will be described with reference to FIGS. FIG. 2 is a waveform diagram of the timing of each signal line, and FIG. 3 is a flowchart showing the processing of the interrupt routine of the microcomputer 6.

今、区間１でカウンタ回路４はクロックパルス2aを入力
し、PWM同期内をカウントするインターバルカウンタと
してディジタル的に時間カウントし、カウンタ出力4aを
発生するとともに、カウントゼロ時点（時刻T1等）でPW
M同期パルス4bを発生する。マイクロコンピュータ６は
時刻T1で前記PWM同期パルス4bが割込信号として入力す
ると、第３図の割込ルーチンの演算を実行する。第３図
の割込ルーチンにおいて、割込入力時点で処理をスター
トし、本割込処理以前に予め交流電動機16の制御演算に
より算出したPWMu相ON時間データ8Uをステップ101でラ
ッチ回路８にセットする。ステップ102でPWMV相ON時間
データ8Vを，ステップ103でPWMw相ON時間データ8Wをラ
ッチ回路８にセットし、リターンにて割込ルーチンを実
行完了する。時刻T1の前記割込処理でラッチ出力データ
8U,8V,8Wがセットされる。続いて、PWMコンパレータ10
で前記各相ラッチ出力データ8U,8V,8Wと前記カウンタデ
ータ4aを比較し、前記ラッチデータ8U,8V,8Wがカウンタ
データ4aより小さい又は等しい期間でONし、大きいまた
は新しい期間でOFFする各相PWM信号を出力する。第２図
では、時刻t1,t2,t3で各相がONからOFFに切替ってい
る。従って、１本のPWM同期パルス4bの入力に同期し
て、区間１ではu,v,w各相ON時間がTu1,Tv1,Tw1となるPW
M信号を発生する。区間２においてもPWM同期パルス4bの
入力に同期して上記と同一のハード処理、ソフト割込処
理が行なわれ、各相のオン期間がそれぞれTu2,Tv2,Tw2
となるパルス幅変調されたPWM信号を発生する。以上の
通り本実施例は非常に簡単な回路構成で１本の割込信号
で割込回数が少なく、しかも３相分のPWM信号が非常に
容易に得られる。Now, in the interval 1, the counter circuit 4 inputs the clock pulse 2a, digitally counts the time as an interval counter for counting the inside of the PWM synchronization, generates the counter output 4a, and outputs PW at the count zero point (time T1 etc.).
Generates M sync pulse 4b. When the PWM synchronizing pulse 4b is input as an interrupt signal at time T1, the microcomputer 6 executes the operation of the interrupt routine shown in FIG. In the interrupt routine of FIG. 3, the process is started at the time of interrupt input, and the PWMu phase ON time data 8U calculated in advance by the control calculation of the AC motor 16 before this interrupt process is set in the latch circuit 8 in step 101. To do. At step 102, PWM V-phase ON time data 8V is set at step 103, and PWMw-phase ON time data 8W is set at the latch circuit 8. At return, the interrupt routine is completed. Latch output data in the interrupt processing at time T1
8U, 8V, 8W is set. Then, the PWM comparator 10
In each phase latch output data 8U, 8V, 8W and the counter data 4a are compared, the latch data 8U, 8V, 8W is turned on in a period smaller than or equal to the counter data 4a, and turned off in a larger or new period. Output the phase PWM signal. In FIG. 2, each phase is switched from ON to OFF at times t1, t2, and t3. Therefore, in synchronization with the input of one PWM synchronizing pulse 4b, the ON time of each phase of u, v, w is Tu1, Tv1, Tw1 in the section 1 PW
Generate M signal. Also in the section 2, the same hardware processing and soft interrupt processing as above are performed in synchronization with the input of the PWM synchronization pulse 4b, and the ON periods of the respective phases are Tu2, Tv2, Tw2, respectively.
Generates a PWM signal with pulse width modulation. As described above, the present embodiment has a very simple circuit configuration, and the number of interrupts is small with one interrupt signal, and the PWM signals for three phases can be obtained very easily.

なお、上述の実施例では、３相の例を示したが３相以上
の多相に拡張してもそのまま適用可能である。In addition, in the above-described embodiment, the example of three phases is shown, but the present invention can be applied as it is even if expanded to three or more phases.

第２の実施例を次に示す。第４図に構成図、第５図に波
形図、第６図に割込ルーチンのフローチャートを示す。
第４図の構成図は、ワンチップマイクロコンピュータ以
外にハード的に全く付加回路のない最も簡単な構成にて
ディジタルPWM信号を発生するようにしたものである。2
0はワンチップマイクロコンピュータ、22は制御演算お
よびポート処理部、23は周波数の異なる２種以上のパル
スとなるクロックパルス4aとPWM同期パルス4bを発生す
る内部クロック、24,25,26は３個の８ビットタイマでＵ
相,V相,W相に割付けられている。The second embodiment will be described below. FIG. 4 is a configuration diagram, FIG. 5 is a waveform diagram, and FIG. 6 is a flowchart of the interrupt routine.
The configuration diagram of FIG. 4 shows that the digital PWM signal is generated by the simplest configuration without any additional circuit in terms of hardware other than the one-chip microcomputer. 2
0 is a one-chip microcomputer, 22 is a control calculation and port processing unit, 23 is an internal clock that generates a clock pulse 4a and a PWM synchronization pulse 4b, which are two or more types of pulses with different frequencies, and 24, 25, 26 are three. U with 8-bit timer
Phase, V phase, W phase are assigned.

このタイマは、PWM同期パルス4bが入力される間を時間
カウントするインターバルカウンタとPWMオン時間を設
定記憶するレジスタおよびこのレジスタ内容をインター
バルカウンタとを比較し一致した時点で内部割込パルス
を発生する機能を有する。This timer compares the interval counter that counts the time during which the PWM sync pulse 4b is input, the register that sets and stores the PWM on time, and the contents of this register with the interval counter, and generates an internal interrupt pulse when they match. Have a function.

上記構成による動作を第５図、第６図を用いて説明す
る。第１の実施例と同様に各相のPWM信号のオン動作
は、１本の割込信号4bのPWM同期パルスが発生した時点
で、第６図（ａ）の同期割込ルーチンのステップ601,60
2,603を実行処理することにより行なう。また前記PWM信
号のオフ動作は３本の割込信号を用い、第５図信号24a,
25a,26aのｕ相,v相,w相の一致割込信号の発生時点で、
割込ルーチンを実行して処理する。Ｕ相の場合は、Ｕ相
一致信号24aの発生時点で第６図（ｂ）のＵ相割込ルー
チンを実行し、ステップ301でポートPuを操作し、Ｕ相P
WM信号をオフしてリターンする。Ｖ相の場合は、Ｖ相一
致信号25aの発生時点で第６図（ｃ）のＶ相割込ルーチ
ンを実行し、ステップ401でポートPvを操作し、Ｖ相PWM
信号をオフしてリターンする。Ｗ相の場合は、Ｗ相一致
信号26aの発生時点で第６図（ｄ）のＷ相割込ルーチン
を実行し、ステップ501でポートPwを操作し、Ｗ相PWM信
号をオフしてリターンする。The operation of the above configuration will be described with reference to FIGS. Similarly to the first embodiment, the ON operation of the PWM signal of each phase is carried out at the time when the PWM synchronizing pulse of one interrupt signal 4b is generated, step 601, of the synchronous interrupt routine of FIG. 6 (a). 60
2,603 is executed. The OFF operation of the PWM signal uses three interrupt signals.
25a, 26a u-phase, v-phase, w-phase coincidence interrupt signal is generated,
Execute and process the interrupt routine. In the case of the U phase, the U phase interrupt routine of FIG. 6 (b) is executed when the U phase coincidence signal 24a is generated, and at step 301, the port Pu is operated to make the U phase P
Turn off the WM signal and return. In the case of the V phase, the V phase interrupt routine of FIG. 6 (c) is executed when the V phase coincidence signal 25a is generated, the port Pv is operated in step 401, and the V phase PWM
Turn off the signal and return. In the case of the W phase, the W phase interrupt routine of FIG. 6 (d) is executed when the W phase coincidence signal 26a is generated, the port Pw is operated in step 501, the W phase PWM signal is turned off, and the process returns. .

以上の通り、ワンチップマイクロコンピュータのみの構
成で１本のPWM同期パルスを割込信号として用い、割込
ルーチンでソフト的に各３相のPWM信号を同時にオン
し、３本の各相一致割込信号で各相それぞれの割込ルー
チンでソフト的にPWM信号をそれぞれオフする。As described above, one PWM synchronization pulse is used as an interrupt signal in the configuration of only the one-chip microcomputer, and the PWM signal of each three phases is turned on at the same time by software in the interrupt routine, and the three phase matching interrupts are generated. The PWM signal is turned off by software in the interrupt routine of each phase by the interrupt signal.

これにより、その各相のPWM信号がインバータに加わ
り、交流信号に変換し、３相交流電動機16の通電制御を
行なう。As a result, the PWM signal of each phase is added to the inverter, converted into an AC signal, and the energization control of the three-phase AC motor 16 is performed.

第３図の実施例として、第７図に構成図、第８図にタイ
マ割込ルーチンのフローチャートを示す。本例もワンチ
ップマイクロコンピュータ以外にハード的に付加するこ
とがなく最も簡単なものである。このワンチップマイク
ロコンピュータは、制御演算機能、少なくとも３本以上
のポート処理機能、内部クロック発生機能、１個のタイ
マ機能を有するものである。このタイマは１本の内部ク
ロック4bが入力する毎に第８図のタイマ割込ルーチンの
演算を実行してソフト的に時間カウントし、ゼロからPW
M周期Toまでのインターバルタイマとして機能させてい
る。この１本の割込処理にてインターバルタイマ動作、
３相分のPWM信号の発生を同時に行ない、ハード的にも
簡単で、ソフト的にも非常に有効に処理を行なうことが
可能である点に特徴がある。As an embodiment of FIG. 3, FIG. 7 shows a configuration diagram, and FIG. 8 shows a flowchart of a timer interrupt routine. This example is also the simplest without any hardware addition other than the one-chip microcomputer. This one-chip microcomputer has a control calculation function, at least three or more port processing functions, an internal clock generation function, and one timer function. This timer executes the operation of the timer interrupt routine shown in FIG. 8 every time one internal clock 4b is input, and counts the time by software, and from zero to PW
It functions as an interval timer up to M cycles To. Interval timer operation by this one interrupt process,
It is characterized in that PWM signals for three phases are generated at the same time, which is simple in terms of hardware and very effective in terms of software.

第８図の割込ルーチンを用いて３相分のPWM信号の発生
方法を説明する。タイマのカウントデータをメモリTMに
格納し、イニシャル時はTMはゼロにセットされている。
Ｕ相のPWMオンデータをメモリTuに,V相のPWMオンデータ
をメモリTVに、Ｗ相のPWMオンデータをメモリ1Wにスト
アしておく。内部クロック4bが入力される毎にタイマ割
込ルーチンがスタートし、ステップ801でカウントデー
タTMを＋１増進させる。ステップ802で、タイマカウン
トデータTMとPWM周期タイマデータToとを比較し、PWM周
期タイマデータToに達しない場合はステップ803に進
む。PWM周期タイマデータToに達した場合、ステップ807
へ進み、インターバルの完了のためのタイマカウントデ
ータTMをクリアする。ステップ808で、Ｕ相のPWM信号ポ
ートPuをオン、Ｖ相のPWM信号ポートPVもオン、Ｗ相PWM
信号ポートPWもオンし、この時点で３相それぞれ同期を
とってPWM信号をオンしている。ステップ809でＵ相のPW
MオンデータをTu′に更新し、Ｖ相のPWMオンデータもT
v′に、Ｗ相のPWMオンデータもTw′に更新しステップ80
6へ進む。ステップ803でタイマカウントデータTMがＵ相
PWMオンデータRTuに達したかどうかを判定し、まだ達し
ていない場合は、ステップ804へ進む。達した場合は、
ステップ810へ進んでＵ相のPWM信号ポートPuをオフしス
テップ804へ進む。ステップ804では、タイマカウンタデ
ータTMがＶ相PWMオンデータTVに達したかどうかを判定
し、達しない場合はステップ805へ進み、達した場合は
ステップ811へ進んで、Ｖ相のPWM信号ポートPVをオフし
ステップ805へ進む。ステップ805では、タイマカウンタ
データTMがＷ相PWMオンデータTWに達したかどうかを判
定し、達しない場合はステップ806へ進み、達した場合
はステップ812へ進んで、Ｗ相のPWM信号ポートPWをオフ
してステップ806へ進む。ステップ806で１回のタイマ割
込処理を完了する。A method of generating PWM signals for three phases will be described using the interrupt routine of FIG. The count data of the timer is stored in the memory TM, and TM is set to zero at initial.
The U-phase PWM ON data is stored in the memory Tu, the V-phase PWM ON data is stored in the memory TV, and the W-phase PWM ON data is stored in the memory 1W. Each time the internal clock 4b is input, the timer interrupt routine starts, and in step 801, the count data TM is incremented by 1. In step 802, the timer count data TM and the PWM cycle timer data To are compared, and if the PWM cycle timer data To is not reached, the process proceeds to step 803. When the PWM cycle timer data To is reached, step 807
Proceed to and clear the timer count data TM for completing the interval. In step 808, the U-phase PWM signal port Pu is turned on, the V-phase PWM signal port PV is also turned on, and the W-phase PWM is turned on.
The signal port PW is also turned on, and at this point, the PWM signal is turned on in synchronization with each of the three phases. PW of U phase in step 809
M on data is updated to Tu 'and V phase PWM on data is also T
In v ', W-phase PWM on data is also updated to Tw' and step 80
Go to 6. In step 803, the timer count data TM is U phase
It is determined whether the PWM on-data RTu has been reached, and if it has not been reached, the process proceeds to step 804. If reached,
The process proceeds to step 810, the U-phase PWM signal port Pu is turned off, and the process proceeds to step 804. In step 804, it is determined whether or not the timer counter data TM has reached the V-phase PWM on-data TV. If not, the process proceeds to step 805. Turn off and proceed to Step 805. In step 805, it is determined whether the timer counter data TM has reached the W-phase PWM on-data TW. If not, the process proceeds to step 806. Is turned off and the process proceeds to step 806. In step 806, one timer interrupt process is completed.

以上の通り、ハード的にはワンチップマイクロコンピュ
ータ１個で、１本の内部割込信号にて３相分のPWM信号
が非常に簡単に得られる。As described above, in terms of hardware, a single one-chip microcomputer can very easily obtain PWM signals for three phases with one internal interrupt signal.

そして、この３相のPWM信号がインバータ12に加わり、
それぞれ交流信号に変換して３相交流電動機16の通電制
御を行なうことができる。Then, this three-phase PWM signal is added to the inverter 12,
Each can be converted into an AC signal to control the energization of the three-phase AC motor 16.

（発明の効果） 以上述べたように本発明においては、複相の交流電動機
のパルス変調による通電を、各相独立に制御することな
く、各相の通電周期を同期させ、その各相の通電時間の
みを個別に制御することができ、その通電制御を簡素化
することができるという優れた効果がある。(Effects of the Invention) As described above, in the present invention, the energization period of each phase is synchronized and the energization of each phase is energized without independently controlling the energization by pulse modulation of the multi-phase AC motor. There is an excellent effect that only the time can be individually controlled, and the energization control can be simplified.

また、本発明においては、各相に対応する各制御信号を
定めて出力するタイミングは、基準発生手段からの基準
信号の立下がりに同期して行われるので、各制御信号の
発生タイミングを各々の制御装置で行う必要がなく、簡
単な構成で制御することができるという優れた効果があ
る。Further, in the present invention, the timing for determining and outputting each control signal corresponding to each phase is performed in synchronization with the fall of the reference signal from the reference generating means, so that the generation timing of each control signal is set to There is an excellent effect that control can be performed with a simple configuration without the need for the control device.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の第１実施例の全体構成を示すブロック
線図、第２図はその各部信号のタイミングを示す波形
図、第３図はその割込ルーチンを示すフローチャート、
第４図は本発明の第２実施例を示すブロック線図、第５
図とその各部信号の波形図、第６図（ａ）〜（ｄ）の各
割込ルーチンを示すフローチャート、第７図は本発明の
第３実施例を示すブロック線図、第８図はそのタイマ割
込ルーチンを示すフローチャートである。 ２……クロック発生器,4……基準発生手段をなすカウン
タ回路、６……マイクロコンピュータ、８……制御設定
手段をなすラッチ回路、10……パルス変調手段をなすPW
Mコンパレータ、12……３相インバータ、16……３相交
流電動機。FIG. 1 is a block diagram showing the overall configuration of the first embodiment of the present invention, FIG. 2 is a waveform diagram showing the timing of the signals of the respective parts, and FIG. 3 is a flow chart showing its interrupt routine.
FIG. 4 is a block diagram showing the second embodiment of the present invention, and FIG.
6 and waveforms of signals of respective parts thereof, flowcharts of interrupt routines of FIGS. 6 (a) to 6 (d), FIG. 7 is a block diagram showing a third embodiment of the present invention, and FIG. 8 is thereof. It is a flowchart which shows a timer interruption routine. 2 ... Clock generator, 4 ... Counter circuit as reference generating means, 6 ... Microcomputer, 8 ... Latch circuit as control setting means, 10 ... PW as pulse modulating means
M Comparator, 12 …… 3-phase inverter, 16 …… 3-phase AC motor.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】複相の通電制御により作動する交流電動機
に対してパルス変調した変調信号に基づいてその作動を
制御する電動機パルス変動制御装置において、 所定期間毎に大きさが徐々に変化する基準信号を発生す
る基準発生手段と、 この基準発生手段からの基準信号の立下がりに同期して
前記交流電動機の各相に対応する各制御信号を定める制
御設定手段と、 この各制御信号と前記基準信号とをそれぞれ比較して各
相に対応するそれぞれのパルス幅を有する変調パルスを
発生するパルス変調手段と、 この各相の変調パルスを交流信号にそれぞれ変換して前
記交流電動機の各相に加えるインバータと を設けることを特徴とする電動機パルス変調制御装置。1. A motor pulse fluctuation control device for controlling the operation of an AC motor operated by multi-phase energization control on the basis of a pulse-modulated modulation signal, which is a reference whose magnitude gradually changes every predetermined period. Reference generating means for generating a signal, control setting means for determining each control signal corresponding to each phase of the AC motor in synchronization with the fall of the reference signal from the reference generating means, each control signal and the reference Pulse modulating means for generating a modulated pulse having a pulse width corresponding to each phase by comparing the signals with each other, and the modulated pulse of each phase is converted into an AC signal and applied to each phase of the AC motor. An electric motor pulse modulation control device comprising an inverter.