JPH0779426B2 - Dither image coding device - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディザ法によって２値化された疑似中間調画
像（以下、ディザ画像という）に対して符号化を行うデ
ィザ画像符号化装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dither image encoding device that encodes a pseudo-halftone image (hereinafter referred to as a dither image) binarized by a dither method.

従来の技術 従来のディザ画像符号化方法は、例えば第５図に示すデ
ィサ画像符号化装置を適用して、第６図に示すように、
符号化ビット数が対応画素数より少なくなる領域（長い
ランの領域）ではランレングス符号化を行い、そうでな
い領域（短いランの領域）では識別符号を挟んでランレ
ングス符号化を行うことなく直接画素列を非圧縮画像デ
ータとして伝送するといった手段によって実施されてい
た。2. Description of the Related Art A conventional dither image coding method is, for example, by applying the dither image coding apparatus shown in FIG.
Run length coding is performed in areas where the number of coded bits is less than the number of corresponding pixels (long run areas), and in areas where it is not (short run areas), identification codes are sandwiched directly without run length coding. It has been implemented by means such as transmitting a pixel row as uncompressed image data.

第５図を参照しながら、これを具体的に説明すると、先
ず入力ディザ画像信号40は遅延用シフトレジスタ41とラ
インの先端、終端の変化点を検出する検出部42にそれぞ
れ入力される。This will be described in detail with reference to FIG. 5. First, the input dither image signal 40 is input to the delay shift register 41 and the detection unit 42 that detects the change points at the leading and trailing ends of the line.

前記検出部42において、変化点が検出されると、ランレ
ングスをカウントするカウンタ43が止まり、ランレング
ス符号生成部44でそのカウンタ43から入力されたカウン
ト値に対応するランレングス符号を生成する。生成され
たその符号は生成部44の内部に一時記憶される。When the detecting section 42 detects a change point, the counter 43 for counting the run length is stopped, and the run length code generating section 44 generates a run length code corresponding to the count value input from the counter 43. The generated code is temporarily stored inside the generation unit 44.

ランレングス積算部45は、所定長の符号化が終了する
と、その終了したことを前記生成部44と識別符号付加部
46に通知する。その通知を受理すると、ランレングス符
号生成部44は、記憶している符号数を比較器47に出力す
る。When the encoding of a predetermined length is completed, the run-length accumulating unit 45 informs the generation unit 44 and the identification code adding unit of the completion.
Notify 46. Upon receiving the notification, the run length code generation unit 44 outputs the stored code number to the comparator 47.

比較器47では、前記符号数（符号化ビット数）と、対応
画素数とを比較し、セレクタ48に選択信号を出力する。The comparator 47 compares the number of codes (the number of encoded bits) with the number of corresponding pixels, and outputs a selection signal to the selector 48.

セレクタ48では、前記符号数の方が少ない場合はランレ
ングス符号生成部44からのランレングス符号を選択し、
対応画素数の方が少ない場合は前記識別符号付加部46か
らの識別符号を選択し、これを符号化データ（出力符号
化信号）49として出力する。In the selector 48, when the number of codes is smaller, the run length code from the run length code generator 44 is selected,
When the number of corresponding pixels is smaller, the identification code from the identification code adding section 46 is selected and output as encoded data (output encoded signal) 49.

このようにして、ディザ画像の符号化が行われていた。In this way, the dither image is encoded.

発明が解決しようとする問題点 しかし、かかる手段によれば、対象画像がランダムで細
かい画素配列（パターン）の多いディザ画像では、全符
号数が全画素数を上回るという事態を避けることができ
て有効であるが、例えば、パターンが周期的に出現した
り、あるいはパターンの出現頻度が片寄っていたりする
ディザ画像では、その特性を充分に活かしきっていない
ためデータ（符号）の高圧縮率を得ることができないと
いう問題があった。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, according to such means, it is possible to avoid the situation where the total number of codes exceeds the total number of pixels in a dither image in which the target image is random and has many fine pixel arrays (patterns). This is effective, but for example, in a dither image in which a pattern appears periodically or the appearance frequency of the pattern is deviated, a high compression rate of data (code) is obtained because the characteristics are not fully utilized. There was a problem that I could not.

本発明は、かかる問題点に鑑みてなされたもので、デー
タの高圧縮率を得ることのできるディザ画像符号化装置
を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a dither image encoding device capable of obtaining a high data compression rate.

問題点を解決するための手段 本発明は上述の問題点を解決するため、ディザ法によっ
て２値化された疑似中間調画像をＭ×Ｎの領域（ブロッ
ク）に分割する手段と、前記分割された各ブロック中の
画像配列（パターン）毎に対応づけられたラインメモリ
をパターン数設けたメモリと、前記分割された各ブロッ
ク中のパターン毎に順次そのパターンに対応するライン
メモリ内の現パターンのビット箇所に該当の旨を記載す
ると共に前記パターンに対応しないラインメモリ内の現
パターンのビット箇所に不該当の旨を記載して２値画像
のパターン平面を２^{（Ｍ×Ｎ）}枚生成する手段と、前記
生成された２^{（Ｍ×Ｎ）}枚のパターン平面をパターンの
出現頻度数の順に主走査方向に並べてパターン平面連結
画像を生成する手段と、前記生成されたパターン平面連
結画像に対してランレングス符号化を行う手段とを備え
たものである。Means for Solving the Problems In order to solve the above problems, the present invention includes means for dividing a pseudo-halftone image binarized by a dither method into M × N regions (blocks), and the above-mentioned division. A memory having a number of patterns of line memories associated with each image array (pattern) in each block, and a current pattern in the line memory sequentially corresponding to each pattern in each of the divided blocks Means for generating 2 ^{(M × N)} pattern planes of a binary image by describing that the bit portion is applicable and also indicating that the bit portion of the current pattern in the line memory that does not correspond to the pattern is not applicable. If, means for generating a pattern plane connected image side by side in the main scanning direction 2 ^{(M × N)} pieces of pattern plane the generated in order of frequency the number of patterns, is said generated pattern It is obtained by a means for performing run-length encoding with respect to emissions plane connecting the image.

作用 本発明は上述の構成によって、パターンの連続を画素の
連続に置き変えることができ、またパターン平面の連結
によってパターン平面上のラインの先端、終端の変化点
が消滅し、しかもパターン平面を出現頻度数の順に並べ
変えているため、黒画素がラインの先端または終端に集
中する。それがため、ディザ画像の特性をそのまま活か
した状態で、ランレングス符号化との整合性を高めるこ
とが可能となる。Effect The present invention can replace the continuity of the pattern with the continuity of the pixel by the above-described configuration, and the connection of the pattern planes eliminates the change points of the ends and ends of the lines on the pattern plane, and the pattern plane appears. Since the pixels are rearranged in the order of frequency, black pixels concentrate on the top or the end of the line. Therefore, it is possible to improve the consistency with the run length coding while directly utilizing the characteristics of the dither image.

実施例 第１図は本発明が適用されるディザ画像符号化装置の一
実施例を示す概略構成ブロック図で、同装置は、４画素
直列の入力ディザ画像信号１（後述する）を４画素並列
のディザ画像信号に変換するためのシフトレジスタ２
と、そのレジスタ２から出力される１ブロック分の４画
素並列データ信号３を16画素の並列デコードデータに変
換してこれをデコードデータ信号５として出力するデコ
ーダ４とその16画素のデコードデータ信号５を16ライン
分のメモリに格納するラインメモリ６と、そのラインメ
モリ６からの出力データ信号７を符号化しこれを符号化
データ信号15として出力するランレングス符号化器８
と、前記ラインメモリ６の入出力動作等を制御するアド
レスカウンタ９及びメモリ制御部10を備えてなる。Embodiment FIG. 1 is a schematic block diagram showing an embodiment of a dither image coding device to which the present invention is applied. The device is configured to input an input dither image signal 1 of 4 pixels in series by 4 pixels in parallel. Shift register 2 for converting to a dither image signal
And a decoder 4 for converting the 4-pixel parallel data signal 3 for one block output from the register 2 into parallel decoded data of 16 pixels and outputting this as the decoded data signal 5 and the decoded data signal 5 of the 16 pixels. And a run length encoder 8 that encodes an output data signal 7 from the line memory 6 and outputs this as an encoded data signal 15.
And an address counter 9 and a memory controller 10 for controlling the input / output operation of the line memory 6 and the like.

尚、16ライン分のラインメモリ６は上から出現頻度数の
多い順にパターン番号（０、１…Ｅ、Ｆ）に対応して、
Ａのラインメモリ、Ｆのラインメモリというように割り
振られている。The line memory 6 for 16 lines corresponds to the pattern numbers (0, 1 ... E, F) in descending order of appearance frequency,
The line memory A and the line memory F are allocated.

第２図は第１図の装置によって符号化された符号化デー
タを復合化するディザ画像復号化装置の一実施例を示す
概略構成ブロック図で、同装置は入力符号化データ信号
16を復元するランレングス復号化器17と、その復号化器
17からの復号化出力データ信号を格納する16ライン分の
ラインメモリ18と、16ライン分のメモリ出力データ（16
画素並列）信号19を４画素並列の１ブロック分の復元デ
ータ信号21にエンコードするエンコーダ20と、その復元
データ（４画素並列）信号21を４画素直列の復元データ
（４画素並列）信号21を４画素直列の復元データ（復元
ディザ画像信号29）に変換するシフトレジスタ22と、前
記ラインメモリ18の入出力動作等を制御するアドレスカ
ウンタ23及びメモリ制御部24を備えてなる。FIG. 2 is a schematic block diagram showing an embodiment of a dither image decoding device for decoding the encoded data encoded by the device of FIG. 1, which is an input encoded data signal.
Run length decoder 17 for recovering 16 and its decoder
16 lines of line memory 18 for storing the decoded output data signal from 17 and 16 lines of memory output data (16
An encoder 20 for encoding a pixel parallel) signal 19 into a restored data signal 21 for one block of 4 pixels in parallel, and a restored data (4 pixel parallel) signal 21 of the restored data (4 pixel parallel) signal 21 in 4 pixels serial A shift register 22 for converting four-pixel serial restored data (restored dither image signal 29), an address counter 23 for controlling the input / output operation of the line memory 18, and a memory controller 24 are provided.

尚、この実施例では、前記入力ディザ画像信号１とし
て、Ｍ×Ｎの領域（ブロック）が第３図に示すように主
走査方向に直列に配置された１×４画素からなる大きさ
である所謂、４画素（ビット）直列のブロックに分割さ
れてなるディザ画像（ディザ法によって２値化された疑
似中間調画像）信号を代表例として用いている。In this embodiment, as the input dither image signal 1, an area (block) of M × N has a size of 1 × 4 pixels arranged in series in the main scanning direction as shown in FIG. A so-called 4-pixel (bit) serially divided dither image signal (pseudo-halftone image binarized by the dither method) signal is used as a typical example.

また、前述ラインメモリ６のライン長は、１ブロックを
４画素の大きさとしていることから、原画像のライン長
の1/4とする。The line length of the line memory 6 is set to 1/4 of the line length of the original image because one block has a size of 4 pixels.

次に、第１図及び第２図を参照しながら、本発明方法に
ついての動作を説明する。Next, the operation of the method of the present invention will be described with reference to FIGS. 1 and 2.

先ず、符号化側（第１図参照）では、入力された４画素
（ビット）直列のディザ画像信号１は、シフトレジスタ
２で４画素並列の単位ブロックに変換され、１ブロック
分毎デコーダ４に入力される。First, on the encoding side (see FIG. 1), the input 4-pixel (bit) serial dither image signal 1 is converted into a 4-pixel parallel unit block by the shift register 2 and is converted by the decoder 4 for each block. Is entered.

デコーダ４では、その１ブロック分の４画素並列データ
信号３を16画素並列のデコードデータ信号５に変換す
る。その16画素並列データ信号５はそのまま16ライン分
のラインメモリ６にそれぞれ格納される。The decoder 4 converts the 4-pixel parallel data signal 3 for one block into a 16-pixel parallel decoded data signal 5. The 16-pixel parallel data signal 5 is stored in the line memories 6 for 16 lines as it is.

例えば、最初の１ブロックが「1010」であれば、Ａのラ
インメモリの１ビット目に‘1'を記載し、他のラインメ
モリの１ビット目には０を記載する。次の２ブロック目
も「1010」であれば、Ａのラインメモリの２ビット目に
‘1'を記載し、他のラインメモリの２ビット目には０を
記載する。次の３ブロック目が「1111」であれば、Ｆの
ラインメモリの３ビット目に‘1'に記載し、他のライン
メモリの３ビット目には０を記載する。For example, if the first one block is "1010", "1" is written in the first bit of the A line memory and 0 is written in the other bit of the other line memory. If the next second block is also "1010", "1" is written in the second bit of the A line memory and 0 is written in the second bit of the other line memory. If the next third block is "1111", "1" is written in the third bit of the F line memory, and 0 is written in the third bit of the other line memory.

これにより、各ブロック中の画素配列（パターン）毎に
２値画像のパターン平面が２^{（Ｍ×Ｎ）}枚（この実施例
では16枚）生成されることになる。従ってまた、パター
ンの連続が画素の連続に変わり、あるパターンが連続し
て出現すると、対応するパターン平面上では黒画素が続
くことになる。As a result, 2 ^{(M × N)} (16 in this embodiment ⁾ pattern planes of the binary image are generated for each pixel array (pattern) in each block. Therefore, when the pattern continuity changes to the pixel continuity and a certain pattern appears continuously, black pixels continue on the corresponding pattern plane.

尚、前記データ信号５のラインメモリ６への格納処理
は、アドレスカウンタ９とメモリ制御部10との制御によ
って行われる。ここに、13はメモリ制御10からアドレス
カウンタ９に出力するカウンタスタート信号であり、14
はアドレスカウンタ９からメモリ制御部10に出力する１
ラインメモリアクセス終了信号である。The process of storing the data signal 5 in the line memory 6 is performed by the control of the address counter 9 and the memory control unit 10. Here, 13 is a counter start signal output from the memory control 10 to the address counter 9, and 14
Is output from the address counter 9 to the memory controller 10 1
This is a line memory access end signal.

かようにして、１ブロック分のデコードデータ（16画素
並列）信号５を順次前記ラインメモリ６へ入力し原画像
１ライン分のデータを格納して16枚のパターン平面を生
成すべく処理が終了すると、メモリ制御部10は一旦ライ
ンメモリ６へのデコードデータ信号５の入力を中断し、
ラインメモリ６に対しセレクト信号11を出力する。その
セレクト信号11によりラインメモリ６は、順次16枚分の
パターン平面（２値画像データ）信号７をランレングス
符号化器８へ出力する。In this manner, the decoded data (16 pixels in parallel) signal 5 for one block is sequentially input to the line memory 6, the data for one line of the original image is stored, and the processing is completed to generate 16 pattern planes. Then, the memory control unit 10 temporarily interrupts the input of the decoded data signal 5 to the line memory 6,
The select signal 11 is output to the line memory 6. In response to the select signal 11, the line memory 6 sequentially outputs 16 pattern plane (binary image data) signals 7 to the run length encoder 8.

ここに、前記16枚分のパターン平面信号７は、ラインメ
モリ６内において第４図に示す如く16枚分のパターン平
面（Ａ、Ｆ、…９、６）が主走査方向に並べられて生成
されたパターン平面画像からなるデータ信号である。The 16 pattern plane signals 7 are generated in the line memory 6 by arranging 16 pattern planes (A, F, ... 9, 6) in the main scanning direction as shown in FIG. It is a data signal composed of a patterned pattern image.

つまり、前記パターン平面連結画像は、下表に示す如
く、パターン番号（０、１…Ｅ、Ｆ）に対応する16枚分
のパターンについてそれぞれ出現頻度数〔％〕（出現確
率）を統計的に求め、その出現頻度数の最も多いものか
ら順番に16枚のパターン平面（Ａ、Ｆ、…９、６）が第
４図に示す如く主走査方向に並べられて生成されたもの
である。That is, in the pattern plane connected image, as shown in the table below, the frequency of appearance [%] (appearance probability) is statistically calculated for each of 16 patterns corresponding to the pattern numbers (0, 1 ... E, F). 16 pattern planes (A, F, ... 9, 6) are arranged in the main scanning direction in order from the one having the highest frequency of appearance, and are generated.

しかし、これに限定されることなく、出現頻度数の最も
少ないものから順番に16枚のパターン平面の主走査方向
に並べてパターン平面連結画像を生成しても宜しい。However, the present invention is not limited to this, and the pattern plane connected image may be generated by arranging 16 pattern planes in order from the one having the lowest appearance frequency in the main scanning direction.

しかして、前記出現頻度数の多い順若しくは少ない順に
並べられたパターン平面からなる連結画像のデータ信号
７は、そのパターン平面の順序（第４図の例ではＡ、
Ｆ、…９、６）に従って１ライン毎に連結されてランレ
ングス符号化器８へ出力される。Therefore, the data signal 7 of the connected image composed of the pattern planes arranged in the descending order of the number of appearance frequencies is the order of the pattern planes (A in the example of FIG. 4,
According to F, ..., 9 and 6), they are concatenated line by line and output to the run length encoder 8.

ここで、データ信号７は、パターン平面の順序に従って
１ライン毎に、第４図の例では、Ａの１ライン、次にＦ
の１ライン、・・・次に９の１ライン、最後に６の１ラ
インというように連結されて出力される信号である。Here, the data signal 7 is line-by-line according to the order of the pattern plane, in the example of FIG.
1 line of ..., Next, 1 line of 9, and finally 1 line of 6 are connected and output.

ランレングス符号化器８は、その入力された16枚分のパ
ターン平面連結面像のデータ信号７を、全体で１ライン
としてランレングス符号化する。 The run-length encoder 8 performs run-length encoding on the input data signals 7 of the pattern plane connection surface images for 16 sheets as one line as a whole.

尚、前記符号化の１ラインの区間は、メモリ制御部10か
らランレングス符号化器８に出力するライン同期信号12
によって管理している。It should be noted that the line control signal 12 output from the memory control unit 10 to the run length encoder 8 is used for the one-line section of the encoding.
Is managed by.

前記ランレングス符号化器８で符号化されたデータは、
符号化データ信号15として出力される。The data encoded by the run length encoder 8 is
It is output as the encoded data signal 15.

かようにして、原画像１ライン分の符号化データ信号15
の出力が終了すると、前記メモリ制御部10からのセレク
ト信号11によりラインメモリ６へのデコードデータ信号
５の入力動作が再開される。In this way, the encoded data signal 15 for one line of the original image
When the output of 1 is completed, the input operation of the decode data signal 5 to the line memory 6 is restarted by the select signal 11 from the memory control section 10.

以上の処理動作が繰り返されることにより入力ディザ画
像の符号化が行われる。The input dither image is encoded by repeating the above processing operation.

次に、復号化側（第２図参照）では、入力符号化データ
信号16はランレングス復号化器17でパターン平面連結画
像のデータに復元される。Next, on the decoding side (see FIG. 2), the input coded data signal 16 is restored to the data of the pattern plane concatenated image by the run length decoder 17.

その復元されたデータは、16ライン分のラインメモリ18
に入力される。そのラインメモリ18内では、前記入力復
元データをアドレスカウンタ23とメモリ制御部24との制
御によって16分割し、更にその16分割されたデータが元
のパターン平面の順序（第４図参照）に戻るようにそれ
らのデータをメモリ制御部24からのライトイネーブル制
御信号25によって制御しながら順次16ライン分のメモリ
にそれぞれ格納する。尚、26はアドレスカウンタ23のス
タート信号であり、27はメモリ制御歩24に対する１ライ
ンメモリアクセス信号である。The restored data is stored in the line memory 18 for 16 lines.
Entered in. In the line memory 18, the input restored data is divided into 16 by the control of the address counter 23 and the memory control unit 24, and the 16 divided data is returned to the original pattern plane order (see FIG. 4). Thus, these data are sequentially stored in the memories for 16 lines while being controlled by the write enable control signal 25 from the memory control unit 24. Reference numeral 26 is a start signal for the address counter 23, and 27 is a one-line memory access signal for the memory control step 24.

かようにして、１ライン分の復元及び格納処理が終了す
ると、メモリ制御部24からのイネーブル信号28によって
一旦復号化処理動作が中断される。When the restoration and storage processing for one line is thus completed, the decoding processing operation is temporarily interrupted by the enable signal 28 from the memory control unit 24.

その中断と同時に、前記ラインメモリ18は全てのメモリ
出力データ（16画素並列）信号19をエンコーダ20に出力
する。エンコーダ20はその信号19を４画素並列の１ブロ
ック分の復元データに変換し、これを復元データ（４画
素並列）信号21としてシフトレジスタ22に出力する。シ
フトレジスタ22はその復元データ（４画素並列）を４画
素直列の画像データに変換し、これを復元ディザ画像信
号29として出力する。Simultaneously with the interruption, the line memory 18 outputs all memory output data (16 pixel parallel) signals 19 to the encoder 20. The encoder 20 converts the signal 19 into restored data for one block of 4 pixels in parallel, and outputs this to the shift register 22 as a restored data (4 pixels in parallel) signal 21. The shift register 22 converts the restored data (4 pixels in parallel) into 4 pixel serial image data, and outputs this as a restored dither image signal 29.

かようにして、１ライン分の復元ディザ画像信号29の出
力が終ると、メモリ制御部24からのイネーブル信号28に
よって次の１ライン分の復元化処理動作が再開される。In this way, when the output of the restored dither image signal 29 for one line is completed, the restoration processing operation for the next one line is restarted by the enable signal 28 from the memory control unit 24.

以上の処理動作が繰り返されることによって符号化され
たディザ画像の復元が行われる。By repeating the above processing operations, the encoded dither image is restored.

発明の効果 以上の説明から明らかなように、本発明はディザ画像を
Ｍ×Ｎの領域（ブロック）に分割し、分割された各ブロ
ック中の画素配列（パターン）毎に２値画像のパターン
平面を２^{（Ｍ×Ｎ）}枚を生成し、生成された２
^{（Ｍ×Ｎ）}枚のパターン平面を、パターンの出現頻度数
の順に主走査方向に並べてパターン平面連結画像を生成
し、その生成されたパターン平面連結画像に対して、ラ
ンレングス符号化を行うようにしたものであるから、あ
るパターンが連続して出現すると、対応するパターン平
面上では黒画素が続くことになり、かつ、パターン平面
の連結によってラインの先端、終端の変化点が消減し、
しかもパターンの出現頻度数の多い順若しくは少ない順
にパターン平面を並び変えているため、ラインの先端ま
たは終端に黒画素が集中する。それがため、ディザ画像
の特性をそのまま活かした状態でランレングス符号化と
の整合性を高め得ることができ、ひっきょう、高圧縮率
のディザ画像の符号化を実現することができるという効
果を奏するものである。EFFECTS OF THE INVENTION As is apparent from the above description, the present invention divides a dither image into M × N regions (blocks), and a pattern plane of a binary image for each pixel array (pattern) in each divided block. 2 ^{(M × N)} are generated, and the generated 2
^{(M × N)} pattern planes are arranged in the main scanning direction in the order of the frequency of appearance of patterns to generate a pattern plane concatenated image, and the run length encoding is performed on the generated pattern plane concatenated image. Therefore, if a certain pattern appears consecutively, black pixels will continue on the corresponding pattern plane, and the change points at the end and end of the line will disappear due to the connection of the pattern planes.
Moreover, since the pattern planes are rearranged in order of increasing or decreasing number of appearance frequencies of the pattern, black pixels are concentrated at the tip or the end of the line. Therefore, it is possible to improve the consistency with the run-length coding while making the best use of the characteristics of the dither image, and it is possible to realize the coding of the dither image with high compression ratio. It is a thing.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明が適用されるディザ画像符号化装置の一
実施例を示す概略構成ブロック図、第２図は第１図の装
置に対応するディザ画像復号化装置の一実施例を示す概
略構成ブロック図、第３図は本発明で用いるディザ画像
の画素ブロック（領域）の大きさの一例を示す画素配置
図、第４図は本発明によって生成されるパターン平面連
結画像の一例を示す概念図、第５図は従来の方法が適用
されるディザ画像符号化装置の概略構成を示すブロック
図、第６図は従来の方法を説明するための画素配置図で
ある。 １……入力ディザ画像信号、２……シフトレジスタ、４
……デコーダ、６……ラインメモリ、８……ランレング
ス符号化器、９……アドレスカウンタ、10……メモリ制
御部、15……出力符号化データ、16……入力符号化デー
タ、29……復元ディザ画像信号。FIG. 1 is a schematic block diagram showing an embodiment of a dither image coding device to which the present invention is applied, and FIG. 2 is a schematic diagram showing an embodiment of a dither image decoding device corresponding to the device of FIG. FIG. 3 is a configuration block diagram, FIG. 3 is a pixel layout diagram showing an example of the size of a pixel block (region) of a dither image used in the present invention, and FIG. 4 is a concept showing an example of a pattern plane connected image generated by the present invention. FIG. 5 is a block diagram showing a schematic configuration of a dither image coding apparatus to which the conventional method is applied, and FIG. 6 is a pixel arrangement diagram for explaining the conventional method. 1 ... Input dither image signal, 2 ... Shift register, 4
Decoder, 6 line memory, 8 run length encoder, 9 address counter, 10 memory control section, 15 output coded data, 16 input coded data, 29 ... … Reconstructed dither image signal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】ディザ法によって２値化された疑似中間調
画像をＭ×Ｎの領域（ブロック）に分割する手段と、前
記分割された各ブロック中の画像配列（パターン）毎に
対応づけられたラインメモリをパターン数設けたメモリ
と、前記分割された各ブロック中のパターン毎に順次そ
のパターンに対応するラインメモリ内の現パターンのビ
ット箇所に該当の旨を記載すると共に前記パターンに対
応しないラインメモリ内の現パターンのビット箇所に不
該当の旨を記載して２値画像のパターン平面を２
^{（Ｍ×Ｎ）}枚生成する手段と、前記生成された２
^{（Ｍ×Ｎ）}枚のパターン平面をパターンの出現頻度数の
順に主走査方向に並べてパターン平面連結画像を生成す
る手段と、前記生成されたパターン平面連結画像に対し
てランレングス符号化を行う手段とを具備したディザ画
像符号化装置。1. A means for dividing a pseudo-halftone image binarized by the dither method into M × N regions (blocks), and an image array (pattern) in each of the divided blocks. A memory having a line memory of the number of patterns, and for each pattern in each of the divided blocks, sequentially describe the corresponding bit position of the current pattern in the line memory corresponding to the pattern and do not correspond to the pattern. Indicate that the bit position of the current pattern in the line memory is not applicable and set the pattern plane of the binary image to 2
Means for generating ^{(M × N)} sheets, and the generated 2
Means for arranging ^{(M × N)} pattern planes in the main scanning direction in the order of the frequency of appearance of the pattern to generate a pattern plane connected image, and means for performing run-length encoding on the generated pattern plane connected image. A dither image encoding device comprising: