JPH0779117A - 発振能力制御回路内蔵半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 システムクロック等の発生を目的とした発振
回路を内蔵しているＬＳＩにおいて、簡単な構成で通常
動作時の発振能力よりも発振能力テスト時の発振能力を
小さくする。 【構成】 発振回路として半導体集積回路装置（ＬＳ
Ｉ）に内蔵している発振用インバータ７，８および帰還
用抵抗９，１０について、発振用インバータ７，８の発
振能力を可変できる回路１２と、帰還用抵抗の抵抗値を
可変できる回路１３と、これらを外部からの制御で設定
する制御回路１５とを備え、外部端子１６からの制御で
発振能力を可変できる構成とした。これにより、発振能
力テスト時に発振能力を設計値よりも容易に下げること
ができ、このテスト結果にもとづいて発振素子４および
びコンデンサ５，６を選定できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、システムクロック等の
発生を目的とした発振回路として発振用インバータおよ
び帰還用抵抗を内蔵した半導体集積回路装置（以下ＬＳ
Ｉという）に関するものである。

【０００２】

【従来の技術】システムクロック等の発生を目的として
ＬＳＩに内蔵する発振回路の構成としては、発振用イン
バータおよび帰還用抵抗をＬＳＩに内蔵して、水晶発振
子またはセラミック発振子等の発振素子およびコンデン
サを外付けで接続するのが一般的である。ＬＳＩに内蔵
する発振用インバータの発振能力および帰還用抵抗の抵
抗値は品種毎に異なるため、品種毎の発振に適合する外
付けの発振素子およびコンデンサの容量を選定する必要
がある。

【０００３】ある品種について選定された外付けの発振
素子およびコンデンサに対して量産品全てが安定に発振
するよう、ＬＳＩの発振能力をできるだけ同じにするこ
とが求められる。しかし、実際には量産時のさまざまな
条件のばらつきにより、ＬＳＩに内蔵した発振用インバ
ータおよび帰還用抵抗の特性を全部同一にはできないた
め、個々のＬＳＩの発振能力には若干の差があり、発振
能力が設計値より低いものも量産され得る。したがっ
て、ＬＳＩの発振能力のばらつきを考慮して、外付けの
発振素子およびコンデンサを選定する必要がある。すな
わち、量産時の条件のばらつきを全て考慮した最低発振
能力のサンプル、一般的には設計値の１／２の発振能力
のサンプルを発振の限度サンプルとして用意し、この限
度サンプルで安定に発振するよう外付けの発振素子およ
びコンデンサを選定すれば、量産品は限度サンプル以上
の発振能力を有するため量産品の全てで発振回路が安定
に発振する。

【０００４】この限度サンプルを用意する方法として
は、ＬＳＩ拡散時に拡散条件を調整して発振用インバー
タの発振能力を下げて、発振能力テスト用のサンプルを
作製するという方法が考えられる。

【０００５】あるいは、ＬＳＩに内蔵された発振用イン
バータをあらかじめ加工しやすい形状、たとえばトラン
ジスタサイズを小さくして設計値の１／２の発振能力を
有するインバータを二つ並列に接続した形状に設計して
おいて、拡散完了後に並列に接続したインバータの一方
が動作しないように、電子イオンビームまたはレーザー
ビームで配線を切る等の加工をして、発振能力を１／２
に下げる方法も考えられる。

【０００６】図４は、設計値の１／２の発振能力を有す
るインバータを二つ並列に接続した場合のＬＳＩを示
す。同図において、１０４は外付けの発振素子、１０
５，１０６は外付けのコンデンサである。これらのコン
デンサ１０５，１０６に対して発振端子１０２，１０３
を介して発振用インバータ１０７，１０８がそれぞれ並
列に接続されている。これらの発振用インバータ１０
７，１０８のそれぞれの発振能力は設計値の１／２であ
り、二つあわせて設計値通りの値になる。また、１０９
は帰還用抵抗、１１１はインバータである。

【０００７】以上のように構成されたＬＳＩについて発
振能力をテストする場合には、テスト用のサンプルを任
意に選び出して、インバータ１０８が動作しないように
電子イオンビームまたはレーザービームで配線を切る等
の加工を施してインバータ１０７のみが発振に寄与する
ようにすることで発振能力を１／２に下げていた。

【０００８】

【発明が解決しようとする課題】しかしながら、上述の
従来技術のうち拡散条件を調整する方法は量産品とは別
の条件で拡散する必要があるため手間と時間がかかる
上、拡散条件によりインバータの能力を精密に調整する
のは困難なため必ずしも発振能力が設計値の１／２にな
る限度サンプルが得られないという問題がある。また、
設計値の１／２の発振能力を有するインバータを二つ並
列に接続し、拡散完了後に電子イオンビーム等で配線を
切る等の加工を施す方法は拡散条件を調整する方法より
は簡単ではあるが、拡散完了後の加工が余分な工程とし
て加わり、やはり手間がかかるという問題がある。

【０００９】このように、いずれの方法にせよ限度サン
プルを用意する場合、量産品とは別に作製しなければな
らないという問題があった。

【００１０】

【課題を解決するための手段】この問題を解決するた
め、発振用インバータを複数個並列に接続してこれらを
選択して発振能力を可変できる回路を設け、発振能力テ
スト時には発振用インバータの発振能力を小さくし、通
常動作時には発振用インバータの発振能力を大きくする
ものである。

【００１１】また、発振用インバータを複数個並列に接
続し、また帰還用抵抗を複数個接続して、これらを選択
して発振能力を可変できる回路を設け、発振能力テスト
時には発振用インバータの発振能力を小さくし、通常動
作時には発振用インバータの発振能力を大きくするもの
である。

【００１２】

【作用】本発明によれば、発振能力テスト時には、通常
動作時と異なり発振用インバータの発振能力を小さくで
き、また帰還用抵抗の抵抗値を小さくできるので、限度
サンプルを作るために特別な加工を施すことなく簡単に
限度サンプルを用意できる。

【００１３】

【実施例】図１は本発明の発振能力制御回路内蔵ＬＳＩ
の一実施例を示すブロック図である。同図において、Ｌ
ＳＩ１の発振回路は発振用インバータ７，８および帰還
用抵抗９，１０を内蔵して、発振素子（たとえば水晶発
振子）４およびコンデンサ５，６を発振端子２，３を介
して外付けで接続している。発振用インバータ７は通常
動作で使用するインバータであり、設計値通りの発振能
力を有している。一方、発振用インバータ８は発振用イ
ンバータ７の１／２の発振能力を有しており、限度サン
プルとして設定した場合に使用する。また、帰還用抵抗
９は通常動作で使用する抵抗であり、設計値通りの抵抗
値を有し、一方、帰還用抵抗１０は限度サンプルとして
設定した場合に使用する抵抗で、帰還用抵抗９の１／２
の抵抗値を有する。１１はインバータである。１５は制
御回路であり、発振能力選択用端子１６の入力状態に従
って、制御信号１４を出力し、インバータ切換えスイッ
チ１２および抵抗切換えスイッチ１３を切り換え制御す
る。

【００１４】以上のように構成された発振能力制御回路
内蔵ＬＳＩについて、その動作を説明する。通常動作時
においては、発振能力選択用端子１６を通常動作用に設
定することで、制御回路１５から出力される制御信号１
４によりインバータ切換えスイッチ１２および抵抗切換
えスイッチ１３がインバータ７および抵抗９を選択し、
設計値どおりの発信能力の発振回路を構成する。一方、
発振能力テスト時においては、発振能力選択用端子１６
を発振限度サンプル用に設定することで、制御回路１５
から出力される制御信号１４により、インバータ切換え
スイッチ１２および抵抗切換えスイッチ１３がインバー
タ８および抵抗１０を選択して、発振能力が設計値の１
／２の発振回路となる。このように外部からの信号によ
る設定だけで簡単に量産品を限度サンプルに切り換えて
使用することができる。

【００１５】図２は本発明のＬＳＩの別の実施例を示す
ブロック図である。同図において図１と同一の構成要素
を示す部分には同一の符号を付した。

【００１６】図２の実施例において図１に示した実施例
と異なるところは、制御回路３５が二つの発振能力選択
用端子３６，３７から得られる信号によって制御状態を
設定されるところである。

【００１７】本実施例では、発振能力選択用端子３６を
ＬＳＩのリセット端子と兼用しており、また、発振能力
選択用端子３７をＬＳＩテストモード設定端子と兼用し
ている。このＬＳＩテストモード設定端子は通常動作時
にはＨレベルに固定しており、ＬＳＩ検査時のみＬレベ
ルに設定してＬＳＩの内部回路検査モードに設定する。
ここで、ＬＳＩテストとは、発振能力テストと異なるテ
ストであり、ＬＳＩ全体が正常に動作するか否かを確認
するテストである。本実施例では、ＬＳＩの通常動作時
には、発振能力選択用端子３７をＨレベルとし発振能力
選択用端子３６をＨレベル（リセット解除時）あるいは
Ｌレベル（リセット時）として用いる。また、ＬＳＩテ
ストモード時には発振能力選択用端子３６をＨレベルと
し、発振能力選択用端子３７をＬレベルとする。また、
発振能力テストを行う場合には、通常動作では起こり得
ない発振能力選択用端子入力の組合せの選択、たとえば
発振能力選択用端子３６がリセット状態（Ｌ）でかつ発
振能力選択用端子３７がＬＳＩテストモード状態（Ｌ）
の場合にのみ、インバータや帰還抵抗を発振の限度サン
プルに設定するよう判定する。すなわち、発振能力選択
用端子３６，３７がともにＬレベルの場合にのみスイッ
チ１２，１３がインバータ８と帰還抵抗１０を選択する
ように設定する。

【００１８】このように本実施例では発振能力選択用端
子３６，３７をリセット端子等と兼用するので、端子数
が増えることもなく、また、発振能力テストモードへの
切り換えを、ＬＳＩの通常動作時やＬＳＩテスト時には
選び得ない選択用端子３６，３７の組合せにしているの
で、通常動作時やＬＳＩテスト時に誤って限度サンプル
状態（発振能力が１／２の状態）に設定されて、ＬＳＩ
の動作に異常を来すおそれがない。

【００１９】図３は本発明のＬＳＩの別の実施例を示す
ブロック図である。同図において、ＬＳＩ４１の発振回
路は発振用インバータ４７，４８および帰還用抵抗４
９，５０を内蔵している。また、発振素子４４およびコ
ンデンサ４５，４６を発振端子４２，４３を介して外付
けで接続している。発振用インバータ４７，４８はいず
れも各々設計値の１／２の発振能力を有し、通常動作で
使用する場合は発振用インバータ４７，４８を並列にし
た回路、すなわちインバータ切換えスイッチ５２を閉状
態にして使用する。これにより設計値通りの発振能力を
有する。一方、限度サンプルとして設定する場合は、イ
ンバータ切換えスイッチ５２を開状態にすることにより
発振用インバータ４８だけを使用して設計値の１／２の
発振能力を実現する。また、帰還用抵抗４９，５０につ
いても各々設計値の１／２の抵抗値を有し、通常動作で
使用する場合は帰還用抵抗４９，５０を直列にした回路
で使用することで設計値通りの抵抗値を有し、一方、限
度サンプルとして設定した場合は、スイッチ５３を切り
換えて帰還用抵抗５０だけを使用することで設計値の１
／２の抵抗値を実現する。なお、帰還用抵抗４９，５０
については直列接続に限らず、並列に接続してもよい。
ただし、並列の場合には帰還用抵抗４９，５０の抵抗値
を設計値通りに設定し、発振能力テスト時には帰還用抵
抗４９，５０の両方を接続状態とし、通常動作時にはそ
のいずれか一方を接続状態とする。

【００２０】制御回路５５は、図１の実施例におけると
同様に、発振能力選択用端子５６の入力状態に従って、
制御回路５５から出力される制御信号５４によってイン
バータ切換えスイッチ５２と抵抗切換えスイッチ５３と
を切り換える。通常は、発振能力選択用端子５６を通常
動作用に設定することで、制御回路５５から出力される
制御信号５４により、インバータ切換えスイッチ５２お
よび抵抗切換えスイッチ５３はインバータ４７，４８お
よび抵抗４９，５０を選択して、設計値どおりの発信能
力の発振回路を構成する。一方、発振能力選択用端子５
６を発振限度サンプル用に設定することで、制御回路５
５から出力される制御信号５４により、インバータ切換
えスイッチ５２および抵抗切換えスイッチ５３はインバ
ータ４８および抵抗５０を選択して、発振能力が設計値
の１／２の発振回路を構成する。これにより外部端子か
らの設定だけで量産品を限度サンプルとして使用でき
る。なお、５１はインバータである。

【００２１】以上の三つの実施例では発振用インバータ
と帰還用抵抗の両方について発振能力テスト時に切り換
えを行ったが、これに限らず発振用インバータのみを切
り換える構成としてもよい。すなわち、通常、発振能力
に大きく依存するのは発振用インバータであり帰還用抵
抗が発振能力に与える影響は小さいので、帰還用抵抗に
ついては通常動作時と発振能力テスト時とで同一抵抗値
のものを使ってもよい。

【００２２】

【発明の効果】本発明により、システムクロック等の発
生を目的とした発振回路として発振用インバータおよび
帰還用抵抗を内蔵する半導体集積回路装置において、発
振能力を外部からの設定で容易に可変できる。これによ
り、量産品を通常能力の発振回路としても発振能力を下
げた発振の限度サンプルとしても使用できるので、量産
品と別に限度サンプルを作製する必要がなくなる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体集積回路
装置の構成を示す図

【図２】本発明の第２の実施例における半導体集積回路
装置の構成を示す図

【図３】本発明の第３の実施例における半導体集積回路
装置の構成を示す図

【図４】従来の半導体集積回路装置の構成を示す図

【符号の説明】

１ 半導体集積回路装置（ＬＳＩ） ２，３ 発振端子 ４ 発振素子 ５，６ コンデンサ ７，８ 発振用インバータ ９，１０ 帰還用抵抗 １１ インバータ １２ インバータ切換えスイッチ １３ 抵抗切換えスイッチ １４ 制御信号 １５ 制御回路 １６ 発振能力選択用端子 ３５ 制御回路 ３６，３７ 発振能力選択用端子 ４１ 半導体集積回路装置（ＬＳＩ） ４２，４３ 発振端子 ４４ 発振素子 ４５，４６ コンデンサ ４７，４８ 発振用インバータ ４９，５０ 帰還用抵抗 ５１ インバータ ５２ インバータ切換えスイッチ ５３ 抵抗切換えスイッチ ５４ 制御信号 ５５ 制御回路 ５６ 発振能力選択用端子

Claims (5)

【特許請求の範囲】
1. 【請求項１】並列に接続した複数の発振用インバータ
   と、帰還用抵抗と、前記複数の発振用インバータの選択
   により発振能力を可変とした回路とを備え、発振能力テ
   スト時には前記発振用インバータの発振能力を小さく
   し、通常動作時には前記発振用インバータの発振能力を
   大きくする発振能力制御回路内蔵半導体集積回路装置。
2. 【請求項２】並列に接続した複数の発振用インバータ
   と、並列あるいは直列に接続した複数の帰還用抵抗と、
   前記複数の発振用インバータおよび前記複数の帰還用抵
   抗の選択により発振能力を可変とした回路とを備え、発
   振能力テスト時には前記発振用インバータおよび帰還用
   抵抗の発振能力を小さくし、通常動作時には前記発振用
   インバータおよび帰還用抵抗の発振能力を大きくする発
   振能力制御回路内蔵半導体集積回路装置。
3. 【請求項３】互いに発振能力の異なる二つの発振用イン
   バータと、互いに抵抗値の異なる二つの帰還用抵抗と、
   前記二つの発振用インバータおよび帰還用抵抗のいずれ
   かを選択する選択スイッチと、前記選択スイッチを制御
   する制御回路を有し、発振能力テスト時には前記制御回
   路および選択スイッチによって前記二つの発振用インバ
   ータのうち発振能力の小さい発振インバータを選択し、
   かつ前記二つの帰還用抵抗のうち抵抗値の小さい帰還用
   抵抗を選択し、通常動作時には発振能力の大きい発振イ
   ンバータおよび抵抗値の大きい帰還用抵抗を選択するこ
   とを特徴とする発振能力制御回路内蔵半導体集積回路装
   置。
4. 【請求項４】二つの発振用インバータおよび二つの帰還
   用抵抗と、前記二つの発振用インバータおよび帰還抵抗
   の駆動個数を切り換える切換えスイッチと、前記切換え
   スイッチを制御する制御回路を有し、発振能力テスト時
   には前記制御回路および切換えスイッチによって前記発
   振用インバータの駆動個数を減らし、かつ抵抗値を小さ
   くし、通常動作時には前記発振用インバータの駆動個数
   を増やし、かつ抵抗値を大きくすることを特徴とする発
   振能力制御回路内蔵半導体集積回路装置。
5. 【請求項５】制御回路はリセット端子および半導体集積
   回路装置テストモード端子から入力される信号によって
   駆動し、リセット状態時でかつ半導体集積回路装置テス
   ト時にのみ発振能力テストを行うように制御することを
   特徴とする請求項１〜４のいずれかに記載の発振能力制
   御回路内蔵半導体集積回路装置。