JPH0779080A - Multilayer circuit wiring board and circuit correcting method based thereon - Google Patents

Multilayer circuit wiring board and circuit correcting method based thereon

Info

Publication number
JPH0779080A
JPH0779080A JP22271793A JP22271793A JPH0779080A JP H0779080 A JPH0779080 A JP H0779080A JP 22271793 A JP22271793 A JP 22271793A JP 22271793 A JP22271793 A JP 22271793A JP H0779080 A JPH0779080 A JP H0779080A
Authority
JP
Japan
Prior art keywords
group
correction
pads
wiring board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22271793A
Other languages
Japanese (ja)
Inventor
Mamoru Ogiwara
衛 荻原
Minoru Tanaka
稔 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22271793A priority Critical patent/JPH0779080A/en
Publication of JPH0779080A publication Critical patent/JPH0779080A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To provide a multilayer circuit wiring board that has no limitation to the material for circuit correction, facilitates inspections after circuit correction, and can be easily manufactured. CONSTITUTION:A plurality of terminal connecting pads 2a, 2b, 2c are formed in the uppermost layer of regions where electronic circuit parts are to be mounted. A plurality of layers of wiring 7a, 7b, 7c are formed within the board. A first group of a plurality of pads 3c, 3d for correction, composed of the same metal as the terminal connecting pads, in contact therewith, are formed. A second group of a plurality of pads 3a, 3b, 3e for correction, made of the same metal as the terminal connecting pads, not in contact therewith, are formed. Both the groups are positioned virtually on the same plane as the terminal connecting pads. The circuit is corrected by cutting the wiring 7a, 7b and connecting the correcting pads 3c, 3d in the first group with the correcting pads 3a, 3b in the second group, respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、回路修正機能を有する
多層回路配線基板及びそれを用いた回路修正方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer circuit wiring board having a circuit modifying function and a circuit modifying method using the same.

【０００２】[0002]

【従来の技術】ＬＳＩ（大規模集積回路）の高速動作、
高集積化に伴い、多数のＬＳＩを搭載した電子回路装置
では、回路配線基板への高密度実装技術が重要である。
すなわち、高密度化を行うことにより、ＬＳＩ間の配線
経路を短くし、電気信号の基板内配線遅延時間の短縮を
図り、電子回路装置としての高速動作を可能にすること
ができる。高密度実装技術としては、例えば、ＬＳＩチ
ップ面の電極に、はんだ等の金属からなるバンプを形成
し、このバンプを介して上記チップを回路配線基板上に
フェイスダウンボンディングするフリップチップ実装方
式がある。2. Description of the Related Art High-speed operation of LSI (Large Scale Integrated Circuit),
With high integration, a high-density mounting technique on a circuit wiring board is important for an electronic circuit device equipped with a large number of LSIs.
That is, by increasing the density, it is possible to shorten the wiring path between the LSIs, shorten the wiring delay time of the electric signal in the board, and enable high-speed operation as an electronic circuit device. As a high-density mounting technique, for example, there is a flip-chip mounting method in which bumps made of metal such as solder are formed on electrodes on the LSI chip surface, and the chips are face-down bonded onto a circuit wiring board via the bumps. .

【０００３】また、ＬＳＩの高集積化によりＬＳＩチッ
プの入力端子数が増えると共に回路配線基板内の信号配
線数も増大するため、ＬＳＩを搭載する回路配線基板は
多層化が必要となってくる。よって、回路配線基板の作
成には、微細、多点の電極用端子形成技術及び多層回路
配線技術が要求される。ところで、このような多層回路
配線基板においては、微細配線パターンの製造工程上で
の不良の補修、基板へのＬＳＩ搭載後にＬＳＩ間の論理
変更を行う等のために回路の修正が必要となってくる。Further, since the number of input terminals of the LSI chip is increased and the number of signal wirings in the circuit wiring board is also increased due to the high integration of the LSI, the circuit wiring board on which the LSI is mounted needs to be multilayered. Therefore, in forming a circuit wiring board, fine and multi-point electrode terminal forming technology and multilayer circuit wiring technology are required. By the way, in such a multilayer circuit wiring board, it is necessary to correct the circuit in order to repair a defect in the manufacturing process of the fine wiring pattern and to change the logic between the LSIs after mounting the LSI on the board. come.

【０００４】このような修正を行う一つの手法が、例え
ば、特開昭６３−２１３３９９号公報に記載されてい
る。この方法は、多層回路基板上に修正用パットと修正
用配線を設けておき、修正時には、一方では既存の配線
を端子接続パットから切り離し、他方では端子接続パッ
トと修正用配線との間に専用のスルーホールを設け、は
んだを埋め込むことにより両者を接続するものである。One method for making such a correction is described in, for example, Japanese Patent Laid-Open No. 63-213399. In this method, the repair pad and the repair wiring are provided on the multilayer circuit board, and at the time of repair, the existing wiring is separated from the terminal connection pad on the one hand, and the other is dedicated between the terminal connection pad and the repair wiring on the other hand. The through holes are provided and the two are connected by embedding solder.

【０００５】また、特開平４−１６２６９６号公報記載
の方法は、端子接続パットと内部配線を介して修正用パ
ットを基板内部に埋設しておき、設計変更等のときこの
修正用パットを露出させ、これにワイヤーを接続させて
修正するものである。Further, in the method described in Japanese Patent Laid-Open No. 4-162696, a correction pad is embedded in the substrate through a terminal connection pad and internal wiring, and the correction pad is exposed when the design is changed. , It is to fix the wire by connecting it to it.

【０００６】[0006]

【発明が解決しようとする課題】上記特開昭６３−２１
３３９９号に記載されている修正方法は、以下に示すよ
うな課題があった。 （１）表面の端子接続パットと修正用配線の間をろう材
等で接続する場合、端子接続パットと修正用配線は共に
ろう付け可能なメタルでなければならず、修正用配線の
材料が制限される。例として、配線材料として広く用い
られているＡｌに、ろう付け又はワイヤボンディングを
安価にかつ容易に行う技術は未だない。 （２）専用スルーホールで接続するため接続後の検査作
業に時間がかかる。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
The correction method described in No. 3399 has the following problems. (1) When connecting the terminal connection pad and the correction wiring on the surface with a brazing material or the like, both the terminal connection pad and the correction wiring must be brazable metal, and the material for the correction wiring is limited. To be done. As an example, there has not yet been a technique for inexpensively and easily performing brazing or wire bonding on Al widely used as a wiring material. (2) Since the connection is made through the dedicated through hole, it takes time to perform the inspection work after the connection.

【０００７】また、上記特開平４−１６２６９６号に記
載されている技術は、内部の配線と配線との間に修正用
パットを設けた構造の多層回路基板を準備する必要があ
り、このような多層回路基板は製造工程が複雑であり、
安価に製造することが困難であった。また、設計変更用
ワイヤが基板表面に突起物となって存在した。Further, in the technique described in Japanese Patent Laid-Open No. 4-162696, it is necessary to prepare a multilayer circuit board having a structure in which a correction pad is provided between internal wirings. The manufacturing process of a multilayer circuit board is complicated,
It was difficult to manufacture at low cost. In addition, the design change wire was present as a protrusion on the substrate surface.

【０００８】本発明の第１の目的は、修正用配線の材料
的な制限がなく、修正後の検査作業が容易にでき、か
つ、容易に製造することができる多層回路配線基板を提
供することにある。本発明の第２の目的は、修正用配線
の材料的な制限がなく、修正後の検査作業が容易にで
き、かつ、修正後に基板表面に突起物が残らない、多層
回路配線基板の回路修正方法を提供することにある。A first object of the present invention is to provide a multilayer circuit wiring board which has no limitation on the material of the repair wiring, can easily carry out the inspection work after repair, and can be easily manufactured. It is in. A second object of the present invention is to correct a circuit of a multilayer circuit wiring board, in which there is no limitation on the material of the repair wiring, the inspection work after the repair can be easily performed, and no protrusions remain on the board surface after the repair. To provide a method.

【０００９】[0009]

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の多層回路配線基板は、電子回路部品
が搭載される搭載領域の表面層に、複数の端子接続パッ
トを設け、さらに、少なくとも基板内部に複数層の配線
を設けると共に、端子接続パットと同じ金属からなり、
端子接続パットと接続する複数の第１グループの修正用
パット及び端子接続パットと接続しない複数の第２グル
ープの修正用パットを、いずれも端子接続パットと実質
的に同じ平面に配置したものである。In order to achieve the first object, the multilayer circuit wiring board of the present invention is provided with a plurality of terminal connection pads on the surface layer of the mounting area where electronic circuit components are mounted. , Furthermore, at least the wiring of multiple layers is provided inside the substrate, and is made of the same metal as the terminal connection pad,
A plurality of first group correction pads connected to the terminal connection pads and a plurality of second group correction pads not connected to the terminal connection pads are arranged on substantially the same plane as the terminal connection pads. .

【００１０】この多層回路配線基板において、端子接続
パットは表面に露出し、第１グループ及び第２グループ
の修正用パット表面は、いずれも絶縁層で覆われている
ことが好ましい。また、所定の端子接続パットは、表面
層より下の層の配線を介して、或いは、端子接続パット
と実質的に同じ平面に配置された配線を介して、所定の
第１グループの修正用パットと接続されることが好まし
い。前者の場合、所定の第１グループの修正用パットと
接続する配線のその近傍の部分は、上記複数層の配線の
内の、表面層より下で、かつ、最も表面層に近い層で構
成されていることが好ましい。このようにすれば、配線
のこの部分を基板の表面から容易に切断することができ
る。また、後者の場合、端子接続パットと実質的に同じ
平面に配置された配線は、絶縁層で覆われていることが
好ましい。なお、端子接続パットは、すべてがそれぞれ
第１グループの修正用パットと接続されていてもよい
し、一部が接続されていなくてもよい。In this multilayer circuit wiring board, it is preferable that the terminal connection pads are exposed on the surface, and the surfaces of the correction pads of the first group and the second group are both covered with an insulating layer. In addition, the predetermined terminal connection pad is provided through the wiring in a layer below the surface layer or the wiring arranged in substantially the same plane as the terminal connection pad, and the predetermined first group of correction pads is provided. Is preferably connected to. In the former case, the portion of the wiring connected to the predetermined first group of correction pads in the vicinity thereof is formed of a layer below the surface layer and closest to the surface layer among the above-mentioned plurality of layers of wiring. Preferably. In this way, this portion of the wiring can be easily cut from the surface of the substrate. In the latter case, it is preferable that the wiring arranged on the substantially same plane as the terminal connection pad is covered with an insulating layer. All of the terminal connecting pads may be connected to the correction pads of the first group, or some of them may not be connected.

【００１１】また、第２グループの修正用パットは、少
なくとも２個を１組として、互いに修正用配線で接続さ
れ、それぞれ所望の第１グループの修正用パットの近傍
に配置されていることが好ましい。Further, it is preferable that at least two sets of the correction pads of the second group are connected to each other by a correction wiring and are respectively arranged in the vicinity of desired correction pads of the first group. .

【００１２】さらに、上記第２の目的を達成するため
に、本発明の多層回路配線基板の回路修正方法は、複数
の端子接続パットと、端子接続パットと同じ金属からな
り、かつ、実質的に同じ平面に設けられ、端子接続パッ
トと接続する複数の第１グループの修正用パット及び端
子接続パットと接続しない複数の第２グループの修正用
パットと、所定の端子接続パットと所定の第１グループ
の修正用パットとを接続する配線と、第２グループの修
正用パットの少なくとも２個を１組として、これらを接
続する修正用配線とを有する多層回路配線基板を準備
し、上記配線の所望のものを所望の部分で切断する工程
と、切断された配線に接続されていた第１グループの修
正用パットと所望の第２グループの修正用パットとを接
続する工程とを所望の順に行うようにしたものである。Further, in order to achieve the above-mentioned second object, the circuit repairing method for a multilayer circuit wiring board according to the present invention comprises a plurality of terminal connecting pads and the same metal as the terminal connecting pads, and substantially A plurality of first group correction pads connected to the terminal connection pads and a plurality of second group correction pads not connected to the terminal connection pads, which are provided on the same plane, and a predetermined terminal connection pad and a predetermined first group Of the wiring for connecting the correction pad of No. 1 and at least two pieces of the correction pad of the second group as a set, and a correction wiring for connecting these are prepared, and a desired wiring of the above wiring is prepared. A desired step of cutting the object at a desired portion and a step of connecting the first group of correction pads and the desired second group of correction pads connected to the cut wiring are desired. It is obtained to perform in.

【００１３】第１グループの修正用パットと第２グルー
プの修正用パットとを接続する工程は、第１グループの
修正用パットと第２グループの修正用パットとの間の上
部の絶縁層を除去して両者の間に溝を形成し、溝に導体
を配置して、第１グループの修正用パットと第２グルー
プの修正用パットとの接続を行うことが好ましい。接続
は、ろう材を用いて行うことも、ワイヤーボンディング
により行うこともできる。The step of connecting the first group of modifying pads and the second group of modifying pads includes removing the insulating layer on the upper portion between the first group of modifying pads and the second group of modifying pads. Then, it is preferable to form a groove between them and arrange a conductor in the groove to connect the first group of correction pads and the second group of correction pads. The connection can be performed using a brazing material or wire bonding.

【００１４】[0014]

【作用】本発明の回路修正機能を有する多層回路配線基
板によれば、回路修正の接続作業は、端子接続パットと
同じ金属の修正パット間で行えるため、配線及び修正用
配線を形成する材料は、ろう付け可能なメタルである必
要がなく、選択範囲を広げることができる。また、基板
表面近くで接続されるため、修正後の検査作業が容易に
できる。さらに溝の中で配線する場合は、配線が表面に
突起となって表れることがなく、搭載するＬＳＩ等の妨
げになることがなく、作業を容易に行うことができる。According to the multi-layer circuit wiring board having the circuit correction function of the present invention, the circuit correction connection work can be performed between the correction pads made of the same metal as the terminal connection pads. , It is not necessary to be brazable metal, and the selection range can be expanded. Further, since the connection is made near the surface of the substrate, the inspection work after the correction can be easily performed. Further, when wiring is performed in the groove, the wiring does not appear as a protrusion on the surface, does not interfere with the LSI to be mounted, and the work can be easily performed.

【００１５】[0015]

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は、本発明の一実施例の回路修正機能を有する
多層回路配線基板に電子回路部品を搭載した状態の断面
図である。基板１に設けられた端子接続パット２には、
ろう材５によりＬＳＩ等の電子回路部品６が搭載されて
いる。端子接続パット２は切断用配線７と接続し、その
一部はさらに導電性スルーホールを介して第１グループ
の修正用パット３に接続する。端子接続パット２と接続
していない第２グループの修正用パット３’は、修正用
配線４と接続し、さらに別の第２グループの修正用パッ
ト（図示せず）と接続する。端子接続パット、修正用パ
ットには、いずれもＮｉＷ合金表面にＡｕをめっきした
ものを用い、配線、修正用配線には、Ａｌを用いた。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a state in which electronic circuit components are mounted on a multilayer circuit wiring board having a circuit correcting function according to an embodiment of the present invention. In the terminal connection pad 2 provided on the substrate 1,
An electronic circuit component 6 such as an LSI is mounted by the brazing material 5. The terminal connecting pad 2 is connected to the cutting wiring 7, and a part of the terminal connecting pad 2 is further connected to the correcting pad 3 of the first group through the conductive through hole. The correction pad 3 ′ of the second group which is not connected to the terminal connection pad 2 is connected to the correction wiring 4 and further connected to another correction pad (not shown) of the second group. For the terminal connection pad and the correction pad, a NiW alloy surface plated with Au was used, and Al was used for the wiring and the correction wiring.

【００１６】このような多層回路配線基板は、基板上
に、所望の配線パターンと絶縁層を繰返し設けて、多層
の配線、修正用配線を形成した後、端子接続パット、修
正用パットに接続する孔を設け、絶縁層表面と孔の部分
にＮｉＷ合金蒸着し、所望の形状にエッチングして端子
接続パット、修正用パットを形成して製造した。端子接
続パット、修正用パット部分にはＡｕをめっきした。In such a multi-layer circuit wiring board, desired wiring patterns and insulating layers are repeatedly provided on the board to form multi-layer wiring and correction wiring, and then connected to terminal connection pads and correction pads. A hole was provided, a NiW alloy was vapor-deposited on the surface of the insulating layer and the hole, and a terminal connection pad and a correction pad were formed by etching into a desired shape to manufacture. Au was plated on the terminal connection pad and the correction pad.

【００１７】図２は、この多層回路配線基板の斜視図で
あり、図３は、修正状態を説明するためのその一部分の
斜視図である。また、図４（ａ）は、図３のＡＡ’線の
断面図、図４（ｂ）は、図３のＢＢ’線の断面図であ
る。図３において、８ａ、８ｂ、８ｃは修正パターンカ
ット領域、９ａ、９ｂは修正パターン接続領域である。
以下、これらの図を用いて、端子接続パット２ａ、２ｂ
とそれぞれ接続する既存の切断用配線７ａ、７ｂを切り
離し、この端子接続パット２ａ、２ｂの間を接続する回
路修正方法について述べる。FIG. 2 is a perspective view of the multilayer circuit wiring board, and FIG. 3 is a perspective view of a part thereof for explaining the correction state. 4A is a sectional view taken along the line AA ′ in FIG. 3, and FIG. 4B is a sectional view taken along the line BB ′ in FIG. In FIG. 3, 8a, 8b and 8c are correction pattern cut areas, and 9a and 9b are correction pattern connection areas.
Hereinafter, with reference to these drawings, the terminal connection pads 2a, 2b
A description will be given of a circuit correction method in which the existing disconnection wirings 7a and 7b that are respectively connected to and the terminal connection pads 2a and 2b are separated from each other.

【００１８】手順１：端子接続パット２ａ、２ｂに接続
されている切断用配線７ａ、７ｂをそれぞれ修正パター
ンカット領域８ａ、８ｂにおいて切断する。切断手段
は、レーザービーム、マイクロカッター、超音波カッタ
ー等の何れを用いてもよい。 手順２：修正に用いる修正用配線４ａを修正パターンカ
ット領域８ｃにおいて切断する。Procedure 1: The cutting wirings 7a and 7b connected to the terminal connection pads 2a and 2b are cut in the corrected pattern cut areas 8a and 8b, respectively. As the cutting means, any of a laser beam, a micro cutter, an ultrasonic cutter and the like may be used. Procedure 2: The repair wiring 4a used for repair is cut in the repair pattern cut area 8c.

【００１９】手順３：修正パターン接続領域９ａを領域
内にある第１グループの修正用パット３ｃ、第２グルー
プの修正用パット３ａ間が溝でつながるように、表面が
露出するまで表面の絶縁層を除去する。修正パターン接
続領域９ｂも同様に絶縁層を除去し、第１グループの修
正用パット３ｄ、第２グループの修正用パット３ｂを露
出させる。除去手段は、レーザービーム、ドライエッチ
ング等の何れの手段でもよい。レーザービームは、その
強度や照射時間を制御することにより、絶縁層のみを除
去することも、内部の配線を切断することもできる。Step 3: Insulating layer on the surface until the surface is exposed so that a groove is formed between the correction pad 3c of the first group and the correction pad 3a of the second group in the correction pattern connection area 9a. To remove. Similarly, the insulating layer is removed from the repair pattern connection region 9b to expose the repair pad 3d of the first group and the repair pad 3b of the second group. The removing means may be any means such as laser beam and dry etching. By controlling the intensity and irradiation time of the laser beam, only the insulating layer can be removed or the internal wiring can be cut.

【００２０】手順４：第１グループの修正用パット３
ｃ、第２グループの修正用パット３ａ間及び第１グルー
プの修正用パット３ｄ、第２グループの修正用パット３
ｂ間をそれぞれ導体接続する。この際、第１グループの
修正用パットと第２グループの修正用パットの間の溝内
で導体接続されるので、図４（ｂ）に示すように、接続
部分が基板表面から上にでることはない。ろう材を用い
て導体接続を行った状態を図４に示したが、ワイヤボン
ディング等の方法で行ってもよい。 手順５：第１グループの修正用パット３ｃ、第２グルー
プの修正用パット３ａ間及び第１グループの修正用パッ
ト３ｄ、第２グループの修正用パット３ｂ間の接続状態
を平面上から観察することにより検査する。Procedure 4: Correction pad 3 of the first group
c, between the correction pads 3a of the second group and between the correction pads 3d of the first group and the correction pad 3 of the second group
Conductors are connected between b. At this time, the conductors are connected in the groove between the correction pad of the first group and the correction pad of the second group. Therefore, as shown in FIG. There is no. Although FIG. 4 shows the state in which the conductors are connected by using the brazing material, a method such as wire bonding may be used. Step 5: Observe the connection state between the correction pads 3c of the first group, the correction pads 3a of the second group, and between the correction pads 3d of the first group and the correction pads 3b of the second group on a plane. To inspect.

【００２１】次に、図５〜８を用いて本発明の他の実施
例を説明する。この実施例では、端子接続パッドと、同
一平面層に、修正用パッド、修正用パッドと端子接続パ
ッドを接続する配線及び上記端子接続パッドと他の端子
接続パッドの接続線の一部を設けるものである。Next, another embodiment of the present invention will be described with reference to FIGS. In this embodiment, a correction pad, a wire connecting the correction pad and the terminal connection pad, and a part of the connection line between the terminal connection pad and another terminal connection pad are provided in the same plane layer as the terminal connection pad. Is.

【００２２】図５はこの実施例の回路修正機能を有する
多層回路配線基板に電子回路部品を搭載した状態の断面
図である。基板１に設けられた端子接続パット２には、
ろう材５によりＬＳＩ等の電子回路部品６が搭載されて
いる。端子接続パット２は、同一平面上で配線を介して
第１のグループの修正用パット３に接続し、切断用配線
１０ａと接続した後、導電性スルーホールを介して所定
の配線に接続する。端子接続パット２と接続していない
第２のグループの修正用パット３’は、修正用配線４と
接続し、さらに別の第２のグループの修正用パット（図
示せず）と接続する。端子接続パット、修正用パットに
は、いずれもＮｉＷ合金表面にＡｕをめっきしたものを
用い、配線、修正用配線には、Ａｌを用いた。FIG. 5 is a sectional view showing a state in which electronic circuit components are mounted on a multilayer circuit wiring board having a circuit correcting function of this embodiment. In the terminal connection pad 2 provided on the substrate 1,
An electronic circuit component 6 such as an LSI is mounted by the brazing material 5. The terminal connection pad 2 is connected to the correction pad 3 of the first group via a wiring on the same plane, connected to the cutting wiring 10a, and then connected to a predetermined wiring via a conductive through hole. The correction pad 3'of the second group which is not connected to the terminal connection pad 2 is connected to the correction wiring 4 and further connected to another correction pad (not shown) of the second group. For the terminal connection pad and the correction pad, a NiW alloy surface plated with Au was used, and Al was used for the wiring and the correction wiring.

【００２３】このような多層回路配線基板は、基板上
に、所望の配線パターンと絶縁層を繰り返し設けて、多
層の配線、修正用配線を形成した後、端子接続パット、
修正用パット、配線に接続する孔を設け、絶縁層表面と
孔の部分にＮｉＷ合金蒸着し、所望の形状にエッチング
して、端子接続パット、修正用パットを形成して製造し
た。端子接続パット、修正用パット部分にはＡｕをめっ
きした。In such a multi-layer circuit wiring board, desired wiring patterns and insulating layers are repeatedly provided on the board to form multi-layer wiring and correction wiring, and then the terminal connection pad,
A repair pad and a hole for connecting to a wiring were provided, a NiW alloy was vapor-deposited on the surface of the insulating layer and the hole, and the terminal connection pad and the repair pad were formed by etching into a desired shape to manufacture. Au was plated on the terminal connection pad and the correction pad.

【００２４】図６は、この多層回路配線基板の斜視図で
あり、図７は、修正状態を説明するためのその一部分の
斜視図である。また、図８（ａ）は、図７のＡＡ’線の
断面図、図８（ｂ）は、図７のＢＢ’線の断面図であ
る。図７において、８ａ、８ｂ、８ｃは修正パターンカ
ット領域、９ａ、９ｂは修正パターン接続領域である。
以下、これらの図を用いて、端子接続パット２ａ、２ｂ
とそれぞれ接続する既存の切断用配線１０ａ、１０ｂを
切離し、この端子接続パット２ａ、２ｂの間を接続する
回路修正方法について述べる。FIG. 6 is a perspective view of this multilayer circuit wiring board, and FIG. 7 is a perspective view of a part thereof for explaining the correction state. 8A is a sectional view taken along the line AA ′ in FIG. 7, and FIG. 8B is a sectional view taken along the line BB ′ in FIG. 7. In FIG. 7, 8a, 8b and 8c are correction pattern cut areas, and 9a and 9b are correction pattern connection areas.
Hereinafter, with reference to these drawings, the terminal connection pads 2a, 2b
A circuit correction method for disconnecting the existing disconnection wirings 10a, 10b respectively connected to and the terminal connection pads 2a, 2b will be described.

【００２５】手順１：端子接続パット２ａ、２ｂに接続
されている切断用配線１０ａ、１０ｂをそれぞれ修正パ
ターンカット領域８ａ、８ｂにおいて切断する。切断手
段は、レーザービーム、マイクロカッター、超音波カッ
ター等のいずれを用いても良い。Procedure 1: The cutting wirings 10a and 10b connected to the terminal connection pads 2a and 2b are cut in the corrected pattern cut areas 8a and 8b, respectively. As the cutting means, any of a laser beam, a micro cutter, an ultrasonic cutter and the like may be used.

【００２６】手順２：修正に用いる修正用配線４ａを修
正パターンカット領域８ｃにおいて切断する。Step 2: The repair wiring 4a used for repair is cut in the repair pattern cut area 8c.

【００２７】手順３：修正パターン接続領域９ａを領域
内にある第２のグループの修正用パット３ａ、第１のグ
ループの修正用パット３ｃ間が溝でつながり、各修正用
パット表面が露出するまで表面の絶縁層を除去する。修
正パターン接続領域９ｂも同様に絶縁層を除去し、第２
のグループの修正用パット３ｂ、第１のグループの修正
用パット３ｄを露出させる。除去手段は、レーザービー
ム、ドライエッチング等のいずれの手段でもよい。レー
ザービームは、その強度や照射時間を制御することによ
り、絶縁層のみを除去することも、内層配線を切断する
こともできる。Step 3: The correction pattern connection area 9a is connected by a groove between the correction pad 3a of the second group and the correction pad 3c of the first group until the surface of each correction pad is exposed. The insulating layer on the surface is removed. Similarly, the insulating layer is removed from the correction pattern connection region 9b, and the second
The correcting pad 3b of the first group and the correcting pad 3d of the first group are exposed. The removing means may be any means such as laser beam and dry etching. By controlling the intensity and irradiation time of the laser beam, it is possible to remove only the insulating layer or cut the inner layer wiring.

【００２８】手順４：第１のグループの修正用パット３
ｃ、第２のグループの修正用パット３ａ間及び第１のグ
ループの修正用パット３ｄ、第２のグループの修正用パ
ット３ｂ間をそれぞれ導体接続する。この際、第１のグ
ループの修正用パットと第２のグループの修正用パット
間は、それぞれ溝内で導体接続されるので、図８（ｂ）
に示すように導体は基板表面から上に出ることはない。
ろう材を用いて導体接続を行った状態を図８に示した
が、ワイヤボディング等の方法で行ってもよい。Procedure 4: Correction pad 3 of the first group
c, between the correction pads 3a of the second group, and between the correction pads 3d of the first group and the correction pads 3b of the second group, respectively, are electrically connected. At this time, since the correction pads of the first group and the correction pads of the second group are conductor-connected in the grooves, respectively, as shown in FIG.
As shown in, the conductor does not protrude above the substrate surface.
Although FIG. 8 shows a state in which a conductor is connected using a brazing material, it may be performed by a method such as wire boding.

【００２９】手順５：第１グループの修正用パット３
ｃ、第２グループの修正用パット３ａ間及び第１グルー
プの修正用パット３ｄ、第２グループの修正用パット３
ｂ間の接続状態を平面上から観察することにより検査す
る。Step 5: First group correction pad 3
c, between the correction pads 3a of the second group and between the correction pads 3d of the first group and the correction pad 3 of the second group
It is inspected by observing the connection state between b from a plane.

【００３０】なお、上記実施例は、いずれも配線を切断
してから、修正用パット間の接続を行ったが、接続を先
に行ってから切断を行ってもよい。In each of the above-described embodiments, the wirings are cut and then the correction pads are connected. However, the correction pads may be connected first and then cut.

【００３１】[0031]

【発明の効果】以上の説明から明らかなように、本発明
によれば、多層回路配線基板の修正用配線の材料が制限
されることなく修正することができ、容易に検査するこ
とができた。さらに、溝内で導体接続するため、修正後
に基板表面に突起物が残らなかった。また、このような
多層回路配線基板は、容易に製造することができた。As is apparent from the above description, according to the present invention, the material of the repair wiring of the multilayer circuit wiring board can be repaired without being limited, and the inspection can be easily performed. . Furthermore, since the conductors are connected in the groove, no protrusions remain on the substrate surface after the correction. Further, such a multilayer circuit wiring board could be easily manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例の回路修正機能を有する多層
回路配線基板に電子部品を搭載した状態の断面図。FIG. 1 is a sectional view showing a state in which electronic components are mounted on a multilayer circuit wiring board having a circuit correcting function according to an embodiment of the present invention.

【図２】本発明の一実施例の回路修正機能を有する多層
回路配線基板の斜視図。FIG. 2 is a perspective view of a multilayer circuit wiring board having a circuit correcting function according to an embodiment of the present invention.

【図３】図２に示した多層回路配線基板の１部修正後の
状態を示す斜視図。3 is a perspective view showing a state after a part of the multilayer circuit wiring board shown in FIG. 2 is corrected.

【図４】図３に示した多層回路配線基板の修正後の部分
断面図。FIG. 4 is a partial cross-sectional view of the multilayer circuit wiring board shown in FIG. 3 after correction.

【図５】本発明の他の実施例の回路修正機能を有する多
層回路配線基板に電子部品を搭載した状態の断面図。FIG. 5 is a sectional view showing a state in which electronic components are mounted on a multilayer circuit wiring board having a circuit correcting function according to another embodiment of the present invention.

【図６】本発明の一実施例の回路修正機能を有する多層
回路配線基板の斜視図。FIG. 6 is a perspective view of a multilayer circuit wiring board having a circuit correcting function according to an embodiment of the present invention.

【図７】図６に示した多層回路配線基板の１部修正後の
状態を示す斜視図。7 is a perspective view showing a state after a part of the multilayer circuit wiring board shown in FIG. 6 is corrected.

【図８】図７に示した多層回路配線基板の修正後の部分
断面図。8 is a partial cross-sectional view of the multilayer circuit wiring board shown in FIG. 7 after correction.

【符号の説明】[Explanation of symbols]

１…基板 ２、２ａ、２ｂ、２ｃ…端子接続パット ３、３ｃ、３ｄ、３ｇ…第１グループの修正用パット ３’、３ａ、３ｂ、３ｅ、３ｆ、３ｈ…第２グループの
修正用パット ５…ろう材 ６…電子回路部品 ４、４ａ、４ｂ、４ｃ…修正用配線 ７、７ａ、７ｂ、７ｃ、１０ａ、１０ｂ…切断用配線 ８ａ、８ｂ、８ｃ…修正パターンカット領域 ９ａ、９ｂ…修正パターン接続領域DESCRIPTION OF SYMBOLS 1 ... Substrate 2, 2a, 2b, 2c ... Terminal connection pad 3, 3c, 3d, 3g ... 1st group correction pad 3 ', 3a, 3b, 3e, 3f, 3h ... 2nd group correction pad 5 ... brazing material 6 ... electronic circuit component 4, 4a, 4b, 4c ... wiring for correction 7, 7a, 7b, 7c, 10a, 10b ... wiring for cutting 8a, 8b, 8c ... cut area 9a, 9b ... correction pattern Connection area

Claims (12)

【特許請求の範囲】[Claims] 【請求項１】電子回路部品が搭載される搭載領域の表面
層に設けられた複数の端子接続パットと、少なくとも基
板内部に設けられた複数層の配線とを有する多層回路配
線基板において、上記端子接続パットと同じ金属からな
り、端子接続パットと接続する複数の第１グループの修
正用パット及び端子接続パットと接続しない複数の第２
グループの修正用パットを、いずれも端子接続パットと
実質的に同じ平面に配置したことを特徴とする多層回路
配線基板。1. A multi-layer circuit wiring board having a plurality of terminal connection pads provided on a surface layer of a mounting area on which an electronic circuit component is mounted and a plurality of layers of wiring provided at least inside the board, wherein the terminals are provided. Made of the same metal as the connecting pad, and a plurality of first group correction pads connected to the terminal connecting pad and a plurality of second connecting pads not connecting to the terminal connecting pad
A multilayer circuit wiring board, characterized in that the correction pads of each group are arranged on substantially the same plane as the terminal connection pads. 【請求項２】請求項１記載の多層回路配線基板におい
て、上記端子接続パットは表面に露出し、上記第１グル
ープ及び第２グループの修正用パット表面は、いずれも
絶縁層で覆われていることを特徴とする多層回路配線基
板。2. The multilayer circuit wiring board according to claim 1, wherein the terminal connection pads are exposed on the surface, and the correction pad surfaces of the first group and the second group are both covered with an insulating layer. A multilayer circuit wiring board characterized by the above. 【請求項３】請求項１又は２記載の多層回路配線基板に
おいて、所定の上記端子接続パットは、表面層より下の
層の配線を介して、所定の上記第１グループの修正用パ
ットと接続されることを特徴とする多層回路配線基板。3. The multilayer circuit wiring board according to claim 1 or 2, wherein the predetermined terminal connection pad is connected to the predetermined correction pad of the first group via a wiring in a layer lower than a surface layer. A multi-layer circuit wiring board characterized by being formed. 【請求項４】請求項３記載の多層回路配線基板におい
て、上記所定の第１グループの修正用パットと接続する
配線のその近傍の部分は、上記複数層の配線の内の、表
面層より下で、かつ、最も表面層に近い層で構成された
ことを特徴とする多層回路配線基板。4. The multilayer circuit wiring board according to claim 3, wherein the portion of the wiring connected to the predetermined first group of correction pads is near the surface layer of the plurality of wiring layers. And a multilayer circuit wiring board characterized by being constituted by a layer closest to the surface layer. 【請求項５】請求項１又は２記載の多層回路配線基板に
おいて、所定の上記端子接続パットは、端子接続パット
と実質的に同じ平面に配置された配線を介して、所定の
上記第１グループの修正用パットと接続されることを特
徴とする多層回路配線基板。5. The multilayer circuit wiring board according to claim 1 or 2, wherein the predetermined terminal connection pad is provided with the predetermined first group through a wiring arranged substantially in the same plane as the terminal connection pad. A multi-layer circuit wiring board, which is connected to the correction pad of. 【請求項６】請求項５記載の多層回路配線基板におい
て、上記端子接続パットと実質的に同じ平面に配置され
た配線は、絶縁層で覆われていることを特徴とする多層
回路配線基板。6. The multilayer circuit wiring board according to claim 5, wherein the wiring arranged on the substantially same plane as the terminal connection pad is covered with an insulating layer. 【請求項７】請求項１から６のいずれか一に記載の多層
回路配線基板において、上記第２グループの修正用パッ
トは、少なくとも２個を１組として、互いに修正用配線
で接続され、それぞれ所望の上記第１グループの修正用
パットの近傍に配置されたことを特徴とする多層回路配
線基板。7. The multilayer circuit wiring board according to claim 1, wherein at least two correction pads of the second group are connected to each other by a correction wiring. A multilayer circuit wiring board arranged in the vicinity of a desired correction pad of the first group. 【請求項８】請求項１から７のいずれか一に記載の多層
回路配線基板において、上記配線は、アルミニウムから
なることを特徴とする多層回路配線基板。8. The multilayer circuit wiring board according to claim 1, wherein the wiring is made of aluminum. 【請求項９】複数の端子接続パットと、端子接続パット
と同じ金属からなり、かつ、実質的に同じ平面に設けら
れ、端子接続パットと接続する複数の第１グループの修
正用パット及び端子接続パットと接続しない複数の第２
グループの修正用パットと、所定の端子接続パットと所
定の第１グループの修正用パットとを接続する配線と、
第２グループの修正用パットの少なくとも２個を１組と
して、これらを接続する修正用配線とを有する多層回路
配線基板を準備し、上記配線の所望のものを所望の部分
で切断する工程と、切断された配線に接続されていた第
１グループの修正用パットと所望の第２グループの修正
用パットとを接続する工程とを所望の順に行うことを特
徴とする多層回路配線基板の回路修正方法。9. A plurality of terminal connecting pads, a plurality of first group correction pads and terminal connections made of the same metal as the terminal connecting pads and provided on substantially the same plane and connected to the terminal connecting pads. Multiple second not connected to Pat
A group correction pad, and wiring for connecting a predetermined terminal connection pad and a predetermined first group correction pad,
Preparing a multilayer circuit wiring board having at least two correction pads of the second group as a set and a correction wiring for connecting them, and cutting a desired one of the wirings at a desired portion; A circuit repairing method for a multilayer circuit wiring board, characterized in that the step of connecting the first group of repair pads and the desired second group of repair pads that have been connected to the cut wiring is performed in a desired order. . 【請求項１０】請求項９記載の多層回路配線基板の回路
修正方法において、上記接続する工程は、ろう材を用い
て行うことを特徴とする多層回路配線基板の回路修正方
法。10. The circuit repairing method for a multilayer circuit wiring board according to claim 9, wherein the connecting step is performed by using a brazing material. 【請求項１１】請求項９記載の多層回路配線基板の回路
修正方法において、上記接続する工程は、ワイヤーボン
ディングにより行うことを特徴とする多層回路配線基板
の回路修正方法。11. The circuit repair method for a multilayer circuit wiring board according to claim 9, wherein the connecting step is performed by wire bonding. 【請求項１２】請求項９記載の多層回路配線基板の回路
修正方法において、上記第１グループの修正用パットと
第２グループの修正用パットとを接続する工程は、第１
グループの修正用パットと第２グループの修正用パット
との間の上部の絶縁層を除去して両者の間に溝を形成
し、溝に導体を配置して、第１グループの修正用パット
と第２グループの修正用パットとの接続を行うことを特
徴とする多層回路配線基板の回路修正方法。12. The circuit repairing method for a multilayer circuit wiring board according to claim 9, wherein the step of connecting the first group of repair pads and the second group of repair pads comprises the first step.
By removing the upper insulating layer between the correction pad of the group and the correction pad of the second group to form a groove therebetween, a conductor is arranged in the groove, and the correction pad of the first group is formed. A circuit repair method for a multilayer circuit wiring board, characterized in that connection is made with a second group of repair pads.
JP22271793A 1993-09-08 1993-09-08 Multilayer circuit wiring board and circuit correcting method based thereon Pending JPH0779080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22271793A JPH0779080A (en) 1993-09-08 1993-09-08 Multilayer circuit wiring board and circuit correcting method based thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22271793A JPH0779080A (en) 1993-09-08 1993-09-08 Multilayer circuit wiring board and circuit correcting method based thereon

Publications (1)

Publication Number Publication Date
JPH0779080A true JPH0779080A (en) 1995-03-20

Family

ID=16786809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22271793A Pending JPH0779080A (en) 1993-09-08 1993-09-08 Multilayer circuit wiring board and circuit correcting method based thereon

Country Status (1)

Country Link
JP (1) JPH0779080A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284984B1 (en) 1998-03-31 2001-09-04 Nec Infrontia Corporation Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements
JP2004241771A (en) * 2003-02-04 2004-08-26 Internatl Business Mach Corp <Ibm> Electronic package correction process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284984B1 (en) 1998-03-31 2001-09-04 Nec Infrontia Corporation Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements
JP2004241771A (en) * 2003-02-04 2004-08-26 Internatl Business Mach Corp <Ibm> Electronic package correction process

Similar Documents

Publication Publication Date Title
US4446477A (en) Multichip thin film module
US20060231959A1 (en) Bonding pad for a packaged integrated circuit
JP2002116224A (en) Combination members for multiplex chip probe and general-purpose tester contact point and manufacturing method thereof
KR19980028019A (en) Printed Circuit Board Strip Structure and Manufacturing Method of Semiconductor Package Using the Same
US5661337A (en) Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
US5923539A (en) Multilayer circuit substrate with circuit repairing function, and electronic circuit device
US7065869B2 (en) Method for plating of printed circuit board strip
JP2715793B2 (en) Semiconductor device and manufacturing method thereof
JP2000312075A (en) Connective method and structure with printed wiring board
JPH0779080A (en) Multilayer circuit wiring board and circuit correcting method based thereon
JPH04137692A (en) Remodeling of printed board
US6002267A (en) In-line voltage plane tests for multi-chip modules
JP2001284520A (en) Circuit board for semiconductor chip mounting, manufacturing method for the circuit board, circuit board for relay connecting, semiconductor device and connecting structure between the semiconductor devices
JPH0823015A (en) Preparation of known-good die with solder bump
JPH10239354A (en) Jig and apparatus for inspecting flip chip
US6323045B1 (en) Method and structure for top-to-bottom I/O nets repair in a thin film transfer and join process
US6972583B2 (en) Method for testing electrical characteristics of bumps
EP0171783A2 (en) Module board and module using the same and method of treating them
EP0610631A1 (en) Electrical connector
US6538212B1 (en) Circuit board for semiconductor device and manufacturing method thereof
JPH0482244A (en) Semiconductor integrated circuit device and its wiring change method
JP3152527B2 (en) Multilayer circuit wiring board having circuit correction function, circuit correction method and electronic circuit device
JPH06209169A (en) Multilayer circuit wiring board having circuit correction function, its circuit correction method and electronic circuit device
JPH08101242A (en) Circuit inspection method of circuit wiring board
KR100628519B1 (en) System on board and manufacturing method thereof