JPH0778827A - 半導体チップ及びその製造方法並びに実装方法 - Google Patents
半導体チップ及びその製造方法並びに実装方法Info
- Publication number
- JPH0778827A JPH0778827A JP16094893A JP16094893A JPH0778827A JP H0778827 A JPH0778827 A JP H0778827A JP 16094893 A JP16094893 A JP 16094893A JP 16094893 A JP16094893 A JP 16094893A JP H0778827 A JPH0778827 A JP H0778827A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- film
- bump
- bumps
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ホットウェルディング法を用い、バンプを溶
融して接合する半導体チップに係り、特に半導体チップ
の製造方法並びに実装方法に関し、簡単且つ容易に適正
なバンプの接合を行うことが可能となる半導体チップ及
びその製造方法並びに実装方法の提供を目的とする。 【構成】 半導体チップどうし或いは半導体チップと配
線基板とを電気的に接続するバンプを備えた半導体チッ
プであって、このバンプがインジウム膜2aとフラックス
膜2bとインジウム膜2cとからなる三層構造のバンプ２で
あるか、或いは、このバンプがインジウム膜とフラック
ス膜とからなる二層構造のバンプであるように構成す
る。
融して接合する半導体チップに係り、特に半導体チップ
の製造方法並びに実装方法に関し、簡単且つ容易に適正
なバンプの接合を行うことが可能となる半導体チップ及
びその製造方法並びに実装方法の提供を目的とする。 【構成】 半導体チップどうし或いは半導体チップと配
線基板とを電気的に接続するバンプを備えた半導体チッ
プであって、このバンプがインジウム膜2aとフラックス
膜2bとインジウム膜2cとからなる三層構造のバンプ２で
あるか、或いは、このバンプがインジウム膜とフラック
ス膜とからなる二層構造のバンプであるように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明はホットウェルディング法
を用い、バンプを溶融して接合する半導体チップに係
り、特に半導体チップの製造方法並びに実装方法に関す
るものである。
を用い、バンプを溶融して接合する半導体チップに係
り、特に半導体チップの製造方法並びに実装方法に関す
るものである。
【０００２】半導体チップをホットウェルディング法を
用い、バンプを溶融して接合する場合、バンプの間に余
分なフラックスがあると、バンプ溶融時にこのフラック
スにバンプを形成する溶融金属が溶け込んでしまって所
定の位置から移動し、接続不良となる障害が発生してい
る。
用い、バンプを溶融して接合する場合、バンプの間に余
分なフラックスがあると、バンプ溶融時にこのフラック
スにバンプを形成する溶融金属が溶け込んでしまって所
定の位置から移動し、接続不良となる障害が発生してい
る。
【０００３】以上のような状況から、適量のフラックス
をバンプに選択的に供給することが可能な半導体チップ
が要望されている。
をバンプに選択的に供給することが可能な半導体チップ
が要望されている。
【０００４】
【従来の技術】従来の半導体チップについて図８によ
り、半導体チップの製造方法について図９により詳細に
説明する。
り、半導体チップの製造方法について図９により詳細に
説明する。
【０００５】図８は従来の半導体チップを示す図、図９
は従来の半導体チップの製造方法を工程順に示す側断面
図である。従来のHgCdTeチップをシリコンチップにバン
プによってフェイスダウンに接合する裏面入射型の赤外
線ＣＣＤの半導体チップは、図８に示すように表面にイ
ンジウムからなるバンプ31a を形成したシリコンチップ
31と、表面にインジウムからなるバンプ32a を形成した
HgCdTeチップ32とを対向させてこのバンプ31a とバンプ
32a の先端面を接触させて圧着し、チップ駆動時に液体
窒素温度(77K) まで冷却した場合にシリコンとHgCdTeの
熱膨張率の差によりバンプに働く剪断力によってバンプ
が破壊するのを防止するため、これらのバンプ31a とバ
ンプ32a を溶融して一体に接合したものである。
は従来の半導体チップの製造方法を工程順に示す側断面
図である。従来のHgCdTeチップをシリコンチップにバン
プによってフェイスダウンに接合する裏面入射型の赤外
線ＣＣＤの半導体チップは、図８に示すように表面にイ
ンジウムからなるバンプ31a を形成したシリコンチップ
31と、表面にインジウムからなるバンプ32a を形成した
HgCdTeチップ32とを対向させてこのバンプ31a とバンプ
32a の先端面を接触させて圧着し、チップ駆動時に液体
窒素温度(77K) まで冷却した場合にシリコンとHgCdTeの
熱膨張率の差によりバンプに働く剪断力によってバンプ
が破壊するのを防止するため、これらのバンプ31a とバ
ンプ32a を溶融して一体に接合したものである。
【０００６】このような半導体チップを製造するには、
まず図９(a) に示すようにシリコンチップ31の表面にレ
ジスト膜33を形成し、バンプを形成する位置に開口窓33
a を形成する。
まず図９(a) に示すようにシリコンチップ31の表面にレ
ジスト膜33を形成し、バンプを形成する位置に開口窓33
a を形成する。
【０００７】つぎに図９(b) に示すようにレジスト膜33
の表面及び開口窓33a 内のシリコンチップ31の表面にイ
ンジウム膜34を形成し、図９(c) に示すようにこのレジ
スト膜33を除去すると同時に、リフトオフ法によりレジ
スト膜33の表面のインジウム膜34を除去し、シリコンチ
ップ31の表面にバンプ31a を形成する。
の表面及び開口窓33a 内のシリコンチップ31の表面にイ
ンジウム膜34を形成し、図９(c) に示すようにこのレジ
スト膜33を除去すると同時に、リフトオフ法によりレジ
スト膜33の表面のインジウム膜34を除去し、シリコンチ
ップ31の表面にバンプ31a を形成する。
【０００８】同様にしてHgCdTeチップ32の表面にバンプ
32a を形成し、図８に示すようにこのバンプ32a とバン
プ31a の先端面を接触させて圧着し、窒素雰囲気中で 1
90℃まで加熱し、これらのバンプ31a とバンプ32a を溶
融して一体に接合する。
32a を形成し、図８に示すようにこのバンプ32a とバン
プ31a の先端面を接触させて圧着し、窒素雰囲気中で 1
90℃まで加熱し、これらのバンプ31a とバンプ32a を溶
融して一体に接合する。
【０００９】
【発明が解決しようとする課題】以上説明した従来の半
導体チップの製造方法においては、図10(a) に示すよう
にバンプ31a に酸化膜を除去するフラックス35を塗布し
て付着した場合に、フラックス35の量が多すぎて図示す
るように余分のフラックス35が隣接する二個のバンプ31
a の間にあり、バンプ31a とバンプ32a の先端面を接触
させて圧着し、これらのバンプ31a とバンプ32a を溶融
すると、図10(b) に示すように余分に付着したフラック
ス35中にバンプを形成するインジウムが溶け込み、所定
の位置から移動するのでバンプの接合が行われないとい
う問題点があった。
導体チップの製造方法においては、図10(a) に示すよう
にバンプ31a に酸化膜を除去するフラックス35を塗布し
て付着した場合に、フラックス35の量が多すぎて図示す
るように余分のフラックス35が隣接する二個のバンプ31
a の間にあり、バンプ31a とバンプ32a の先端面を接触
させて圧着し、これらのバンプ31a とバンプ32a を溶融
すると、図10(b) に示すように余分に付着したフラック
ス35中にバンプを形成するインジウムが溶け込み、所定
の位置から移動するのでバンプの接合が行われないとい
う問題点があった。
【００１０】本発明は以上のような状況から、簡単且つ
容易に適正なバンプの接合を行うことが可能となる半導
体チップ及びその製造方法並びに実装方法の提供を目的
としたものである。
容易に適正なバンプの接合を行うことが可能となる半導
体チップ及びその製造方法並びに実装方法の提供を目的
としたものである。
【００１１】
【課題を解決するための手段】本発明の半導体チップは
半導体チップどうし或いは半導体チップと配線基板とを
電気的に接続するバンプを備えた半導体チップであっ
て、このバンプが溶融金属膜とフラックス膜と溶融金属
膜とからなる三層構造のバンプであるか、或いは溶融金
属膜とフラックス膜とからなる二層構造のバンプである
ように構成する。
半導体チップどうし或いは半導体チップと配線基板とを
電気的に接続するバンプを備えた半導体チップであっ
て、このバンプが溶融金属膜とフラックス膜と溶融金属
膜とからなる三層構造のバンプであるか、或いは溶融金
属膜とフラックス膜とからなる二層構造のバンプである
ように構成する。
【００１２】本発明の半導体チップの製造方法は、上記
のバンプを備えた半導体チップの製造方法であって、半
導体チップの表面にレジスト膜を形成し、この半導体チ
ップのこのバンプを形成すべき位置に、このレジスト膜
の開口窓を形成する工程と、このレジスト膜の表面及び
この開口窓内のこの半導体チップの表面に溶融金属膜を
形成する工程と、この溶融金属膜の表面にフラックス膜
を形成する工程と、このフラックス膜の表面に溶融金属
膜を形成する工程と、このレジスト膜を除去するリフト
オフ法によりこのレジスト膜の表面に形成されているこ
の溶融金属膜、フラックス膜及び溶融金属膜を除去する
工程とを含むように構成するか、或いは半導体チップの
バンプの位置にこのバンプの形状の開口窓を設けた金属
マスクを、この半導体チップのこのバンプを形成する位
置と、この金属マスクのこの開口窓とを位置合わせして
半導体チップの表面に載置し、この金属マスクの表面及
びこの開口窓内のこの半導体チップの表面に溶融金属膜
を形成する工程と、この溶融金属膜の表面にフラックス
膜を形成する工程と、この金属マスクを除去すると同時
に、この金属マスクの表面に形成されているこの溶融金
属膜とフラックス膜を除去する工程とを含むように構成
する。
のバンプを備えた半導体チップの製造方法であって、半
導体チップの表面にレジスト膜を形成し、この半導体チ
ップのこのバンプを形成すべき位置に、このレジスト膜
の開口窓を形成する工程と、このレジスト膜の表面及び
この開口窓内のこの半導体チップの表面に溶融金属膜を
形成する工程と、この溶融金属膜の表面にフラックス膜
を形成する工程と、このフラックス膜の表面に溶融金属
膜を形成する工程と、このレジスト膜を除去するリフト
オフ法によりこのレジスト膜の表面に形成されているこ
の溶融金属膜、フラックス膜及び溶融金属膜を除去する
工程とを含むように構成するか、或いは半導体チップの
バンプの位置にこのバンプの形状の開口窓を設けた金属
マスクを、この半導体チップのこのバンプを形成する位
置と、この金属マスクのこの開口窓とを位置合わせして
半導体チップの表面に載置し、この金属マスクの表面及
びこの開口窓内のこの半導体チップの表面に溶融金属膜
を形成する工程と、この溶融金属膜の表面にフラックス
膜を形成する工程と、この金属マスクを除去すると同時
に、この金属マスクの表面に形成されているこの溶融金
属膜とフラックス膜を除去する工程とを含むように構成
する。
【００１３】本発明の半導体チップの実装方法は、半導
体チップどうし或いは半導体チップと配線基板とを電気
的に接続する半導体チップの実装方法であって、平滑な
表面を有するガラス板の表面にフラックス膜を塗布する
工程と、半導体チップに設けられているバンプの先端面
をこのフラックス膜に接触させ、この先端面にこのフラ
ックス膜を付着させる工程とを含むように構成する。
体チップどうし或いは半導体チップと配線基板とを電気
的に接続する半導体チップの実装方法であって、平滑な
表面を有するガラス板の表面にフラックス膜を塗布する
工程と、半導体チップに設けられているバンプの先端面
をこのフラックス膜に接触させ、この先端面にこのフラ
ックス膜を付着させる工程とを含むように構成する。
【００１４】
【作用】即ち本発明においては、半導体チップの表面に
形成したレジスト膜に形成した開口窓を用いて溶融金属
とフラックスと溶融金属とからなる三層構造のバンプを
形成し、リフトオフ法によりレジスト膜を除去するか、
或いは半導体チップの表面に載置した金属マスクに形成
した開口窓を用いて溶融金属とフラックスからなる二層
構造のバンプを形成し、この金属マスクを除去すること
によりバンプに選択的にフラックスを供給することがで
きるので、バンプを対向させて接触し、圧着した後バン
プどうしを溶融して接合した場合に、余分のフラックス
がないので個々のバンプをそれぞれ独立した状態で溶融
して接合することができ、適正なバンプによる接合を行
うことが可能となる。
形成したレジスト膜に形成した開口窓を用いて溶融金属
とフラックスと溶融金属とからなる三層構造のバンプを
形成し、リフトオフ法によりレジスト膜を除去するか、
或いは半導体チップの表面に載置した金属マスクに形成
した開口窓を用いて溶融金属とフラックスからなる二層
構造のバンプを形成し、この金属マスクを除去すること
によりバンプに選択的にフラックスを供給することがで
きるので、バンプを対向させて接触し、圧着した後バン
プどうしを溶融して接合した場合に、余分のフラックス
がないので個々のバンプをそれぞれ独立した状態で溶融
して接合することができ、適正なバンプによる接合を行
うことが可能となる。
【００１５】また、平滑な表面を有するガラス板の表面
にフラックス膜を塗布して形成し、半導体チップに設け
られているバンプの先端面をこのフラックス膜に接触さ
せ、この先端面にこのフラックス膜を付着させるから、
余分のフラックスがバンプに付着しないので、適正なバ
ンプによる接合を行うことが可能となる。
にフラックス膜を塗布して形成し、半導体チップに設け
られているバンプの先端面をこのフラックス膜に接触さ
せ、この先端面にこのフラックス膜を付着させるから、
余分のフラックスがバンプに付着しないので、適正なバ
ンプによる接合を行うことが可能となる。
【００１６】
【実施例】以下図１〜図７により本発明の一実施例につ
いて詳細に説明する。図１は本発明による第１の実施例
の半導体チップを示す図、図２は本発明による第２の実
施例の半導体チップを示す図、図３〜図４は本発明によ
る第１の実施例の半導体チップの製造方法を工程順に示
す図、図５〜図６は本発明による第２の実施例の半導体
チップの製造方法を工程順に示す図、図７は本発明によ
る一実施例の半導体チップの実装方法を工程順に示す図
である。
いて詳細に説明する。図１は本発明による第１の実施例
の半導体チップを示す図、図２は本発明による第２の実
施例の半導体チップを示す図、図３〜図４は本発明によ
る第１の実施例の半導体チップの製造方法を工程順に示
す図、図５〜図６は本発明による第２の実施例の半導体
チップの製造方法を工程順に示す図、図７は本発明によ
る一実施例の半導体チップの実装方法を工程順に示す図
である。
【００１７】本発明による第１の実施例の半導体チップ
は図１に示すように、シリコンチップ１の表面にインジ
ウム膜2aとフラックス膜2bとインジウム膜2cとからなる
三層構造のバンプ２を形成した半導体チップである。
は図１に示すように、シリコンチップ１の表面にインジ
ウム膜2aとフラックス膜2bとインジウム膜2cとからなる
三層構造のバンプ２を形成した半導体チップである。
【００１８】本発明による第２の実施例の半導体チップ
は図２に示すように、シリコンチップ11の表面にインジ
ウム膜12a とフラックス膜12b とからなる二層構造のバ
ンプ12を形成した半導体チップである。
は図２に示すように、シリコンチップ11の表面にインジ
ウム膜12a とフラックス膜12b とからなる二層構造のバ
ンプ12を形成した半導体チップである。
【００１９】本発明の第１の実施例の半導体チップを製
造するには、まず図３(a) に示すようにシリコンチップ
１の表面に膜厚10μm のレジスト膜３を形成し、バンプ
を形成する位置にバンプの形状に相当する直径50μm の
の開口窓3aを形成する。
造するには、まず図３(a) に示すようにシリコンチップ
１の表面に膜厚10μm のレジスト膜３を形成し、バンプ
を形成する位置にバンプの形状に相当する直径50μm の
の開口窓3aを形成する。
【００２０】つぎに図３(b) に示すようにレジスト膜３
の表面及び開口窓3a内のシリコンチップ１の表面に膜厚
３μmのインジウム膜2aを蒸着により形成し、ついで図
３(c)に示すようにこのインジウム膜2aの表面に膜厚１
μm のフラックス膜2bをスピナーを用いて塗布し、図４
(a) に示すように更にこのフラックス膜2bの表面に膜厚
３μmのインジウム膜2cを蒸着により形成する。
の表面及び開口窓3a内のシリコンチップ１の表面に膜厚
３μmのインジウム膜2aを蒸着により形成し、ついで図
３(c)に示すようにこのインジウム膜2aの表面に膜厚１
μm のフラックス膜2bをスピナーを用いて塗布し、図４
(a) に示すように更にこのフラックス膜2bの表面に膜厚
３μmのインジウム膜2cを蒸着により形成する。
【００２１】最後に図４(b) に示すようにこのレジスト
膜３を除去すると同時に、リフトオフ法によりレジスト
膜３の表面のインジウム膜2a、フラックス膜2b及びイン
ジウム膜2cを除去し、シリコンチップ１の表面にバンプ
２を形成する。
膜３を除去すると同時に、リフトオフ法によりレジスト
膜３の表面のインジウム膜2a、フラックス膜2b及びイン
ジウム膜2cを除去し、シリコンチップ１の表面にバンプ
２を形成する。
【００２２】同様に図４(c) に示すようにHgCdTeチップ
４の表面にバンプ５を形成し、このバンプ２とバンプ５
の先端面を接触させて圧着し、窒素雰囲気中で 190℃ま
で加熱してこれらのバンプ２とバンプ５を溶融して一体
に接合する。
４の表面にバンプ５を形成し、このバンプ２とバンプ５
の先端面を接触させて圧着し、窒素雰囲気中で 190℃ま
で加熱してこれらのバンプ２とバンプ５を溶融して一体
に接合する。
【００２３】この第１の実施例ではフラックス膜2bをイ
ンジウム膜2aと2cで挟んだ構造のバンプ２を用いるの
で、フラックスの量に過不足がなく良好なホットウエル
ディングを行うことが可能となる。
ンジウム膜2aと2cで挟んだ構造のバンプ２を用いるの
で、フラックスの量に過不足がなく良好なホットウエル
ディングを行うことが可能となる。
【００２４】本発明の第２の実施例のバンプのピッチが
100μm 以上の半導体チップを製造するには、まず図５
(a) に示すようにシリコンチップ11のバンプ12を設ける
位置にこのバンプ12の形状に相当する直径50μmの開口
窓13aを設けたニッケルからなる板厚0.1mm の金属マス
ク13を、この半導体チップ11のバンプ12を形成する位置
と金属マスク13の開口窓13a とを位置合わせして半導体
チップ11の表面に載置し、金属マスク13の表面及び開口
窓13a 内のシリコンチップ11の表面に膜厚20μmのイン
ジウム膜12a を蒸着により形成し、ついで図５(b) に示
すようにこのインジウム膜12aの表面に膜厚１μmのフラ
ックス膜12b をスピナーを用いて塗布し、最後に図５
(c) に示すようにこの金属マスク13を除去してその表面
のインジウム膜12aとフラックス膜12bを同時に除去し、
シリコンチップ11の表面にバンプ12を形成する。
100μm 以上の半導体チップを製造するには、まず図５
(a) に示すようにシリコンチップ11のバンプ12を設ける
位置にこのバンプ12の形状に相当する直径50μmの開口
窓13aを設けたニッケルからなる板厚0.1mm の金属マス
ク13を、この半導体チップ11のバンプ12を形成する位置
と金属マスク13の開口窓13a とを位置合わせして半導体
チップ11の表面に載置し、金属マスク13の表面及び開口
窓13a 内のシリコンチップ11の表面に膜厚20μmのイン
ジウム膜12a を蒸着により形成し、ついで図５(b) に示
すようにこのインジウム膜12aの表面に膜厚１μmのフラ
ックス膜12b をスピナーを用いて塗布し、最後に図５
(c) に示すようにこの金属マスク13を除去してその表面
のインジウム膜12aとフラックス膜12bを同時に除去し、
シリコンチップ11の表面にバンプ12を形成する。
【００２５】同様にして図６(a) に示すようにHgCdTeチ
ップ14の表面にバンプ15を形成し、このバンプ12とバン
プ15の先端面を接触させて圧着し、これらのバンプ12と
バンプ15を溶融して一体に接合する。
ップ14の表面にバンプ15を形成し、このバンプ12とバン
プ15の先端面を接触させて圧着し、これらのバンプ12と
バンプ15を溶融して一体に接合する。
【００２６】つぎにフラックス膜をバンプの先端面に正
確に付着させて半導体チップを実装する本発明による一
実施例の半導体チップの実装方法について説明する。ま
ず図７(a) に示すように平滑な表面を有するガラス板24
の表面にフラックス膜23を塗布して形成し、つぎに図７
(b) に示すようにシリコンチップ21に形成したバンプ22
の先端面をこのフラックス膜23に接触させ、ついでシリ
コンチップ21を上方向にもち上げると、バンプ22の先端
面22a にフラックス膜23が付着する。
確に付着させて半導体チップを実装する本発明による一
実施例の半導体チップの実装方法について説明する。ま
ず図７(a) に示すように平滑な表面を有するガラス板24
の表面にフラックス膜23を塗布して形成し、つぎに図７
(b) に示すようにシリコンチップ21に形成したバンプ22
の先端面をこのフラックス膜23に接触させ、ついでシリ
コンチップ21を上方向にもち上げると、バンプ22の先端
面22a にフラックス膜23が付着する。
【００２７】このようにしてバンプ22の先端面22a にフ
ラックス膜23を付着させたシリコンチップ21は、第２の
実施例の半導体チップ11と同様に他の半導体チップのバ
ンプと接合することが可能となる。
ラックス膜23を付着させたシリコンチップ21は、第２の
実施例の半導体チップ11と同様に他の半導体チップのバ
ンプと接合することが可能となる。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な構造のバンプを半導体チップに設
けるか、或いはフラックス膜をバンプの先端面に正確に
付着させることにより、バンプにより半導体基板を接合
する場合に、余分のフラックスのためにバンプが所定の
位置から移動するのを防止し、半導体チップが不良にな
るのを防止することが可能となる利点があり、著しい経
済的及び、信頼性向上の効果が期待できる半導体チップ
及びその製造方法並びに実装方法の提供が可能である。
によれば極めて簡単な構造のバンプを半導体チップに設
けるか、或いはフラックス膜をバンプの先端面に正確に
付着させることにより、バンプにより半導体基板を接合
する場合に、余分のフラックスのためにバンプが所定の
位置から移動するのを防止し、半導体チップが不良にな
るのを防止することが可能となる利点があり、著しい経
済的及び、信頼性向上の効果が期待できる半導体チップ
及びその製造方法並びに実装方法の提供が可能である。
【図１】 本発明による第１の実施例の半導体チップを
示す図
示す図
【図２】 本発明による第２の実施例の半導体チップを
示す図
示す図
【図３】 本発明による第１の実施例の半導体チップの
製造方法を工程順に示す図(1)
製造方法を工程順に示す図(1)
【図４】 本発明による第１の実施例の半導体チップの
製造方法を工程順に示す図(2)
製造方法を工程順に示す図(2)
【図５】 本発明による第２の実施例の半導体チップの
製造方法を工程順に示す図(1)
製造方法を工程順に示す図(1)
【図６】 本発明による第２の実施例の半導体チップの
製造方法を工程順に示す図(2)
製造方法を工程順に示す図(2)
【図７】 本発明による一実施例の半導体チップの実装
方法を工程順に示す図
方法を工程順に示す図
【図８】 従来の半導体チップを示す図
【図９】 従来の半導体チップの製造方法を工程順に示
す図
す図
【図１０】 従来の半導体チップの実装方法の問題点を
示す図
示す図
1,11,21 シリコンチップ 2,12,22 バンプ 2a,12a インジウム膜 2b,12b フラックス膜 2c インジウム膜 ３ レジスト膜 3a 開口窓 ４ HgCdTeチップ ５ バンプ 13 金属マスク 13a 開口窓 22a 先端面 23 フラックス膜 24 ガラス板
Claims (5)
- 【請求項１】 半導体チップどうし或いは半導体チップ
と配線基板とを電気的に接続するバンプを備えた半導体
チップであって、 前記バンプが溶融金属膜(2a)とフラックス膜(2b)と溶融
金属膜(2c)とからなる三層構造のバンプ(2) であること
を特徴とする半導体チップ。 - 【請求項２】 半導体チップどうし或いは半導体チップ
と配線基板とを電気的に接続するバンプを備えた半導体
チップであって、 前記バンプが溶融金属膜(12a) とフラックス膜(12b) と
からなる二層構造のバンプ(12)であることを特徴とする
半導体チップ。 - 【請求項３】 請求項１記載のバンプ(2) を備えた半導
体チップの製造方法であって、 半導体チップ(1) の表面にレジスト膜(3) を形成し、前
記半導体チップ(1) の前記バンプ(2) を形成すべき位置
に、前記レジスト膜(3) の開口窓(3a)を形成する工程
と、 前記レジスト膜(3) の表面及び前記開口窓(3a)内の前記
半導体チップ(1) の表面に溶融金属膜(2a)を形成する工
程と、 該溶融金属膜(2a)の表面にフラックス膜(2b)を形成する
工程と、 該フラックス膜(2b)の表面に溶融金属膜(2c)を形成する
工程と、 前記レジスト膜(3) の表面に形成されている前記溶融金
属膜(2a)、前記フラックス膜(2b)及び前記溶融金属膜(2
c)を除去する工程と、 を含むことを特徴とする半導体チップの製造方法。 - 【請求項４】 請求項２記載のバンプ(12)を備えた半導
体チップの製造方法であって、 半導体チップ(11)のバンプ(12)の位置に対応する位置に
該バンプ(12)の形状の開口窓(13a) を設けた金属マスク
(13)を、前記半導体チップ(11)の前記バンプ(12)を形成
する位置と、前記金属マスク(13)の前記開口窓(13a) と
を位置合わせして半導体チップ(11)の表面に載置し、前
記金属マスク(13)の表面及び前記開口窓(13a) 内の前記
半導体チップ(11)の表面に溶融金属膜(12a) を形成する
工程と、 該溶融金属膜(12a) の表面にフラックス膜(12b) を形成
する工程と、 前記金属マスク(13)を除去すると同時に、前記金属マス
ク(13)の表面に形成されている前記溶融金属膜(12a) と
前記フラックス膜(12b) を除去する工程と、を含むこと
を特徴とする半導体チップの製造方法。 - 【請求項５】 半導体チップどうし或いは半導体チップ
と配線基板とを電気的に接続する半導体チップの実装方
法であって、 平滑な表面を有するガラス板(24)の表面にフラックス膜
(23)を形成する工程と、 半導体チップ(21)に設けられているバンプ(22)の先端面
(22a) を前記フラックス膜(23)に接触させ、前記先端面
(22a) に前記フラックス膜(23)を付着させる工程と、 を含むことを特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16094893A JPH0778827A (ja) | 1993-06-30 | 1993-06-30 | 半導体チップ及びその製造方法並びに実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16094893A JPH0778827A (ja) | 1993-06-30 | 1993-06-30 | 半導体チップ及びその製造方法並びに実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778827A true JPH0778827A (ja) | 1995-03-20 |
Family
ID=15725675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16094893A Withdrawn JPH0778827A (ja) | 1993-06-30 | 1993-06-30 | 半導体チップ及びその製造方法並びに実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778827A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19743767B4 (de) * | 1996-12-27 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip |
-
1993
- 1993-06-30 JP JP16094893A patent/JPH0778827A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19743767B4 (de) * | 1996-12-27 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US5739053A (en) | Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step | |
| JPH08330460A (ja) | 電子デバイス用気密封止方法及びその構造 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
| US20030116860A1 (en) | Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses | |
| JPH03230552A (ja) | 半導体素子実装用接合材 | |
| US4876221A (en) | Bonding method | |
| JPH1167834A (ja) | 半導体チップの実装構造および実装方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP3078489B2 (ja) | はんだ付け方法およびその方法から製造される機器 | |
| JP3176028B2 (ja) | フリップチップ実装方法及びフリップチップ実装構造 | |
| JPH0778827A (ja) | 半導体チップ及びその製造方法並びに実装方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP2006032446A (ja) | 半導体部品の実装方法および実装装置 | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JPH08148495A (ja) | 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法 | |
| JPH01209736A (ja) | 半導体素子の交換方法 | |
| JPS6122878B2 (ja) | ||
| JPH08181449A (ja) | 電子回路基板の接続電極とその製造方法 | |
| JP2953111B2 (ja) | 半導体装置の電極形成方法と実装方法 | |
| JP2546706B2 (ja) | はんだバンプ成形用治具 | |
| JP2001185582A (ja) | 半導体装置及び実装方法 | |
| JP3392735B2 (ja) | はんだバンプ形成方法 | |
| JPH02280349A (ja) | バンプの形成方法およびバンプの接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |