JPH0774988A - Noise reducing circuit - Google Patents

Abstract

PURPOSE:To obtain a noise reducing circuit capable of dividing a band into two bands, especially a low frequency band and a high frequency band, and independently setting up the attenuation of the divided bands in respect to a noise reducing circuit using an 1H delay element. CONSTITUTION:A signal obtained by mutually adding input and output signals to/from a delay element 2 and a signal obtained by mutually subtracting the input and output signals are respectively divided through an LPF 5, an HPF 6 and an LPF 7, an HPF 8 and signals through slicers 9, 10 connected to the post stages of the LPF 7 and the HPF 8 are added to the outputs of the LPF 5 and the HPF 6. Since the characteristics of the slicers 9, 10 can be independently set up, the attenuation of the noise reducing circuit can be independently set up at low frequency and high frequency. When the small amplitude gain of the slicer 9 is selected as a small value, the attenuation of the low frequency can be reduced and visual vertical resolution can be prevented from being deteriorated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、雑音低減回路を備えた
ビデオテープレコーダに係り、特に１Ｈ遅延素子（Ｈは
水平走査期間）を用いた雑音低減回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video tape recorder provided with a noise reduction circuit, and more particularly to a noise reduction circuit using a 1H delay element (H is a horizontal scanning period).

【０００２】[0002]

【従来の技術】２ヘッドヘリカルスキャン形のビデオテ
ープレコーダ（以下、ＶＴＲと記す）においては、ＦＭ
変調された輝度信号（以下ＦＭ輝度信号と呼ぶ）と、Ｆ
Ｍ輝度信号の低域に変換された変換色信号とを混合して
磁気テープに記録している。さらには、記録時間の長時
間化を図るために隣接するトラックの間にガードバンド
を付けずに高密度記録を行なっている。再生時に隣接ト
ラックからのクロストーク妨害を避けるために、輝度信
号に関しては傾斜アジマス記録、色信号に関しては１Ｈ
毎にローテーションを切り替え記録した後再生時に櫛型
フィルタで隣接クロストーク成分を除去する工夫がなさ
れている。特に輝度信号に関しては、傾斜アジマス記録
だけでは不十分であり、例えば特公平１−１５２２８号
公報に開示された如く、再生系に雑音低減回路を設け隣
接クロストーク妨害を低減するとともにランダム雑音を
低減しＳ／Ｎ比の向上を図っていた。上記雑音低減回路
は、１Ｈ遅延素子を用いて１Ｈ前後の信号を演算するこ
とで櫛型フィルタを構成し、ライン相関性のない隣接ク
ロストーク成分や雑音成分を低減するものである。しか
しながら、上記雑音低減回路は、１Ｈ前後の信号を演算
するためモニタ画面上垂直方向の解像度劣化につなが
る。この点に関し、特公平１−１５２２８号公報では、
垂直方向の相関性を検出して低周波帯での櫛歯特性の有
り無しを切り替え、垂直解像度劣化と雑音低減の両立化
を図る工夫が成されている。2. Description of the Related Art In a two-head helical scan type video tape recorder (hereinafter referred to as VTR), an FM
A modulated luminance signal (hereinafter referred to as FM luminance signal) and F
The converted color signal converted into the low range of the M luminance signal is mixed and recorded on the magnetic tape. Furthermore, in order to increase the recording time, high density recording is performed without attaching a guard band between adjacent tracks. In order to avoid crosstalk interference from adjacent tracks during reproduction, inclined azimuth recording for luminance signals and 1H for color signals.
It is devised to remove adjacent crosstalk components with a comb filter at the time of reproduction after switching and recording for each rotation. Particularly with respect to the luminance signal, the inclined azimuth recording alone is not sufficient. For example, as disclosed in Japanese Examined Patent Publication No. 1-15228, a noise reducing circuit is provided in the reproducing system to reduce adjacent crosstalk interference and reduce random noise. However, the S / N ratio was improved. The noise reduction circuit forms a comb filter by calculating signals around 1H by using a 1H delay element, and reduces adjacent crosstalk components and noise components having no line correlation. However, since the noise reduction circuit calculates signals around 1H, it leads to deterioration of resolution in the vertical direction on the monitor screen. Regarding this point, Japanese Patent Publication No. 15228/1989 discloses that
The device has been devised to detect vertical correlation and switch between presence and absence of comb-teeth characteristics in the low frequency band to achieve both vertical resolution deterioration and noise reduction.

【０００３】[0003]

【発明が解決しようとする課題】上記従来技術は、低周
波帯と高周波帯とに帯域を分割して回路処理している
が、演算経路の遅延時間が必ずしも一致する構成とはな
っておらず、低周波帯から高周波帯に至る中域において
櫛歯特性の零点の周波数ずれが発生し隣接クロストーク
の低減効果が低下することが予想される。また、非相関
時に低周波帯の櫛歯特性を無くしてしまうので、非相関
検出が誤動作した場合、低周波の雑音除去能力が低下し
てしまう。すなわち、非相関検出精度に依存されるシス
テムであり、精度を高めるためには非相関検出回路に費
やす回路規模及びコストの増加が生じてしまう。In the above-mentioned conventional technique, the circuit processing is performed by dividing the band into the low frequency band and the high frequency band, but the delay time of the calculation path is not necessarily the same. It is expected that the frequency shift of the zero point of the comb tooth characteristic will occur in the middle range from the low frequency band to the high frequency band, and the effect of reducing adjacent crosstalk will be reduced. In addition, since the comb-teeth characteristic in the low frequency band is lost during decorrelation, if the decorrelation detection malfunctions, the low frequency noise removal capability will deteriorate. In other words, the system depends on the decorrelation detection accuracy, and in order to improve the accuracy, the circuit scale and cost of the decorrelation detection circuit increase.

【０００４】本発明の目的は、上記従来技術の問題を解
消し、垂直解像度劣化の少ない、１Ｈ遅延素子を用いた
雑音低減回路を提供することにある。An object of the present invention is to solve the above-mentioned problems of the prior art and to provide a noise reduction circuit using a 1H delay element with little vertical resolution deterioration.

【０００５】[0005]

【課題を解決するための手段】上記目的は、同一のカッ
トオフ周波数と次数を持つローパスフィルタ（以下ＬＰ
Ｆと記す）とハイパスフィルタ（以下ＨＰＦと記す）に
よって帯域を分割し信号処理を行ない低周波帯と高周波
帯の減衰度を独立に設定可能な構成とするとともに、垂
直解像度劣化の目立つ低周波帯の減衰度を少なくし、高
周波帯の減衰度を大きくした雑音低減回路を構成するこ
とで達成される。The above-mentioned object is to achieve a low-pass filter (hereinafter referred to as LP) having the same cutoff frequency and order.
F) and a high-pass filter (hereinafter referred to as HPF) to divide the band for signal processing so that the attenuation of the low frequency band and the high frequency band can be set independently, and the low frequency band in which vertical resolution deterioration is noticeable This can be achieved by constructing a noise reduction circuit in which the attenuation degree of is reduced and the attenuation degree of the high frequency band is increased.

【０００６】[0006]

【作用】低周波帯においては、減衰度が少ないため垂直
解像度劣化が少なくなり、高周波帯においては減衰度が
大きいため雑音低減効果が高くなる。ＬＰＦとＨＰＦと
のカットオフ周波数と次数を等しくすること、及びで、
ＬＰＦ側の回路とＨＰＦ側の回路の対称性を採ることで
低周波帯と高周波帯とを演算する際の振幅特性及び群遅
延特性を平坦にするように作用する。In the low frequency band, since the attenuation is small, vertical resolution deterioration is small, and in the high frequency band, the noise reduction effect is high because the attenuation is large. Equalizing the cutoff frequency and order of the LPF and HPF, and
By taking symmetry between the circuit on the LPF side and the circuit on the HPF side, the amplitude characteristic and the group delay characteristic when calculating the low frequency band and the high frequency band are made flat.

【０００７】[0007]

【実施例】以下、本発明の一実施例を図１により説明す
る。図１は本発明による雑音低減回路の一実施例を示す
ブロック図であって、１が入力端子、２が１Ｈ遅延素
子、３、１１、１２、１３が加算回路、４が減算回路、
５、７がＬＰＦ、６、８がＨＰＦ、９、１０がスライ
サ、１４が出力端子である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. 1 is a block diagram showing an embodiment of a noise reduction circuit according to the present invention, in which 1 is an input terminal, 2 is a 1H delay element, 3, 11, 12, and 13 are adder circuits, 4 is a subtractor circuit,
Reference numerals 5 and 7 are LPFs, 6 and 8 are HPFs, 9 and 10 are slicers, and 14 is an output terminal.

【０００８】端子１から入力された信号Ｙと１Ｈ遅延素
子２により１Ｈ遅延した信号Ｙｄとを加算回路３で加算
することで、（２ｎ＋１）ｆＨ／２（ｎ＝０，１，２，
・・）に零点ができる櫛型フィルタが構成される。ｎｆ
Ｈ（ｎ＝０，１，２，・・）に存在する輝度信号の基本
波及び高調波のみが通過できるため輝度櫛型フィルタ
（以下Ｙ櫛型フィルタと略記）と呼ぶ。減算回路４で
は、入力信号から加算回路３の出力信号、すなわちＹ櫛
型フィルタ出力を減算するためにｎｆＨ（ｎ＝０，１，
２，・・）に零点ができる櫛型フィルタが構成される。
（２ｎ＋１）ｆＨ／２（ｎ＝０，１，２，・・）に存在
する隣接クロストーク成分のみが通過できるものであり
以下Ｃ櫛型フィルタと呼ぶ。Ｙ櫛型フィルタ出力Ｙ＋Ｙ
ｄとＣ櫛型フィルタ出力Ｙ−Ｙｄとを再度加算すると入
力信号Ｙに戻るが、Ｃ櫛型フィルタ出力の加算量を変化
させることでＹ櫛型フィルタ出力の（２ｎ＋１）ｆＨ／
２付近の深さを変えることができる。特公平１−１５２
２８号公報に示されるようにＣ櫛型フィルタ出力を非線
形回路であるスライサを介してＹ櫛型フィルタ出力に加
算することで雑音低減回路を構成している。本実施例で
は、Ｙ櫛型フィルタ出力Ｙ＋ＹｄとＣ櫛型フィルタ出力
Ｙ−ＹｄをそれぞれＬＰＦ５，ＬＰＦ７とＨＰＦ６，Ｈ
ＰＦ８とにより低周波成分と高周波成分とに分割し、Ｌ
ＰＦ７とＨＰＦ８から出力されたりＣ櫛型フィルタ出力
Ｙ−Ｙｄに対してはスライサ９とスライサ１０を介し
て、加算回路１１、１２でそれぞれをＬＰＦ５，ＨＰＦ
６の出力に加算した後、加算回路１３で加算回路１１、
１２の出力を加算して出力端子１４に出力する。ここ
で、ＬＰＦ５とＬＰＦ７とは同一の特性をしたＬＰＦで
あり、ＨＰＦ５とＨＰＦ７とは同一の特性をしたＨＰＦ
であると同時に、ＬＰＦとＨＰＦのカットオフ周波数及
び次数に設定する。By adding the signal Y input from the terminal 1 and the signal Yd delayed by 1H by the 1H delay element 2 in the adder circuit 3, (2n + 1) fH / 2 (n = 0, 1, 2,
・ ・) A comb filter with a zero point is constructed. nf
It is called a luminance comb filter (hereinafter abbreviated as Y comb filter) because it can pass only the fundamental wave and harmonics of the luminance signal existing in H (n = 0, 1, 2, ...). The subtractor circuit 4 subtracts nfH (n = 0, 1, 1) from the input signal in order to subtract the output signal of the adder circuit 3, that is, the Y comb filter output.
A comb filter having a zero point is formed in (2, ...).
Only adjacent crosstalk components existing at (2n + 1) fH / 2 (n = 0, 1, 2, ...) Can be passed, and will be referred to as a C comb filter hereinafter. Y comb filter output Y + Y
When d and the C comb filter output Y−Yd are added again, the input signal Y is returned. However, by changing the addition amount of the C comb filter output, (2n + 1) fH / of the Y comb filter output is obtained.
The depth around 2 can be changed. Japanese Patent Fair 1-152
As disclosed in Japanese Patent No. 28, the noise reduction circuit is configured by adding the output of the C comb filter to the output of the Y comb filter through a slicer which is a non-linear circuit. In this embodiment, the Y comb filter output Y + Yd and the C comb filter output Y-Yd are LPF5, LPF7, HPF6, and H, respectively.
It is divided into a low frequency component and a high frequency component by PF8, and L
With respect to the C comb filter output Y-Yd output from the PF7 and HPF8, the addition circuits 11 and 12 pass the LPF5 and HPF through the slicer 9 and the slicer 10, respectively.
After adding to the output of 6, the adder circuit 13 adds the adder circuit 11,
The outputs of 12 are added and output to the output terminal 14. Here, LPF5 and LPF7 are LPFs having the same characteristics, and HPF5 and HPF7 are HPFs having the same characteristics.
At the same time, the cutoff frequency and order of the LPF and HPF are set.

【０００９】以上の動作をまとめると、ＬＰＦ５，ＬＰ
Ｆ７，スライサ９，加算回路１１から構成される低周波
帯の雑音低減回路と、ＨＰＦ６，ＨＰＦ８，スライサ１
０，加算回路１２から構成される高周波帯の雑音低減回
路とを加算回路１３で加算して広帯域の雑音低減回路を
構成する。ここで、ＬＰＦ５，ＬＰＦ７，スライサ９，
加算回路１１から構成される低周波帯の雑音低減回路
と、ＨＰＦ６，ＨＰＦ８，スライサ１０，加算回路１２
から構成される高周波帯の雑音低減回路とは対称性よく
構成しているのが特徴である。低周波帯の減衰度と高周
波帯の減衰度は、それぞれスライサ９とスライサ１０と
の設定によって独立に設定できる。図２はスライサの構
成を示す。端子１６から入力された信号からリミッタ１
７、減衰器１８を介した信号を減算回路１９で減算する
ことで振幅レベルが小さくなるにつれて入出力の利得が
低下する特性を有する信号を端子２０に出力するもので
ある。図５にスライサの入出力特性を示す。曲線２６、
２７の如く、リミッタ１７への入力レベルがリミッティ
ングレベル以下の小振幅信号であれば、スライサはリニ
アな入出力特性を示す。低周波帯のスライサ９を曲線２
６、高周波帯のスライサ１０を曲線２７の如く設定する
ことにより、低周波帯での減衰度を小さく、高周波帯で
の減衰度を大きくできる。この様子を、図６に示す。Summarizing the above operation, LPF5, LP
A low-frequency band noise reduction circuit composed of F7, slicer 9, and adder circuit 11, HPF6, HPF8, and slicer 1
0 and a high-frequency band noise reduction circuit composed of the addition circuit 12 are added by the addition circuit 13 to form a broadband noise reduction circuit. Here, LPF5, LPF7, slicer 9,
A low-frequency band noise reduction circuit including an addition circuit 11, HPF6, HPF8, slicer 10, and addition circuit 12
It is characterized in that it is configured with high symmetry with the high frequency band noise reduction circuit. The attenuation in the low frequency band and the attenuation in the high frequency band can be set independently by setting the slicer 9 and the slicer 10. FIG. 2 shows the structure of the slicer. Limiter 1 from the signal input from terminal 16
7. A signal having a characteristic that the input / output gain decreases as the amplitude level decreases by subtracting the signal passed through the attenuator 18 by the subtraction circuit 19 is output to the terminal 20. FIG. 5 shows the input / output characteristics of the slicer. Curve 26,
If the input level to the limiter 17 is a small amplitude signal equal to or lower than the limiting level, as indicated by 27, the slicer shows a linear input / output characteristic. Low frequency band slicer 9 curve 2
6. By setting the slicer 10 in the high frequency band as shown by the curve 27, it is possible to reduce the attenuation in the low frequency band and increase the attenuation in the high frequency band. This state is shown in FIG.

【００１０】図３は、図１の実施例においてスライサ９
を削除した実施例を示す。この時、ＬＰＦ５の出力とＬ
ＰＦ７の出力が加算回路１１で加算されるため、低周波
帯での減衰は無くなる。図７にその特性を示す。すなわ
ち、ＨＰＦ６，ＨＰＦ８，スライサ１０，加算回路１２
から構成される高周波帯の雑音低減回路の特性がそのま
ま出力されることになる。このようにすることで、垂直
解像度劣化の目立つ低周波帯での劣化を防ぐことができ
る。FIG. 3 shows a slicer 9 in the embodiment of FIG.
An example in which is deleted will be shown. At this time, the output of LPF5 and L
Since the output of the PF 7 is added by the adder circuit 11, there is no attenuation in the low frequency band. The characteristic is shown in FIG. That is, HPF6, HPF8, slicer 10, adder circuit 12
The characteristics of the noise reduction circuit in the high frequency band composed of are output as they are. By doing so, it is possible to prevent deterioration in the low frequency band where vertical resolution is conspicuous.

【００１１】図４に、本発明の第二の実施例を示す。図
１のＬＰＦ５，７をＬＰＦ２１，２２で置き換え、ＨＰ
Ｆ６，８に相当する部分をＬＰＦ２１と減算回路２３、
ＬＰＦ２２と減算回路２４で構成したものである。こう
することにより、低周波帯の特性と高周波帯の特性との
特性バラツキを低減でき、特に集積回路へ適用する場合
に効果がある。FIG. 4 shows a second embodiment of the present invention. Replacing LPFs 5 and 7 in FIG. 1 with LPFs 21 and 22,
The parts corresponding to F6 and 8 are the LPF 21 and the subtraction circuit 23,
It is composed of an LPF 22 and a subtraction circuit 24. By doing so, it is possible to reduce the characteristic variation between the characteristics in the low frequency band and the characteristics in the high frequency band, and it is particularly effective when applied to an integrated circuit.

【００１２】[0012]

【発明の効果】以上説明したように、本発明によれば、
１Ｈ遅延素子を用いた雑音低減回路において、信号の通
過帯域を低周波帯と高周波帯とに分割し各々その減衰度
を独立に設定できる効果がある。特に、垂直解像度劣化
の目立つ低周波帯の減衰度を小さく設定できるため、高
周波帯の雑音及び隣接クロストーク妨害を低減する一
方、垂直解像度劣化を低減できる効果がある。さらに、
隣接クロストーク妨害の大小に応じて、低周波帯と高周
波帯の減衰度を自由に設定できることも大きな効果の一
つである。As described above, according to the present invention,
In the noise reduction circuit using the 1H delay element, there is an effect that the pass band of the signal is divided into a low frequency band and a high frequency band, and the respective attenuations can be set independently. In particular, since the attenuation in the low frequency band where vertical resolution deterioration is noticeable can be set to a small value, there is an effect that noise in the high frequency band and adjacent crosstalk interference can be reduced while vertical resolution deterioration can be reduced. further,
One of the great effects is that the attenuation of the low frequency band and the high frequency band can be freely set according to the magnitude of adjacent crosstalk interference.

【００１３】また、低周波帯と高周波帯との回路を対称
に構成することで低周波帯から高周波帯へ至る中域にお
ける櫛歯特性の零点の周波数ずれを低減し、隣接クロス
トーク成分の除去率を高めることができる。Further, by arranging the circuits for the low frequency band and the high frequency band symmetrically, it is possible to reduce the frequency deviation of the zero point of the comb tooth characteristic in the middle range from the low frequency band to the high frequency band, and to eliminate the adjacent crosstalk component. The rate can be increased.

【００１４】さらに、ＨＰＦを１−ＬＰＦで構成するこ
とにより、ＬＰＦとＨＰＦの特性バラツキを低減できる
と同時に、使用する容量値を減らせるため、集積回路へ
適用する際に効果がある。Further, by constructing the HPF with 1-LPF, it is possible to reduce the characteristic variation between the LPF and the HPF, and at the same time, to reduce the capacitance value to be used, which is effective when applied to an integrated circuit.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例の雑音低減回路のブロック図
である。FIG. 1 is a block diagram of a noise reduction circuit according to an exemplary embodiment of the present invention.

【図２】スライサのブロック図である。FIG. 2 is a block diagram of a slicer.

【図３】他の一実施例を示す雑音低減回路のブロック図
である。FIG. 3 is a block diagram of a noise reduction circuit showing another embodiment.

【図４】本発明の他の一実施例を示す雑音低減回路のブ
ロック図である。FIG. 4 is a block diagram of a noise reduction circuit showing another embodiment of the present invention.

【図５】スライサの入出力特性を示す特性図である。FIG. 5 is a characteristic diagram showing input / output characteristics of a slicer.

【図６】雑音低減回路の周波数特性図である。FIG. 6 is a frequency characteristic diagram of a noise reduction circuit.

【図７】雑音低減回路の周波数特性図である。FIG. 7 is a frequency characteristic diagram of a noise reduction circuit.

【符号の説明】[Explanation of symbols]

２…１Ｈ遅延素子、 ５，７，２１，２２…ローパスフィルタ、 ６，８…ハイパスフィルタ、 ９、１０、１５…スライサ、 １７…リミッタ、 １８…減衰器。 2 ... 1H delay element, 5, 7, 21, 22 ... Low pass filter, 6, 8 ... High pass filter, 9, 10, 15 ... Slicer, 17 ... Limiter, 18 ... Attenuator.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】１Ｈ（Ｈは水平走査期間の略）前後のビデ
オ信号の相関性を利用して相関のない雑音成分を低減す
る雑音低減回路において、１Ｈ前後の信号を演算する第
一の演算回路と、信号の通過帯域を低周波帯と高周波帯
とに分割するローパスフィルタとハイパスフィルタとを
有し、分割した低周波帯と高周波帯に対し各々独立に２
個の非線形回路を有し、分割した低周波帯と高周波帯に
対し各々独立に減算量を設定するための第二の演算回路
を有したことを特徴とする雑音低減回路。1. A noise reduction circuit for reducing uncorrelated noise components by utilizing the correlation between video signals before and after 1H (H is an abbreviation for horizontal scanning period), a first operation for calculating signals around 1H. It has a circuit, a low-pass filter and a high-pass filter that divide a signal pass band into a low frequency band and a high frequency band, and 2 and 2 are provided independently for each of the divided low frequency band and high frequency band.
A noise reduction circuit having a plurality of non-linear circuits and a second arithmetic circuit for independently setting a subtraction amount for each of the divided low frequency band and high frequency band. 【請求項２】前記第一の演算回路は１Ｈ遅延素子の入力
信号Ｙと出力信号Ｙｄとを加算してＹ＋Ｙｄを得る第一
の加算回路と入力信号Ｙから出力信号Ｙｄを減算してＹ
−Ｙｄを得る第一の減算回路とから成り、前記ローパス
フィルタとハイパスフィルタは前記加算回路と前記減算
回路の出力段に各々独立に設けられ、前記非線形回路は
前記減算回路の出力段に配されたローパスフィルタとハ
イパスフィルタとの後段に各々独立に設けられ、前記第
二の演算回路は前記第一の減算回路の後段に配されたロ
ーパスフィルタ側の第一の非線形回路の出力と前記第一
の加算回路の後段に配されたローパスフィルタの出力と
を加算する第二の加算回路と前記第一の減算回路の後段
に配されたハイパスフィルタ側の第二の非線形回路の出
力と前記第一の加算回路の後段に配されたハイパスフィ
ルタの出力とを加算する第三の加算回路と第二の加算回
路の出力と第三の加算回路の出力とを加算する第四の加
算回路から構成されることを特徴とした請求項１記載の
雑音低減回路。2. The first arithmetic circuit adds a input signal Y of a 1H delay element and an output signal Yd to obtain Y + Yd, and a first adder circuit subtracts an output signal Yd from the input signal Y to obtain Y + Yd.
A first subtraction circuit for obtaining -Yd, the low-pass filter and the high-pass filter are independently provided at the output stages of the adder circuit and the subtraction circuit, and the nonlinear circuit is arranged at the output stage of the subtraction circuit. And the output of the first non-linear circuit on the low-pass filter side, which is provided in the subsequent stage of the first subtraction circuit, and the first arithmetic circuit, which are provided independently in the subsequent stages of the low-pass filter and the high-pass filter. Second adder circuit for adding the output of the low-pass filter arranged in the subsequent stage of the adder circuit and the output of the second nonlinear circuit on the high-pass filter side arranged in the latter stage of the first subtraction circuit and the first And a fourth adder circuit for adding the output of the second adder circuit and the output of the third adder circuit. Noise reduction circuit according to claim 1, wherein that said Rukoto. 【請求項３】前記第一及び第二の非線形回路は、入力信
号から入力信号をリミッタ回路及び減衰器を介した信号
を減算して得られる構成とし、かつ前記第一及び第二の
非線形回路のリミッタ回路のリミッティングレベルを同
一に設定し、かつ前記第一の非線形回路の減衰器の利得
を前記第二の非線形回路の減衰器の利得よりも小さく設
定したことを特徴とした請求項２記載の雑音低減回路。3. The first and second nonlinear circuits are configured to be obtained by subtracting an input signal from an input signal through a limiter circuit and an attenuator, and the first and second nonlinear circuits. 2. The limiting level of the limiter circuit is set to be the same, and the gain of the attenuator of the first nonlinear circuit is set to be smaller than the gain of the attenuator of the second nonlinear circuit. The described noise reduction circuit. 【請求項４】前記非線形回路は前記減算回路の出力段に
配されたハイパスフィルタの後段にのみ設けられ、前記
第二の演算回路は前記第一の減算回路の後段に配された
ローパスフィルタの出力と前記第一の加算回路の後段に
配されたローパスフィルタの出力とを加算する第二の加
算回路と前記第一の減算回路の後段に配されたハイパス
フィルタ側の第三の非線形回路の出力と前記第一の加算
回路の後段に配されたハイパスフィルタの出力とを加算
する第三の加算回路と第二の加算回路の出力と第三の加
算回路の出力とを加算する第四の加算回路から構成され
ることを特徴とした請求項２記載の雑音低減回路。4. The non-linear circuit is provided only in a subsequent stage of a high-pass filter arranged in the output stage of the subtraction circuit, and the second arithmetic circuit is included in a low-pass filter arranged in a subsequent stage of the first subtraction circuit. A second adder circuit for adding an output and an output of a low-pass filter arranged in the latter stage of the first adder circuit, and a third nonlinear circuit on the high-pass filter side arranged in the latter stage of the first subtractor circuit A third adder circuit for adding the output and the output of the high-pass filter arranged in the subsequent stage of the first adder circuit, a fourth adder for adding the output of the second adder circuit and the output of the third adder circuit. The noise reduction circuit according to claim 2, wherein the noise reduction circuit comprises an adder circuit. 【請求項５】前記ローパスフィルタと前記ハイパスフィ
ルタのカットオフ周波数及び次数を同一に設定したこと
を特徴とする請求項１、２、３又は４記載の雑音低減回
路。5. The noise reduction circuit according to claim 1, 2, 3, or 4, wherein the cutoff frequency and the order of the lowpass filter and the highpass filter are set to be the same. 【請求項６】前記ハイパスフィルタは、ローパスフィル
タの入力信号から出力信号を減算する減算回路から得ら
れることを特徴とする請求項１、２、３又は４記載の雑
音低減回路。6. The noise reduction circuit according to claim 1, wherein the high-pass filter is obtained from a subtraction circuit that subtracts an output signal from an input signal of the low-pass filter.