JPH077454A - Receiver - Google Patents

Abstract

PURPOSE:To shorten the time constant of a loop filter and lockup time required up to phase lock by providing the loop filter with a switch circuit and controlling the switching of the switch circuit at the detection of a receiving state. CONSTITUTION:A detector 7 for detecting a detection output signal from a detector 4 detects the receiving state or non-receiving state of this receiver and its detection signal is supplied to a microcomputer 16. Since a detection signal expressing the receiving state of the detector 7 is not generated when there is no receiving signal for the receiver, the microcomputer 16 detects the non-receiving state and sets up the switch circuit included in the loop filter 15 to OFF so as to shorten the time constant of the filter 15. When the receiving signal is inputted, the microcomputer 16 controls the switch circuit in the filter 15 to ON based upon the detection output signal from the detector 4 and the time constant of the filter 15 is switched so as to be extended and set up so as to obtain a sufficiently large C/N value required for signal reception.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は PLL回路を使用した受
信装置に係り、特に、受信装置の受信時の PLLロックア
ップタイムを短くするのに好適な受信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver using a PLL circuit, and more particularly to a receiver suitable for shortening the PLL lockup time during reception of the receiver.

【０００２】[0002]

【従来技術】従来より、 PLL回路を局部発振器として使
用した受信装置は図６に示すブロック図のものが多く提
供されていた。図において、１は受信アンテナ、２はRF
増幅器及びミキサー、３は中間周波(IF)増幅器であり、
このIF増幅器３の出力は検波器４でオーディオ信号に復
調され、スイッチング回路９を介して低周波増幅器５で
増幅されスピーカ６より音声出力される。2. Description of the Related Art Conventionally, many receivers using a PLL circuit as a local oscillator have been provided in the block diagram shown in FIG. In the figure, 1 is a receiving antenna, 2 is RF
Amplifier and mixer, 3 is an intermediate frequency (IF) amplifier,
The output of the IF amplifier 3 is demodulated into an audio signal by the wave detector 4, amplified by the low frequency amplifier 5 via the switching circuit 9, and output as sound from the speaker 6.

【０００３】８はスケルチ回路であり、このスケルチ回
路８は上記IF増幅器３からの出力信号によってAFスイッ
チング回路９を切換制御する。即ち、受信装置が信号受
信時にはIF増幅器３の受信信号出力によってスイッチン
グ回路９をONにしてオーディオ信号を低周波増幅器５に
供給し、受信装置が無受信時にはスイッチング回路９を
OFFにしてオーディオ信号の出力を遮断する。Reference numeral 8 is a squelch circuit, and the squelch circuit 8 controls switching of the AF switching circuit 9 by an output signal from the IF amplifier 3. That is, when the receiving device receives the signal, the switching circuit 9 is turned on by the received signal output of the IF amplifier 3 to supply the audio signal to the low frequency amplifier 5, and when the receiving device does not receive the signal, the switching circuit 9 is turned on.
Turn off to cut off audio signal output.

【０００４】10は PLL回路であり、この PLL回路10は周
知のように、電圧制御発振器11（以下、VCO11 とい
う）、可変分周器12、位相比較器13、基準発振器14及び
ループフィルタ15でフェーズロックループ回路を形成し
て成り、VCO11 の発振出力は前記RF増幅器及びミキサー
２に供給される。また、上記可変分周器12はマイコン16
より制御され、更に、マイコン16はループフィルタ15の
時定数切換回路を同時に制御して最適時定数を設定して
いた。Reference numeral 10 is a PLL circuit. As is well known, the PLL circuit 10 includes a voltage controlled oscillator 11 (hereinafter referred to as VCO11), a variable frequency divider 12, a phase comparator 13, a reference oscillator 14 and a loop filter 15. The phase-locked loop circuit is formed, and the oscillation output of the VCO 11 is supplied to the RF amplifier and mixer 2. Also, the variable frequency divider 12 is a microcomputer 16
Further, the microcomputer 16 simultaneously controls the time constant switching circuit of the loop filter 15 to set the optimum time constant.

【０００５】この様に構成した受信装置は、受信周波数
設定時、操作キー17からのキーデータがマイコン16に供
給されると、マイコン16から分周信号が出力され、可変
分周器12の分周比を制御し、この可変分周器12の出力と
基準発振器14の基準発振信号との位相差を検出して誤差
信号をループフィルタ15に供給すると同時に、ループフ
ィルタ15にもマイコン16から制御信号が供給され、上記
可変分周器11の１分周毎に、上記分周信号に合わせてル
ープフィルタ15の時定数切換回路の時定数が設定される
ように動作していた。In the receiving device configured as described above, when the key data from the operation key 17 is supplied to the microcomputer 16 at the time of setting the reception frequency, the frequency dividing signal is output from the microcomputer 16 and the frequency dividing signal of the variable frequency divider 12 is output. The frequency ratio is controlled, the phase difference between the output of the variable frequency divider 12 and the reference oscillation signal of the reference oscillator 14 is detected, and the error signal is supplied to the loop filter 15, and at the same time, the loop filter 15 is controlled by the microcomputer 16. A signal was supplied, and the variable frequency divider 11 operated so that the time constant of the time constant switching circuit of the loop filter 15 was set in accordance with the frequency-divided signal every 1 frequency division.

【０００６】また、位相比較器13からの出力誤差信号は
ループフィルタ15で積分され、誤差信号に応じた直流電
圧に変換され、この直流電圧でVCO10 を電圧制御して発
振周波数を設定していた。Further, the output error signal from the phase comparator 13 is integrated by the loop filter 15 and converted into a DC voltage corresponding to the error signal, and VCO10 is voltage-controlled by this DC voltage to set the oscillation frequency. .

【０００７】[0007]

【発明が解決しようとする課題】しかし、上記した従来
の PLL回路10はマイコン16からの分周信号によって可変
分周器12の分周比を設定し、同時に可変分周器12の１分
周毎にループフィルタ15の時定数切換回路を制御して時
定数を設定しているため、マイコン16からの時定数切り
換え信号を必要としマイコン16のプログラムが複雑にな
るという欠点があった。However, in the conventional PLL circuit 10 described above, the frequency division ratio of the variable frequency divider 12 is set by the frequency division signal from the microcomputer 16, and at the same time, the frequency divider 1 of the variable frequency divider 12 is divided. Since the time constant switching circuit of the loop filter 15 is controlled for each time to set the time constant, there is a drawback that the time constant switching signal from the microcomputer 16 is required and the program of the microcomputer 16 becomes complicated.

【０００８】また、上記ループフィルタ15の時定数切換
回路の時定数を長く設定する場合、時定数切り換え動作
時間が長くなりVCO11 の発振周波数の設定を短時間で処
理することができないという問題があった。Further, when the time constant of the time constant switching circuit of the loop filter 15 is set to be long, the time constant switching operation time becomes long and the setting of the oscillation frequency of the VCO 11 cannot be processed in a short time. It was

【０００９】特に、無線通信機などで送信又は受信を繰
り返す間欠動作を行う場合、一般に、上記間欠動作の受
信回路が非動作時は電源（図示せず）を OFFにして受信
装置の省消費電力化を行っていて、受信装置が受信状態
になると自動的に電源ONとなる。電源投入後、上記 PLL
回路10は、前述したように、ループフィルタ15の時定数
設定（特に、低い発振周波数設定時の長い時定数設定）
に時間を要し、 PLL回路10のフェーズロックするまでの
ロックアップタイムが長くなってしまうという欠点があ
った。In particular, when performing intermittent operation in which transmission or reception is repeated in a wireless communication device or the like, in general, when the receiving circuit in the intermittent operation is not operating, a power supply (not shown) is turned off to save power consumption of the receiving device. When the receiver is in the receiving state, the power is automatically turned on. After power on, the above PLL
As described above, the circuit 10 sets the time constant of the loop filter 15 (especially, setting the long time constant when setting the low oscillation frequency).
It takes a lot of time, and the lock-up time until the phase lock of the PLL circuit 10 becomes long has a drawback.

【００１０】また、上記間欠動作時の間欠比が長くなれ
ば長くなるほどロックアップタイムが更に長くなってし
まうという問題があった。There is also a problem that the longer the intermittent ratio during the intermittent operation, the longer the lock-up time.

【００１１】この発明は上記した点に鑑みてなされたも
のであり、その目的とするところは従来例の欠点を解消
し、 PLL回路10の発振周波数設定時、 PLLロックアップ
タイムを短くして PLLの追随性を向上させ、発振周波数
設定後はループフィルタの時定数を長くしてVCO11 の発
振周波数に対して必要十分な C／N を得ることができる
受信装置を提供するところにある。The present invention has been made in view of the above points, and an object thereof is to solve the drawbacks of the conventional example and to shorten the PLL lock-up time when setting the oscillation frequency of the PLL circuit 10 to reduce the PLL. The purpose is to provide a receiver that can improve the tracking performance of the VCO11 and increase the time constant of the loop filter after setting the oscillation frequency to obtain the necessary and sufficient C / N for the oscillation frequency of the VCO11.

【００１２】[0012]

【課題を解決するための手段】この発明の受信装置は P
LL回路のVCO を受信装置の局部発振器として使用した受
信装置において、受信信号を検出する検出手段と、上記
PLL回路のループフィルタの時定数を切り換えるスイッ
チ手段と、上記検出手段によって上記スイッチ手段を切
換制御する制御手段とを設け、無受信時は上記ループフ
ィルタの時定数が短かくなるよう制御し、信号受信時は
上記ループフィルタの時定数が長くなるよう制御して構
成したものである。The receiving device of the present invention is
In the receiving device using the VCO of the LL circuit as the local oscillator of the receiving device, a detecting means for detecting the received signal, and
A switching means for switching the time constant of the loop filter of the PLL circuit and a control means for switching control of the switching means by the detecting means are provided, and control is performed so that the time constant of the loop filter becomes short when there is no reception. At the time of reception, the loop filter is controlled so that the time constant becomes long.

【００１３】また、上記検出手段が検波器の出力信号よ
り受信状態を検出する検出手段であって、この検出手段
によって上記スイッチ手段を切換制御してなるよう構成
しても良い。Further, the detecting means may be a detecting means for detecting the receiving state from the output signal of the wave detector, and the detecting means may switch the switching means.

【００１４】また、IF増幅器からの出力信号が供給され
るスケルチ回路と、このスケルチ回路の出力で制御され
るスイッチング回路とを有した受信装置において、上記
ループフィルタの時定数を切り換えるスイッチ手段を上
記スケルチ回路の出力信号で切換制御してなるよう構成
しても良い。Further, in a receiver having a squelch circuit to which the output signal from the IF amplifier is supplied and a switching circuit controlled by the output of the squelch circuit, a switch means for switching the time constant of the loop filter is provided. Alternatively, the output signal of the squelch circuit may be used for switching control.

【００１５】更に、上記ループフィルタの時定数を切り
換えるスイッチ手段を低周波増幅器の出力信号で切換制
御してなるよう構成しても良い。Further, the switch means for switching the time constant of the loop filter may be controlled to be switched by the output signal of the low frequency amplifier.

【００１６】また、上記ループフィルタの時定数を切り
換えるスイッチ手段が位相比較器と電圧制御発振器との
間に挿入された抵抗と、この抵抗の一端をコンデンサと
スイッチ回路との直列回路で接地するよう構成し、上記
スイッチ回路を制御信号で切り換え制御して構成しても
良い。Further, a switch means for switching the time constant of the loop filter is connected to a resistor inserted between the phase comparator and the voltage controlled oscillator, and one end of this resistor is grounded by a series circuit of a capacitor and a switch circuit. Alternatively, the switch circuit may be configured to be switched and controlled by a control signal.

【００１７】[0017]

【作用】この発明の受信装置は局部発振器として PLL回
路を使用し、受信装置の選局時は PLL回路の可変分周器
の分周比をマイコンからの分周信号によって可変するこ
とによってVCO の発振周波数を変化させると同時に、ル
ープフィルタの時定数を発振周波数に合わせて切り換え
てC/N の良い発振周波信号をVCO よりRF増幅器及びミキ
サーに送出して高品質の受信を行うものである。The receiving device of the present invention uses the PLL circuit as the local oscillator, and when the receiving device is selected, the VCO of the VCO is changed by changing the division ratio of the variable frequency divider of the PLL circuit by the dividing signal from the microcomputer. At the same time as changing the oscillation frequency, the time constant of the loop filter is switched according to the oscillation frequency, and an oscillation frequency signal with good C / N is sent from the VCO to the RF amplifier and mixer for high quality reception.

【００１８】受信装置の検波器からの検波出力信号によ
って受信状態を検出器で検出する検出手段、又はIF増幅
器からの出力信号をスケルチ回路で検出する検出手段、
又はオーディオ出力信号を整流回路と積分回路を介して
検出する検出手段を設け、この検出手段によって検出さ
れた検出信号がマイコンに供給される。Detecting means for detecting the reception state by the detector by the detection output signal from the detector of the receiving device, or detecting means for detecting the output signal from the IF amplifier by the squelch circuit,
Alternatively, detection means for detecting the audio output signal via the rectifying circuit and the integrating circuit is provided, and the detection signal detected by this detection means is supplied to the microcomputer.

【００１９】上記マイコンは上記検出信号によって上記
PLL回路のループフィルタに設けた時定数を切り換える
スイッチ回路を切り換え制御する。このループフィルタ
は位相比較器と電圧制御発振器との間に挿入された抵抗
と、この抵抗の一端をコンデンサとスイッチ回路との直
列回路で接地するようにローパスフィルタを構成したも
のである。According to the detection signal, the microcomputer described above
The switching circuit provided in the loop filter of the PLL circuit for switching the time constant is switched and controlled. This loop filter comprises a resistor inserted between a phase comparator and a voltage controlled oscillator, and a low-pass filter configured such that one end of this resistor is grounded by a series circuit of a capacitor and a switch circuit.

【００２０】上記スイッチ回路が OFFになると、コンデ
ンサにチャージされた電荷は保持され、スイッチ回路が
ONになると、コンデンサにチャージされた電荷はディス
チャージされる。When the above switch circuit is turned off, the electric charge charged in the capacitor is retained and the switch circuit
When turned on, the electric charge charged in the capacitor is discharged.

【００２１】即ち、受信装置が無受信時は上記スイッチ
回路を OFFにしループフィルタのコンデンサが接地され
ず時定数が短かくなるよう制御され、 PLL回路のロック
アップタイムを短かくすることができる。一方、信号受
信時は上記スイッチ回路をＯＮにしコンデンサが接地さ
れて時定数が所定の時定数になって長くなるよう制御さ
れ、 ＰＬＬ回路のVCO 発振周波数信号のC/N が良好な
状態にすることができる。That is, when the receiving device does not receive data, the switch circuit is turned off, the capacitor of the loop filter is not grounded, and the time constant is controlled to be short, so that the lockup time of the PLL circuit can be shortened. On the other hand, when a signal is received, the switch circuit is turned on and the capacitor is grounded so that the time constant becomes a predetermined time constant and is controlled to be long, and the C / N of the VCO oscillation frequency signal of the PLL circuit is in a good state. be able to.

【００２２】この様に、受信装置が間欠動作を行う場
合、この間欠動作に同期してループフィルタの時定数を
切り換え制御するため、間欠比が長くなっても PLL回路
のロックアップタイムを短かくすることが可能である。As described above, when the receiving device performs the intermittent operation, the time constant of the loop filter is switched and controlled in synchronization with the intermittent operation, so that the lockup time of the PLL circuit can be shortened even if the intermittent ratio becomes long. It is possible to

【００２３】[0023]

【実施例】この発明に係る受信装置の実施例を図１乃至
図５に基づいて説明する。尚、従来例と同一部分には同
一符号を付してその説明を省略する。図１は第１の実施
例を示したブロック図、図２及び図３は他の第２及び第
３の実施例を示したブロック図、図４及び図５はループ
フィルタの時定数切り換えスイッチ回路を示した回路図
である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a receiver according to the present invention will be described with reference to FIGS. The same parts as those of the conventional example are designated by the same reference numerals and the description thereof will be omitted. 1 is a block diagram showing a first embodiment, FIGS. 2 and 3 are block diagrams showing other second and third embodiments, and FIGS. 4 and 5 are time constant changeover switch circuits of loop filters. It is the circuit diagram which showed.

【００２４】図１（第１の実施例）において、７は検波
器４の検波出力信号を検出する検出器であり、この検出
器７によって受信装置の受信状態又は無受信状態を検出
することができ、この検出信号はマイコン16に供給され
る。 PLL回路10のループフィルタ15は図４で示すよう
に、抵抗ＲとコンデンサＣによるローパスフィルタ回路
を形成し、上記コンデンサＣからスイッチ回路20介して
接地されている。In FIG. 1 (first embodiment), 7 is a detector for detecting the detection output signal of the detector 4. The detector 7 can detect the receiving state or non-receiving state of the receiving device. Then, this detection signal is supplied to the microcomputer 16. As shown in FIG. 4, the loop filter 15 of the PLL circuit 10 forms a low-pass filter circuit including a resistor R and a capacitor C, and is grounded from the capacitor C via the switch circuit 20.

【００２５】受信装置の受信周波数設定時、操作キー17
からのキーデータがマイコン16に供給されると、マイコ
ン16はキーデータによる分周信号を可変分周器12に送出
して分周比を可変し、VCO11 の発振周波数を変えて受信
装置の受信周波数を設定するよう動作する。同時に、マ
イコン16はループフィルタ15の時定数切り換え制御信号
を送出して時定数切換回路（図示せず）の時定数を設定
する。When setting the reception frequency of the receiver, the operation key 17
When the key data from is supplied to the microcomputer 16, the microcomputer 16 sends a frequency-divided signal based on the key data to the variable frequency divider 12 to change the division ratio and change the oscillation frequency of the VCO11 to receive the signal from the receiving device. Operates to set the frequency. At the same time, the microcomputer 16 sends a time constant switching control signal for the loop filter 15 to set the time constant of a time constant switching circuit (not shown).

【００２６】今、受信装置の受信信号が無い場合、上記
検出器７の受信状態を表わす検出信号が発生していない
ため、この無受信時の状態をマイコン16は検出し、上記
ループフィルタ15に設けたスイッチ回路20を OFFに設定
し、ループフィルタ15の時定数が短かくなるようにす
る。即ち、コンデンサＣにチャージされた電荷はディス
チャージされることなく PLL回路10は短かいロックアッ
プタイムで動作してフェーズロックすることができる。Now, when there is no received signal from the receiving device, the detection signal representing the receiving state of the detector 7 is not generated, so the microcomputer 16 detects this non-reception state and the loop filter 15 is detected. The switch circuit 20 provided is set to OFF so that the loop filter 15 has a short time constant. That is, the PLL circuit 10 can operate in a short lock-up time and be phase-locked without discharging the electric charge charged in the capacitor C.

【００２７】受信信号が入感すると、検波器４からの検
波出力信号によってマイコン16はループフィルタ15のス
イッチ回路20をONに制御し、ループフィルタ15の時定数
が長くなるよう切り換えられ、信号受信に対して必要十
分なC/N が得られるよう設定することができる。When the received signal is detected, the microcomputer 16 controls the switch circuit 20 of the loop filter 15 to be ON by the detection output signal from the wave detector 4, and the time constant of the loop filter 15 is switched to be long, so that the signal is received. Can be set so that a necessary and sufficient C / N can be obtained.

【００２８】受信装置が例えば無線通信機などの場合、
無線通信機の電源が投入された時点ではループフィルタ
15のスイッチ回路20はONに設定される。しかし、無線通
信機が受信状態と送信（無受信）状態の間欠動作を行う
場合、この間欠動作の無受信時、即ち、省消費電力化し
た電源 OFF時は上記ループフィルタ15のスイッチ回路20
は OFFに設定される。When the receiving device is, for example, a wireless communication device,
Loop filter when the power of the wireless communication device is turned on
The switch circuit 20 of 15 is set to ON. However, when the wireless communication device performs the intermittent operation in the reception state and the transmission (non-reception) state, when the intermittent operation is not received, that is, when the power is turned off to save power, the switch circuit 20 of the loop filter 15 is turned on.
Is set to OFF.

【００２９】即ち、前述同様にローパスフィルタのコン
デンサＣは接地されず、コンデンサＣにチャージされた
電荷はそのまま保持され、 PLL回路10の発振周波数設定
動作時のロックアップタイムを短かくすることができ
る。That is, similarly to the above, the capacitor C of the low-pass filter is not grounded, and the electric charge charged in the capacitor C is retained as it is, so that the lockup time during the oscillation frequency setting operation of the PLL circuit 10 can be shortened. .

【００３０】特に、ループフィルタ15の時定数を長い時
定数に設定しても、上記ロックアップタイムを短かいま
まにできるので無線通信機は高速受信状態を保つことが
できる。In particular, even if the time constant of the loop filter 15 is set to a long time constant, the lock-up time can be kept short and the radio communication device can maintain a high-speed reception state.

【００３１】一方、無線通信機が受信電波をキャッチし
て受信状態になると、受信回路の電源がONになり上記間
欠動作は受信ON状態に設定され、ループフィルタ15の上
記スイッチ回路20はONになって、コンデンサＣに保持さ
れた電荷はディスチャージされ、本来のVCO11 の発振周
波数に見合った時定数を設定することができる。On the other hand, when the wireless communication device catches the received radio wave and enters the receiving state, the power of the receiving circuit is turned on, the intermittent operation is set to the receiving on state, and the switch circuit 20 of the loop filter 15 is turned on. Then, the electric charge held in the capacitor C is discharged, and the time constant corresponding to the original oscillation frequency of the VCO 11 can be set.

【００３２】この様に、コンデンサＣと直列接続された
スイッチ回路20の切換制御によってコンデンサＣのチャ
ージ電荷を制御して PLL回路10のフェーズロックの追随
性を向上することができ、特に、間欠動作の間欠比を大
きく出来るので無線通信機の消費電力の低減を行うこと
ができる。As described above, the charge control of the capacitor C can be controlled by the switching control of the switch circuit 20 connected in series with the capacitor C, and the followability of the phase lock of the PLL circuit 10 can be improved. Since the intermittent ratio can be increased, the power consumption of the wireless communication device can be reduced.

【００３３】図２（第２の実施例）はIF増幅器３の出力
信号が供給されるスケルチ回路８と、このスケルチ回路
８からのスケルチ信号でオーディオ出力を制御するオー
ディオ信号のAF( オーディオ周波）スイッチング回路９
を有した受信装置の実施例である。FIG. 2 (second embodiment) shows a squelch circuit 8 to which an output signal of the IF amplifier 3 is supplied, and an AF (audio frequency) of an audio signal for controlling an audio output by the squelch signal from the squelch circuit 8. Switching circuit 9
It is an example of a receiving device having.

【００３４】この受信装置の受信状態はスケルチ回路８
で検出することができ、受信装置が無受信時はスケルチ
信号によってAFスイッチング回路９を OFFとしてスピー
カ６からのオーディオ出力が出ないよう低周波増幅器５
への入力を遮断する。一方、上記スケルチ回路８のスケ
ルチ出力信号は PLL回路10のループフィルタ15に供給さ
れ、図４に示したループフィルタ15のスイッチ回路20を
OFFに制御し、前述したように、 PLL回路10のロックア
ップタイムを短かくすることができる。The receiving state of this receiving device is the squelch circuit 8
The AF switching circuit 9 is turned off by the squelch signal when the receiving device is not receiving, so that the audio output from the speaker 6 is not output.
Block input to. On the other hand, the squelch output signal of the squelch circuit 8 is supplied to the loop filter 15 of the PLL circuit 10, and the switch circuit 20 of the loop filter 15 shown in FIG.
By controlling to OFF, the lockup time of the PLL circuit 10 can be shortened as described above.

【００３５】また、受信装置が受信信号を受信すると、
スケルチ回路８のスケルチ信号によってAFスイッチング
回路９がONとなり、スピーカ６よりオーディオ信号を出
力することができ、同時に、上記スケルチ信号によって
ループフィルタ15のスイッチ回路20をONに制御し、時定
数切換回路の時定数を長くすることができ、受信信号に
対する PLL回路10の発振周波数信号にC/N を良くして高
品質の受信を行うことができる。When the receiving device receives the received signal,
The AF switching circuit 9 is turned on by the squelch signal of the squelch circuit 8, and the audio signal can be output from the speaker 6. At the same time, the switch circuit 20 of the loop filter 15 is turned on by the squelch signal, and the time constant switching circuit is turned on. It is possible to lengthen the time constant of, and to improve the C / N of the oscillation frequency signal of the PLL circuit 10 with respect to the received signal to perform high quality reception.

【００３６】図３（第３の実施例）は低周波増幅器５か
らの出力信号が供給される整流回路18と、この整流回路
18の整流出力が供給される積分回路19とを設け、この積
分回路19の積分出力信号を上記ループフィルタ15に供給
し、前述の図４に示したループフィルタ15のスイッチ回
路20を切換制御するものである。FIG. 3 (third embodiment) shows a rectifier circuit 18 to which the output signal from the low frequency amplifier 5 is supplied, and this rectifier circuit 18.
An integrator circuit 19 to which the rectified output of 18 is supplied is provided, and an integrated output signal of the integrator circuit 19 is supplied to the loop filter 15 to switch and control the switch circuit 20 of the loop filter 15 shown in FIG. It is a thing.

【００３７】上記、低周波増幅器５からの出力オーディ
オ信号が無い状態は、受信装置が無受信状態になってい
てスケルチ回路８からのスケルチ信号によってAFスイッ
チング回路９が OFFに設定され、オーディオ出力が遮断
されている場合である。この場合、積分回路19の直流出
力電圧も発生せず、ループフィルタ15のスイッチ回路20
は OFFに設定され、ローパスフィルタのコンデンサＣは
接地されず、コンデンサＣにチャージした電荷はそのま
ま保持される。When there is no output audio signal from the low-frequency amplifier 5, the receiving device is in a non-reception state, the squelch signal from the squelch circuit 8 sets the AF switching circuit 9 to OFF, and the audio output is This is the case when it is blocked. In this case, the DC output voltage of the integrating circuit 19 is not generated, and the switch circuit 20 of the loop filter 15
Is set to OFF, the capacitor C of the low-pass filter is not grounded, and the charge charged in the capacitor C is retained as it is.

【００３８】即ち、前述したと同様に、 PLL回路10のロ
ックアップタイムが短時間になってフェーズロック動作
の追随性を向上させることができる。That is, as described above, the lock-up time of the PLL circuit 10 is shortened and the followability of the phase lock operation can be improved.

【００３９】また、受信装置が受信状態の時、即ち、ス
ケルチ回路８からのAFスイッチング回路９がON状態にな
っていてオーディオ出力信号が低周波増幅器５に供給さ
れている場合、低周波増幅器５の出力信号は整流回路18
と積分回路19によって直流出力電圧に変換され、ループ
フィルタ15のスイッチ回路20をONに制御する。即ち、ル
ープフィルタ15の時定数は必要十分な時定数に設定され
てC/N の良いVCO11 の発振周波数を得ることができる。When the receiving device is in the receiving state, that is, when the AF switching circuit 9 from the squelch circuit 8 is in the ON state and the audio output signal is supplied to the low frequency amplifier 5, the low frequency amplifier 5 The output signal of the rectifier circuit 18
Is converted into a DC output voltage by the integration circuit 19 and the switch circuit 20 of the loop filter 15 is controlled to be ON. That is, the time constant of the loop filter 15 is set to a necessary and sufficient time constant, and the oscillation frequency of the VCO 11 having a good C / N can be obtained.

【００４０】以上、 PLL回路10のループフィルタ15は、
図４に示した抵抗ＲとコンデンサＣとで形成したローパ
スフィルタ回路で説明したが、図５に示すように、比較
的少容量の第１のコンデンサC1を接地し、第２のコンデ
ンサC2に直列接続したスイッチ回路20を介して接地する
よう構成したローパスフィルタ回路でも良く、また、上
記スイッチ回路20はトランジスタなどの半導体スイッチ
で形成しても良く、いずれも前述したと同様の効果を出
すことができる。As described above, the loop filter 15 of the PLL circuit 10 is
Although the low-pass filter circuit formed by the resistor R and the capacitor C shown in FIG. 4 has been described, as shown in FIG. 5, the first capacitor C1 having a relatively small capacity is grounded and is connected in series with the second capacitor C2. A low-pass filter circuit configured to be grounded via the connected switch circuit 20 may be used, and the switch circuit 20 may be formed of a semiconductor switch such as a transistor, and any of them can achieve the same effect as described above. it can.

【００４１】また、ループフィルタ15の時定数切り換え
回路を複数のコンデンサと、この複数のコンデンサに直
列接続した複数のスイッチ回路で構成し、この複数のス
イッチ回路を前述した制御信号によって所定の切換制御
を行うよう構成することも可能である。Further, the time constant switching circuit of the loop filter 15 is composed of a plurality of capacitors and a plurality of switch circuits connected in series with the plurality of capacitors, and the plurality of switch circuits are subjected to predetermined switching control by the control signal described above. Can also be configured to do.

【００４２】[0042]

【発明の効果】この発明に係る受信装置は前述のよう
に、 PLL回路のループフィルタにスイッチ回路を設け、
このスイッチ回路を受信状態検出によって切り換え制御
するよう構成したので、受信装置が無受信時又は間欠動
作 OFF時には上記スイッチ回路をOFF に制御してループ
フィルタの時定数を短かくし、 PLL回路のフェーズロッ
クするまでのロックアップタイムを短かくすることがで
き高速選局が可能になるという効果がある。As described above, the receiver according to the present invention is provided with the switch circuit in the loop filter of the PLL circuit,
Since this switch circuit is configured to perform switching control by detecting the reception state, when the receiving device is not receiving or when the intermittent operation is OFF, the switch circuit is controlled to OFF to shorten the time constant of the loop filter and phase lock of the PLL circuit. This has the effect of shortening the lock-up time until it becomes possible to enable high-speed channel selection.

【００４３】また、受信信号の入感時は上記スイッチ回
路がONになって時定数が長くなり、VCO の発振周波数信
号のC/N を良くすることができる。特に、受信信号の受
信後に上記スイッチ回路を切り換え制御してONにすれば
良いため、間欠動作時はどんな間欠比であっても、ま
た、VCO が比較的低い発振周波数で発振してループフィ
ルタが長い時定数に設定する場合でも PLL回路がフェー
ズロックするロックアップタイムを短時間にすることが
可能であり、且つ高品質の VCO発振周波信号を得ること
ができるという効果もある。When the received signal is detected, the switch circuit is turned on and the time constant is lengthened, so that the C / N of the oscillation frequency signal of the VCO can be improved. In particular, since it is only necessary to switch the above switch circuit to ON after receiving the received signal, the VCO oscillates at a comparatively low oscillation frequency and the loop filter can be operated at any intermittent ratio during intermittent operation. Even when the time constant is set to a long value, the lockup time for the PLL circuit to phase lock can be shortened, and a high-quality VCO oscillation frequency signal can be obtained.

【００４４】更に、ループフィルタの時定数切換制御を
従来例のように可変分周器の１分周毎に時定数切換を行
うマイコン制御の必要が無くなり、マイコンのプログラ
ムを簡単にすることもでき、ロックアップタイムを短か
くすることができるため間欠動作時の動作時間を短縮で
き電源消費電力を低減して低消費電力化することもでき
るという効果がある。Further, unlike the conventional example, the time constant switching control of the loop filter does not need the microcomputer control for switching the time constant every 1 frequency division of the variable frequency divider, and the microcomputer program can be simplified. Since the lockup time can be shortened, there is an effect that the operation time at the time of intermittent operation can be shortened, the power consumption of the power source can be reduced, and the power consumption can be reduced.

【００４５】しかも、構造が簡単であって、また、安価
に構成することができるため実施も容易であるなどの優
れた特長を有している。Moreover, it has excellent features such as a simple structure and easy implementation because it can be constructed at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明に係る受信装置の第１の実施例を示し
たブロック図である。FIG. 1 is a block diagram showing a first embodiment of a receiving apparatus according to the present invention.

【図２】スケルチ回路を用いた他の第２の実施例を示し
たブロック図である。FIG. 2 is a block diagram showing another second embodiment using a squelch circuit.

【図３】オーディオ出力から制御信号を生成した他の第
３の実施例を示したブロック図である。FIG. 3 is a block diagram showing another third embodiment in which a control signal is generated from an audio output.

【図４】ループフィルタを示した回路図である。FIG. 4 is a circuit diagram showing a loop filter.

【図５】他のループフィルタを示した回路図である。FIG. 5 is a circuit diagram showing another loop filter.

【図６】従来例を示したブロック図である。FIG. 6 is a block diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

１ 受信アンテナ ２ RF増幅器及びミキサー ３ IF増幅器 ４ 検波器 ５ 低周波増幅器 ６ スピーカ ７ 検波信号の検出器 ８ スケルチ回路 ９ AFスイッチング回路 10 PLL回路 11 電圧制御発振器（VCO) 12 可変分周器 13 位相比較器 14 基準発振器 15 ループフィルタ 16 マイコン 17 操作キー 18 整流回路 19 積分回路 20 スイッチ回路 1 reception antenna 2 RF amplifier and mixer 3 IF amplifier 4 detector 5 low frequency amplifier 6 speaker 7 detector signal detector 8 squelch circuit 9 AF switching circuit 10 PLL circuit 11 voltage controlled oscillator (VCO) 12 variable frequency divider 13 phase Comparator 14 Reference oscillator 15 Loop filter 16 Microcomputer 17 Operation key 18 Rectifier circuit 19 Integrator circuit 20 Switch circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 位相同期ループ（ＰＬＬ）回路の電圧制
御発振器を受信装置の局部発振器として使用した受信装
置において、 受信信号を検出する検出手段と、上記ＰＬＬ回路のルー
プフィルタの時定数を切り換えるスイッチ手段と、前記
検出手段によって前記スイッチ手段を切換制御する制御
手段とを設け、無受信時は上記ループフィルタの時定数
が短かくなるよう制御し、信号受信時は上記ループフィ
ルタの時定数が長くなるよう制御してなることを特徴と
する受信装置。1. A receiving device using a voltage controlled oscillator of a phase locked loop (PLL) circuit as a local oscillator of the receiving device, a detecting means for detecting a received signal, and a switch for switching a time constant of a loop filter of the PLL circuit. Means and control means for switching control of the switch means by the detection means are provided so that the time constant of the loop filter becomes short when there is no reception, and the time constant of the loop filter becomes long when a signal is received. A receiving device characterized by being controlled so that. 【請求項２】 上記検出手段が検波器の出力信号より受
信状態を検出する検出手段であって、この検出手段によ
って上記スイッチ手段を切換制御してなることを特徴と
する請求項１記載の受信装置。2. The receiving means according to claim 1, wherein said detecting means is a detecting means for detecting a receiving state from an output signal of the wave detector, and said detecting means controls switching of said switch means. apparatus. 【請求項３】 中間周波（ＩＦ）増幅器からの出力信号
が供給されるスケルチ回路と、このスケルチ回路の出力
で制御されるスイッチング回路とを有した受信装置にお
いて、 上記ループフィルタの時定数を切り換えるスイッチ手段
を上記スケルチ回路の出力信号で切換制御してなること
を特徴とする請求項１記載の受信装置。3. A receiver having a squelch circuit to which an output signal from an intermediate frequency (IF) amplifier is supplied and a switching circuit controlled by the output of the squelch circuit, wherein the time constant of the loop filter is switched. 2. The receiving device according to claim 1, wherein the switch means is switch-controlled by an output signal of the squelch circuit. 【請求項４】 上記ループフィルタの時定数を切り換え
るスイッチ手段を低周波増幅器の出力信号で切換制御し
てなることを特徴とする請求項１記載の受信装置。4. The receiving apparatus according to claim 1, wherein the switching means for switching the time constant of the loop filter is switching-controlled by the output signal of the low frequency amplifier. 【請求項５】 上記ループフィルタの時定数を切り換え
るスイッチ手段が位相比較器と電圧制御発振器との間に
挿入された抵抗と、この抵抗の一端をコンデンサとスイ
ッチ回路との直列回路で接地するよう構成し、上記スイ
ッチ回路を制御信号で切り換え制御してなることを特徴
とする請求項１又は２又は３記載の受信装置。5. A switch means for switching the time constant of the loop filter, wherein a resistor inserted between the phase comparator and the voltage controlled oscillator and one end of this resistor are grounded by a series circuit of a capacitor and a switch circuit. 4. The receiving device according to claim 1, wherein the receiving circuit is configured to be switched and controlled by a control signal.