JPH0774546A - Mixer circuit - Google Patents
Mixer circuitInfo
- Publication number
- JPH0774546A JPH0774546A JP21935393A JP21935393A JPH0774546A JP H0774546 A JPH0774546 A JP H0774546A JP 21935393 A JP21935393 A JP 21935393A JP 21935393 A JP21935393 A JP 21935393A JP H0774546 A JPH0774546 A JP H0774546A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- signal
- matching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はミクサ回路に関し、特
に、ＩＦ（中間周波）信号を所望の周波数を有する送信
用のＲＦ（高周波）信号に変換するか、あるいは、受信
したＲＦ信号を所望のＩＦ信号に変換するミクサ回路に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mixer circuit, and more particularly to converting an IF (intermediate frequency) signal into an RF (high frequency) signal for transmission having a desired frequency, or a received RF signal having a desired frequency. The present invention relates to a mixer circuit for converting into an IF signal.
【０００２】[0002]
【従来の技術】近年、衛星放送、マイクロ波通信、マイ
クロ波やミリ波周波数帯を使用した無線ＬＡＮ（ローカ
ルエリアネットワーク）などに関する技術の進展に伴
い、マイクロ波帯やミリ波帯などの超高周波数帯で、低
消費電力特性を持ち、小型なモノリシック構成のミクサ
回路の需要が増大している。2. Description of the Related Art In recent years, with the progress of technology related to satellite broadcasting, microwave communication, wireless LAN (local area network) using microwave and millimeter wave frequency bands, etc., ultra high frequencies such as microwave band and millimeter wave band have been developed. Demand for small mixer circuits with low power consumption and a small monolithic structure in the frequency band is increasing.
【０００３】従来のような、ダイオードを使用せずにＦ
ＥＴ（電界効果型トランジスタ）をミクサ回路に使用す
ると、たとえば、電力増幅器や低雑音増幅器などを含む
他のＲＦ回路と同一のモノリシック構成で一体でこれら
の回路を構成することが可能になる。As in the conventional case, the F
When ET (field effect transistor) is used in a mixer circuit, these circuits can be integrally formed in the same monolithic configuration as other RF circuits including, for example, a power amplifier and a low noise amplifier.
【０００４】このようなミクサ回路では、周波数ｆi を
持つＩＦ信号の周波数よりも高い周波数ｆR を持つＲＦ
信号の周波数を変換して前述のＩＦ信号を得るために
は、たとえば、ｆR −ｆi ＝ｆL を満足するような周波
数ｆL を持つ局部発振信号を局部発振器から出力させ、
ミクサ回路に上述のＲＦ信号と共に加え、上述のＩＦ信
号をミクサ回路から出力させている。In such a mixer circuit, an RF having a frequency f R higher than that of an IF signal having a frequency f i is used.
In order to convert the frequency of the signal to obtain the aforementioned IF signal, for example, a local oscillation signal having a frequency f L that satisfies f R −f i = f L is output from the local oscillator,
The IF signal described above is output from the mixer circuit in addition to the RF signal described above to the mixer circuit.
【０００５】また、たとえば、送信すべき情報を含んだ
周波数ｆi を持つＩＦ信号を、ミクサ回路により、この
ＩＦ信号より高い周波数ｆRHを持つＲＦ信号に変換する
場合には、上述の局部発振信号の周波数ｆL の値をｆi
＋ｆL ＝ｆRHを満足するように設定し、これらの局部発
振信号とＩＦ信号とをミクサ回路に加え、ミクサ回路よ
り上述の周波数ｆRHを持つＲＦ信号を出力させる。Further, for example, when an IF signal having a frequency f i containing information to be transmitted is converted into an RF signal having a frequency f RH higher than this IF signal by a mixer circuit, the above-mentioned local oscillation is performed. Let the value of the frequency f L of the signal be f i
It is set to satisfy + f L = f RH , these local oscillation signal and IF signal are added to the mixer circuit, and the RF signal having the above-mentioned frequency f RH is output from the mixer circuit.
【０００６】ＦＥＴをミクサ回路として使用するときに
は、このＦＥＴの持つ高周波信号に対する能動回路とし
ての非直線性を利用している。When the FET is used as a mixer circuit, the nonlinearity of the FET as an active circuit for high frequency signals is utilized.
【０００７】上述のようなＦＥＴを使用したミクサ回路
としては、以下に説明する第１と第２の２種類のミクサ
回路が知られている。As mixer circuits using the above FETs, there are known two types of mixer circuits, first and second, described below.
【０００８】第１の従来のミクサ回路は、たとえば、１
９９２年電子情報通信学会春季大会，Ｃ−８１，「６０
ＧＨｚ帯ＨＥＭＴミクサ」に記載されているミクサ回路
である。The first conventional mixer circuit is, for example, 1
1992 IEICE Spring Conference, C-81, “60
The mixer circuit described in "GHz band HEMT mixer".
【０００９】図５は外部の受信回路で受信されたＲＦ信
号をＩＦ信号に変換する場合の上述の第１の従来のミク
サ回路を示すブロック図である。FIG. 5 is a block diagram showing the above-mentioned first conventional mixer circuit for converting an RF signal received by an external receiving circuit into an IF signal.
【００１０】図５において、ＦＥＴ３のゲート端子４に
は、外部から入力されるＲＦ信号Ｓ１および局部発振信
号Ｓ２と、ＦＥＴ３のゲート端子４との間のインピーダ
ンスの整合を行う入力整合回路１０の出力端が接続され
ている。In FIG. 5, the output of the input matching circuit 10 for matching the impedance between the RF terminal S1 and the local oscillation signal S2 input from the outside to the gate terminal 4 of the FET3 and the gate terminal 4 of the FET3. The ends are connected.
【００１１】また、ＦＥＴ３のドレイン端子８には、こ
のミクサ回路に接続される外部の中間周波回路部分（図
示されていない）とＦＥＴ３のドレイン端子８との間の
インピーダンスの整合を行うＩＦ整合回路９の入力端が
接続されている。The drain terminal 8 of the FET 3 has an IF matching circuit for matching impedance between an external intermediate frequency circuit portion (not shown) connected to the mixer circuit and the drain terminal 8 of the FET 3. Nine input terminals are connected.
【００１２】外部の図示されていないＲＦ回路から出力
されたＲＦ信号Ｓ１と外部の図示されていない局部発振
器から出力される局部発振信号Ｓ２とが、入力整合回路
１０の同一の入力端に加えられ、この入力整合回路１０
を介して、ＦＥＴ３のゲート端子４に供給される。An RF signal S1 output from an external RF circuit (not shown) and a local oscillation signal S2 output from an external local oscillator (not shown) are applied to the same input terminal of the input matching circuit 10. , This input matching circuit 10
Is supplied to the gate terminal 4 of the FET 3 via.
【００１３】ＦＥＴ３は、たとえば、この入力されたＲ
Ｆ信号Ｓ１を、このＲＦ信号の周波数から局部発振信号
の周波数を減じた周波数を持つＩＦ信号Ｓ３に変換して
ＩＦ整合回路９を介して外部に出力する。The FET 3 receives, for example, the input R
The F signal S1 is converted into an IF signal S3 having a frequency obtained by subtracting the frequency of the local oscillation signal from the frequency of the RF signal and output to the outside through the IF matching circuit 9.
【００１４】なお、ＦＥＴ３のソース端子７は接地電位
に保たれる。The source terminal 7 of the FET 3 is kept at the ground potential.
【００１５】また、第２の従来のミクサ回路は、たとえ
ば、１９８８年，ＧａＡｓ・アイシー・シンポジウム・
ダイジェスト（ＧａＡｓ ＩＣ Ｓｙｍｐｏｓｉｕｍ
Ｄｉｇｅｓｔ）の１６１〜１６４頁にロー・ディストー
ション・アンド・ロー・ノイズ・オッシレータ・ミクサ
・アイシー・フォー・シーエィテービー・コンバーター
ス（Ｌｏｗ ｄｉｓｔｏｒｔｉｏｎ ａｎｄ ｌｏｗ
ｎｏｉｓｅ ｏｓｃｉｌｌａｔｏｒ ｍｉｘｅｒ ＩＣ
ｆｏｒ ＣＡＴＶ ｃｏｎｖｅｒｔｅｒｓ）の題名で
発表された論文に記載されているもので、４個のＦＥＴ
を使用した差動形式のミクサである。The second conventional mixer circuit is described in, for example, 1988, GaAs Icy Symposium.
Digest (GaAs IC Symposium
Digest, pages 161-164, Low Distortion and Low Noise Oscillator Mixer Icy for Sea A / T Converters (Low Distortion and Low).
noise oscillator mixer IC
4 FETs described in a paper published under the title of for CATV converters).
Is a differential format mixer using.
【００１６】図６は、上述した第２の従来のミクサ回路
の回路図である。FIG. 6 is a circuit diagram of the above-mentioned second conventional mixer circuit.
【００１７】図６において、ミクサ回路は、図示されて
いるように、ＦＥＴ２４、ＦＥＴ２５、ＦＥＴ２６、Ｆ
ＥＴ２７、抵抗器２８および抵抗器２９により差動回路
を構成し、バランス型のミクサ回路としたものである。In FIG. 6, the mixer circuit, as shown, is FET24, FET25, FET26, F.
A differential circuit is configured by the ET 27, the resistor 28, and the resistor 29 to form a balanced mixer circuit.
【００１８】すなわち、ＦＥＴ２４とＦＥＴ２５のソー
ス端子は互いに接続され、同様にＦＥＴ２６とＦＥＴ２
７のソース端子が互いに接続される。また、ＦＥＴ２４
とＦＥＴ２６のドレイン端子が互いに接続され、同様に
ＦＥＴ２５とＦＥＴ２７のドレイン端子とが互いに接続
される。That is, the source terminals of the FET 24 and the FET 25 are connected to each other, and similarly the FET 26 and the FET 2 are connected.
7 source terminals are connected to each other. In addition, FET24
And the drain terminals of the FET 26 are connected to each other, and similarly, the drain terminals of the FET 25 and the FET 27 are connected to each other.
【００１９】図６に示されたミクサ回路も図示されてい
ない外部のＲＦ回路から供給されるＲＦ信号を所望の周
波数を持つＩＦ信号に変換して出力するミクサとして示
されている。The mixer circuit shown in FIG. 6 is also shown as a mixer which converts an RF signal supplied from an external RF circuit (not shown) into an IF signal having a desired frequency and outputs the IF signal.
【００２０】図６において、外部から供給されるＲＦ信
号Ｓ１はＦＥＴ２４およびＦＥＴ２５のソース端子に供
給される。また、前述のＲＦ信号Ｓ１とはその位相が逆
相関係にある受信信号ＳＩ１がＦＥＴ２６とＦＥＴ２７
のそれぞれのソース端子に供給される。In FIG. 6, the RF signal S1 supplied from the outside is supplied to the source terminals of the FET 24 and the FET 25. Further, the reception signal SI1 having a phase opposite to that of the RF signal S1 is the FET 26 and the FET 27.
Are supplied to the respective source terminals of.
【００２１】また、図６に示されているＦＥＴ２４とＦ
ＥＴ２７のゲート端子にはそれぞれ外部から供給される
局部発振信号Ｓ２が加えられる。The FET 24 and F shown in FIG.
A local oscillation signal S2 supplied from the outside is applied to each gate terminal of the ET 27.
【００２２】同様に、ＦＥＴ２５とＦＥＴ２６のゲート
端子には、局部発信信号Ｓ２とは位相が逆相である局部
発振信号ＳＩ２が外部より供給される。Similarly, a local oscillation signal SI2 having a phase opposite to that of the local oscillation signal S2 is externally supplied to the gate terminals of the FET 25 and the FET 26.
【００２３】図６に示されたミクサ回路によりＩＦ信号
Ｓ３はＦＥＴ２４とＦＥＴ２６のソース端子接続部から
出力される。同様に、上述のＩＦ信号Ｓ３とは逆相関係
にあるＩＦ信号ＳＩ３がＦＥＴ２５とＦＥＴ２７のドレ
イン端子接続部から出力される。By the mixer circuit shown in FIG. 6, the IF signal S3 is output from the source terminal connection portions of the FET 24 and the FET 26. Similarly, an IF signal SI3 having a phase opposite to the above-mentioned IF signal S3 is output from the drain terminal connection portions of the FET 25 and the FET 27.
【００２４】図５と図６に示した、ミクサ回路では、局
部発振信号とＲＦ信号とをＦＥＴに加えて、ＲＦ信号を
このミクサ回路によりＩＦ信号に変換して出力させる場
合について説明しているが、ＦＥＴのゲート端子側に、
ＩＦ信号を加え、ＦＥＴのドレイン端子より、このＩＦ
信号をＲＦ信号に変換させて出力させることもできる。In the mixer circuit shown in FIGS. 5 and 6, the case where the local oscillation signal and the RF signal are added to the FET and the RF signal is converted into the IF signal by the mixer circuit and output is described. But on the gate terminal side of the FET,
IF signal is added, and this IF from the drain terminal of FET
It is also possible to convert the signal into an RF signal and output it.
【００２５】[0025]
【発明が解決しようとする課題】上述した第１の従来の
ミクサ回路は、局部発振信号と入力すべきＲＦ信号とを
入力整合回路の同一入力端に接続して、入力整合回路１
０により、ＲＦ信号を出力する外部のＲＦ回路とＦＥＴ
のゲート端子間のＲＦ信号についてのインピーダンスの
整合を行うと同時に、局部発振信号について、局部発振
信号を供給する外部の局部発振器とＦＥＴのゲート端子
との間のインピーダンスの整合を行わせている。In the first conventional mixer circuit described above, the local matching signal and the RF signal to be input are connected to the same input terminal of the input matching circuit to obtain the input matching circuit 1.
External RF circuit and FET that output RF signal by 0
At the same time as matching impedance between the gate terminals of the RF signal and the local oscillation signal, impedance matching between an external local oscillator that supplies the local oscillation signal and the gate terminal of the FET is performed.
【００２６】しかしながら、ＲＦ信号の持つ周波数と局
部発振信号の持つ周波数との差は、ＩＦ信号の周波数が
大となるに従って大きくなり、このような周波数の差が
大である二つの周波数について、上述のインピーダンス
の整合を取ることは極めて困難であり、通常は、このよ
うな整合が不完全となり、外部から供給されるＲＦ信号
の一部が入力整合回路により反射され、ＦＥＴに対して
供給されるＲＦ信号のエネルギーが減少し、ミクサ回路
の周波数変換効率が低下するという欠点を有している。However, the difference between the frequency of the RF signal and the frequency of the local oscillation signal increases as the frequency of the IF signal increases, and the two frequencies having such a large frequency difference are described above. It is extremely difficult to match the impedance of the input signal, and normally, such matching is incomplete, and a part of the RF signal supplied from the outside is reflected by the input matching circuit and supplied to the FET. It has a drawback that the energy of the RF signal is reduced and the frequency conversion efficiency of the mixer circuit is reduced.
【００２７】また、局部発振信号の電力レベルはミクサ
回路に外部から供給されるＲＦ信号の電力レベルより大
であり、局部発振信号は入力整合回路の入力端を介して
ＲＦ信号を供給する外部のＲＦ回路にも出力されてしま
う。Further, the power level of the local oscillation signal is higher than the power level of the RF signal externally supplied to the mixer circuit, and the local oscillation signal externally supplies the RF signal via the input end of the input matching circuit. It is also output to the RF circuit.
【００２８】すなわち、ミクサ回路に接続される局部発
振器と前述の外部のＲＦ回路との間のアイソレーション
を取ることができないため、局部発振信号が外部のＲＦ
回路の出力側に流入し、この外部のＲＦ回路の動作状態
を変化させてしまうという欠点を有している。That is, since the isolation between the local oscillator connected to the mixer circuit and the above-mentioned external RF circuit cannot be obtained, the local oscillation signal is the external RF signal.
It has a drawback that it flows into the output side of the circuit and changes the operating state of the external RF circuit.
【００２９】また、図５に示されているＦＥＴ３につい
て、局部発振信号とＩＦ信号とをＦＥＴ３に加えて、入
力したＩＦ信号を所望の周波数を持つＲＦ信号に変換し
て出力させる場合には、ＦＥＴ３のゲート端子に局部発
振信号とＩＦ信号の両方に整合する整合回路を設け、こ
の整合回路の同一の部分に上述のＩＦ信号と局部発振信
号とを加え、ＦＥＴ３のドレイン端子にＲＦ整合回路を
設け、このＲＦ整合回路を介して外部にＲＦ信号を取り
出すこともできる。Further, regarding the FET 3 shown in FIG. 5, when the local oscillation signal and the IF signal are added to the FET 3 and the input IF signal is converted into an RF signal having a desired frequency and is output, A matching circuit that matches both the local oscillation signal and the IF signal is provided at the gate terminal of the FET3, the above-mentioned IF signal and the local oscillation signal are added to the same portion of this matching circuit, and an RF matching circuit is provided at the drain terminal of the FET3. It is also possible to provide an RF signal to the outside through this RF matching circuit.
【００３０】このような場合には、上述した場合と同様
に、ＦＥＴ３のゲート端子に接続される整合回路の同一
部分にＩＦ信号と局部発振信号とを同時に加えるため
に、外部に接続されている局部発振器とＩＦ回路との間
のアイソレーションを大とすることができず、局部発振
信号がＩＦ回路の出力側に流入しＩＦ回路の動作状態を
変化させることおよび、ＦＥＴに効率良くＩＦ信号を入
力させることが困難となると言う問題点を有する。In such a case, as in the case described above, in order to apply the IF signal and the local oscillation signal to the same portion of the matching circuit connected to the gate terminal of the FET3 at the same time, they are connected to the outside. The isolation between the local oscillator and the IF circuit cannot be increased, the local oscillation signal flows into the output side of the IF circuit to change the operating state of the IF circuit, and the IF signal is efficiently supplied to the FET. There is a problem that it becomes difficult to input.
【００３１】また、前述した第２の従来のミクサ回路
は、使用するＦＥＴの数が４個となり、回路が複雑で大
型化し、消費電力が増大するという欠点を有している。Further, the above-mentioned second conventional mixer circuit has the disadvantage that the number of FETs used is four, the circuit is complicated and large, and power consumption increases.
【００３２】また、この第２の従来のミクサ回路は、互
いに逆相である二つのＲＦ信号および互いに逆相関係に
ある二つの局部発振信号を供給する必要があるが、ミク
サ回路で使用するＲＦ信号および局部発振信号の周波数
が高くなるにつれて、このような位相関係を保つことが
困難になるという欠点を有している。The second conventional mixer circuit needs to supply two RF signals having opposite phases and two local oscillation signals having opposite phases to each other. However, the RF used in the mixer circuit is different. As the frequency of the signal and the local oscillation signal becomes higher, it is difficult to maintain such a phase relationship.
【００３３】[0033]
【課題を解決するための手段】本発明のミクサ回路は、
電界効果型トランジスタと、前記電界効果型トランジス
タのゲート端子に出力端が接続され入力端が外部のＲＦ
回路の出力部に接続され前記ＲＦ回路の出力するＲＦ信
号に対して前記ＲＦ回路の出力部と前記電界効果型トラ
ンジスタのゲート端子との間のインピーダンスの整合を
行う第１の整合回路と、前記電界効果型トランジスタの
ソース端子に出力端が接続され入力端が外部の局部発振
器の出力部に接続され前記局部発振器の出力する局部発
振信号に対して前記電界効果型トランジスタのソース端
子と前記局部発振器の出力部との間のインピーダンスの
整合を行う第２の整合回路と、入力端が前記電界効果型
トランジスタのドレイン端子に接続され前記電界効果型
トランジスタの出力するＩＦ信号について前記電界効果
型トランジスタのドレイン端子と前記ＩＦ信号を入力と
すべき外部のＩＦ回路との間のインピーダンスの整合を
行う第３の整合回路とを備えて構成されている。The mixer circuit of the present invention comprises:
A field effect transistor and an output terminal connected to a gate terminal of the field effect transistor and an input terminal connected to an external RF
A first matching circuit connected to an output section of the circuit for matching impedance between an output section of the RF circuit and a gate terminal of the field effect transistor with respect to an RF signal output from the RF circuit; The output terminal is connected to the source terminal of the field-effect transistor, the input terminal is connected to the output section of the external local oscillator, and the source terminal of the field-effect transistor and the local oscillator with respect to the local oscillation signal output from the local oscillator. A second matching circuit that performs impedance matching with the output section of the field effect transistor, and an input terminal connected to the drain terminal of the field effect transistor, and an IF signal output from the field effect transistor of the field effect transistor. A third matching circuit for matching impedance between the drain terminal and an external IF circuit which should receive the IF signal. And it is configured to include and.
【００３４】また、第２の発明のミクサ回路は、電界効
果型トランジスタと、前記電界効果型トランジスタのゲ
ート端子に出力端が接続され入力端が外部のＩＦ回路の
出力部に接続され前記ＩＦ回路の出力するＩＦ信号に対
して前記ＩＦ回路の出力部と前記電界効果型トランジス
タのゲート端子との間のインピーダンスの整合を行う第
１の整合回路と、前記電界効果型トランジスタのソース
端子に出力端が接続され入力端が外部の局部発振器の出
力部に接続され前記局部発振器の出力する局部発振信号
に対して前記電界効果型トランジスタのソース端子と前
記局部発振器の出力部との間のインピーダンスの整合を
行う第２の整合回路と、入力端が前記電界効果型トラン
ジスタのドレイン端子に接続され前記電界効果型トラン
ジスタの出力するＲＦ出力信号について前記電界効果型
トランジスタのドレイン端子と前記ＲＦ信号を入力とす
る外部のＲＦ回路との間のインピーダンスの整合を行う
第３の整合回路とを備えて構成されている。In the mixer circuit of the second invention, the output circuit of the field effect transistor and the output terminal of the field effect transistor are connected to the output terminal of the external IF circuit. A first matching circuit that performs impedance matching between the output section of the IF circuit and the gate terminal of the field-effect transistor with respect to the IF signal output by the IF circuit, and an output terminal at the source terminal of the field-effect transistor. Impedance matching between the source terminal of the field effect transistor and the output section of the local oscillator with respect to the local oscillation signal output by the local oscillator, the input terminal of which is connected to the output section of the external local oscillator. And a second matching circuit for performing an output of the field effect transistor, the input terminal of which is connected to the drain terminal of the field effect transistor. It is configured to include a third matching circuit for performing impedance matching between an external RF circuit that receives the RF signal and the drain terminal of the field-effect transistor for F output signal.
【００３５】第３の発明のミクサ回路では、前述した第
１の発明において使用している電界効果型トランジスタ
の代りにバイポーラ型トランジスタを使用している。In the mixer circuit of the third invention, a bipolar transistor is used instead of the field effect transistor used in the first invention.
【００３６】さらに、第４の発明のミクサ回路において
は、前述した第２の発明において使用している電界効果
型トランジスタの代りにバイポーラ型トランジスタを使
用している。Further, in the mixer circuit of the fourth invention, a bipolar transistor is used instead of the field effect transistor used in the second invention described above.
【００３７】[0037]
【作用】この発明のミクサ回路では、１個のＦＥＴある
いはバイポーラ型トランジスタを使用し、このミクサ回
路により外部から供給されるＲＦ信号を中間周波信号に
変換する場合には、ＦＥＴのゲート端子または、バイポ
ーラ型トランジスタのベース端子と、外部に接続するＲ
Ｆ回路との間にＲＦ整合回路を接続し、このＲＦ整合回
路によりＲＦ信号に対するインピーダンスの整合を行
う。In the mixer circuit of the present invention, one FET or bipolar type transistor is used. When the RF signal supplied from the outside by this mixer circuit is converted into an intermediate frequency signal, the gate terminal of the FET or the R connected to the base terminal of the bipolar transistor and the outside
An RF matching circuit is connected between the F circuit and the RF matching circuit to match the impedance with the RF signal.
【００３８】同時にＦＥＴを使用する場合にはそのソー
ス端子に、また、バイポーラ型トランジスタを使用する
場合には、そのエミッタ端子に、出力端が接続されたＬ
Ｏ整合回路を設け、このＬＯ整合回路により局部発振信
号について、ＦＥＴまたはバイポーラ型トランジスタと
外部に接続される局部発信回路との間のインピーダンス
の整合を行っている。When the FET is used at the same time, the output terminal is connected to the source terminal thereof, and when the bipolar transistor is used, the output terminal is connected to the emitter terminal thereof.
An O matching circuit is provided, and the LO matching circuit performs impedance matching of the local oscillation signal between the FET or bipolar transistor and the local oscillation circuit connected to the outside.
【００３９】このように外部のＲＦ部と局部発信回路と
の間のアイソレーションを大とし、ＲＦ信号と局部発振
信号とについて個別にインピータンスの整合を行なって
いる。In this way, the isolation between the external RF section and the local oscillation circuit is increased, and impedance matching is performed individually for the RF signal and the local oscillation signal.
【００４０】また、この発明のミクサ回路で、外部から
供給されるＩＦ信号を、所望のＲＦ信号に変換し出力さ
せる場合には、ＦＥＴを使用する場合には、そのゲート
端子に、また、バイポーラ型トランジスタを使用する場
合には、そのベース端子にＩＦ整合回路の出力端を接続
し、このＩＦ整合回路の入力端に接続される外部の中間
周波回路とＦＥＴまたはバイポーラ型トランジスタとの
間の中間周波信号についてのインピーダンスの整合を行
い、ＦＥＴを使用する場合には、そのドレイン端子に、
また、バイポーラ型トランジスタを使用する場合には、
そのコレクタ端子にＲＦ整合回路の入力端を接続し、こ
のＲＦ整合回路の出力端に外部のＲＦ回路を接続し、Ｒ
Ｆ信号についてのＦＥＴまたはバイポーラ型トランジス
タと外部のＲＦ回路との間のＲＦ信号についてのインピ
ーダンスの整合を行わせる。In the mixer circuit of the present invention, when an externally supplied IF signal is converted into a desired RF signal and output, a FET is used, its gate terminal is used, and a bipolar is used. Type transistor is used, the output terminal of the IF matching circuit is connected to its base terminal, and the intermediate between the external intermediate frequency circuit connected to the input terminal of this IF matching circuit and the FET or bipolar transistor. When matching the impedance of the frequency signal and using FET, at the drain terminal,
When using a bipolar transistor,
The input terminal of the RF matching circuit is connected to the collector terminal, and the external RF circuit is connected to the output terminal of the RF matching circuit.
Impedance matching for the RF signal is performed between the FET or bipolar transistor for the F signal and the external RF circuit.
【００４１】外部から供給される局部発振器に入力端が
接続され、ＦＥＴを使用する場合には、そのソース端子
に、また、バイポーラ型トランジスタを使用するときに
は、そのエミッタ端子に出力端が接続されるＬＯ整合回
路を設け、このＬＯ整合回路によって局部発振信号につ
いてのインピーダンスの整合を行っている。The input terminal is connected to a local oscillator supplied from the outside, and the output terminal is connected to the source terminal when using the FET and to the emitter terminal when using the bipolar type transistor. An LO matching circuit is provided, and impedance matching for a local oscillation signal is performed by this LO matching circuit.
【００４２】ここで、ＦＥＴを使用する場合には、その
ゲート端子に、また、バイポーラ型トランジスタを使用
する場合には、そのベース端子に出力端が接続されるＩ
Ｆ整合回路を設け、このＩＦ整合回路の入力端に外部の
ＩＦ回路を接続し、ＩＦ信号について、外部のＩＦ回路
とＦＥＴまたはバイポーラ型トランジスタとの間のイン
ピーダンスの整合を行っている。When an FET is used, the output terminal is connected to its gate terminal, and when a bipolar transistor is used, its output terminal is connected to its base terminal.
An F matching circuit is provided, and an external IF circuit is connected to the input terminal of the IF matching circuit to match the impedance of the IF signal between the external IF circuit and the FET or bipolar transistor.
【００４３】すなわち、本発明のミクサ回路では、ＲＦ
信号と、局部発振信号およびＩＦ信号のそれぞれについ
て個別にインピーダンス整合を行っている。That is, in the mixer circuit of the present invention, RF
Impedance matching is performed individually for the signal, the local oscillation signal, and the IF signal.
【００４４】[0044]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００４５】図１（Ａ）は外部の図示されていないＲＦ
回路から供給されるＲＦ信号を所望の周波数を持つＩＦ
信号に変換する本発明のミクサ回路の一実施例を示すブ
ロック図であり、図１（Ｂ）は、図１（Ａ）の詳細な実
施例を示す回路図である。FIG. 1A shows an external RF not shown.
The RF signal supplied from the circuit is the IF having the desired frequency.
It is a block diagram which shows one Example of the mixer circuit of this invention which converts into a signal, FIG.1 (B) is a circuit diagram which shows the detailed Example of FIG.1 (A).
【００４６】本実施例のミクサ回路は、図１（Ａ）に示
すように、ＦＥＴ３と、このＦＥＴ３のゲート端子４に
出力端が接続されるＲＦ整合回路１と、ＦＥＴ３のソー
ス端子７に出力端が接続されるＬＯ整合回路５と、ＦＥ
Ｔ３のドレイン端子８に入力端が接続されるＩＦ整合回
路９とで構成されている。As shown in FIG. 1A, the mixer circuit of this embodiment outputs to FET3, RF matching circuit 1 whose output terminal is connected to gate terminal 4 of this FET3, and source terminal 7 of FET3. The LO matching circuit 5 whose ends are connected to each other and the FE
It is composed of an IF matching circuit 9 whose input end is connected to the drain terminal 8 of T3.
【００４７】ただし、図１（Ａ）においては、ＦＥＴ３
に供給する直流電源端子は省略されている。However, in FIG.
The DC power supply terminal to be supplied to is omitted.
【００４８】図示されていないＲＦ回路から供給される
ＲＦ信号Ｓ１はＲＦ整合回路１の入力端に加えられ、Ｒ
Ｆ整合回路１を介してＦＥＴ３のゲート端子４に達す
る。An RF signal S1 supplied from an RF circuit (not shown) is applied to the input terminal of the RF matching circuit 1, and R
The gate terminal 4 of the FET 3 is reached via the F matching circuit 1.
【００４９】このＲＦ整合回路１はＲＦ信号Ｓ１につい
て、前述の外部のＲＦ回路とＦＥＴ３のゲート端子４と
の間のインピーダンスの整合を行い入力されたＲＦ信号
Ｓ１を外部に接続されているＲＦ回路方向に反射するこ
となく、効率良くＦＥＴ３のゲート端子４に供給するた
めに使用される。The RF matching circuit 1 matches the impedance of the RF signal S1 between the external RF circuit described above and the gate terminal 4 of the FET 3 and the RF circuit S1 to which the input RF signal S1 is connected to the outside. It is used to efficiently supply the gate terminal 4 of the FET 3 without reflecting in the direction.
【００５０】同様に、ＬＯ整合回路５は外部の図示され
ていない局部発振器から供給される局部発振信号Ｓ２を
局部発振器側に反射することなく、効率良くＦＥＴ３の
ソース端子７に供給するために使用され、ＩＦ整合回路
９は、ＦＥＴ３で生成されドレイン端子８から出力され
るＩＦ信号Ｓ３を効率良く図示されていないＩＦ回路に
出力させるために使用される。Similarly, the LO matching circuit 5 is used to efficiently supply the local oscillation signal S2 supplied from an external local oscillator (not shown) to the source terminal 7 of the FET 3 without reflecting it to the local oscillator side. The IF matching circuit 9 is used to efficiently output the IF signal S3 generated by the FET 3 and output from the drain terminal 8 to an IF circuit (not shown).
【００５１】上述した、ＲＦ整合回路１、ＬＯ整合回路
５およびＩＦ整合回路９の詳細な回路の一例が図１
（Ｂ）に示されている。FIG. 1 shows an example of a detailed circuit of the RF matching circuit 1, LO matching circuit 5 and IF matching circuit 9 described above.
It is shown in (B).
【００５２】図１（Ｂ）に示されているＲＦ整合回路１
は、図示されていない外部のＲＦ回路から出力されるＲ
Ｆ信号Ｓ１を一端に入力するリアクタンス素子１２と、
このリアクタンス素子１２の他端に一端が接続され他端
がＦＥＴ３のゲート端子４に接続されるリアクタンス素
子１３と、前述のリアクタンス素子１２とリアクタンス
素子１３との接続部に一端が接続されるリアクタンス素
子１４とを備えている。RF matching circuit 1 shown in FIG.
Is an R output from an external RF circuit (not shown).
A reactance element 12 which inputs the F signal S1 at one end,
A reactance element 13 having one end connected to the other end of the reactance element 12 and the other end connected to the gate terminal 4 of the FET 3, and a reactance element having one end connected to the connecting portion between the reactance element 12 and the reactance element 13 described above. 14 and.
【００５３】このＲＦ整合回路１は、リアクタンス素子
１４の他端に一端が接続され他端が接地されるコンデン
サ１５をも備えている。The RF matching circuit 1 also includes a capacitor 15 having one end connected to the other end of the reactance element 14 and the other end grounded.
【００５４】これらのリアクタンス素子１２〜１４を、
たとえば、それぞれ適切な特性インピーダンスを持つ導
電性を持つ伝送線路で構成し、その電気長をそれぞれ適
切に設定して所望のリアクタンスをＲＦ信号Ｓ１に対し
て持つように設定する。These reactance elements 12 to 14 are
For example, the transmission lines are made of conductive materials having appropriate characteristic impedances, and their electrical lengths are appropriately set so as to have a desired reactance with respect to the RF signal S1.
【００５５】ＦＥＴ３のゲート端子に外部から供給する
直流ゲート電圧ＶG はリアクタンス素子１４とコンデン
サ１５との接続部に供給すればよい。The DC gate voltage V G supplied from the outside to the gate terminal of the FET 3 may be supplied to the connecting portion between the reactance element 14 and the capacitor 15.
【００５６】ＲＦ信号Ｓ１の周波数が１２ＧＨｚである
場合には、コンデンサ１５の容量値をたとえば１０ｐＦ
程度にすれば、ＲＦ信号Ｓ１に対するコンデンサ１５の
リアクタンスの値は１．３Ω程度となり、このようなＲ
Ｆ信号Ｓ１に対してはコンデンサ１５の両端は実効的に
は短絡していると見做すことができる。When the frequency of the RF signal S1 is 12 GHz, the capacitance value of the capacitor 15 is set to, for example, 10 pF.
The value of the reactance of the capacitor 15 with respect to the RF signal S1 becomes about 1.3 Ω, and the R
It can be considered that both ends of the capacitor 15 are effectively short-circuited with respect to the F signal S1.
【００５７】また、図１（Ａ）に示されているＬＯ整合
回路５は、図１（Ｂ）にその詳細な一例が示されている
ように、ＦＥＴ３のソース端子７とインダクタ３１の一
端とに一端側が接続されるリアクタンス素子１６と、こ
のリアクタンス素子１６の他端に一端が接続され、他端
が開放されているリアクタンス素子１７と、リアクタン
ス素子１６およびリアクタンス素子１７の接続部に一端
が接続され他端が外部の図示されていない局部発振器の
出力側に接続されるリアクタンス素子１８と、一端が前
述のＦＥＴ３のソース端子７に、他端が接地されている
前述のインダクタ３１とを備えている。The LO matching circuit 5 shown in FIG. 1A has a source terminal 7 of the FET 3 and one end of the inductor 31 as shown in a detailed example of FIG. 1B. To the reactance element 16, one end of which is connected to the other end of the reactance element 16, and the other end of which is open, and one end of which is connected to the reactance element 16 and the connection portion of the reactance element 17. And a reactance element 18 having the other end connected to the output side of an external local oscillator (not shown), one end of which is connected to the source terminal 7 of the FET 3 and the other end of which is grounded to the inductor 31. There is.
【００５８】インダクタ３１のインダクタンスの値を、
使用する局部発振信号Ｓ２の周波数に対して十分大とす
れば、外部から入力される局部発振信号Ｓ１に対して、
このインダクタ３１のリアクタンスは十分大となり、一
方直流的には、ＦＥＴ３のソース端子７を直流的に接地
電位とすることができる。The value of the inductance of the inductor 31 is
If the frequency of the local oscillation signal S2 to be used is made sufficiently large, for the local oscillation signal S1 input from the outside,
The reactance of the inductor 31 is sufficiently large, and the source terminal 7 of the FET 3 can be DC-grounded.
【００５９】上述した、リアクタンス素子１６〜１８
は、たとえば、適切な特性インピーダンスを持つ導電性
の伝送線路で構成し、これらリアクタンス素子１６〜１
８の電気長を、それぞれ適切に設定することにより、外
部から供給される局部発振信号Ｓ２について、ＦＥＴ３
のソース端子７と接地間のインピーダンスと前述の外部
の図示されていない局部発振器の出力インピーダンスの
間の整合を取ることができる。The reactance elements 16 to 18 described above
Is composed of, for example, a conductive transmission line having an appropriate characteristic impedance, and these reactance elements 16 to 1
By appropriately setting the electrical lengths of the FETs 8, the FET3 with respect to the local oscillation signal S2 supplied from the outside
It is possible to make a match between the impedance between the source terminal 7 and the ground and the output impedance of the above-mentioned external local oscillator (not shown).
【００６０】図１（Ａ）に示されているＩＦ整合回路９
は、図１（Ｂ）に示されているように、ＦＥＴ３のドレ
イン端子８に一端が接続されるリアクタンス素子１９
と、このリアクタンス素子１９の他端に一端が接続され
他端が外部に設けられている図示されていないＩＦ回路
に接続されるリアクタンス素子２０と、前述のリアクタ
ンス素子１９とリアクタンス素子２０との接続部に一端
が接続されるコンデンサ２３と、このコンデンサ２３の
他端に一端が接続され他端が接地されるスパイラル・イ
ンダクタ２１とを備えている。IF matching circuit 9 shown in FIG.
Is a reactance element 19 whose one end is connected to the drain terminal 8 of the FET 3 as shown in FIG.
And a reactance element 20 having one end connected to the other end of the reactance element 19 and the other end connected to an IF circuit (not shown) externally provided, and the connection between the reactance element 19 and the reactance element 20 described above. The capacitor 23 is provided with a capacitor 23 having one end connected to it, and a spiral inductor 21 having one end connected to the other end of the capacitor 23 and the other end grounded.
【００６１】図１（Ｂ）に示されているＩＦ整合回路９
は、また、リアクタンス素子１９とリアクタンス素子２
０の接続部に一端が接続されるリアクタンス素子５３
と、このリアクタンス素子５３の他端に一端が接続され
他端が接地されるコンデンサ４３とを備えている。IF matching circuit 9 shown in FIG.
Is also the reactance element 19 and the reactance element 2
Reactance element 53, one end of which is connected to the connection portion of 0
And a capacitor 43 having one end connected to the other end of the reactance element 53 and the other end grounded.
【００６２】ＦＥＴ３のドレイン端子８に供給すべき直
流電源ＶD はリアクタンス素子５３とコンデンサ４３の
接続点を介してドレイン端子８に供給される。The DC power supply V D to be supplied to the drain terminal 8 of the FET 3 is supplied to the drain terminal 8 via the connection point between the reactance element 53 and the capacitor 43.
【００６３】上述のリアクタンス素子１９、リアクタン
ス素子２０、リアクタンス素子５３は、たとえば、すで
に説明したリアクタンス素子１６〜１７と同様に適切な
特性インピーダンスと適切な電気長をそれぞれ有する伝
送線路で構成すればよい。The reactance element 19, the reactance element 20, and the reactance element 53 described above may be constituted by transmission lines each having an appropriate characteristic impedance and an appropriate electrical length, like the reactance elements 16 to 17 described above. .
【００６４】ＦＥＴ３のドレイン端子８から出力される
ＩＦ信号Ｓ３は、リアクタンス素子２０を介して外部の
図示されていないＩＦ回路に出力される。The IF signal S3 output from the drain terminal 8 of the FET 3 is output to an external IF circuit (not shown) via the reactance element 20.
【００６５】また、上述のリアクタンス素子１９、リア
クタンス素子２０およびリアクタンス素子５３の持つリ
アクタンスの値を適切に設定すると共に、コンデンサ２
３の容量値およびスパイラル・インダクタ２１のインダ
クタンスの値を適切な値に設定することにより、ＩＦ信
号Ｓ３について、ＦＥＴ３のドレイン端子８と接地間の
インピーダンスと、前述の外部のＩＦ回路のもつインピ
ーダンスとに対して、ＩＦ整合回路９により整合を行う
ことができる。In addition, the reactance values of the reactance element 19, the reactance element 20 and the reactance element 53 are appropriately set, and the capacitor 2
By setting the capacitance value of 3 and the inductance value of the spiral inductor 21 to appropriate values, the impedance between the drain terminal 8 of the FET 3 and the ground and the impedance of the external IF circuit described above are set for the IF signal S3. However, the IF matching circuit 9 can perform matching.
【００６６】もし、ＩＦ信号Ｓ３の周波数が１ＧＨｚで
あるとすれば、コンデンサ４３の容量値を１００ｐＦ程
度に設定することにより、ＩＦ信号Ｓ３に対しては、コ
ンデンサ４３の両端を実効的に短絡状態と見做すことが
できる。If the frequency of the IF signal S3 is 1 GHz, by setting the capacitance value of the capacitor 43 to about 100 pF, the both ends of the capacitor 43 are effectively short-circuited with respect to the IF signal S3. Can be considered.
【００６７】図２（Ａ）は、外部の図示されていないＩ
Ｆ回路より供給されるＩＦ信号Ｓ４を所望の周波数を持
つＲＦ信号に変換して出力する場合の図１に示したとは
別の本発明のミクサ回路の実施例を示すブロック図であ
り、図２（Ｂ）は、図２（Ａ）で示したミクサ回路の一
例の詳細な回路図である。FIG. 2A shows an external I (not shown).
2 is a block diagram showing an embodiment of a mixer circuit of the present invention different from that shown in FIG. 1 in the case of converting the IF signal S4 supplied from the F circuit into an RF signal having a desired frequency and outputting the RF signal. FIG. 2B is a detailed circuit diagram of an example of the mixer circuit shown in FIG.
【００６８】図２（Ａ）において、ＦＥＴ３のゲート端
子４には、ＩＦ整合回路９Ａの出力端が接続され、ＦＥ
Ｔ３のソース端子には、図１（Ａ）および図１（Ｂ）に
示したと同じＬＯ整合回路５が接続され、ＦＥＴ３のド
レイン端子８にはＲＦ整合回路１Ａの入力端が接続され
ている。In FIG. 2A, the output terminal of the IF matching circuit 9A is connected to the gate terminal 4 of the FET 3 and the FE
The same LO matching circuit 5 as shown in FIGS. 1A and 1B is connected to the source terminal of T3, and the input terminal of the RF matching circuit 1A is connected to the drain terminal 8 of FET3.
【００６９】図２（Ａ）に示されているＩＦ整合回路９
Ａは図２（Ｂ）に示されているように、一端が外部の図
示されていないＩＦ回路の出力側に接続されるリアクタ
ンス素子２０Ａと、このリアクタンス素子２０Ａの他端
に一端が接続され他端がＦＥＴ３のゲート端子４に接続
されるリアクタンス素子１９Ａと、一端がリアクタンス
素子２０Ａとリアクタンス素子１９Ａの接続部に接続さ
れるリアクタンス素子５３Ａと、リアクタンス素子５３
Ａの他端に一端が接続され他端が接地されるコンデンサ
４３Ａとを備えている。IF matching circuit 9 shown in FIG.
As shown in FIG. 2B, A is a reactance element 20A whose one end is connected to the output side of an external IF circuit (not shown), and one end of which is connected to the other end of this reactance element 20A. The reactance element 19A whose end is connected to the gate terminal 4 of the FET 3, the reactance element 53A whose one end is connected to the connecting portion of the reactance element 20A and the reactance element 19A, and the reactance element 53
The capacitor 43A has one end connected to the other end of A and the other end grounded.
【００７０】このＩＦ整合回路９Ａは、また、リアクタ
ンス素子１９Ａとリアクタンス素子２０Ａの接続部に一
端が接続されるコンデンサ２３Ａと、コンデンサ２３Ａ
の他端に一端が接続され他端が接地されるスパイラル・
インダクタ２１Ａとを備えている。This IF matching circuit 9A also has a capacitor 23A, one end of which is connected to the connecting portion of the reactance element 19A and the reactance element 20A, and a capacitor 23A.
One end is connected to the other end and the other end is grounded
And an inductor 21A.
【００７１】ゲート端子４に印加すべき直流のゲート電
源ＶG はリアクタンス素子５３Ａとコンデンサ４３Ａの
接続部より加えられる。The direct-current gate power supply V G to be applied to the gate terminal 4 is applied from the connecting portion between the reactance element 53A and the capacitor 43A.
【００７２】リアクタンス素子１９Ａ、リアクタンス素
子２０Ａおよびリアクタンス素子５３Ａは、たとえば、
それぞれ適切な特性インピーダンスを持つ導電性の伝送
線路を用い、これら伝送線路の電気長を適切な値に設定
すればよい。The reactance element 19A, the reactance element 20A and the reactance element 53A are, for example,
It suffices to use conductive transmission lines each having an appropriate characteristic impedance and set the electrical lengths of these transmission lines to appropriate values.
【００７３】これらのリアクタンス素子のそれぞれのリ
アクタンスの値を適切に設定すると共に、コンデンサ２
３Ａの容量値およびスパイラル・インダクタ２１Ａのイ
ンダクタンスの値を適切に設定することにより、入力さ
れるＩＦ信号Ｓ４について、ＦＥＴ３のゲート端子４と
接地間のもつインピーダンスと外部の図示されていない
ＩＦ回路出力側のインピーダンスとの整合を行うことが
できる。The reactance value of each of these reactance elements is appropriately set, and the capacitor 2
By appropriately setting the capacitance value of 3A and the inductance value of the spiral inductor 21A, for the input IF signal S4, the impedance between the gate terminal 4 of the FET3 and the ground and the external IF circuit output (not shown) It is possible to perform matching with the impedance on the side.
【００７４】図２（Ａ）に示されているＲＦ整合回路１
Ａは、図２（Ｂ）に示されているように、ＦＥＴ３のド
レイン端子８に一端が接続されるリアクタンス素子１３
Ａと、リアクタンス素子１３Ａの他端に一端が接続され
他端から、外部の図示されていないＲＦ回路にＲＦ信号
Ｓ５を出力するリアクタンス素子１２Ａと、リアクタン
ス素子１３Ａとリアクタンス素子１２Ａの接続部に一端
が接続されるリアクタンス素子１４Ａと、リアクタンス
素子１４Ａの他端に一端が接続され他端が接地されるコ
ンデンサ１５Ａとを備えている。RF matching circuit 1 shown in FIG.
2A is a reactance element 13 whose one end is connected to the drain terminal 8 of the FET 3 as shown in FIG.
A, one end is connected to the other end of the reactance element 13A, and one end is connected to the reactance element 12A which outputs the RF signal S5 from the other end to an RF circuit (not shown) and the connection portion between the reactance element 13A and the reactance element 12A. Of the reactance element 14A, and a capacitor 15A having one end connected to the other end of the reactance element 14A and the other end grounded.
【００７５】ＦＥＴ３のドレイン端子８には、リアクタ
ンス素子１４Ａとコンデンサ１５Ａの接続部を介して外
部からドレイン用直流電源ＶD が供給される。A drain DC power supply V D is externally supplied to the drain terminal 8 of the FET 3 through a connecting portion between the reactance element 14A and the capacitor 15A.
【００７６】リアクタンス素子１３Ａ、リアクタンス素
子１２Ａおよびリアクタンス素子１４Ａは、それぞれ、
たとえば、適切な特性インピーダンスを持つ導電性の伝
送線路で構成し、これら伝送線路の電気長をそれぞれ適
切に設定することにより、ＲＦ信号Ｓ５について、ＦＥ
Ｔ３のドレイン端子８と接地間のインピーダンスと外部
のＲＦ回路の入力側の間のインピーダンスの整合を行う
ことができる。The reactance element 13A, the reactance element 12A and the reactance element 14A are respectively
For example, it is configured by a conductive transmission line having an appropriate characteristic impedance, and the electrical length of each of these transmission lines is appropriately set, so that the RF signal S5 is fed with the FE.
The impedance between the drain terminal 8 of T3 and the ground and the impedance between the input side of the external RF circuit can be matched.
【００７７】図３は、図１（Ｂ）に示したミクサ回路で
ＦＥＴ３の代りにＮＰＮ型のバイポーラ型トランジスタ
３Ａを使用した場合の本発明のミクサ回路の一実施例を
示す回路図である。この場合には、ＲＦ整合回路、ＬＯ
整合回路、ＩＦ整合回路として、それぞれ、図１（Ｂ）
で示したと同一のＲＦ整合回路１、ＬＯ整合回路５およ
びＩＦ整合回路９をそのまま使用することができる。FIG. 3 is a circuit diagram showing an embodiment of the mixer circuit of the present invention when an NPN bipolar transistor 3A is used in place of the FET 3 in the mixer circuit shown in FIG. In this case, the RF matching circuit, LO
The matching circuit and the IF matching circuit are respectively shown in FIG.
The same RF matching circuit 1, LO matching circuit 5, and IF matching circuit 9 shown in can be used as they are.
【００７８】図４は、図２（Ｂ）に示したＦＥＴ３の代
りにＮＰＮ型のバイポーラ型トランジスタ３Ａを使用し
た場合の本発明のミクサ回路の一例を示す回路図であ
る。FIG. 4 is a circuit diagram showing an example of the mixer circuit of the present invention when an NPN type bipolar transistor 3A is used instead of the FET 3 shown in FIG. 2B.
【００７９】図２（Ｂ）に示したＦＥＴ３のみをバイポ
ーラ型トランジスタ３Ａに置き換えれば、図４のミクサ
回路となる。If only the FET 3 shown in FIG. 2B is replaced with the bipolar type transistor 3A, the mixer circuit shown in FIG. 4 is obtained.
【００８０】[0080]
【発明の効果】以上説明したように、本発明のミクサ回
路は、１個のＦＥＴを使用し、入力されるＲＦ信号をＩ
Ｆ信号に変換させる場合には、ＦＥＴゲート端子にＲＦ
整合回路を、ＦＥＴのソース端子にはＬＯ整合回路を、
またＦＥＴのドレイン端子にはＩＦ整合回路を設けるこ
とにより、ＲＦ信号と局部発振信号との間のアイソレー
ションを大とし、外部に接続されているＲＦ信号に局部
発振信号が流入して外部のＲＦ回路の動作状態を変化さ
せる恐れを無くす効果と、ＲＦ信号を効率良くＦＥＴに
加えることができるという効果を有する。As described above, the mixer circuit of the present invention uses one FET to input the input RF signal to the I signal.
When converting to the F signal, RF is applied to the FET gate terminal.
Matching circuit, LO matching circuit at the source terminal of the FET,
Further, by providing an IF matching circuit at the drain terminal of the FET, the isolation between the RF signal and the local oscillation signal is increased, and the local oscillation signal flows into the RF signal connected to the outside so that the external RF signal is generated. It has an effect of eliminating the fear of changing the operating state of the circuit and an effect of efficiently applying an RF signal to the FET.
【００８１】また、ＩＦ信号を１個のＦＥＴに加え、所
望のＲＦ信号をこのＦＥＴより出力させる場合には、Ｆ
ＥＴのゲート端子にＩＦ整合回路を設け、ＦＥＴのソー
ス端子には、前述のＬＯ整合回路を設けることにより、
ＩＦ信号と局部発振信号との間のアイソレーションを大
とすること、および、これらＩＦ信号と、局部発振信号
のそれぞれに対して独立に整合を行わせ、ミクサ回路の
変換効率を向上させ、また、局部発振信号が外部に接続
されたＩＦ回路の出力側に流入することによるＩＦ回路
の動作状態の変化を防止することができるという効果を
有する。When the IF signal is applied to one FET and the desired RF signal is output from this FET, F
By providing the IF matching circuit at the gate terminal of ET and the LO matching circuit described above at the source terminal of the FET,
The isolation between the IF signal and the local oscillation signal is increased, and the IF signal and the local oscillation signal are independently matched to improve the conversion efficiency of the mixer circuit. Thus, it is possible to prevent a change in the operating state of the IF circuit due to the local oscillation signal flowing into the output side of the externally connected IF circuit.
【００８２】さらに、上述したようにミクサ回路に使用
される能動回路であるＦＥＴの必要数を１個とすること
により消費電力を小とし、構成を簡単にすることができ
るという効果をも有する。Further, as described above, the required number of FETs, which are active circuits used in the mixer circuit, is set to one, so that the power consumption can be reduced and the configuration can be simplified.
【００８３】また、上述のＦＥＴを使用する代りにバイ
ポーラ型トランジスタを使用する場合でも、ＦＥＴを使
用する場合と同様な効果を有する。Further, even when a bipolar type transistor is used instead of using the above-mentioned FET, the same effect as when using the FET is obtained.
【図１】（Ａ）は、本発明のミクサ回路の一実施例を示
すブロック図である。（Ｂ）は図１（Ａ）のミクサ回路
の詳細な回路図である。FIG. 1A is a block diagram showing an embodiment of a mixer circuit of the present invention. FIG. 1B is a detailed circuit diagram of the mixer circuit of FIG.
【図２】（Ａ）は、図１（Ａ）とは別な本発明のミクサ
回路の実施例を示すブロック図である。（Ｂ）は図２
（Ａ）のミクサ回路の詳細な回路図である。FIG. 2A is a block diagram showing another embodiment of the mixer circuit of the present invention, which is different from FIG. 1A. Figure 2 (B) is
It is a detailed circuit diagram of a mixer circuit of (A).
【図３】図１（Ｂ）に示すＦＥＴの代りにバイポーラ型
トランジスタを使用した本発明のミクサ回路の実施例を
示す回路図である。FIG. 3 is a circuit diagram showing an embodiment of a mixer circuit of the present invention in which a bipolar transistor is used instead of the FET shown in FIG. 1 (B).
【図４】図２（Ｂ）に示すＦＥＴの代りにバイポーラ型
トランジスタを使用した本発明のミクサ回路の実施例を
示す回路図である。FIG. 4 is a circuit diagram showing an embodiment of a mixer circuit of the present invention in which a bipolar transistor is used instead of the FET shown in FIG. 2 (B).
【図５】従来のこの種のミクサ回路の一例を示すブロッ
ク図である。FIG. 5 is a block diagram showing an example of a conventional mixer circuit of this type.
【図６】図５とは別の従来のこの種のミクサ回路の一例
を示す回路図である。FIG. 6 is a circuit diagram showing an example of a conventional mixer circuit of this type different from that of FIG.
１ ＲＦ整合回路 ３ ＦＥＴ ５ ＬＯ整合回路 ９ ＩＦ整合回路 １Ａ ＲＦ整合回路 ３Ａ バイポーラ型トランジスタ ９Ａ ＩＦ整合回路 １５ コンデンサ ２１ スパイラル・インダクタ ２３ コンデンサ ３１ インダクタ ４３ コンデンサ ５３ リアクタンス素子 １５Ａ コンデンサ ２１Ａ スパイラル・インダクタ ２３Ａ コンデンサ ４３Ａ コンデンサ ５３Ａ リアクタンス素子 １２〜１４ リアクタンス素子 １６〜２０ リアクタンス素子 １２Ａ〜１４Ａ リアクタンス素子 １９Ａ〜２０Ａ リアクタンス素子 1 RF Matching Circuit 3 FET 5 LO Matching Circuit 9 IF Matching Circuit 1A RF Matching Circuit 3A Bipolar Transistor 9A IF Matching Circuit 15 Capacitor 21 Spiral Inductor 23 Capacitor 31 Inductor 43 Capacitor 53 Reactance Element 15A Capacitor 21A Spiral Inductor 23A Capacitor 43A Capacitor 53A Reactance element 12-14 Reactance element 16-20 Reactance element 12A-14A Reactance element 19A-20A Reactance element
Claims (4)
果型トランジスタのゲート端子に出力端が接続され入力
端が外部のＲＦ回路の出力部に接続され前記ＲＦ回路の
出力するＲＦ信号に対して前記ＲＦ回路の出力部と前記
電界効果型トランジスタのゲート端子との間のインピー
ダンスの整合を行う第１の整合回路と、前記電界効果型
トランジスタのソース端子に出力端が接続され入力端が
外部の局部発振器の出力部に接続され前記局部発振器の
出力する局部発振信号に対して前記電界効果型トランジ
スタのソース端子と前記局部発振器の出力部との間のイ
ンピーダンスの整合を行う第２の整合回路と、入力端が
前記電界効果型トランジスタのドレイン端子に接続され
前記電界効果型トランジスタの出力するＩＦ信号につい
て前記電界効果型トランジスタのドレイン端子と前記Ｉ
Ｆ信号を入力とすべき外部のＩＦ回路との間のインピー
ダンスの整合を行う第３の整合回路とを備えることを特
徴とするミクサ回路。1. A field effect transistor, and an output terminal is connected to a gate terminal of the field effect transistor, an input terminal is connected to an output section of an external RF circuit, and the RF signal is output with respect to an RF signal output from the RF circuit. A first matching circuit that performs impedance matching between the output section of the RF circuit and the gate terminal of the field-effect transistor; and an output terminal connected to the source terminal of the field-effect transistor and an external input terminal. A second matching circuit connected to the output section of the oscillator to perform impedance matching between the source terminal of the field effect transistor and the output section of the local oscillator with respect to the local oscillation signal output from the local oscillator; The input terminal is connected to the drain terminal of the field effect transistor, and the IF signal output from the field effect transistor is output by the field effect transistor. The drain terminal of the transistor and the I
A third matching circuit for matching impedance with an external IF circuit to which an F signal is to be input, and a mixer circuit.
果型トランジスタのゲート端子に出力端が接続され入力
端が外部のＩＦ回路の出力部に接続され前記ＩＦ回路の
出力するＩＦ信号に対して前記ＩＦ回路の出力部と前記
電界効果型トランジスタのゲート端子との間のインピー
ダンスの整合を行う第１の整合回路と、前記電界効果型
トランジスタのソース端子に出力端が接続され入力端が
外部の局部発振器の出力部に接続され前記局部発振器の
出力する局部発振信号に対して前記電界効果型トランジ
スタのソース端子と前記局部発振器の出力部との間のイ
ンピーダンスの整合を行う第２の整合回路と、入力端が
前記電界効果型トランジスタのドレイン端子に接続され
前記電界効果型トランジスタの出力するＲＦ出力信号に
ついて前記電界効果型トランジスタのドレイン端子と前
記ＲＦ信号を入力とする外部のＲＦ回路との間のインピ
ーダンスの整合を行う第３の整合回路とを備えることを
特徴とするミクサ回路。2. A field effect transistor, and an output terminal connected to a gate terminal of the field effect transistor, an input terminal connected to an output section of an external IF circuit, and the IF signal output from the IF circuit. A first matching circuit that performs impedance matching between the output section of the IF circuit and the gate terminal of the field-effect transistor, and an output terminal connected to the source terminal of the field-effect transistor and an external input terminal A second matching circuit that is connected to the output section of the oscillator and performs impedance matching between the source terminal of the field effect transistor and the output section of the local oscillator with respect to the local oscillation signal output from the local oscillator; The input terminal is connected to the drain terminal of the field effect transistor, and the RF output signal output from the field effect transistor is the field effect. A third matching circuit for matching impedance between the drain terminal of the type transistor and an external RF circuit that receives the RF signal as an input.
ポーラ型トランジスタのベース端子に出力端が接続され
入力端が外部のＲＦ回路の出力部に接続され前記ＲＦ回
路の出力するＲＦ信号に対して前記ＲＦ回路の出力部と
前記バイポーラ型トランジスタのベース端子との間のイ
ンピーダンスの整合を行う第１の整合回路と、前記バイ
ポーラ型トランジスタのエミッタ端子に出力端が接続さ
れ入力端が外部の局部発振器の出力部に接続され前記局
部発振器の出力する局部発振信号に対して前記バイポー
ラ型トランジスタのエミッタ端子と前記局部発振器の出
力部との間のインピーダンスの整合を行う第２の整合回
路と、入力端が前記バイポーラ型トランジスタのコレク
タ端子に接続され前記バイポーラ型トランジスタの出力
するＩＦ信号について前記バイポーラ型トランジスタの
コレクタ端子と前記ＩＦ信号を入力とすべき外部のＩＦ
回路との間のインピーダンスの整合を行う第３の整合回
路とを備えることを特徴とするミクサ回路。3. A bipolar transistor, and an output terminal connected to a base terminal of the bipolar transistor, an input terminal connected to an output section of an external RF circuit, and the RF circuit with respect to an RF signal output from the RF circuit. A first matching circuit for matching impedance between the output section of the bipolar transistor and the base terminal of the bipolar transistor, and an output section of the local oscillator whose input terminal is connected to the emitter terminal of the bipolar transistor and whose input terminal is external. A second matching circuit that is connected to the second matching circuit for matching the impedance between the emitter terminal of the bipolar transistor and the output section of the local oscillator with respect to the local oscillation signal output from the local oscillator; The IF signal output from the bipolar transistor connected to the collector terminal of the transistor And an external IF which should receive the IF signal as the collector terminal of the bipolar transistor.
And a third matching circuit for matching impedance with the circuit.
ポーラ型トランジスタのベース端子に出力端が接続され
入力端が外部のＩＦ回路の出力部に接続され前記ＩＦ回
路の出力するＩＦ信号に対して前記ＩＦ回路の出力部と
前記バイポーラ型トランジスタのベース端子との間のイ
ンピーダンスの整合を行う第１の整合回路と、前記バイ
ポーラ型トランジスタのエミッタ端子に出力端が接続さ
れ入力端が外部の局部発振器の出力部に接続され前記局
部発振器の出力する局部発振信号に対して前記バイポー
ラ型トランジスタのエミッタ端子と前記局部発振器の出
力部との間のインピーダンスの整合を行う第２の整合回
路と、入力端が前記バイポーラ型トランジスタのコレク
タ端子に接続され前記バイポーラ型トランジスタの出力
するＲＦ出力信号について前記バイポーラ型トランジス
タのコレクタ端子と前記ＲＦ信号を入力とする外部のＲ
Ｆ回路との間のインピーダンスの整合を行う第３の整合
回路とを備えることを特徴とするミクサ回路。4. A bipolar transistor, and an output terminal connected to a base terminal of the bipolar transistor, an input terminal connected to an output section of an external IF circuit, and the IF circuit with respect to an IF signal output from the IF circuit. A first matching circuit for matching impedance between the output section of the bipolar transistor and the base terminal of the bipolar transistor, and an output section of the local oscillator whose input terminal is connected to the emitter terminal of the bipolar transistor and whose input terminal is external. A second matching circuit that is connected to the second matching circuit for matching the impedance between the emitter terminal of the bipolar transistor and the output section of the local oscillator with respect to the local oscillation signal output from the local oscillator; The RF output signal output from the bipolar type transistor, which is connected to the collector terminal of the type transistor. Regarding the collector terminal of the bipolar transistor and an external R that receives the RF signal as an input.
A third matching circuit that performs impedance matching with the F circuit, the mixer circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21935393A JPH0774546A (en) | 1993-09-03 | 1993-09-03 | Mixer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21935393A JPH0774546A (en) | 1993-09-03 | 1993-09-03 | Mixer circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774546A true JPH0774546A (en) | 1995-03-17 |
Family
ID=16734115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21935393A Pending JPH0774546A (en) | 1993-09-03 | 1993-09-03 | Mixer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774546A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19954257B4 (en) * | 1998-11-23 | 2004-06-03 | Motorola, Inc., Schaumburg | Multi-band mixer in multi-band communication facilities |
| JP2017046246A (en) * | 2015-08-27 | 2017-03-02 | 住友電気工業株式会社 | Electronic circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61195012A (en) * | 1985-02-25 | 1986-08-29 | Toshiba Corp | Mixer circuit using bipolar transistor |
| JPH01198808A (en) * | 1988-02-03 | 1989-08-10 | Sharp Corp | Frequency mixer |
| JPH02128506A (en) * | 1988-11-08 | 1990-05-16 | Nippon Telegr & Teleph Corp <Ntt> | Oscillation mixing circuit |
| JPH0452642A (en) * | 1990-06-21 | 1992-02-20 | Sony Corp | Production of phase shift mask |
-
1993
- 1993-09-03 JP JP21935393A patent/JPH0774546A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61195012A (en) * | 1985-02-25 | 1986-08-29 | Toshiba Corp | Mixer circuit using bipolar transistor |
| JPH01198808A (en) * | 1988-02-03 | 1989-08-10 | Sharp Corp | Frequency mixer |
| JPH02128506A (en) * | 1988-11-08 | 1990-05-16 | Nippon Telegr & Teleph Corp <Ntt> | Oscillation mixing circuit |
| JPH0452642A (en) * | 1990-06-21 | 1992-02-20 | Sony Corp | Production of phase shift mask |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19954257B4 (en) * | 1998-11-23 | 2004-06-03 | Motorola, Inc., Schaumburg | Multi-band mixer in multi-band communication facilities |
| JP2017046246A (en) * | 2015-08-27 | 2017-03-02 | 住友電気工業株式会社 | Electronic circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057714A (en) | Double balance differential active ring mixer with current shared active input balun | |
| JP2938392B2 (en) | Single-balanced frequency downconverter for direct broadcasting satellite transmission and hybrid ring signal synthesizer | |
| US5039891A (en) | Planar broadband FET balun | |
| KR100390257B1 (en) | Semiconductor circuit | |
| EP2263308A1 (en) | A combined mixer and balun design | |
| US4912520A (en) | Mixer circuit for use in a tuner of a television set or the like | |
| JP2558258B2 (en) | Microwave receiver | |
| JPH0452642B2 (en) | ||
| JPH1070481A (en) | Intermediate frequency signal generator, frequency converter, transmitter, receiver and transmitter-receiver | |
| JPH0376609B2 (en) | ||
| EP0196098B1 (en) | Broadband amplifier/mixer | |
| US4727597A (en) | Mixer arrangement | |
| JP2001501066A (en) | Compact active converter between slot line and coplanar waveguide | |
| CN117498807A (en) | Monolithic integrated harmonic quadrature down mixer based on novel multifunctional mixed junction | |
| US20060105732A1 (en) | Wideband image rejection mixer | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| JPH07183744A (en) | High-efficiency power amplifier | |
| JP3098195B2 (en) | Active quadrature power divider | |
| JPH0774546A (en) | Mixer circuit | |
| US6177832B1 (en) | High frequency differential to single-ended converter | |
| WO1996016472A1 (en) | Multi-frequency local oscillators | |
| JP2004040768A (en) | Lumped constant element hybrid circuit | |
| JP3560774B2 (en) | Even harmonic mixer, quadrature mixer, image rejection mixer, receiver, and phase locked oscillator | |
| JP3481459B2 (en) | Mixer, transmitting device and receiving device | |
| JP3435063B2 (en) | Active balun, balance mixer and communication device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951219 |