JPH0774176A - Al wiring structure and formation thereof - Google Patents
Al wiring structure and formation thereofInfo
- Publication number
- JPH0774176A JPH0774176A JP23890493A JP23890493A JPH0774176A JP H0774176 A JPH0774176 A JP H0774176A JP 23890493 A JP23890493 A JP 23890493A JP 23890493 A JP23890493 A JP 23890493A JP H0774176 A JPH0774176 A JP H0774176A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connection hole
- dummy
- layer
- based material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、Ａｌ系配線構造及びＡ
ｌ系配線構造の形成方法に関する。本発明は、例えば、
電子材料（半導体装置等）のＡｌ系配線構造及びその形
成方法として利用することができる。BACKGROUND OF THE INVENTION The present invention relates to an Al-based wiring structure and A
The present invention relates to a method for forming an l-based wiring structure. The present invention is, for example,
It can be used as an Al-based wiring structure of an electronic material (semiconductor device or the like) and a method for forming the same.
【０００２】[0002]
【従来の技術】半導体装置等は、その微細化・集積化が
ますます進行している。例えば、ＬＳＩの高集積化は著
しい。かかる高集積化により、その内部配線が微細化・
多層化するに伴い、微細接続孔へ配線材料を埋め込む技
術が重要となっている。このような技術として、Ａｌ系
材料（本明細書中、「Ａｌ系」の語をもって、純Ａｌ及
びＡｌ合金、及びこれらを主成分とするものを総称す
る）を接続孔に埋め込む各種の技術が提案されており、
例えば、Ａｌ高温スパッタ法、またはＡｌリフロー法等
が検討されている。Ａｌ高温スパッタ法は、配線を形成
すべき基板をＡｌ系材料の融点付近に加熱した状態でＡ
ｌ系材料をスパッタ成膜することにより、該Ａｌ系材料
をフローさせ、あるいはフローに近い状態にし、これに
より接続構内にＡｌ系材料を良好に充填しかつ平坦化す
る技術である。2. Description of the Related Art The miniaturization and integration of semiconductor devices and the like are progressing more and more. For example, high integration of LSI is remarkable. Due to such high integration, the internal wiring is miniaturized.
As the number of layers increases, a technique of embedding a wiring material in a fine connection hole becomes important. As such a technique, there are various techniques for embedding an Al-based material (in the present specification, the term “Al-based” is used to collectively refer to pure Al and Al alloys, and those containing these as the main components) in the connection holes. Has been proposed,
For example, an Al high temperature sputtering method, an Al reflow method, or the like has been studied. In the Al high temperature sputtering method, the substrate on which the wiring is to be formed is heated in the vicinity of the melting point of the Al-based material to
This is a technique in which an Al-based material is sputter-deposited to make the Al-based material flow or in a state close to the flow, whereby the Al-based material is satisfactorily filled and flattened in the connection structure.
【０００３】一方Ａｌリフロー法とは、一旦常温スパッ
タにてＡｌ系材料を成膜した後に基板をＡｌ系材料の融
点付近に加熱することでリフローさせ、あるいはフロー
に近い状態にし、埋め込み・平坦化を行う技術である。On the other hand, the Al reflow method is a method in which an Al-based material is once deposited by room temperature sputtering, and then the substrate is heated to near the melting point of the Al-based material to cause reflow, or a state close to the flow is performed to fill and flatten. Is a technique for doing.
【０００４】これらの技術はＣＶＤ Ｗ等を用いる技術
に比べて、Ａｌ系材料が低抵抗材料である点や、プロセ
スの簡便性等の点で、有利であると考えられている。It is considered that these techniques are more advantageous than techniques using CVD W or the like in that the Al-based material is a low resistance material and that the process is simple.
【０００５】これら手法によるＡｌ系材料の埋め込み特
性は、Ａｌ系材料の下地材料に依存することが知られて
おり、Ａｌ系材料の下地にＴｉ等Ａｌ系材料とのぬれ性
が良好な材料を用いると、Ａｌ／Ｔｉ界面における合金
層の形成に伴い良好な埋め込みがなされることが知られ
ている。即ち、図８に示すように、下地がＴｉ６である
と、この上にＡｌ系材料８を形成すると、両者の界面に
Ａｌ−Ｔｉ合金層７が形成されて、良好な埋め込みがな
される。なお、図８中１はＳｉＯ2 、３はＳｉＯ2 １中
の下層Ａｌ配線、２は該下層Ａｌ配線３上の層間絶縁膜
であるＳｉＯ2である。この層間絶縁膜２に接続孔が開
孔され、Ａｌ系材料８が埋め込まれるのである。It is known that the embedding characteristics of the Al-based material by these methods depend on the base material of the Al-based material, and a material having good wettability with the Al-based material such as Ti is used as the base of the Al-based material. It is known that when used, good burying is performed with the formation of the alloy layer at the Al / Ti interface. That is, as shown in FIG. 8, when the base material is Ti6 and the Al-based material 8 is formed on the base material, the Al-Ti alloy layer 7 is formed at the interface between the two, and good burying is performed. Incidentally, FIG. 8 in 1 SiO 2, 3 is lower Al wiring of SiO 2 in 1, 2 is a SiO 2 as an interlayer insulating film on the lower layer Al wirings 3. A connection hole is opened in this interlayer insulating film 2 and the Al-based material 8 is embedded therein.
【０００６】しかしこれらの手法をビアホール、即ち上
層配線と下層配線間の接続を図る接続孔に適用した場
合、以下に示すような問題が生じる。以下にＡｌ高温ス
パッタを行った場合の例で示す。However, when these methods are applied to a via hole, that is, a connection hole for connecting the upper layer wiring and the lower layer wiring, the following problems occur. The following is an example when Al high temperature sputtering is performed.
【０００７】図９のように、下層配線３上に層間絶縁膜
２を形成し、ビアホール開口をする。次に下地Ｔｉ６を
成膜し、続いてＡｌ系材料８を高温スパッタ成膜する。
ところがこのＡｌ高温スパッタ時に、特に下層配線３の
配線長が長く、かつそこへ接続するビアホールの開口数
が少ない場合に、下層配線のＡｌ系材料がビアホール部
分から上層配線中に吸い上げられ、図１０に示すように
下層配線３中に空洞１０ができるといった現象が起こ
る。As shown in FIG. 9, an interlayer insulating film 2 is formed on the lower layer wiring 3, and a via hole is opened. Next, a base Ti6 is formed, and then an Al-based material 8 is formed by high temperature sputtering.
However, during the Al high-temperature sputtering, particularly when the wiring length of the lower layer wiring 3 is long and the numerical aperture of the via hole connected to the lower layer wiring 3 is small, the Al-based material of the lower layer wiring is sucked up from the via hole portion into the upper layer wiring. As shown in, a phenomenon occurs such that a cavity 10 is formed in the lower layer wiring 3.
【０００８】この原因としては以下が考えられる。高温
スパッタ時の加熱により、下層Ａｌ配線３は熱膨張しよ
うとするが、配線の周りは層間絶縁膜により抑えられて
いるため、この体積膨張のストレスはビアホールの開口
部分に集中する。ここで特に配線長が長く（即ち配線の
体積が大きく）、かつ上層へのビアホールの開口数が少
ない配線ほど、この少ない開口部によりストレスが集中
することになる。Ａｌの体積は温度が１００℃上昇する
と（層間絶縁膜の成膜温度を４００℃、高温スパッタの
成膜温度を５００℃と想定した場合の、両者の温度
差）、約１％増加するので、例えば線幅１μｍ、膜厚
０．５μｍ、長さ５０μｍのＡｌ配線の場合、この増加
分は径０．６μｍ・深さ約０．９μｍのホールの体積に
等しくなる。即ち、例えば上記配線の両端に径０．６μ
ｍ・深さ０．５μｍのホールが１個ずつ有る場合、もし
単純にこれだけの体積膨張がこの２つのビアホール部分
で起こると、これらのホールがほぼ埋め尽くされるほど
下層Ａｌは膨張することになる。実際にはビアホールの
底に下地Ｔｉがあり、これがＡｌ系材料の***をある程
度抑えるので、単純にこれだけのＡｌ系材料が入り込む
ことはない。The following are possible causes for this. The lower layer Al wiring 3 tends to thermally expand due to the heating during the high temperature sputtering, but the stress of the volume expansion concentrates on the opening portion of the via hole because the area around the wiring is suppressed by the interlayer insulating film. Here, particularly in a wiring having a long wiring length (that is, a large wiring volume) and a smaller numerical aperture of the via hole to the upper layer, stress is concentrated due to the smaller opening portion. The volume of Al increases by about 1% when the temperature rises by 100 ° C. (when the film forming temperature of the interlayer insulating film is 400 ° C. and the film forming temperature of high temperature sputtering is assumed to be 500 ° C.), the volume of Al increases by about 1%. For example, in the case of Al wiring having a line width of 1 μm, a film thickness of 0.5 μm, and a length of 50 μm, this increase is equal to the volume of a hole having a diameter of 0.6 μm and a depth of about 0.9 μm. That is, for example, a diameter of 0.6 μ is provided at both ends of the wiring.
If there is one hole with m and a depth of 0.5 μm, and if such volume expansion occurs simply in these two via hole portions, the lower layer Al expands so that these holes are almost completely filled. . Actually, there is a base Ti at the bottom of the via hole, which suppresses the swelling of the Al-based material to some extent, so that such an Al-based material does not simply enter.
【０００９】しかしながら、上述のようなビアホールへ
のストレス集中により、図１１に示すように下地Ｔｉ６
の一部にクラック１１が入り、このクラック１１を通じ
てＡｌ系材料が上部へ移動し、更には上層配線部分のフ
ローしているＡｌ系材料８中に吸い上げられてしまうこ
とが起きる。Ａｌ系材料が吸い上げられた結果として、
下層配線中には図１０に示したような空洞ができるので
ある。これは配線の信頼性上致命的な欠陥となる。However, due to the stress concentration in the via hole as described above, as shown in FIG.
There is a possibility that a crack 11 will be formed in a part of the above, the Al-based material will move upward through the crack 11, and will be sucked up into the flowing Al-based material 8 in the upper wiring portion. As a result of the Al-based material being sucked up,
A cavity as shown in FIG. 10 is formed in the lower layer wiring. This is a fatal defect in wiring reliability.
【００１０】Ａｌリフロー法においても全く同じ理由
で、上記のような問題が生じる。ただしこの場合には、
常温スパッタによりＡｌ成膜をした後、リフロー加熱を
している最中にＴｉ中のクラック発生及びＡｌ吸い上げ
が生じる。The Al reflow method also has the above-mentioned problems for exactly the same reason. However, in this case,
After forming an Al film by sputtering at room temperature, cracking in Ti and Al absorption occur during reflow heating.
【００１１】以上のように、Ａｌ高温スパッタもしくは
Ａｌリフロー法等Ａｌ系材料による配線形成方法をビア
ホール等の接続孔埋め込みに適用するに当たって、Ａｌ
吸い上げを防止する方法が切望されている。As described above, in applying the wiring forming method using an Al-based material such as Al high temperature sputtering or Al reflow method to fill the connection holes such as via holes,
There is a long-felt need for ways to prevent siphoning.
【００１２】[0012]
【発明の目的】本発明は上記事情に鑑みてなされたもの
で、接続孔（ビアホール等）部分におけるＡｌ系材料吸
い上げを防止でき、このＡｌ系材料吸い上げ防止によ
り、Ａｌ系配線の信頼性を向上し、かつプロセス条件の
変更、プロセスステップの増加の必要なくこれを達成で
きるＡｌ系配線構造及びＡｌ系配線構造の形成方法を提
供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is possible to prevent the Al-based material from being sucked up in a connection hole (via hole or the like). By preventing the Al-based material from being sucked up, the reliability of the Al-based wiring is improved. It is also an object of the present invention to provide an Al-based wiring structure and a method for forming an Al-based wiring structure that can achieve this without changing the process conditions and increasing the number of process steps.
【００１３】[0013]
【問題点を解決するための手段】本出願の請求項１の発
明は、下層Ａｌ系配線上の接続孔を介して該下層Ａｌ系
配線と上層実配線とを接続するＡｌ系配線構造におい
て、上記接続孔の近傍にダミー接続孔が設けられ、上記
接続孔とダミー接続孔の内、少なくとも接続孔にはＡｌ
系材料が埋め込まれた構成となっていることを特徴とす
るＡｌ系配線構造であって、これにより上記目的を達成
するものである。The invention according to claim 1 of the present application provides an Al-based wiring structure for connecting the lower-layer Al-based wiring and the upper-layer actual wiring through a connection hole on the lower-layer Al-based wiring, A dummy connection hole is provided in the vicinity of the connection hole, and at least the connection hole and the dummy connection hole are made of Al.
An Al-based wiring structure having a structure in which a system material is embedded, which achieves the above object.
【００１４】本出願の請求項２の発明は、上記接続孔に
はＡｌ系材料が埋め込まれて下層Ａｌ系配線と上層実配
線との接続をとる配線が形成されるとともに、上層ダミ
ー接続孔には上層実配線と接続しないダミー配線が形成
されていることを特徴とする請求項１に記載のＡｌ系配
線構造であって、これにより上記目的を達成するもので
ある。According to a second aspect of the present invention, an Al-based material is embedded in the connection hole to form a wiring for connecting the lower-layer Al-based wiring and the upper-layer actual wiring, and the upper-layer dummy connection hole is formed. Is an Al-based wiring structure according to claim 1, characterized in that a dummy wiring which is not connected to the upper-layer actual wiring is formed.
【００１５】本出願の請求項３の発明は、下層Ａｌ系配
線上の接続孔を介して該下層Ａｌ系配線と上層実配線と
を接続するＡｌ系配線構造の形成方法において、上記接
続孔の近傍にダミー接続孔を設けることを特徴とするＡ
ｌ系配線構造の形成方法であって、これにより上記目的
を達成するものである。According to a third aspect of the present invention, in the method of forming an Al-based wiring structure for connecting the lower-layer Al-based wiring and the upper-layer actual wiring via the connection hole on the lower-layer Al-based wiring, A characterized by providing a dummy connection hole in the vicinity
A method for forming an l-system wiring structure, which achieves the above object.
【００１６】本出願の請求項４の発明は、上記ダミー配
線に導電材を埋め込んで、上層実配線とは接続しないダ
ミー配線を形成することを特徴とする請求項３に記載の
Ａｌ系配線構造の形成方法であって、これにより上記目
的を達成するものである。The invention according to claim 4 of the present application is characterized in that a conductive material is embedded in the dummy wiring to form a dummy wiring which is not connected to the upper layer actual wiring. Which is intended to achieve the above object.
【００１７】[0017]
【作 用】本発明によれば、Ａｌ系材料による配線形成
に用いる際に、即ち例えばＡｌ高温スパッタ法またはＡ
ｌリフロー法等を第２層目以降の配線層形成等に用いる
際に、ダミーの接続孔を形成することにより、下層Ａｌ
系配線の熱膨張による接続孔へのストレスを緩和させ、
Ａｌ吸い上げを防止することができる。[Operation] According to the present invention, when it is used for forming a wiring by an Al-based material, that is, for example, by an Al high temperature sputtering method or A
l When the reflow method or the like is used for forming the wiring layers of the second and subsequent layers, by forming dummy connection holes, the lower Al layer is formed.
Relieves the stress on the connection holes due to the thermal expansion of the system wiring,
It is possible to prevent wicking of Al.
【００１８】[0018]
【実施例】以下本発明の実施例について、図面を参照し
て説明する。なお当然のことではあるが、本発明は実施
例により限定を受けるものではない。Embodiments of the present invention will be described below with reference to the drawings. Of course, the present invention is not limited to the embodiments.
【００１９】実施例１ この実施例は、本発明を、高集積化されたＳＲＡＭ等の
ＬＳＩの配線構造について適用したものである。図１な
いし図５を参照する。Embodiment 1 In this embodiment, the present invention is applied to a wiring structure of a highly integrated LSI such as SRAM. Please refer to FIG. 1 to FIG.
【００２０】図１（ａ）に示すように、ＳｉＯ2 １を有
する基板にＡｌ下層配線層３を形成した後、層間絶縁膜
２を成膜する。本実施例では下層配線のＡｌ系材料とし
てはＡｌ−１ｗｔ％Ｓｉを用いた。層間絶縁膜２にはプ
ラズマＣＶＤ法によるＳｉＯ2 膜を用い、膜厚は０．５
μｍとした。成膜時のウェハー温度は４００℃である。As shown in FIG. 1A, after forming an Al lower wiring layer 3 on a substrate having SiO 2 1, an interlayer insulating film 2 is formed. In this embodiment, Al-1 wt% Si was used as the Al-based material for the lower layer wiring. An SiO 2 film formed by plasma CVD is used as the interlayer insulating film 2 and has a film thickness of 0.5.
μm. The wafer temperature during film formation is 400 ° C.
【００２１】次に、通常のフォトレジスト及びＲＩＥ工
程により、接続孔であるビアホールを開口する。ここで
前記説明したＡｌ吸い上げを防止する対策として、図１
（ｂ）に示すように、配線をとる接続孔４（実接続孔４
と称する）のほか、ダミーの接続孔５も同時に開口す
る。ダミー接続孔５の配置は、下層配線３の配線長方向
の一定間隔以内に必ず１つは存在するようにする。ここ
で言う一定間隔は、Ａｌ下層配線３の体積、接続孔（ビ
アホール）径、層間絶縁膜２の成膜温度、後に行われる
Ａｌ高温スパッタの温度等によりその最適値が異なる。
本実施例ではＡｌ下層配線３の配線幅は１．０μｍ、膜
厚は０．５μｍであり、配線長方向２０μｍ以内に必ず
１個のビアホールが存在するようにダミー接続孔５を開
口した。例えば図２（ａ）に示すような配線３と実接続
孔４があった場合、図２（ｂ）に示す位置にダミー接続
孔５を開口する。なお、ダミー接続孔５を開口する位置
は、上層配線とのショートを防ぐため、上層配線と交差
する部分を避ける必要がある。Next, a via hole, which is a connection hole, is opened by an ordinary photoresist and RIE process. As a measure for preventing the above-described Al siphoning, FIG.
As shown in (b), the connection hole 4 for wiring (actual connection hole 4
In addition to the above), the dummy connection hole 5 is also opened at the same time. The dummy connection holes 5 are arranged so that at least one dummy connection hole 5 exists within a fixed interval in the wiring length direction of the lower layer wiring 3. The optimum value of the fixed interval here differs depending on the volume of the Al lower layer wiring 3, the diameter of the connection hole (via hole), the film forming temperature of the interlayer insulating film 2, the temperature of Al high temperature sputtering to be performed later, and the like.
In this embodiment, the Al lower layer wiring 3 has a wiring width of 1.0 μm and a film thickness of 0.5 μm, and the dummy connection hole 5 is opened so that one via hole always exists within 20 μm in the wiring length direction. For example, when there are the wiring 3 and the actual connection hole 4 as shown in FIG. 2A, the dummy connection hole 5 is opened at the position shown in FIG. 2B. In addition, in order to prevent a short circuit with the upper layer wiring, it is necessary to avoid a position where the dummy connection hole 5 is opened so as to intersect with the upper layer wiring.
【００２２】次に、枚葉式マグネトロンスパッタによ
り、上層配線を形成する。下地層としてＴｉ６（１００
ｎｍ）を成膜し、真空中で連続的にＡｌ系材料８を高温
スパッタ成膜し（６００ｎｍ）、図３の構造とした。Ａ
ｌ系材料としてはＡｌ−１ｗｔ％Ｓｉを用いた。それぞ
れの成膜条件は以下のとおりである。 Ｔｉ成膜条件 ＤＣパワー ４ｋＷ ガス Ａｒ１００ＳＣＣＭ 圧力 ０．４Ｐａ 温度 １５０℃ Ａｌ−Ｓｉ成膜条件 ＤＣパワー １０ｋＷ 成膜速度 ０．６μｍ／ｍｉｎ． ガス Ａｒ１００ＳＣＣＭ 圧力 ０．４Ｐａ 温度 ５００℃Next, upper layer wiring is formed by single-wafer type magnetron sputtering. Ti6 (100
nm), and the Al-based material 8 is continuously sputtered at high temperature in vacuum (600 nm) to obtain the structure of FIG. A
Al-1 wt% Si was used as the 1-based material. The respective film forming conditions are as follows. Ti film forming condition DC power 4 kW gas Ar100SCCM pressure 0.4 Pa temperature 150 ° C. Al—Si film forming condition DC power 10 kW film forming rate 0.6 μm / min. Gas Ar100SCCM Pressure 0.4Pa Temperature 500 ° C
【００２３】Ａｌ−Ｓｉ成膜時に、ＲＦ４５０Ｖ程度の
基板バイアスが印加される場合がある。図３中、符号７
で示すのはＴｉ６とＡｌ系材料８との界面に生成したＡ
ｌ−Ｓｉ−Ｔｉ合金層である。A substrate bias of about RF450V may be applied during Al-Si film formation. Reference numeral 7 in FIG.
Indicates A generated at the interface between Ti6 and Al-based material 8.
It is an l-Si-Ti alloy layer.
【００２４】なおここで、Ａｌ高温スパッタ成膜を行う
替わりに、Ａｌリフロースパッタを行うことも可能であ
る。この場合、まず常温のＡｌスパッタ成膜を行い、次
にリフロー加熱を行う。Ａｌリフロー加熱方法としては
基板裏面からのガス加熱方式を用いたが、他にランプ加
熱等によることもできる。ここで良好なＡｌ埋め込みを
行うために、Ａｌ成膜からＡｌリフローへは真空中で連
続的に処理されることが好ましい。以下にＡｌ成膜条
件、及びＡｌリフロー条件を示す。 Ａｌ−Ｓｉ成膜条件 ＤＣパワー ２０ｋＷ 成膜速度 １．２μｍ／ｍｉｎ． ガス Ａｒ１００ＳＣＣＭ 圧力 ０．４Ｐａ 温度 １５０℃ Ａｌリフロー加熱 加熱温度 ５００℃ 加熱時間 ２ｍｉｎ． ガス Ａｒ１００ＳＣＣＭ 基板裏面圧 ８．０ＴｏｒｒHere, instead of performing the Al high temperature sputtering film formation, Al reflow sputtering can be performed. In this case, first, Al sputtering film formation is performed at room temperature, and then reflow heating is performed. As the Al reflow heating method, the gas heating method from the back surface of the substrate is used, but other methods such as lamp heating may be used. Here, in order to perform good Al burying, it is preferable that the Al film formation and the Al reflow are continuously processed in a vacuum. The Al film forming conditions and Al reflow conditions are shown below. Al-Si film forming conditions DC power 20 kW Film forming rate 1.2 μm / min. Gas Ar100SCCM pressure 0.4Pa temperature 150 ° C Al reflow heating heating temperature 500 ° C heating time 2 min. Gas Ar100SCCM Substrate backside pressure 8.0 Torr
【００２５】本実施例の場合、予めダミー接続孔５を開
口してあるので、Ａｌ高温スパッタまたはＡｌリフロー
の際の加熱による下層Ａｌ配線膨張ストレスは各接続孔
４，５（ビアホール）に分散し、一部の接続孔（ビアホ
ール）に集中することを回避できる。従って、下層Ａｌ
が下地Ｔｉ６を突き抜け、上層配線８中へ吸い上げられ
るといった不良は発生しない。In the case of this embodiment, since the dummy connection hole 5 is opened in advance, the lower layer Al wiring expansion stress due to heating at the time of Al high temperature sputtering or Al reflow is dispersed to each connection hole 4 and 5 (via hole). It is possible to avoid concentrating on some of the connection holes (via holes). Therefore, the lower layer Al
There is no such a defect that the metal penetrates the underlying Ti 6 and is sucked up into the upper wiring 8.
【００２６】次に通常のフォトレジスト工程にてレジス
トパターン９を形成し（図４）、通常のＲＩＥ工程にて
上層Ａｌ系配線８を配線８１の形状に加工する（図
５）。ここでダミー接続孔５内には、Ｔｉ６及びＡｌ系
材料８２が残るが、このことは特に問題ではない。Next, a resist pattern 9 is formed by a normal photoresist process (FIG. 4), and the upper Al-based wiring 8 is processed into the shape of the wiring 81 by a normal RIE process (FIG. 5). Here, Ti6 and Al-based material 82 remain in the dummy connection hole 5, but this is not a problem.
【００２７】なおここで、上記下地Ｔｉ６の替わりに、
ＴｉＮ、ＴｉＯＮ等を用いることが可能である。Ｔｉ
Ｎ、ＴｉＯＮはＴｉより硬いのでクラックが入り難いた
め、ダミービアホール法と併用することで、よりＡｌ吸
い上げを防止する効果が期待できる。Here, instead of the base Ti6,
It is possible to use TiN, TiON or the like. Ti
Since N and TiON are harder than Ti and are less prone to cracks, the effect of preventing Al absorption can be expected by using together with the dummy via hole method.
【００２８】下地の成膜構造としてＴｉ／Ｔｉ（Ｏ）Ｎ
／Ｔｉを用いた場合の、Ｔｉ（Ｏ）Ｎの成膜条件を示
す。 Ｔｉ（Ｏ）Ｎ成膜条件 ＤＣパワー ５ｋＷ 使用ガス Ａｒ ８０ＳＣＣＭ Ｎ2 （−６％Ｏ2 ）４０ＳＣＣＭ 圧力 ０．４Ｐａ 温度 １５０℃Ti / Ti (O) N is used as the underlying film formation structure.
The film forming conditions of Ti (O) N when / Ti is used are shown below. Ti (O) N film forming conditions DC power 5 kW Working gas Ar 80SCCM N 2 (-6% O 2 ) 40SCCM Pressure 0.4Pa Temperature 150 ° C
【００２９】なお、上記Ｔｉ、Ｔｉ（Ｏ）Ｎの成膜にコ
リメーションスパッタ法を用いることも可能である。こ
の場合成膜パワーは８〜１０ｋＷとするが、他の条件は
通常の成膜条件と同じでよい。コリメーションスパッタ
法を用いることによりビアホール底に形成される下地の
膜厚が増加するため、よりクラックが入りにくくなる。It is also possible to use the collimation sputtering method for the film formation of Ti and Ti (O) N. In this case, the film forming power is set to 8 to 10 kW, but other conditions may be the same as the normal film forming conditions. By using the collimation sputtering method, the film thickness of the underlayer formed on the bottom of the via hole increases, and thus cracks are less likely to occur.
【００３０】上記Ｔｉ、ＴｉＮの成膜にＣＶＤ法を用い
ることも可能である。以下にＥＣＲＣＶＤ法を用いる場
合の成膜条件を示す。 ＥＣＲ ＣＶＤ ＴｉＮ成膜条件 温度 ４２０℃ 圧力 ０．２３Ｐａ マイクロ波パワー ２．８ｋＷ 使用ガス ＴｉＣｌ4 ２０ＳＣＣＭ Ｈ2 ２６ＳＣＣＭ Ｎ2 ８ＳＣＣＭ ＥＣＲ ＣＶＤ Ｔｉ成膜条件 温度 ４２０℃ 圧力 ０．１２Ｐａ マイクロ波パワー ２．８ｋＷ 使用ガス ＴｉＣｌ4 １０ＳＣＣＭ Ｈ2 ５０ＳＣＣＭ ＣＶＤ法を用いることにより、ビアホール底部に形成さ
れる下地の膜厚はより増加し、クラックはより入りにく
くなる。It is also possible to use the CVD method for forming the Ti and TiN films. The film forming conditions when the ECRCVD method is used are shown below. ECR CVD TiN film forming conditions temperature 420 ° C. pressure 0.23 Pa microwave power 2.8 kW working gas TiCl 4 20 SCCM H 2 26 SCCM N 2 8 SCCM ECR CVD Ti film forming conditions temperature 420 ° C. pressure 0.12 Pa microwave power 2.8 kW used By using the gas TiCl 4 10SCCM H 2 50SCCM CVD method, the film thickness of the underlayer formed at the bottom of the via hole is further increased, and cracks are less likely to occur.
【００３１】実施例２ 実施例１の場合、上層Ａｌ配線ＲＩＥ時のオーバーエッ
チングにより図５に示すダミー接続孔５（ダミービアホ
ール）内のＡｌ８２及び下地Ｔｉ６等がエッチングされ
過ぎると、その後の層間平坦化が困難になる。また、接
続孔（ビアホール）内が完全にエッチングされた後に更
にオーバーエッチングをかけると、下層配線３までもエ
ッチングしてしまう恐れがある。これを回避する方法と
して、本実施例においては、上層配線のダミービアホー
ル部分をダミー配線として残し、図６に断面で示し、図
７に上面で示す構造とする。Embodiment 2 In the case of Embodiment 1, if the Al 82 and the underlying Ti 6 in the dummy connection hole 5 (dummy via hole) shown in FIG. 5 are over-etched by over-etching during the upper layer Al wiring RIE, the interlayer flattening thereafter will occur. Becomes difficult. Further, if over-etching is further performed after the inside of the connection hole (via hole) is completely etched, the lower layer wiring 3 may also be etched. As a method of avoiding this, in this embodiment, the dummy via hole portion of the upper layer wiring is left as a dummy wiring, and the structure is shown in the cross section in FIG. 6 and the upper surface in FIG.
【００３２】図６及び図７中、符号８１で実配線、８３
でダミー配線を示す。その他は実施例１と同様である。
本実施例の場合、上記の問題点を回避できると共に、上
層Ａｌ配線上の平坦化を容易にするというメリットがあ
る。In FIGS. 6 and 7, reference numeral 81 is an actual wiring and 83
Indicates dummy wiring. Others are the same as in the first embodiment.
In the case of the present embodiment, there is an advantage that the above problems can be avoided and the flattening on the upper Al wiring is facilitated.
【００３３】プロセス上は、実接続孔４、ダミー接続孔
５の双方に同様の操作を施すので、こちらの方がやり易
いとも言える。In terms of the process, since the same operation is performed on both the actual connection hole 4 and the dummy connection hole 5, it can be said that this is easier.
【００３４】[0034]
【発明の効果】本発明によれば、接続孔（ビアホール
等）部分におけるＡｌ系材料吸い上げを防止でき、この
Ａｌ系材料吸い上げ防止により、Ａｌ系材料配線の信頼
性を向上し、かつプロセス条件の変更、プロセスステッ
プの増加の必要なくこれを達成できるＡｌ系配線構造及
びＡｌ系配線構造の形成方法を提供できた。According to the present invention, it is possible to prevent the Al-based material from being sucked up in the connection hole (via hole, etc.). By preventing the Al-based material from being sucked up, the reliability of the Al-based material wiring is improved and the process condition It has been possible to provide an Al-based wiring structure and a method for forming an Al-based wiring structure that can achieve this without the need for modification or increase in process steps.
【図１】実施例１の工程を示す図である（１）。FIG. 1 is a diagram showing a process of Example 1 (1).
【図２】実施例１のダミー接続孔の構成例を示す図であ
る。FIG. 2 is a diagram showing a configuration example of a dummy connection hole according to the first embodiment.
【図３】実施例１の工程を示す図である（２）。FIG. 3 is a diagram showing a process of Example 1 (2).
【図４】実施例１の工程を示す図である（３）。FIG. 4 is a diagram showing the process of Example 1 (3).
【図５】実施例１の工程を示す図である（４）。FIG. 5 is a diagram showing the process of Example 1 (4).
【図６】実施例２を断面で示す図である。FIG. 6 is a cross-sectional view of the second embodiment.
【図７】実施例２を上面で示す図である。FIG. 7 is a diagram showing Example 2 from the top.
【図８】従来技術とその問題点を示す図である（１）。FIG. 8 is a diagram showing a conventional technique and its problems (1).
【図９】従来技術とその問題点を示す図である（２）。FIG. 9 is a diagram showing a conventional technique and its problems (2).
【図１０】従来技術とその問題点を示す図である
（３）。FIG. 10 is a diagram showing a conventional technique and its problems (3).
【図１１】従来技術とその問題点を示す図である
（４）。FIG. 11 is a diagram showing a conventional technique and its problems (4).
【図１２】従来技術とその問題点を示す図である
（５）。FIG. 12 is a diagram showing a conventional technique and its problems (5).
１ 下地ＳｉＯ2 ２ 層間絶縁膜 ３ Ａｌ系下層配線 ４ （実）接続孔（実ビアホール） ５ ダミー接続孔（ダミービアホール） ６ Ｔｉ ８ Ａｌ系上層配線 ８１ 実配線 ８３ ダミー配線1 Underlayer SiO 2 2 Interlayer insulating film 3 Al-based lower layer wiring 4 (Actual) connection hole (actual via hole) 5 Dummy connection hole (dummy via hole) 6 Ti 8 Al-based upper layer wiring 81 Actual wiring 83 Dummy wiring
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 21/768
Claims (4)
Ａｌ系配線と上層実配線とを接続するＡｌ系配線構造に
おいて、 上記接続孔の近傍にダミー接続孔が設けられ、 上記接続孔とダミー接続孔の内、少なくとも接続孔には
Ａｌ系材料が埋め込まれた構成となっていることを特徴
とするＡｌ系配線構造。1. In an Al-based wiring structure for connecting the lower-layer Al-based wiring and the upper-layer actual wiring through a connection hole on the lower-layer Al-based wiring, a dummy connection hole is provided in the vicinity of the connection hole, and the connection is provided. Among the holes and the dummy connection holes, at least the connection hole has an Al-based material embedded therein, which is an Al-based wiring structure.
下層Ａｌ系配線と上層実配線との接続をとる配線が形成
されるとともに、上層ダミー接続孔には上層実配線と接
続しないダミー配線が形成されていることを特徴とする
請求項１に記載のＡｌ系配線構造。2. A dummy that is embedded in an Al-based material in the connection hole to form a connection between the lower-layer Al-based wiring and the upper-layer actual wiring, and is not connected to the upper-layer actual wiring in the upper-layer dummy connection hole. The Al-based wiring structure according to claim 1, wherein wiring is formed.
Ａｌ系配線と上層実配線とを接続するＡｌ系配線構造の
形成方法において、 上記接続孔の近傍にダミー接続孔を設けることを特徴と
するＡｌ系配線構造の形成方法。3. A method of forming an Al-based wiring structure for connecting the lower-layer Al-based wiring and the upper-layer actual wiring through a connection hole on the lower-layer Al-based wiring, wherein a dummy connection hole is provided near the connection hole. And a method for forming an Al-based wiring structure.
層実配線とは接続しないダミー配線を形成することを特
徴とする請求項３に記載のＡｌ系配線構造の形成方法。4. The method for forming an Al-based wiring structure according to claim 3, wherein a conductive material is embedded in the dummy wiring to form a dummy wiring which is not connected to the upper real wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23890493A JP3396921B2 (en) | 1993-08-31 | 1993-08-31 | Al-based wiring structure and method of forming Al-based wiring structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23890493A JP3396921B2 (en) | 1993-08-31 | 1993-08-31 | Al-based wiring structure and method of forming Al-based wiring structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774176A true JPH0774176A (en) | 1995-03-17 |
| JP3396921B2 JP3396921B2 (en) | 2003-04-14 |
Family
ID=17037003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23890493A Expired - Fee Related JP3396921B2 (en) | 1993-08-31 | 1993-08-31 | Al-based wiring structure and method of forming Al-based wiring structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3396921B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1030367A2 (en) * | 1999-02-19 | 2000-08-23 | Infineon Technologies AG | Integrated semiconductor device with stabilized conductive lines |
| DE19527368C2 (en) * | 1994-07-26 | 2001-09-13 | Toshiba Kawasaki Kk | Manufacturing method of a semiconductor device with single crystal wiring layers |
| JP2007081020A (en) * | 2005-09-13 | 2007-03-29 | Denso Corp | Method for manufacturing semiconductor device |
| WO2007045568A2 (en) * | 2005-10-18 | 2007-04-26 | International Business Machines Corporation | Increasing electromigration lifetime and current density in ic |
-
1993
- 1993-08-31 JP JP23890493A patent/JP3396921B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19527368C2 (en) * | 1994-07-26 | 2001-09-13 | Toshiba Kawasaki Kk | Manufacturing method of a semiconductor device with single crystal wiring layers |
| EP1030367A2 (en) * | 1999-02-19 | 2000-08-23 | Infineon Technologies AG | Integrated semiconductor device with stabilized conductive lines |
| EP1030367A3 (en) * | 1999-02-19 | 2003-05-02 | Infineon Technologies AG | Integrated semiconductor device with stabilized conductive lines |
| JP2007081020A (en) * | 2005-09-13 | 2007-03-29 | Denso Corp | Method for manufacturing semiconductor device |
| WO2007045568A2 (en) * | 2005-10-18 | 2007-04-26 | International Business Machines Corporation | Increasing electromigration lifetime and current density in ic |
| WO2007045568A3 (en) * | 2005-10-18 | 2007-07-12 | Ibm | Increasing electromigration lifetime and current density in ic |
| US7301236B2 (en) | 2005-10-18 | 2007-11-27 | International Business Machines Corporation | Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via |
| US7439173B2 (en) | 2005-10-18 | 2008-10-21 | International Business Machines Corporation | Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3396921B2 (en) | 2003-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| US5284799A (en) | Method of making a metal plug | |
| US5332693A (en) | Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device | |
| JP3396921B2 (en) | Al-based wiring structure and method of forming Al-based wiring structure | |
| JP3329290B2 (en) | Method for manufacturing semiconductor device | |
| JP2000012688A (en) | Semiconductor device and manufacture thereof | |
| JP3111466B2 (en) | Method of manufacturing semiconductor device having plated wiring layer | |
| JP2560626B2 (en) | Method for manufacturing semiconductor device | |
| JPH0823028A (en) | Semiconductor device having multilayer interconnect and manufacture thereof | |
| JPH11121458A (en) | Semiconductor device | |
| JPH08139190A (en) | Manufacture of semiconductor device | |
| JP2819640B2 (en) | Semiconductor device | |
| JP3340578B2 (en) | Multilayer wiring of semiconductor device and method of manufacturing the same | |
| JP3339901B2 (en) | Semiconductor device having a multilayer wiring structure and method of manufacturing the same | |
| JPH0669205A (en) | Semiconductor device and manufacture thereof | |
| JP3401805B2 (en) | Al-based material wiring structure, semiconductor device, and wiring structure forming method | |
| JPH11265934A (en) | Forming method of connecting part | |
| JPH06236928A (en) | Semiconductor device and its manufacture | |
| KR100443363B1 (en) | Method of forming metal interconnection in semiconductor device | |
| JP3533022B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP2818979B2 (en) | Method for manufacturing semiconductor device | |
| JPH05343531A (en) | Semiconductor sevice and its manufacture | |
| JPH05243229A (en) | Semiconductor integrated circuit device | |
| JP2000208520A (en) | Semiconductor integrated circuit device and its manufacture | |
| JPH0817913A (en) | Buried structure, forming method of buried structure, semiconductor device having buried structure, and manufacture of said semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |