JPH077342A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH077342A JPH077342A JP5337441A JP33744193A JPH077342A JP H077342 A JPH077342 A JP H077342A JP 5337441 A JP5337441 A JP 5337441A JP 33744193 A JP33744193 A JP 33744193A JP H077342 A JPH077342 A JP H077342A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- input
- differential amplifier
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45112—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45547—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedforward means
- H03F3/45551—Measuring at the input circuit of the differential amplifier
- H03F3/4556—Controlling the common emitter circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
- H03F3/45699—Measuring at the input circuit of the differential amplifier
- H03F3/45708—Controlling the common source circuit of the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 共通モード電圧範囲全体にわたって一定のト
ランスコンダクタンスを有する増幅器用の入力段を提供
する。 【構成】 本発明によれば、相補的な入力トランジスタ
対を具備するトランスコンダクタンスオペアンプ用の差
動入力段が提供される。各トランジスタ対に対して、ダ
イオードダミー負荷が設けられている。共通モード入力
信号が正又は負の供給電圧近くにある場合には、これら
のトランジスタ対のうちの一方がターンオフする。その
場合に、他方のトランジスタ対を介しての電流を増加さ
せるべくダイオード負荷が作用する。その結果、共通モ
ード入力範囲全体にわたって一定のトランスコンダクタ
ンスが与えられる。
ランスコンダクタンスを有する増幅器用の入力段を提供
する。 【構成】 本発明によれば、相補的な入力トランジスタ
対を具備するトランスコンダクタンスオペアンプ用の差
動入力段が提供される。各トランジスタ対に対して、ダ
イオードダミー負荷が設けられている。共通モード入力
信号が正又は負の供給電圧近くにある場合には、これら
のトランジスタ対のうちの一方がターンオフする。その
場合に、他方のトランジスタ対を介しての電流を増加さ
せるべくダイオード負荷が作用する。その結果、共通モ
ード入力範囲全体にわたって一定のトランスコンダクタ
ンスが与えられる。
Description
【0001】
【産業上の利用分野】本発明は、大略、電子増幅器に関
するものであって、更に詳細には、トランスコンダクタ
ンスオペアンプ即ち演算増幅器に関するものである。
するものであって、更に詳細には、トランスコンダクタ
ンスオペアンプ即ち演算増幅器に関するものである。
【0002】
【従来の技術】トランスコンダクタンスオペアンプ即ち
演算増幅器(OTA)は公知のオペアンプと類似してい
る。それは、一段のみから構成されている点が異なって
おり、且つ容量負荷と共に使用することが専ら意図され
ているものである。
演算増幅器(OTA)は公知のオペアンプと類似してい
る。それは、一段のみから構成されている点が異なって
おり、且つ容量負荷と共に使用することが専ら意図され
ているものである。
【0003】トランスコンダクタンスオペアンプに対す
る一つの構成は、一個の差動入力段と、四個のカレント
ミラーとを有するものである。このような回路の一つの
例を図1に示してある。負の供給電圧から正の供給電圧
にわたる共通モード入力範囲を得るために、差動入力段
において相補的な対の入力トランジスタを使用せねばな
らない。共通モードが中間の範囲にある場合には、各対
の両方のトランジスタがオンである。正又は負の供給電
圧即ち電源電圧近くにおいては、一方のトランジスタ対
のみがオンである。
る一つの構成は、一個の差動入力段と、四個のカレント
ミラーとを有するものである。このような回路の一つの
例を図1に示してある。負の供給電圧から正の供給電圧
にわたる共通モード入力範囲を得るために、差動入力段
において相補的な対の入力トランジスタを使用せねばな
らない。共通モードが中間の範囲にある場合には、各対
の両方のトランジスタがオンである。正又は負の供給電
圧即ち電源電圧近くにおいては、一方のトランジスタ対
のみがオンである。
【0004】このことは、入力段のトランスコンダクタ
ンス、従って増幅器全体は、完全な共通モード入力電圧
範囲にわたって一定のものではない。この範囲にわたっ
ての異なるトランスコンダクタンスは、入力範囲にわた
り異なった利得・帯域幅積を発生する。更に、増幅器全
体のスリュレートがこのように変化するトランスコンダ
クタンスと共に変化する。これらのことは、装置の低供
給電圧性能に悪影響を与える。
ンス、従って増幅器全体は、完全な共通モード入力電圧
範囲にわたって一定のものではない。この範囲にわたっ
ての異なるトランスコンダクタンスは、入力範囲にわた
り異なった利得・帯域幅積を発生する。更に、増幅器全
体のスリュレートがこのように変化するトランスコンダ
クタンスと共に変化する。これらのことは、装置の低供
給電圧性能に悪影響を与える。
【0005】
【発明が解決しようとする課題】本発明の目的とすると
ころは、共通モード電圧範囲全体にわたって一定のトラ
ンスコンダクタンスを有する増幅器に対する入力段を提
供することを目的とする。
ころは、共通モード電圧範囲全体にわたって一定のトラ
ンスコンダクタンスを有する増幅器に対する入力段を提
供することを目的とする。
【0006】
【課題を解決するための手段】本発明によれば、相補的
な入力トランジスタ対を具備するトランスコンダクタン
スオペアンプ用の差動入力段が提供される。各対に対し
て、ダイオードダミー負荷が設けられている。共通モー
ド入力信号が正又は負の供給電圧即ち電源電圧に近い場
合には、これらの対のうちの一方がターンオフする。こ
れが発生すると、該ダイオード負荷は、他方の対を介し
ての電流を増加させるべく作用する。その結果、共通モ
ード入力範囲全体にわたって一定のトランスコンダクタ
ンスが与えられる。
な入力トランジスタ対を具備するトランスコンダクタン
スオペアンプ用の差動入力段が提供される。各対に対し
て、ダイオードダミー負荷が設けられている。共通モー
ド入力信号が正又は負の供給電圧即ち電源電圧に近い場
合には、これらの対のうちの一方がターンオフする。こ
れが発生すると、該ダイオード負荷は、他方の対を介し
ての電流を増加させるべく作用する。その結果、共通モ
ード入力範囲全体にわたって一定のトランスコンダクタ
ンスが与えられる。
【0007】
【実施例】図1を参照すると、トランスコンダクタンス
オペアンプ(OTA)10の概略的な構成がブロック図
で示されている。増幅器の全体的な構成は従来公知であ
る。増幅器10は、正(+)及び負(−)の夫々の入力
端を具備する差動入力段12を有している。入力段12
は、更に、四つの端子a,b,c,dを有している。電
流I1 は端子aからの電流であり、且つI2 は端子bか
らの電流である。電流I3 及びI4 は、夫々、端子c及
びdの夫々からの電流である。
オペアンプ(OTA)10の概略的な構成がブロック図
で示されている。増幅器の全体的な構成は従来公知であ
る。増幅器10は、正(+)及び負(−)の夫々の入力
端を具備する差動入力段12を有している。入力段12
は、更に、四つの端子a,b,c,dを有している。電
流I1 は端子aからの電流であり、且つI2 は端子bか
らの電流である。電流I3 及びI4 は、夫々、端子c及
びdの夫々からの電流である。
【0008】全体的な増幅器10は、更に、四つのカレ
ントミラー14,16,18,20を有している。これ
らのカレントミラーは、当該技術分野において公知の適
宜の構成のものとすることが可能である。各カレントミ
ラーにおける端子IN及びOUTは、各カレントミラー
の機能を表わしている。各場合において、OUT端子に
おける電流はIN端子を介しての電流と強制的に同一の
ものとされ、そのことは当該技術分野において公知であ
る。
ントミラー14,16,18,20を有している。これ
らのカレントミラーは、当該技術分野において公知の適
宜の構成のものとすることが可能である。各カレントミ
ラーにおける端子IN及びOUTは、各カレントミラー
の機能を表わしている。各場合において、OUT端子に
おける電流はIN端子を介しての電流と強制的に同一の
ものとされ、そのことは当該技術分野において公知であ
る。
【0009】電流I1 +I4 がカレントミラー14の入
力端子へ引込まれ、従って同一の電流がカレントミラー
14から出力される。カレントミラー20は入力端子上
に電流I2 +I3 を有しており、従って同一の電流がそ
の出力端子上に発生される。これら二つの値の間の差は
ノード22における増幅器からの出力である。残りの電
流は図1に示した如きのものである。
力端子へ引込まれ、従って同一の電流がカレントミラー
14から出力される。カレントミラー20は入力端子上
に電流I2 +I3 を有しており、従って同一の電流がそ
の出力端子上に発生される。これら二つの値の間の差は
ノード22における増幅器からの出力である。残りの電
流は図1に示した如きのものである。
【0010】増幅器10の共通モード入力範囲を改善す
るために、入力段12のトランスコンダクタンスを可及
的に一定のものとすることが望ましい。このことを行な
うための四つの可能な回路が次の図面に示されている。
るために、入力段12のトランスコンダクタンスを可及
的に一定のものとすることが望ましい。このことを行な
うための四つの可能な回路が次の図面に示されている。
【0011】図2を参照すると、入力段24は正の入力
端子と負の入力端子とを有している。トランジスタ26
及び28は正の入力端子へ接続されており、且つトラン
ジスタ30及び32は負の入力端子へ接続している。ト
ランジスタ26のエミッタは電流源34を介して正の供
給電圧即ち電源電圧VCCへ接続している。トランジスタ
28のエミッタは、電流源36を介して、この場合には
接地状態にある負の供給端子へ接続している。トランジ
スタ30のエミッタはトランジスタ28のエミッタへ接
続しており、且つトランジスタ32のエミッタはトラン
ジスタ26のエミッタへ接続している。トランジスタ2
6及び32は一つのトランジスタ対を構成しており、且
つトランジスタ28及び30は相補的なトランジスタ対
を形成している。これら四つのトランジスタ26乃至3
2のコレクタは図示した如く入力端子a,b,c,dへ
接続している。
端子と負の入力端子とを有している。トランジスタ26
及び28は正の入力端子へ接続されており、且つトラン
ジスタ30及び32は負の入力端子へ接続している。ト
ランジスタ26のエミッタは電流源34を介して正の供
給電圧即ち電源電圧VCCへ接続している。トランジスタ
28のエミッタは、電流源36を介して、この場合には
接地状態にある負の供給端子へ接続している。トランジ
スタ30のエミッタはトランジスタ28のエミッタへ接
続しており、且つトランジスタ32のエミッタはトラン
ジスタ26のエミッタへ接続している。トランジスタ2
6及び32は一つのトランジスタ対を構成しており、且
つトランジスタ28及び30は相補的なトランジスタ対
を形成している。これら四つのトランジスタ26乃至3
2のコレクタは図示した如く入力端子a,b,c,dへ
接続している。
【0012】入力トランジスタに加えて、幾つかのトラ
ンジスタが図示した如くダイオードとして接続されてい
る。トランジスタ38及び40はNPNトランジスタで
あり、一方トランジスタ42及び44はPNPトランジ
スタである。
ンジスタが図示した如くダイオードとして接続されてい
る。トランジスタ38及び40はNPNトランジスタで
あり、一方トランジスタ42及び44はPNPトランジ
スタである。
【0013】電流源46はダイオードスタック38,4
2へ接続している。電流源48はダイオードスタック4
0,44へ接続している。ダイオードスタック36,4
2は、更に、トランジスタ28のエミッタへ接続してい
る。ダイオードスタック40,44は、更に、トランジ
スタ34のエミッタへ接続している。
2へ接続している。電流源48はダイオードスタック4
0,44へ接続している。ダイオードスタック36,4
2は、更に、トランジスタ28のエミッタへ接続してい
る。ダイオードスタック40,44は、更に、トランジ
スタ34のエミッタへ接続している。
【0014】電流源46,48の各々はI0 の値を有す
る電流を供給する。電流源34,36の各々は2I0 の
値を有する電流を供給する。入力段24の動作について
次に説明する。
る電流を供給する。電流源34,36の各々は2I0 の
値を有する電流を供給する。入力段24の動作について
次に説明する。
【0015】共通モード入力電圧が中間範囲にある場合
には、四つのトランジスタ26,28,30,32の全
てはオンしている。電流源34はダイオードストリング
40,44を介してI0 の値を有する電流を供給せねば
ならないので、I0 は一対のトランジスタ26及び32
を介して流れる。同様に、ダイオードストリング38,
42によって引出される電流I0 はトランジスタ対2
8,30を介して流れる全電流をI0 とさせる。
には、四つのトランジスタ26,28,30,32の全
てはオンしている。電流源34はダイオードストリング
40,44を介してI0 の値を有する電流を供給せねば
ならないので、I0 は一対のトランジスタ26及び32
を介して流れる。同様に、ダイオードストリング38,
42によって引出される電流I0 はトランジスタ対2
8,30を介して流れる全電流をI0 とさせる。
【0016】中間範囲の共通モード入力を有する入力段
の全体的なトランスコンダクタンスは次式で表わされ
る。
の全体的なトランスコンダクタンスは次式で表わされ
る。
【0017】
【数1】
【0018】共通モードが負の供給電圧に非常に近い場
合には、トランジスタ対28,30はオフである。この
ことが発生するのは、バイアス電流源が飽和するからで
ある。ダイオードストリング40,44もオフである。
何故ならば、その電流源が飽和するからである。入力段
のトランスコンダクタンスは、残りのPNP対のトラン
ジスタ26,32によって与えられる。これらのトラン
ジスタは、現在、完全な2I0 でバイアスされている。
何故ならば、前にダイオードストリング40,44を介
してそれから減算されていた電流I0 がカットオフされ
るからである。入力段24の全体的なトランスコンダク
タンスは次式で与えらえる。
合には、トランジスタ対28,30はオフである。この
ことが発生するのは、バイアス電流源が飽和するからで
ある。ダイオードストリング40,44もオフである。
何故ならば、その電流源が飽和するからである。入力段
のトランスコンダクタンスは、残りのPNP対のトラン
ジスタ26,32によって与えられる。これらのトラン
ジスタは、現在、完全な2I0 でバイアスされている。
何故ならば、前にダイオードストリング40,44を介
してそれから減算されていた電流I0 がカットオフされ
るからである。入力段24の全体的なトランスコンダク
タンスは次式で与えらえる。
【0019】
【数2】
【0020】ダイオードストリング38,40を流れる
電流I0 は、未だに、前にNPN対28,30をバイア
スしていた電流2I0 から減算する。従って、この対は
カットオフされるが、本回路内のいずれの装置も逆バイ
アスされることはない。
電流I0 は、未だに、前にNPN対28,30をバイア
スしていた電流2I0 から減算する。従って、この対は
カットオフされるが、本回路内のいずれの装置も逆バイ
アスされることはない。
【0021】共通モード入力電圧が正の共通電圧に近い
場合には、対称的な挙動が発生する。この場合には、ト
ランジスタ26,32がターンオフし、2I0 の値を有
する電流がトランジスタ28,30をバイアスするため
に使用される。従って、本回路の全体的なトランスコン
ダクタンスは、任意の共通モード入力において、2I0
/Vt の値に一定状態に留まる。
場合には、対称的な挙動が発生する。この場合には、ト
ランジスタ26,32がターンオフし、2I0 の値を有
する電流がトランジスタ28,30をバイアスするため
に使用される。従って、本回路の全体的なトランスコン
ダクタンスは、任意の共通モード入力において、2I0
/Vt の値に一定状態に留まる。
【0022】図3は図2の回路の概略図であって、それ
がCMOS技術で実現されている点が異なっている。こ
の回路の動作は図2に示したものと類似している。入力
トランジスタ50,52,54,56は前と同じく相補
的な入力対を形成している。トランジスタ58,60,
62,64は図2のものと類似したダイオードストリン
グを形成している。トランジスタ50,56,62,6
4はPチャンネルトランジスタであり、一方トランジス
タ52,54,58,60はNチャンネルトランジスタ
である。トランジスタのバルク接続は分離されねばなら
ず且つ各装置のソースへなされねばならない。
がCMOS技術で実現されている点が異なっている。こ
の回路の動作は図2に示したものと類似している。入力
トランジスタ50,52,54,56は前と同じく相補
的な入力対を形成している。トランジスタ58,60,
62,64は図2のものと類似したダイオードストリン
グを形成している。トランジスタ50,56,62,6
4はPチャンネルトランジスタであり、一方トランジス
タ52,54,58,60はNチャンネルトランジスタ
である。トランジスタのバルク接続は分離されねばなら
ず且つ各装置のソースへなされねばならない。
【0023】電流源64,66,68,70は、図示し
た如く、本回路へ接続されている。それらは、図2に関
連して説明した電流源と実質的に同一の機能を達成す
る。電流源64−70間の電流比はバイポーラの場合に
おけるものと異なっている。何故ならば、電界効果トラ
ンジスタのトランスコンダクタンスは、バイアス電流の
平方根に比例するものであって、バイポーラ技術の場合
のようにバイアス電流に直接的に比例するものではな
い。一つのトランジスタのトランスコンダクタンスは次
式で表わされる。
た如く、本回路へ接続されている。それらは、図2に関
連して説明した電流源と実質的に同一の機能を達成す
る。電流源64−70間の電流比はバイポーラの場合に
おけるものと異なっている。何故ならば、電界効果トラ
ンジスタのトランスコンダクタンスは、バイアス電流の
平方根に比例するものであって、バイポーラ技術の場合
のようにバイアス電流に直接的に比例するものではな
い。一つのトランジスタのトランスコンダクタンスは次
式で表わされる。
【0024】
【数3】
【0025】尚、βはトランジスタ寸法に依存する定数
であり、且つnは別の技術に依存するが寸法とは独立的
な係数である。この比例における差異のために、CMO
S実施例における電流源は異なった比を有するものでな
ければならない。
であり、且つnは別の技術に依存するが寸法とは独立的
な係数である。この比例における差異のために、CMO
S実施例における電流源は異なった比を有するものでな
ければならない。
【0026】全体的な増幅器のトランスコンダクタンス
は二つの項から構成されている。最初の項はNMOS対
トランスコンダクタンスに起因するものであり、且つ二
番目の項はPMOS対のトランスコンダクタンスに起因
するものである。増幅器の全体的なトランスコンダクタ
ンスは次式で与えられる。
は二つの項から構成されている。最初の項はNMOS対
トランスコンダクタンスに起因するものであり、且つ二
番目の項はPMOS対のトランスコンダクタンスに起因
するものである。増幅器の全体的なトランスコンダクタ
ンスは次式で与えられる。
【0027】
【数4】
【0028】電流源の間の比が図3に示した如く3/4
にとられる場合には、共通モード入力電圧範囲を横断し
てのトランスコンダクタンスは同一である。全てのトラ
ンジスタがアクティブ即ち活性状態にある中間範囲の場
合には次式が成立する。
にとられる場合には、共通モード入力電圧範囲を横断し
てのトランスコンダクタンスは同一である。全てのトラ
ンジスタがアクティブ即ち活性状態にある中間範囲の場
合には次式が成立する。
【0029】
【数5】
【0030】NMOS対及びPMOS対が次式を満足す
る形状を有する場合には、
る形状を有する場合には、
【0031】
【数6】
【0032】次式が成立する。
【0033】
【数7】
【0034】入力電圧の低い範囲においては、Nチャン
ネル対のトランジスタはオフである。従って、トランス
コンダクタンスはPチャンネル装置によって一時的に与
えられる。
ネル対のトランジスタはオフである。従って、トランス
コンダクタンスはPチャンネル装置によって一時的に与
えられる。
【0035】
【数8】
【0036】共通モード入力が正の供給電圧に非常に近
い場合には、Pチャンネル対のトランジスタはオフであ
る。この場合には、次式が成立する。
い場合には、Pチャンネル対のトランジスタはオフであ
る。この場合には、次式が成立する。
【0037】
【数9】
【0038】従って、共通モード入力電圧の値に拘ら
ず、本差動入力段のトランスコンダクタンスは一定状態
に維持される。
ず、本差動入力段のトランスコンダクタンスは一定状態
に維持される。
【0039】図4を参照すると、別のバイポーラ実施例
が示されている。この回路は、図2の回路と類似した態
様で動作するが、図2のダイオードスタックが本実施例
においてはアクティブなトランジスタとして接続されて
いる点が異なっている。トランジスタ72,74,7
6,78のベースは正入力端へ接続しており、且つトラ
ンジスタ80,82,84,86のベースは負入力端へ
接続している。電流源88は入力トランジスタ72及び
86へ電流を供給し、且つ電流源90はトランジスタ7
4及び84をバイアスさせる。電流源92はトランジス
タ78及び80をバイアスし、一方電流源94はトラン
ジスタ76及び82をバイアスする。
が示されている。この回路は、図2の回路と類似した態
様で動作するが、図2のダイオードスタックが本実施例
においてはアクティブなトランジスタとして接続されて
いる点が異なっている。トランジスタ72,74,7
6,78のベースは正入力端へ接続しており、且つトラ
ンジスタ80,82,84,86のベースは負入力端へ
接続している。電流源88は入力トランジスタ72及び
86へ電流を供給し、且つ電流源90はトランジスタ7
4及び84をバイアスさせる。電流源92はトランジス
タ78及び80をバイアスし、一方電流源94はトラン
ジスタ76及び82をバイアスする。
【0040】この回路の場合には、トランジスタ78及
び80のコレクタは直接電流源90へ接続している。ト
ランジスタ76及び82のコレクタは直接電流源88へ
接続している。電流源88及び90は、図2における場
合の如く入力トランジスタのうちの一方のエミッタへ接
続したノードにおけるのではなく、ダミートランジスタ
76−82を介しての電流の減算は電流源88,90内
において直接的に発生するように構成されている。この
アプローチは、全てのバイアス電流源がカスコード接続
とされた場合に有用な場合があり、その場合には、電流
の減算はバイアス電流源のカスコード装置で発生する。
び80のコレクタは直接電流源90へ接続している。ト
ランジスタ76及び82のコレクタは直接電流源88へ
接続している。電流源88及び90は、図2における場
合の如く入力トランジスタのうちの一方のエミッタへ接
続したノードにおけるのではなく、ダミートランジスタ
76−82を介しての電流の減算は電流源88,90内
において直接的に発生するように構成されている。この
アプローチは、全てのバイアス電流源がカスコード接続
とされた場合に有用な場合があり、その場合には、電流
の減算はバイアス電流源のカスコード装置で発生する。
【0041】図5は図4の回路のCMOS実施例であ
る。トランジスタ96は入力トランジスタとして作用
し、トランジスタ98はダミー負荷トランジスタとして
作用する。電流源100の各々はI0 の電流を供給し且
つ電流源102は3/4I0 の電流を供給する。異なる
共通モード入力電圧においての図5の回路の全体的なト
ランスコンダクタンスを見付けだす方程式は図3に関し
て説明した方程式3乃至9と同一のものである。この実
施例の場合には、トランジスタのバルクをVdd及び基板
へ接続させることが可能である。
る。トランジスタ96は入力トランジスタとして作用
し、トランジスタ98はダミー負荷トランジスタとして
作用する。電流源100の各々はI0 の電流を供給し且
つ電流源102は3/4I0 の電流を供給する。異なる
共通モード入力電圧においての図5の回路の全体的なト
ランスコンダクタンスを見付けだす方程式は図3に関し
て説明した方程式3乃至9と同一のものである。この実
施例の場合には、トランジスタのバルクをVdd及び基板
へ接続させることが可能である。
【0042】これらの種々の実施例の回路は、全て、従
来の入力段と比較して以下に指摘するような利点を有し
ている。差動入力段、従って全体的な増幅器の全体的な
トランスコンダクタンスは、共通モード入力範囲全体に
わたって一定状態に維持される。本回路はバイポーラ実
施例又はCMOS実施例のいずれかに容易に適合させる
ことが可能である。入力バイアス電圧が変化する場合
に、部品が逆バイアスされることはない。全ての部品は
常に逆バイアスされる状態からほど遠いものであり、そ
れらは導通状態にあるか又は非導通状態のいずれかにあ
る。このことは、バイポーラ実施例においては特に重要
である。何故ならば、その場合には、ベース・エミッタ
接合の逆バイアスは破壊的なものであり回避せねばなら
ないものだからである。
来の入力段と比較して以下に指摘するような利点を有し
ている。差動入力段、従って全体的な増幅器の全体的な
トランスコンダクタンスは、共通モード入力範囲全体に
わたって一定状態に維持される。本回路はバイポーラ実
施例又はCMOS実施例のいずれかに容易に適合させる
ことが可能である。入力バイアス電圧が変化する場合
に、部品が逆バイアスされることはない。全ての部品は
常に逆バイアスされる状態からほど遠いものであり、そ
れらは導通状態にあるか又は非導通状態のいずれかにあ
る。このことは、バイポーラ実施例においては特に重要
である。何故ならば、その場合には、ベース・エミッタ
接合の逆バイアスは破壊的なものであり回避せねばなら
ないものだからである。
【0043】図4及び5の実施例の場合には、ダミート
ランジスタを介しての電流の減算は、入力トランジスタ
のエミッタ上ではなくバイアス電流源内において発生す
る。然しながら、入力ベース電流及び入力容量はこの場
合には増加されている。何故ならば、四個のトランジス
タのベースは二つのみではなく各入力端子において共通
接続されているからである。図2及び3の回路の場合に
は、このような入力容量の増加及び入力バイアス電流の
増加が発生することはない。
ランジスタを介しての電流の減算は、入力トランジスタ
のエミッタ上ではなくバイアス電流源内において発生す
る。然しながら、入力ベース電流及び入力容量はこの場
合には増加されている。何故ならば、四個のトランジス
タのベースは二つのみではなく各入力端子において共通
接続されているからである。図2及び3の回路の場合に
は、このような入力容量の増加及び入力バイアス電流の
増加が発生することはない。
【0044】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図1】 従来技術に基づくトランスコンダクタンスオ
ペアンプを示した概略ブロック図。
ペアンプを示した概略ブロック図。
【図2】 本発明に基づくバイポーラトランジスタを使
用した入力差動段を示した概略図。
用した入力差動段を示した概略図。
【図3】 本発明に基づく電界効果トランジスタを使用
した差動入力段を示した概略図。
した差動入力段を示した概略図。
【図4】 図2に示したものの変形例としてのバイポー
ラ入力段を示した概略図。
ラ入力段を示した概略図。
【図5】 図3に示したものの変形例としての電界効果
トランジスタを使用した好適な入力段を示した概略図。
トランジスタを使用した好適な入力段を示した概略図。
10 トランスコンダクタンスオペアンプ(OTA) 12 差動入力段 14,16,18,20 カレントミラー 24 入力段
Claims (13)
- 【請求項1】 差動増幅器において、 第一供給端子と第二供給端子とを具備する電圧供給源が
設けられており、 第一対の入力トランジスタが設けられており、 前記第一対の入力トランジスタと相補的な第二対の入力
トランジスタが設けられており、 前記第一対及び第二対の入力トランジスタを夫々バイア
スする第一及び第二電流源が設けられており、 前記第一及び第二電流源によって供給されるバイアス電
流を夫々減少させる第一及び第二負荷回路が設けられて
おり、 前記第一入力対は共通モード入力電圧が前記第一供給端
子上の電圧に近くなる場合にターンオフし、且つ前記第
二入力対は共通モード入力電圧が前記第二供給端子上の
電圧に近くなる場合にターンオフし、 前記共通モード入力電圧が前記第一供給端子上の電圧に
近くなる場合に前記第二負荷回路は前記第一電流源によ
って供給されるバイアス電流を減少させることを停止
し、且つ前記共通モード入力電圧が前記第二供給端子上
の電圧に近くなる場合に前記第一負荷回路は前記第二電
流源によって供給されるバイアス電流を減少させること
を停止し、その際に差動増幅器のトランスコンダクタン
スが比較的一定に維持されることを特徴とする差動増幅
器。 - 【請求項2】 請求項1において、前記第一及び第二負
荷回路が、夫々、前記第一及び第二電流源と直列したダ
イオードを有することを特徴とする差動増幅器。 - 【請求項3】 請求項2において、前記第一及び第二負
荷回路の各々が、更に、前記第一及び第二電流源による
電流の量を制御するダイオードと直列した電流源を有す
ることを特徴とする差動増幅器。 - 【請求項4】 請求項3において、前記第一負荷回路
が、前記第一電流源と前記第一対におけるトランジスタ
の各々との間の共通ノードへ接続しており、且つ前記第
二負荷回路が前記第二電流源と前記第二対におけるトラ
ンジスタの各々との間の共通ノードへ接続していること
を特徴とする差動増幅器。 - 【請求項5】 請求項1において、前記第一及び第二負
荷回路の各々が、前記第一及び第二電流源による電流の
量を制御するために直列した二つのトランジスタと一個
の電流源とを有することを特徴とする差動増幅器。 - 【請求項6】 請求項5において、各負荷回路における
二つのトランジスタが直列してダイオード接続されてい
ることを特徴とする差動増幅器。 - 【請求項7】 請求項5において、各負荷回路における
二つのトランジスタが互いに並列接続されていることを
特徴とする差動増幅器。 - 【請求項8】 請求項7において、各負荷回路における
二つのトランジスタの入力端子が前記一対の入力トラン
ジスタのベースへ接続していることを特徴とする差動増
幅器。 - 【請求項9】 請求項8において、前記第一及び第二負
荷回路における二つのトランジスタが、夫々、前記第一
及び第二電流源へ直接接続した共通端子を有しており、
入力トランジスタの端子へ直接接続することなしに前記
電流源から直接電流が引出されることを特徴とする差動
増幅器。 - 【請求項10】 請求項5において、前記トランジスタ
の全てがバイポーラトランジスタであることを特徴とす
る差動増幅器。 - 【請求項11】 請求項10において、前記負荷回路に
おける電流源が、前記第一及び第二電流源によって供給
される値の半分の値を有する電流を供給することを特徴
とする差動増幅器。 - 【請求項12】 請求項5において、前記トランジスタ
の全てが電界効果トランジスタであることを特徴とする
差動増幅器。 - 【請求項13】 請求項12において、前記負荷回路に
おける電流源が、前記第一及び第二電流源によって供給
される値の3/4の値を有する電流を供給することを特
徴とする差動増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US472 | 1979-01-02 | ||
US08/000,472 US5323120A (en) | 1993-01-05 | 1993-01-05 | High swing operational transconductance amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH077342A true JPH077342A (ja) | 1995-01-10 |
Family
ID=21691660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5337441A Pending JPH077342A (ja) | 1993-01-05 | 1993-12-28 | 差動増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5323120A (ja) |
EP (1) | EP0606144A1 (ja) |
JP (1) | JPH077342A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440042B1 (ko) * | 1995-08-21 | 2004-11-09 | 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 | 오디오/비디오상호접속용비디오차동버스수신기 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3306252B2 (ja) * | 1994-09-19 | 2002-07-24 | アルプス電気株式会社 | ベース接地トランジスタ増幅器 |
US5500624A (en) * | 1994-11-02 | 1996-03-19 | Motorola, Inc. | Input stage for CMOS operational amplifier and method thereof |
US5574401A (en) * | 1995-06-02 | 1996-11-12 | Analog Devices, Inc. | Large common mode input range CMOS amplifier |
GB9516025D0 (en) * | 1995-08-04 | 1995-10-04 | Philips Electronics Uk Ltd | Amplifier |
US5598129A (en) * | 1995-08-24 | 1997-01-28 | Motorola, Inc. | Low current drain operational transconductance amplifier |
US5631607A (en) * | 1995-09-06 | 1997-05-20 | Philips Electronics North America Corporation | Compact GM-control for CMOS rail-to-rail input stages by regulating the sum of the gate-source voltages constant |
US5734297A (en) * | 1996-03-29 | 1998-03-31 | Philips Electronics North America Corporation | Rail-to-rail input stages with constant gm and constant common-mode output currents |
US5801564A (en) * | 1996-06-28 | 1998-09-01 | Symbios, Inc. | Reduced skew differential receiver |
EP0837558A1 (en) * | 1996-10-18 | 1998-04-22 | Hewlett-Packard Company | A CMOS op-amp input stage with constant small signal gain from rail-to-rail |
US5801524A (en) * | 1997-05-27 | 1998-09-01 | International Business Machines Corporation | Voltage controlled current source for low voltage applications |
US6788142B2 (en) * | 2001-11-19 | 2004-09-07 | Broadcom Corporation | Wide common mode differential input amplifier and method |
US6605997B1 (en) * | 2002-02-08 | 2003-08-12 | International Business Machines Corporation | CMOS dual-stage differential receiver-amplifer |
US6963244B1 (en) * | 2003-12-12 | 2005-11-08 | Analog Devices, Inc. | Common mode linearized input stage and amplifier topology |
US7777568B2 (en) | 2004-12-02 | 2010-08-17 | Mandate Chips and Circuits Pvt. Ltd. | High frequency receiver preamplifier with CMOS rail-to-rail capability |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214329A (en) * | 1989-12-07 | 1993-05-25 | Harris Corporation | Bias current modulation for differentially coupled transistor circuit |
FR2672749B1 (fr) * | 1991-02-12 | 1996-11-08 | Sgs Thomson Microelectronics | Amplificateur operationnel a transconductance a grande excursion de mode commun. |
-
1993
- 1993-01-05 US US08/000,472 patent/US5323120A/en not_active Expired - Lifetime
- 1993-12-28 JP JP5337441A patent/JPH077342A/ja active Pending
-
1994
- 1994-01-04 EP EP94300023A patent/EP0606144A1/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440042B1 (ko) * | 1995-08-21 | 2004-11-09 | 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 | 오디오/비디오상호접속용비디오차동버스수신기 |
Also Published As
Publication number | Publication date |
---|---|
US5323120A (en) | 1994-06-21 |
EP0606144A1 (en) | 1994-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5933056A (en) | Single pole current mode common-mode feedback circuit | |
US5187448A (en) | Differential amplifier with common-mode stability enhancement | |
JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
US5475343A (en) | Class AB complementary output stage | |
JPH077342A (ja) | 差動増幅器 | |
JPH07183741A (ja) | 差動入力回路 | |
JP3088262B2 (ja) | 低歪差動増幅回路 | |
US5028881A (en) | Highly linear operational transconductance amplifier with low transconductance | |
JP3486072B2 (ja) | 可変利得増幅器 | |
US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
EP1376860A1 (en) | Asymmetrical differential amplifier | |
US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
US6072339A (en) | Current sensing circuit with high input impedance | |
US4757275A (en) | Wideband closed loop amplifier | |
US20210250006A1 (en) | Output pole-compensated operational amplifier | |
EP1168602B1 (en) | Completely differential operational amplifier of the folded cascode type | |
Jiang et al. | A 1.2 V bandgap reference based on transimpedance amplifier | |
US6831501B1 (en) | Common-mode controlled differential gain boosting | |
US5334949A (en) | Differential amplifiers | |
US6249184B1 (en) | Rail-to-rail input stage | |
JPH06169225A (ja) | 電圧電流変換回路 | |
JP2503887B2 (ja) | 利得可変回路 | |
TW202341649A (zh) | 放大器及其共模電壓的控制方法 | |
JPH05121971A (ja) | 差動増幅器 | |
JPH0514075A (ja) | 差動増幅回路 |