JPH0770996B2 - ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 - Google Patents
ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置Info
- Publication number
- JPH0770996B2 JPH0770996B2 JP2068494A JP6849490A JPH0770996B2 JP H0770996 B2 JPH0770996 B2 JP H0770996B2 JP 2068494 A JP2068494 A JP 2068494A JP 6849490 A JP6849490 A JP 6849490A JP H0770996 B2 JPH0770996 B2 JP H0770996B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- auxiliary
- input side
- auxiliary clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ギャップの付随する書き込みクロックを、ギ
ャップの付随しない読出しクロックに位相制御を用いて
変換する方法およびこの方法を実施するための装置に関
する。
ャップの付随しない読出しクロックに位相制御を用いて
変換する方法およびこの方法を実施するための装置に関
する。
従来の技術 この形式の装置は、デジタルマルチプレクスシステムの
受信路に使用される。そこではそれぞれのサブチャネル
を再生するためにそのクロックが必要だからである。こ
の装置はヨーロッパ特許出願公開第0266588号公報から
公知である。しかしこの装置においては、集積回路での
実現および回路シミュレーションがスパイクの発生のた
め困難である。
受信路に使用される。そこではそれぞれのサブチャネル
を再生するためにそのクロックが必要だからである。こ
の装置はヨーロッパ特許出願公開第0266588号公報から
公知である。しかしこの装置においては、集積回路での
実現および回路シミュレーションがスパイクの発生のた
め困難である。
発明が解決しようとする課題 本発明の課題は、集積回路での実現に適した、ギャップ
の付随する書き込みクロックを、ギャップの付随しない
読出しクロックに位相制御を用いて高精度に変換する方
法および装置を提供することである。
の付随する書き込みクロックを、ギャップの付随しない
読出しクロックに位相制御を用いて高精度に変換する方
法および装置を提供することである。
課題を解決するための手段 上記課題は本発明により、ａ）前記書き込みクロックを
分周するステップと、 ｂ）前記読出しクロックを分周するステップと、 ｃ）前記分周された書き込みクロックの論理状態と、前
記分周された読出しクロックの論理状態とを比較するス
テップと、 ｄ）前記比較結果に基づき論理状態の不一致が検出され
る間、制御パルスを発生するステップとを有する形式の
ものにおいて、 ｅ）前記読出しクロックの逓倍周波数である内部クロッ
クを発生するステップと、 ここで前記内部クロックを形成するため、 e1）補助クロックを発生し、 e2）前記補助クロックから、ｎ個の補助クロックシーケ
ンスと、ｎ個の反転補助クロックシーケンスとを導出
し、 ここで前記ｎ個の補助クロックシーケンスとｎ個の反転
補助クロックシーケンスは、それぞれの周波数とオン／
オフ比は同じであり、相互の位相間隔の総和が前記補助
クロックの１周期に相応するような等分の位相間隔を有
し、 e3）前記補助クロックシーケンスの１つを内部クロック
として導通し、 ｆ）前記内部クロックをそれぞれ前記制御パルスが発生
している間、加算するステップと、 ｇ）前記加算した内部クロックが所定の最終加算値に達
する際、ｎ個の切換クロックで出力される切換パルスを
発生するステップと、 ｈ）前記切換パルスが発生するたびに、前記の補助クロ
ックシーケンスの代わりに、位相間隔を１つおいて後続
する補助クロックシーケンスを、当該補助クロックシー
ケンスがこれまで導通されていた前記の補助クロックシ
ーケンスと同じ論理状態を有すると、内部クロックとし
て直ちに導通するステップと、 ｉ）前記内部クロックの周波数を分周することにより読
出しクロックを発生するステップとからなる変換方法に
より解決される。
分周するステップと、 ｂ）前記読出しクロックを分周するステップと、 ｃ）前記分周された書き込みクロックの論理状態と、前
記分周された読出しクロックの論理状態とを比較するス
テップと、 ｄ）前記比較結果に基づき論理状態の不一致が検出され
る間、制御パルスを発生するステップとを有する形式の
ものにおいて、 ｅ）前記読出しクロックの逓倍周波数である内部クロッ
クを発生するステップと、 ここで前記内部クロックを形成するため、 e1）補助クロックを発生し、 e2）前記補助クロックから、ｎ個の補助クロックシーケ
ンスと、ｎ個の反転補助クロックシーケンスとを導出
し、 ここで前記ｎ個の補助クロックシーケンスとｎ個の反転
補助クロックシーケンスは、それぞれの周波数とオン／
オフ比は同じであり、相互の位相間隔の総和が前記補助
クロックの１周期に相応するような等分の位相間隔を有
し、 e3）前記補助クロックシーケンスの１つを内部クロック
として導通し、 ｆ）前記内部クロックをそれぞれ前記制御パルスが発生
している間、加算するステップと、 ｇ）前記加算した内部クロックが所定の最終加算値に達
する際、ｎ個の切換クロックで出力される切換パルスを
発生するステップと、 ｈ）前記切換パルスが発生するたびに、前記の補助クロ
ックシーケンスの代わりに、位相間隔を１つおいて後続
する補助クロックシーケンスを、当該補助クロックシー
ケンスがこれまで導通されていた前記の補助クロックシ
ーケンスと同じ論理状態を有すると、内部クロックとし
て直ちに導通するステップと、 ｉ）前記内部クロックの周波数を分周することにより読
出しクロックを発生するステップとからなる変換方法に
より解決される。
作用 本発明では、書き込みクロックと読出しクロックとの間
に位相差が生じているときに制御信号を発生し、この制
御信号で加算カウンタをイネーブルし、内部クロックを
計数して、オーバーフローするたびに切換クロックを出
力する。したがってこの切換クロックの周波数は位相差
に依存し、位相差が大きければ周波数も高くなる。一方
本発明では内部クロックを出力するために、補助クロッ
クFHからｎ個の補助クロックシーケンスFH1〜FHnを形成
し、それらの１つを内部クロックとして送出する。ここ
でこれらの補助クロックシーケンスは、それぞれの周波
数とオン／オフ比は等しいが、等分の位相間隔（360゜/
n）をおいて相互に位相がシフトしている。この位相間
隔の総和は補助クロックの１周期に相応する。そして本
発明では、書き込みクロックと出力された読出しクロッ
クとの位相差により発生した制御パルスによって加算カ
ウンタをイネーブルして内部クロックを分周し、前記ｎ
個の補助クロックシーケンスを順次切替るための切換パ
ルスを形成するのである。すなわちこの切換パルスの周
波数は前記の位相差に依存しており、この切換パルスに
よって前記の補助クロックシーケンスを順次位相の１つ
遅れたものに切り替えるのである。したがって位相差が
大きければ次の補助クロックシーケンスへの切り替えも
高頻度で行われるのである。これにより出力される内部
クロックは、FI＝FH−FXとなり、位相誤差が低減され
る。
に位相差が生じているときに制御信号を発生し、この制
御信号で加算カウンタをイネーブルし、内部クロックを
計数して、オーバーフローするたびに切換クロックを出
力する。したがってこの切換クロックの周波数は位相差
に依存し、位相差が大きければ周波数も高くなる。一方
本発明では内部クロックを出力するために、補助クロッ
クFHからｎ個の補助クロックシーケンスFH1〜FHnを形成
し、それらの１つを内部クロックとして送出する。ここ
でこれらの補助クロックシーケンスは、それぞれの周波
数とオン／オフ比は等しいが、等分の位相間隔（360゜/
n）をおいて相互に位相がシフトしている。この位相間
隔の総和は補助クロックの１周期に相応する。そして本
発明では、書き込みクロックと出力された読出しクロッ
クとの位相差により発生した制御パルスによって加算カ
ウンタをイネーブルして内部クロックを分周し、前記ｎ
個の補助クロックシーケンスを順次切替るための切換パ
ルスを形成するのである。すなわちこの切換パルスの周
波数は前記の位相差に依存しており、この切換パルスに
よって前記の補助クロックシーケンスを順次位相の１つ
遅れたものに切り替えるのである。したがって位相差が
大きければ次の補助クロックシーケンスへの切り替えも
高頻度で行われるのである。これにより出力される内部
クロックは、FI＝FH−FXとなり、位相誤差が低減され
る。
本発明では、内部クロックの周波数を読出しクロックの
周波数の逓倍であるように選定しているので、位相を遅
らす方向での位相制御しか必要でなく、構成が簡単であ
る。また位相誤差を切換パルスの周波数の形で制御する
ので、加算カウンタからの出力信号の数が低減される。
周波数の逓倍であるように選定しているので、位相を遅
らす方向での位相制御しか必要でなく、構成が簡単であ
る。また位相誤差を切換パルスの周波数の形で制御する
ので、加算カウンタからの出力信号の数が低減される。
内部クロック、補助クロック、または補助クロックシー
ケンスの１つを付加クロックとして用いることができ
る。
ケンスの１つを付加クロックとして用いることができ
る。
実施例 第１図に示された装置は、分周器として構成された書き
込みカウンタ２と、位相弁別器３と、分周器として構成
された加算カウンタ７と、発生器８と、水晶発振器12
と、分周器13と、分周器として構成された読出しカウン
タ15とを有する。
込みカウンタ２と、位相弁別器３と、分周器として構成
された加算カウンタ７と、発生器８と、水晶発振器12
と、分周器13と、分周器として構成された読出しカウン
タ15とを有する。
クロック入力側１における書き込みクロックの周波数FE
は分周器２で、クロック出力側における読出しクロック
の周波数FAは分周器15で分周され、位相弁別器３に供給
される。位相弁別器はEXORゲートとすることができる。
すなわち、位相弁別器３は供給される２つの周波数の位
相が異なっている際に出力信号として制御パルスを送出
する。この位相弁別器３の制御パルスのオン／オフ比は
その出力側６を介して分周器７を制御する。分周器７に
はクロックパルスとして付加クロックFZが供給され、制
御パルスがオンの間、この付加クロックFZを計数し、所
定の最終加算値に達すると出力信号を送出する。すなわ
ちこの分周器７は周波数nFZでオーバーフローして出力
信号を送出する。この実施例では付加クロックFZとし
て、発生器８の出力する内部クロックFIが使用される。
分周器７がオーバーフローするたびに、水晶発振器12か
ら導出された発生器８の出力信号FHが端子11にて１位相
分だけ切り替えられる。これによる生じる内部周波数FI
＝FH−FXは水晶発振器12の補助周波数FHに対して低減さ
れており、この内部周波数は分周器13での例えば16によ
る分周後に周波数2048kHzの読出しクロックFAになる
か、または例えば４による分周後に周波数8448kHzの読
出しクロックFAになる。
は分周器２で、クロック出力側における読出しクロック
の周波数FAは分周器15で分周され、位相弁別器３に供給
される。位相弁別器はEXORゲートとすることができる。
すなわち、位相弁別器３は供給される２つの周波数の位
相が異なっている際に出力信号として制御パルスを送出
する。この位相弁別器３の制御パルスのオン／オフ比は
その出力側６を介して分周器７を制御する。分周器７に
はクロックパルスとして付加クロックFZが供給され、制
御パルスがオンの間、この付加クロックFZを計数し、所
定の最終加算値に達すると出力信号を送出する。すなわ
ちこの分周器７は周波数nFZでオーバーフローして出力
信号を送出する。この実施例では付加クロックFZとし
て、発生器８の出力する内部クロックFIが使用される。
分周器７がオーバーフローするたびに、水晶発振器12か
ら導出された発生器８の出力信号FHが端子11にて１位相
分だけ切り替えられる。これによる生じる内部周波数FI
＝FH−FXは水晶発振器12の補助周波数FHに対して低減さ
れており、この内部周波数は分周器13での例えば16によ
る分周後に周波数2048kHzの読出しクロックFAになる
か、または例えば４による分周後に周波数8448kHzの読
出しクロックFAになる。
第２図は発生器８の基本回路図を示す。この発生器は、
補助クロックFHから補助クロックシーケンスFH1〜FHnと
反転補助クロックシーケンス▲▼〜▲▼を
導出するための補助クロックシーケンス形成装置16と切
換装置19を有する。
補助クロックFHから補助クロックシーケンスFH1〜FHnと
反転補助クロックシーケンス▲▼〜▲▼を
導出するための補助クロックシーケンス形成装置16と切
換装置19を有する。
切換装置19を周波数nFXで循環的に切り替えることによ
り出力側11には内部周波数FI＝FH−FXが発生する。
り出力側11には内部周波数FI＝FH−FXが発生する。
第２図の発生器８の具体的な回路構成は第３図に、加算
カウンタ７の横に示されている。発生器８は、補助クロ
ックシーケンス形成装置16、ｎ段のシフトレジスタ17、
NORゲート18、およびNANDゲート20〜24とＤフリップフ
ロップ25〜28と１つの別のＤフリップフロップ29とから
なる切換装置19を有する。
カウンタ７の横に示されている。発生器８は、補助クロ
ックシーケンス形成装置16、ｎ段のシフトレジスタ17、
NORゲート18、およびNANDゲート20〜24とＤフリップフ
ロップ25〜28と１つの別のＤフリップフロップ29とから
なる切換装置19を有する。
シフトレジスタ17とNORゲート18はシフトレジスタリン
グを形成する。NORゲート18は、シフトレジスタ17の出
力側Qnを除いたQ1〜Qn−１がすべて論理状態“L"である
ときだけ論理状態“H"を出力するから、常に１つの出力
側だけが論理状態“H"をとる。
グを形成する。NORゲート18は、シフトレジスタ17の出
力側Qnを除いたQ1〜Qn−１がすべて論理状態“L"である
ときだけ論理状態“H"を出力するから、常に１つの出力
側だけが論理状態“H"をとる。
水晶発振器12から発生する補助周波数FHは、出力される
読出しクロックFAの周波数のｎ倍よりも大きい。この補
助周波数FHから補助クロックシーケンス形成装置16に
て、それぞれオン／オフ比が1:1であるｎ個の補助クロ
ックシーケンスFH1〜FHnとｎ個の反転補助クロックシー
ケンス▲▼〜▲▼が形成される。これらの
補助クロックシーケンスはそれぞれ360゜/n（ｎ＜２）
だけ相互に位相間隔を有するように形成する。
読出しクロックFAの周波数のｎ倍よりも大きい。この補
助周波数FHから補助クロックシーケンス形成装置16に
て、それぞれオン／オフ比が1:1であるｎ個の補助クロ
ックシーケンスFH1〜FHnとｎ個の反転補助クロックシー
ケンス▲▼〜▲▼が形成される。これらの
補助クロックシーケンスはそれぞれ360゜/n（ｎ＜２）
だけ相互に位相間隔を有するように形成する。
１つの補助クロックシーケンスFHxから次の補助クロッ
クシーケンスFHx＋１への実際の切り替え、すなわちこ
れまでの補助クロックを遮断し新たな補助クロックを出
力側11に接続することは、Ｄフリップフロップ25〜28の
１つにて次の反転補助クロックシーケンスの下降縁によ
りトリガされ、NANDゲート20〜23のうちの関与している
２つが同じ論理状態を有するときに行われる。
クシーケンスFHx＋１への実際の切り替え、すなわちこ
れまでの補助クロックを遮断し新たな補助クロックを出
力側11に接続することは、Ｄフリップフロップ25〜28の
１つにて次の反転補助クロックシーケンスの下降縁によ
りトリガされ、NANDゲート20〜23のうちの関与している
２つが同じ論理状態を有するときに行われる。
NANDゲート20〜24の代わりに、ANDゲート、NORゲートお
よびORゲートによる論理回路を使用することもできる。
よびORゲートによる論理回路を使用することもできる。
周波数FAの許容交差が±ΔFAであるとき、補助周波数FH
に対して FH＝N13（FA＋ΔFA） が成り立つ。ここでN13は分周器13の分周係数である。
に対して FH＝N13（FA＋ΔFA） が成り立つ。ここでN13は分周器13の分周係数である。
切換パルス周波数nFXにより１つの補助クロックシーケ
ンスFHxから次の補助クロックシーケンスFHx＋１（次の
補助クロックシーケンスFHx＋１の位相は前の補助クロ
ックシーケンスFHxの位相に対して360゜/nだけシフトし
ている）へ切り替えることにより、出力側11における１
周期長はこの切り替え過程の間、補助周波数FHに関して
360゜から360゜＋360゜/nに延長される。したがって得
られる内部周波数FIは平均値FH−FXを有する（第４
図）。得られた内部周波数FI＝FH−FXの位相差360゜/n
は後置接続された分周器13で値360゜／（ｎ×N13）に低
減される。したがって周波数FAはFA＝（FH−FX）/N13で
ある。補助クロック周波数FXはFX＝FH−（N13×FA×
Ｔ）であり（Ｔは位相弁別器３の出力信号のオン／オフ
比）、位相制御ループの引込み範囲内で０から最大N13
×２×ΔFAの間で変動することができる。これの正確な
値は、位相弁別器３の出力側６の電圧のオン／オフ比Ｔ
により定められる。１つの補助クロックシーケンスから
次の補助クロックシーケンスへの切り替えは、分周器７
がオーバーフローし、出力側９が論理状態“L"から論理
状態“H"へ移行する際に常に行われる。この分周器７に
は計数クロックとして上記の得られた内部周波数FI＝FH
−FXが供給され、位相弁別器３によりイネーブル入力側
を介して加算計数がイネーブルされる。内部周波数FIに
よりオーバーフローした分周器７の出力信号は上昇縁に
よりＤフリップフロップ29をクロックトリガし、シフト
レジスタ17を介して切換装置19を１ステップだけさらに
切り替える。
ンスFHxから次の補助クロックシーケンスFHx＋１（次の
補助クロックシーケンスFHx＋１の位相は前の補助クロ
ックシーケンスFHxの位相に対して360゜/nだけシフトし
ている）へ切り替えることにより、出力側11における１
周期長はこの切り替え過程の間、補助周波数FHに関して
360゜から360゜＋360゜/nに延長される。したがって得
られる内部周波数FIは平均値FH−FXを有する（第４
図）。得られた内部周波数FI＝FH−FXの位相差360゜/n
は後置接続された分周器13で値360゜／（ｎ×N13）に低
減される。したがって周波数FAはFA＝（FH−FX）/N13で
ある。補助クロック周波数FXはFX＝FH−（N13×FA×
Ｔ）であり（Ｔは位相弁別器３の出力信号のオン／オフ
比）、位相制御ループの引込み範囲内で０から最大N13
×２×ΔFAの間で変動することができる。これの正確な
値は、位相弁別器３の出力側６の電圧のオン／オフ比Ｔ
により定められる。１つの補助クロックシーケンスから
次の補助クロックシーケンスへの切り替えは、分周器７
がオーバーフローし、出力側９が論理状態“L"から論理
状態“H"へ移行する際に常に行われる。この分周器７に
は計数クロックとして上記の得られた内部周波数FI＝FH
−FXが供給され、位相弁別器３によりイネーブル入力側
を介して加算計数がイネーブルされる。内部周波数FIに
よりオーバーフローした分周器７の出力信号は上昇縁に
よりＤフリップフロップ29をクロックトリガし、シフト
レジスタ17を介して切換装置19を１ステップだけさらに
切り替える。
捕捉引込み範囲は ２・ΔFA＝FA/（ｎ×N7） である。ここでN7は分周器７の分周係数である。従って
補助周波数FHは FH＝FA×N13×（１＋1/（２×ｎ×N7）） である。
補助周波数FHは FH＝FA×N13×（１＋1/（２×ｎ×N7）） である。
次の表は読出しクロックFAの周波数および書き込みクロ
ックFEの周波数に対して2048kHzまたは8448kHzを使用し
た場合の実施例の実際の値を示す。
ックFEの周波数に対して2048kHzまたは8448kHzを使用し
た場合の実施例の実際の値を示す。
FA＝FE 2048kHz 8448kHz ｎ 8 8 N13 16 4 N7 384 512 ２・ΔFA/FA 325.5ppm 244.1ppm FXmax 10.65kHz 8.25kHz FH 33.77333MHz 33.7961MHz N2＝N15 32 32 固有ジッタ振幅 0.008UI 0.032UI 固有ジッタ周波数 43kHz 33kHz（平均） ジッタ伝送の 7Hz 21Hz 限界周波数 発明の効果 本発明により、ギャップの付随する書き込みクロックか
らギャップの付随しない読出しクロックを位相制御を用
いて高精度で導出することができる。
らギャップの付随しない読出しクロックを位相制御を用
いて高精度で導出することができる。
第１図は本発明の装置のブロック回路図、第５図は内部
クロック発生器の基本回路図、第３図は内部クロック発
生器のブロック回路図、第４図は補助クロックシーケン
スおよび内部クロックのパルス線図である。 １……書き込みクロック入力側、２……分周器、３……
位相弁別器、７……加算カウンタ、８……内部クロック
発生器、12……水晶発振器、13……分周器、14……読出
しクロック発生器、16……補助クロックシーケンス形成
装置、19……切換装置
クロック発生器の基本回路図、第３図は内部クロック発
生器のブロック回路図、第４図は補助クロックシーケン
スおよび内部クロックのパルス線図である。 １……書き込みクロック入力側、２……分周器、３……
位相弁別器、７……加算カウンタ、８……内部クロック
発生器、12……水晶発振器、13……分周器、14……読出
しクロック発生器、16……補助クロックシーケンス形成
装置、19……切換装置
Claims (3)
- 【請求項１】ギャップの付随する書き込みクロック（F
E）を、ギャップの付随しない読出しクロック（FA）に
位相制御（PLL）を用いて変換する方法であって、前記
書き込みクロック（FE）と読出しクロック（FA）は同数
のパルスを有し、 ａ）前記書き込みクロック（FE）を分周するステップ
と、 ｂ）前記読出しクロック（FA）を分周するステップと、 ｃ）前記分周された書き込みクロック（FE′）の論理状
態と、前記分周された読出しクロック（FA′）の論理状
態とを比較するステップと、 ｄ）前記比較結果に基づき論理状態の不一致が検出され
る間、制御パルスを発生するステップとを有する形式の
ものにおいて、 ｅ）前記読出しクロック（FA）の逓倍周波数である内部
クロック（FI）を発生するステップと、 ここで前記内部クロック（FI）を形成するため、 e1）補助クロック（FH）を発生し、 e2）前記補助クロック（FH）から、ｎ個の補助クロック
シーケンス（FH1〜FHn）と、ｎ個の反転補助クロックシ
ーケンス（▲▼〜▲▼）とを導出し、 ここで前記ｎ個の補助クロックシーケンスとｎ個の反転
補助クロックシーケンスは、それぞれの周波数とオン／
オフ比は同じであり、相互の位相間隔の総和が前記補助
クロック（FH）の１周期に相応するような等分の位相間
隔（360゜/n）を有し、 e3）前記補助クロックシーケンスの１つ（FHx）を内部
クロック（FI）として導通し、 ｆ）前記内部クロック（FI）をそれぞれ前記制御パルス
が発生している間、加算するステップと、 ｇ）前記加算した内部クロック（FI）が所定の最終加算
値に達する際、ｎ個の切換クロックで出力される切換パ
ルス（nFX）を発生するステップと、 ｈ）前記切換パルス（nFX）が発生するたびに、前記の
補助クロックシーケンス（FHx）の代わりに、位相間隔
を１つおいて後続する補助クロックシーケンス（FHx＋
１）を、当該補助クロックシーケンス（FHx＋１）がこ
れまで導通されていた前記の補助クロックシーケンス
（FHx）と同じ論理状態を有すると、内部クロック（FI
＝FH−FX）として直ちに導通するステップと、 ｉ）前記内部クロック（FI）の周波数を分周することに
より読出しクロック（FA）を発生するステップとからな
ることを特徴とするクロック変換方法。 - 【請求項２】位相弁別器（３）と、第１の分周器（２）
と、加算カウンタ（７）と、発生器（８）と、第２の分
周器（13）と、第３の分周器（15）と、水晶発振器（1
2）とを有し、 前記第１の分周器（２）を入力側は書き込みクロック
（FE）に対する入力側として用いられ、出力側は前記位
相弁別器（３）の第１の入力側と接続されており、 前記加算カウンタ（７）は所定の最終加算値に達した際
に切換パルス（nFX）を形成し、かつ該計数器の制御入
力側は位相弁別器（３）の出力側（６）と接続されてお
り、 前記発生器（８）は内部クロック（FI）を発生し、該発
生器の制御入力側（９）は加算カウンタ（７）の出力側
と接続されており、かつ出力側（11）は加算カウンタ
（７）の入力側と接続されており、 前記第２の分周器（13）の入力側は発生器（８）の出力
側と接続されており、かつ出力側は読出しクロック（F
A）に対する出力側（14）として用いられ、 前記第３の分周器（15）の入力側は第２の分周器（13）
の出力側と接続されており、かつ出力側は位相弁別器
（３）の第２の入力側（５）と接続されている、請求項
１に記載の方法を実施する装置において、 前記加算カウンタ（７）によって、ｎ個の切換クロック
で出力される切換パルス（nFX）が発生され、 前記発生器（８）には、補助クロックシーケンス形成装
置（16）と、第１のＤフリップフロップ（29）と、シフ
トレジスタリング（17、18）と、切換装置（19）が設け
られており、 補助クロックシーケンス形成装置（16）により、ｎ個の
補助クロックシーケンス（FH1〜FHn）とｎ個の反転補助
クロックシーケンス（▲▼〜▲▼）が導出
され、該補助クロックシーケンス形成装置（16）の入力
側は水晶発振器（12）と接続されており、 前記第１のＤフリップフロップ（29）のクロック入力側
は発生器（８）の制御入力側（９）と接続されており、 前記シフトレジスタリング（17、18）のクロック入力側
はＤフリップフロップ（29）のＱ出力側と接続されてお
り、 前記切換装置（19）はシフトレジスタリング（17、18）
により制御され、前記補助クロックシーケンス形成装置
（16）の出力側の１つを発生器（８）の出力側（11）と
接続するものであることを特徴とする、請求項１記載の
方法を実施する装置。 - 【請求項３】前記切換装置（19）として、ｎ個のＤフリ
ップフロップ（25〜28）と、ｎ個のNANDゲート（20〜2
3）と、１つの別のNANDゲート（24）が設けられてお
り、 前記ｎ個のＤフリップフロップ（25〜28）とｎ個のNAND
ゲート（20〜23）にはそれぞれ１からｎの序数が割り当
てられており、 前記ＤフリップフロップのＤ入力側はそれぞれ同じ序数
のシフトレジスタ段出力側（Q1〜Qn）と接続されてお
り、 かつ前記Ｄフリップフロップのクロック入力側はそれぞ
れ補助クロックシーケンス形成装置（16）の出力側と、
次の序数の反転補助クロックシーケンス（▲▼〜
▲▼）に対して循環的に接続されており、 前記NANDゲートの第１の入力側はそれぞれ補助クロック
シーケンス形成装置（16）の出力側と、同じ序数の補助
クロックシーケンスに対して接続されており、 かつ前記NANDゲートの第２の入力側はそれぞれ同じ序数
の前記Ｄフリップフロップ（25〜28）のＱ出力側と接続
されており、 かつ前記NANDゲートの第３の入力側はそれぞれ次の序数
のＤフリップフロップ（25〜28）の出力側と循環的に
接続されており、 前記１つの別のNANDゲートの入力側はそれぞれ前記NAND
ゲート（20〜23）のそれぞれの出力側と接続されてお
り、かつその出力側は読出しクロック（FA）に対する出
力側（14）と接続されている請求項２記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3909678 | 1989-03-23 | ||
| DE3909678.5 | 1989-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02301222A JPH02301222A (ja) | 1990-12-13 |
| JPH0770996B2 true JPH0770996B2 (ja) | 1995-07-31 |
Family
ID=6377110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2068494A Expired - Fee Related JPH0770996B2 (ja) | 1989-03-23 | 1990-03-20 | ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US5017801A (ja) |
| EP (1) | EP0393341B1 (ja) |
| JP (1) | JPH0770996B2 (ja) |
| AR (1) | AR241983A1 (ja) |
| AT (1) | ATE91055T1 (ja) |
| AU (1) | AU609659B2 (ja) |
| BR (1) | BR9001331A (ja) |
| CA (1) | CA2012654A1 (ja) |
| DE (1) | DE59001829D1 (ja) |
| DK (1) | DK0393341T3 (ja) |
| ES (1) | ES2044277T3 (ja) |
| NO (1) | NO901328L (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05504240A (ja) * | 1990-02-16 | 1993-07-01 | シーメンス アクチエンゲゼルシヤフト | クロック再生方法および装置 |
| AT402323B (de) * | 1992-01-16 | 1997-04-25 | Avl Verbrennungskraft Messtech | Zweitakt-brennkraftmaschine |
| CN107219395B (zh) * | 2017-05-23 | 2019-06-18 | 郑州云海信息技术有限公司 | 一种rtc晶振的检测方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4019153A (en) * | 1974-10-07 | 1977-04-19 | The Charles Stark Draper Laboratory, Inc. | Digital phase-locked loop filter |
| JPS57104329A (en) * | 1980-12-22 | 1982-06-29 | Hitachi Ltd | Phase synchronizing circuit |
| US4820994A (en) * | 1986-10-20 | 1989-04-11 | Siemens Aktiengesellschaft | Phase regulating circuit |
| JPH0690657B2 (ja) * | 1987-03-31 | 1994-11-14 | 日本電気株式会社 | クロツク切替回路 |
| IT1218072B (it) * | 1988-06-13 | 1990-04-12 | Sgs Thomson Microelectronics | Circuito per la sintonizzazione ad alta efficienza di frequenze video |
-
1990
- 1990-01-16 AR AR90315948A patent/AR241983A1/es active
- 1990-02-08 US US07/476,714 patent/US5017801A/en not_active Expired - Fee Related
- 1990-03-08 DK DK90104468.5T patent/DK0393341T3/da active
- 1990-03-08 ES ES90104468T patent/ES2044277T3/es not_active Expired - Lifetime
- 1990-03-08 DE DE9090104468T patent/DE59001829D1/de not_active Expired - Fee Related
- 1990-03-08 EP EP90104468A patent/EP0393341B1/de not_active Expired - Lifetime
- 1990-03-08 AT AT90104468T patent/ATE91055T1/de not_active IP Right Cessation
- 1990-03-20 JP JP2068494A patent/JPH0770996B2/ja not_active Expired - Fee Related
- 1990-03-21 CA CA002012654A patent/CA2012654A1/en not_active Abandoned
- 1990-03-22 NO NO90901328A patent/NO901328L/no unknown
- 1990-03-22 AU AU52149/90A patent/AU609659B2/en not_active Ceased
- 1990-03-22 BR BR909001331A patent/BR9001331A/pt unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US5017801A (en) | 1991-05-21 |
| ATE91055T1 (de) | 1993-07-15 |
| CA2012654A1 (en) | 1990-09-23 |
| AU5214990A (en) | 1990-09-27 |
| EP0393341A1 (de) | 1990-10-24 |
| EP0393341B1 (de) | 1993-06-23 |
| AR241983A1 (es) | 1993-01-29 |
| NO901328L (no) | 1990-09-24 |
| AU609659B2 (en) | 1991-05-02 |
| NO901328D0 (no) | 1990-03-22 |
| ES2044277T3 (es) | 1994-01-01 |
| DE59001829D1 (de) | 1993-07-29 |
| JPH02301222A (ja) | 1990-12-13 |
| DK0393341T3 (da) | 1993-08-09 |
| BR9001331A (pt) | 1991-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2758994B2 (ja) | 同調リング発振器回路 | |
| US5036230A (en) | CMOS clock-phase synthesizer | |
| US20050200393A1 (en) | Method and device for generating a clock signal with predetermined clock signal properties | |
| EP0711036B1 (en) | Variable delay circuit | |
| US4692932A (en) | Triplicated clock distribution device for use when each clock signal comprises a synchonization signal | |
| US3913021A (en) | High resolution digitally programmable electronic delay for multi-channel operation | |
| JPH01225216A (ja) | フォーマッタ回路及びパルス信号生成方法 | |
| JPH0439690B2 (ja) | ||
| EP0131233B1 (en) | High-speed programmable timing generator | |
| EP0243235A2 (en) | Noise pulse suppressing circuit in a digital system | |
| US5920211A (en) | Fully digital clock synthesizer | |
| US20020174374A1 (en) | High speed phase selector | |
| KR19980078161A (ko) | 반도체 메모리 소자의 딜레이 루프 럭크 회로 | |
| US4698826A (en) | Clock repeater for triplicated clock distributor | |
| CA1216032A (en) | Variable digital frequency generator with value storage | |
| US6108393A (en) | Enhanced prescaler phase interface | |
| JPH0770996B2 (ja) | ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 | |
| US4587664A (en) | High speed frequency divider dividing pulse by a number obtained by dividing an odd number by two | |
| JPH0411051B2 (ja) | ||
| JPS6253968B2 (ja) | ||
| JPS63203005A (ja) | タイミング信号発生装置 | |
| US6204711B1 (en) | Reduced error asynchronous clock | |
| JPH1198007A (ja) | 分周回路 | |
| KR100286695B1 (ko) | 피엘엘 기준클럭 인가장치 | |
| JP2543514B2 (ja) | タイミング信号発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040512 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |