JPH0760807B2 - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JPH0760807B2 JPH0760807B2 JP8162590A JP8162590A JPH0760807B2 JP H0760807 B2 JPH0760807 B2 JP H0760807B2 JP 8162590 A JP8162590 A JP 8162590A JP 8162590 A JP8162590 A JP 8162590A JP H0760807 B2 JPH0760807 B2 JP H0760807B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- tin
- glass substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体薄膜の製造方法、詳しくは大面積のガ
ラス基板上にポリシリコンの結晶薄膜を形成する方法に
関する。
ラス基板上にポリシリコンの結晶薄膜を形成する方法に
関する。
［従来技術とその課題］ 液晶ディスプレイ等の表示素子の駆動方法として種々の
ものがあるが、なかでもマトリクス方式は高画質化、大
表示容量化が可能なことから近年、注目を集めている。
ものがあるが、なかでもマトリクス方式は高画質化、大
表示容量化が可能なことから近年、注目を集めている。
この方式は、透明なガラス基板上に半導体薄膜を形成
し、この半導体薄膜中にマトリクス状に薄膜ダイオード
や薄膜トランジスタ等のスイッチング素子を配列してな
る基板を作成し、スイッチング素子によって各画素とな
る液晶セルを直接駆動するものである。
し、この半導体薄膜中にマトリクス状に薄膜ダイオード
や薄膜トランジスタ等のスイッチング素子を配列してな
る基板を作成し、スイッチング素子によって各画素とな
る液晶セルを直接駆動するものである。
第９図は、スイッチング素子として薄膜トランジスタ10
を用いたマトリクス駆動型液晶ディスプレイの等価回路
を示したものである。第９図中、符号11…は走査線、符
号12…は信号線、符号13…は液晶セルである。そして各
走査線11と信号線12とによって区画された部分に、スイ
ッチング素子としての薄膜トランジスタ10と、それに接
続された液晶セル13とを、それぞれ配設して液晶ディス
プレイの一画素が構成されている。
を用いたマトリクス駆動型液晶ディスプレイの等価回路
を示したものである。第９図中、符号11…は走査線、符
号12…は信号線、符号13…は液晶セルである。そして各
走査線11と信号線12とによって区画された部分に、スイ
ッチング素子としての薄膜トランジスタ10と、それに接
続された液晶セル13とを、それぞれ配設して液晶ディス
プレイの一画素が構成されている。
このような液晶ディスプレイの等価回路は、透明なガラ
ス基板上に形成された半導体薄膜中に形成される。この
半導体薄膜の材料としては、プラズマCVD法による水素
化アモルファスシリコン薄膜が主に用いられる。これは
プラズマCVD法によれば、対角の大きさが数インチ程度
で、走査線11および信号線12が各々数百本、全画素数が
数十万個程度の液晶ディスプレイの基板となる大面積の
アモルファスシリコン薄膜をガラスの軟化点以下の低温
で形成が可能であるためである。
ス基板上に形成された半導体薄膜中に形成される。この
半導体薄膜の材料としては、プラズマCVD法による水素
化アモルファスシリコン薄膜が主に用いられる。これは
プラズマCVD法によれば、対角の大きさが数インチ程度
で、走査線11および信号線12が各々数百本、全画素数が
数十万個程度の液晶ディスプレイの基板となる大面積の
アモルファスシリコン薄膜をガラスの軟化点以下の低温
で形成が可能であるためである。
ところで近年、大画面のディスプレイへの要求が高まり
つつあるが、走査線11と信号線12とが各々千本以上で全
画素数が数百万個以上にも達する大画面の液晶ディスプ
レイを製造するには、キャリア移動度が大きな半導体薄
膜中に、スイッチング速度の高い薄膜トランジスタ10を
製造する必要がある。
つつあるが、走査線11と信号線12とが各々千本以上で全
画素数が数百万個以上にも達する大画面の液晶ディスプ
レイを製造するには、キャリア移動度が大きな半導体薄
膜中に、スイッチング速度の高い薄膜トランジスタ10を
製造する必要がある。
ところが上記水素化アモルファスシリコン薄膜は、キャ
リア移動度が高々１cm2/vsと小さいので、スイッチング
速度の向上に限界がある。よってキャリア移動度がより
大きなポリシリコン薄膜を用いることが提案されてい
る。
リア移動度が高々１cm2/vsと小さいので、スイッチング
速度の向上に限界がある。よってキャリア移動度がより
大きなポリシリコン薄膜を用いることが提案されてい
る。
このポリシリコン薄膜は、LPCVD法（Low Pressure Chem
ical Vapor Deposition）やレーザアニール法によって
形成できる。
ical Vapor Deposition）やレーザアニール法によって
形成できる。
LPCVD法は、シランガスを原料として加熱されたガラス
基板上に直接ポリシリコン薄膜を形成する方法である。
ところが薄膜形成温度をガラスの軟化点以上にすること
ができないので、このLPCVD法ではポリシリコン薄膜の
結晶粒を十分に成長させることができない。半導体薄膜
のキャリア移動度は、結晶粒径の大きさとその結晶性に
依存しているので、LPCVD法によるポリシリコン薄膜の
キャリア移動度もアモルファス薄膜の10倍程度が限界で
あった。
基板上に直接ポリシリコン薄膜を形成する方法である。
ところが薄膜形成温度をガラスの軟化点以上にすること
ができないので、このLPCVD法ではポリシリコン薄膜の
結晶粒を十分に成長させることができない。半導体薄膜
のキャリア移動度は、結晶粒径の大きさとその結晶性に
依存しているので、LPCVD法によるポリシリコン薄膜の
キャリア移動度もアモルファス薄膜の10倍程度が限界で
あった。
一方、レーザアニール法は、ガラス基板上に予め形成さ
れた半導体薄膜にレーザ光を照射して溶融再結晶化させ
る方法であるため、結晶性の良い結晶粒を十分に成長さ
せることができる。このためキャリア移動度を100cm2/v
s以上にすることができ、画素数が数百万個に達する液
晶ディスプレイの駆動に十分なスイッチング速度の素子
を形成できる。しかしながらこのレーザアニール法は、
各画素に対応してレーザ光を照射するので、たとえ一画
素あたりの処理時間が１秒だとしても数百万個の画素を
有する基板を処理するには膨大な時間を要するので、量
産に適さないという問題があった。
れた半導体薄膜にレーザ光を照射して溶融再結晶化させ
る方法であるため、結晶性の良い結晶粒を十分に成長さ
せることができる。このためキャリア移動度を100cm2/v
s以上にすることができ、画素数が数百万個に達する液
晶ディスプレイの駆動に十分なスイッチング速度の素子
を形成できる。しかしながらこのレーザアニール法は、
各画素に対応してレーザ光を照射するので、たとえ一画
素あたりの処理時間が１秒だとしても数百万個の画素を
有する基板を処理するには膨大な時間を要するので、量
産に適さないという問題があった。
この発明は上記課題を解決するためになされたものであ
って、大面積のガラス基板上に結晶粒径が大きく、かつ
結晶性の良好なポリシリコン薄膜をマトリクス状に高ス
ループットで形成する方法を提供することを目的として
いる。
って、大面積のガラス基板上に結晶粒径が大きく、かつ
結晶性の良好なポリシリコン薄膜をマトリクス状に高ス
ループットで形成する方法を提供することを目的として
いる。
［課題を解決するための手段］ この発明の請求項１記載の半導体薄膜の製造方法は、ガ
ラス基板上にシリコン薄膜層を形成し、粒径が１μｍ以
下のスズ微粒子を上記シリコン薄膜層上に塗布した後、
このガラス基板を232℃以上に加熱した後、徐冷するこ
とを解決手段とし、さらにこの発明の請求項２記載の製
造方法は、粒径が１μｍ以下のスズ微粒子をシリコン薄
膜層上にマトリクス状に塗布することを解決手段とし
た。
ラス基板上にシリコン薄膜層を形成し、粒径が１μｍ以
下のスズ微粒子を上記シリコン薄膜層上に塗布した後、
このガラス基板を232℃以上に加熱した後、徐冷するこ
とを解決手段とし、さらにこの発明の請求項２記載の製
造方法は、粒径が１μｍ以下のスズ微粒子をシリコン薄
膜層上にマトリクス状に塗布することを解決手段とし
た。
［作用］ スズ微粒子をシリコン薄膜上に塗布した後、加熱する
と、スズ微粒子が塗布された部分においてシリコン−ス
ズの二元合金の融液層が形成される。ついでこれを徐冷
すると、ガラス基板よりも熱伝導率の大きな融液層側か
ら冷却されるので、融液層の表面からガラス基板側へ向
ってシリコンの結晶を成長させることができる。
と、スズ微粒子が塗布された部分においてシリコン−ス
ズの二元合金の融液層が形成される。ついでこれを徐冷
すると、ガラス基板よりも熱伝導率の大きな融液層側か
ら冷却されるので、融液層の表面からガラス基板側へ向
ってシリコンの結晶を成長させることができる。
以下、この発明を詳細に説明する。
この発明の半導体薄膜の製造方法は、ガラス基板上に
シリコン薄膜を形成する基板形成工程と、上記シリコ
ン薄膜上に、スズ微粒子を有機溶媒に分散させてなるペ
ーストを塗布する塗布工程と、ペーストが塗布された
基板を加熱する加熱工程と、加熱された基板を徐冷す
る冷却工程とからなるものである。
シリコン薄膜を形成する基板形成工程と、上記シリコ
ン薄膜上に、スズ微粒子を有機溶媒に分散させてなるペ
ーストを塗布する塗布工程と、ペーストが塗布された
基板を加熱する加熱工程と、加熱された基板を徐冷す
る冷却工程とからなるものである。
以下、工程順に説明する。
第１図ないし第５図は、この発明の製造方法を工程順に
示したものである。
示したものである。
基板形成工程 まず第１図に示したように、表面が平滑なガラス基板１
を用意する。このガラス基板１を洗剤および酸の水溶液
で順次洗浄して、表面を洗浄にする。
を用意する。このガラス基板１を洗剤および酸の水溶液
で順次洗浄して、表面を洗浄にする。
ついでこのガラス基板１上に、第２図に示したように、
シリコン薄膜層２を１〜２μｍの膜厚にて形成する。こ
のシリコン薄膜層２は、アモルファスシリコン薄膜とポ
リシリコン薄膜のいずれであっても良い。このようなシ
リコン薄膜層２はプラズマCVD法やLPCVD法等の公知手段
によって形成することができる。
シリコン薄膜層２を１〜２μｍの膜厚にて形成する。こ
のシリコン薄膜層２は、アモルファスシリコン薄膜とポ
リシリコン薄膜のいずれであっても良い。このようなシ
リコン薄膜層２はプラズマCVD法やLPCVD法等の公知手段
によって形成することができる。
塗布工程 次に第３図に示したように、シリコン薄膜層２上にスズ
塗布層３をマトリクス状に形成する。
塗布層３をマトリクス状に形成する。
このようなスズ塗布層３を形成するには、粒径１μｍ以
下のスズ微粒子をポリビニルアルコール等の有機溶媒中
に分散させてなるペーストを、凸版印刷法、凹版印刷
法、スクリーン印刷法等の各種印刷法等によって塗布す
る方法を好適に用いることができる。印刷法と塗布条件
とは、ペーストの厚さの制御性、各マトリクスに対応す
るパターン形成能力、大面積基板上への塗布領域の位置
制御性等によって適宜選択することができる。またスズ
塗布層３のパターンおよびそのピッチは、スズ塗布層３
が溶融した際に周囲に広がることを考慮して、隣接した
スズ塗布層３、３が互いに接触しないように設定する必
要がある。
下のスズ微粒子をポリビニルアルコール等の有機溶媒中
に分散させてなるペーストを、凸版印刷法、凹版印刷
法、スクリーン印刷法等の各種印刷法等によって塗布す
る方法を好適に用いることができる。印刷法と塗布条件
とは、ペーストの厚さの制御性、各マトリクスに対応す
るパターン形成能力、大面積基板上への塗布領域の位置
制御性等によって適宜選択することができる。またスズ
塗布層３のパターンおよびそのピッチは、スズ塗布層３
が溶融した際に周囲に広がることを考慮して、隣接した
スズ塗布層３、３が互いに接触しないように設定する必
要がある。
なお第３図に示した例にあっては、スズ塗布層３を、シ
リコ薄膜層２上にマトリクス状に塗布したが、この発明
の製造方法はこの例に限られるものではなく、シリコン
薄膜層２の全面にスズ塗布層３を形成しても良い。
リコ薄膜層２上にマトリクス状に塗布したが、この発明
の製造方法はこの例に限られるものではなく、シリコン
薄膜層２の全面にスズ塗布層３を形成しても良い。
加熱工程 次にスズ塗布層３が形成されたガラス基板１に加熱処理
を施す。この加熱工程は、シリコン薄膜層２とスズ塗布
層３とを加熱して、シリコン−スズ二元合金の融液層４
を形成するためのものである。この工程は後述する冷
却工程と連続してたとえば窒素等の不活性雰囲気に保た
れた電気炉中にて行うことができる。
を施す。この加熱工程は、シリコン薄膜層２とスズ塗布
層３とを加熱して、シリコン−スズ二元合金の融液層４
を形成するためのものである。この工程は後述する冷
却工程と連続してたとえば窒素等の不活性雰囲気に保た
れた電気炉中にて行うことができる。
電気炉を用いた場合の加熱−冷却の温度条件の一例を第
６図に示した。昇温はガラス基板１に熱歪が発生しない
ように＋10℃／分程度の緩やかなものであって、シリコ
ンとスズとの二元合金が融解する温度Ｔ以上に加熱す
る。この温度Ｔは第７図より求めることができる。
６図に示した。昇温はガラス基板１に熱歪が発生しない
ように＋10℃／分程度の緩やかなものであって、シリコ
ンとスズとの二元合金が融解する温度Ｔ以上に加熱す
る。この温度Ｔは第７図より求めることができる。
第７図は、シリコン（Si）とスズ（Sn）との二元合金の
状態図である。第７図より明らかなように、スズリッチ
の二元合金融液においては、232℃でシリコンの固相す
なわち結晶が析出するので、この加熱工程における昇温
下限は232℃以上、上限はガラスの軟化点未満とする。
状態図である。第７図より明らかなように、スズリッチ
の二元合金融液においては、232℃でシリコンの固相す
なわち結晶が析出するので、この加熱工程における昇温
下限は232℃以上、上限はガラスの軟化点未満とする。
そしてこの温度Ｔ以上の温度でガラス基板１を数分間保
持すると、シリコン薄膜２とその上に形成されたスズ塗
布層３とが溶融して、第４図に示したようにマトリクス
状の融液層４が形成される。
持すると、シリコン薄膜２とその上に形成されたスズ塗
布層３とが溶融して、第４図に示したようにマトリクス
状の融液層４が形成される。
なお融液層４は、スズ塗布層３が形成された真下の部分
のシリコン薄膜２のみならずスズ塗布層３の周辺のシリ
コン薄膜２を共に溶融して形成されるものであるので、
その面積はスズ塗布層３のそれよりも大きくなる。
のシリコン薄膜２のみならずスズ塗布層３の周辺のシリ
コン薄膜２を共に溶融して形成されるものであるので、
その面積はスズ塗布層３のそれよりも大きくなる。
冷却工程 ついで融液層４が形成されたガラス基板１を徐冷する。
降温もまた、昇温時と同様に−10℃／分程度の緩やかな
ものとする。シリコン−スズ合金の熱伝導率はガラスの
それよりも大きいので、融液層４の表面からガラス基板
１に向って温度分布が生じ、まず最初に融液層４の表面
からシリコンの結晶が析出する。そして冷却されるとと
もに、このシリコンの結晶がガラス基板１側へ向って成
長するので、第５図に示したように、シリコン薄膜２中
にマトリクス状にポリシリコン薄膜層５が形成される。
降温もまた、昇温時と同様に−10℃／分程度の緩やかな
ものとする。シリコン−スズ合金の熱伝導率はガラスの
それよりも大きいので、融液層４の表面からガラス基板
１に向って温度分布が生じ、まず最初に融液層４の表面
からシリコンの結晶が析出する。そして冷却されるとと
もに、このシリコンの結晶がガラス基板１側へ向って成
長するので、第５図に示したように、シリコン薄膜２中
にマトリクス状にポリシリコン薄膜層５が形成される。
このようにして形成されたポリシリコン薄膜層５は、融
液層４の表面に析出した結晶を核として成長させたもの
であるので、結晶粒径が10μｍ程度と大きく、かつ結晶
性の良いものとなる。よって各マトリクスにおける結晶
粒界の数が数本程度となり、レーザアニール法によって
形成されたポリシリコン薄膜と同程度もしくはそれ以上
のキャリア移動度を有するポリシリコン薄膜とすること
ができる。
液層４の表面に析出した結晶を核として成長させたもの
であるので、結晶粒径が10μｍ程度と大きく、かつ結晶
性の良いものとなる。よって各マトリクスにおける結晶
粒界の数が数本程度となり、レーザアニール法によって
形成されたポリシリコン薄膜と同程度もしくはそれ以上
のキャリア移動度を有するポリシリコン薄膜とすること
ができる。
この発明の製造方法では、シリコン−スズ合金の融液層
４からシリコンの結晶を析出させてポリシリコン薄膜層
５とするが、このシリコンの結晶粒は融液層４の表面側
から成長するので、ポリシリコン薄膜層５の表面におけ
るスズの混入は数ppm以下でシリコン濃度はほぼ100％で
ある。またスズはシリコンと同様にIVb族元素であるの
で、シリコン中に混入しても電気的に不活性であり、ポ
リシリコン薄膜層５のガラス基板１側の部分にスズが混
入していても、その半導体特性に全く影響を及ぼさな
い。
４からシリコンの結晶を析出させてポリシリコン薄膜層
５とするが、このシリコンの結晶粒は融液層４の表面側
から成長するので、ポリシリコン薄膜層５の表面におけ
るスズの混入は数ppm以下でシリコン濃度はほぼ100％で
ある。またスズはシリコンと同様にIVb族元素であるの
で、シリコン中に混入しても電気的に不活性であり、ポ
リシリコン薄膜層５のガラス基板１側の部分にスズが混
入していても、その半導体特性に全く影響を及ぼさな
い。
そしてポリシリコン薄膜層５とガラス基板１との界面で
は、スズ濃度が急激に増大し、逆にシリコン濃度は数％
以下となる。よって、このポリシリコン薄膜層５を用い
てたとえばコプラナー型薄膜トランジタを構成すれば、
ポリシリコン薄膜層５の表面がキャリアの走行するチャ
ンネル層となるので、理想的な構造の薄膜トランジスタ
とすることができる。
は、スズ濃度が急激に増大し、逆にシリコン濃度は数％
以下となる。よって、このポリシリコン薄膜層５を用い
てたとえばコプラナー型薄膜トランジタを構成すれば、
ポリシリコン薄膜層５の表面がキャリアの走行するチャ
ンネル層となるので、理想的な構造の薄膜トランジスタ
とすることができる。
またこの発明の製造方法にあっては、印刷法によってシ
リコン薄膜層２上にスズ塗布層３を一括して形成するも
のであるので、ガラス基板１が大面積のものであって
も、ガラス基板一枚あたりの印刷に要する時間は数分と
短くすることができ、スループットを向上させることが
できる。さらに加熱工程と冷却工程とは、多数枚のガラ
ス基板１を同時に処理することが可能であるので、スル
ープットすなわち量産性をより一層向上させることがで
きる。
リコン薄膜層２上にスズ塗布層３を一括して形成するも
のであるので、ガラス基板１が大面積のものであって
も、ガラス基板一枚あたりの印刷に要する時間は数分と
短くすることができ、スループットを向上させることが
できる。さらに加熱工程と冷却工程とは、多数枚のガラ
ス基板１を同時に処理することが可能であるので、スル
ープットすなわち量産性をより一層向上させることがで
きる。
特にこの発明の請求項２記載の製造方法にあっては、ス
ズ塗布層３をマトリクス状の微細領域に形成するもので
あるので、融液層４からのシリコンの結晶の成長に際
し、結晶粒径をマトリクス状の微細領域とほぼ同じ程度
の大きさにまで成長させることが可能となり、スイッチ
ング速度の大幅な向上を図ることができる。
ズ塗布層３をマトリクス状の微細領域に形成するもので
あるので、融液層４からのシリコンの結晶の成長に際
し、結晶粒径をマトリクス状の微細領域とほぼ同じ程度
の大きさにまで成長させることが可能となり、スイッチ
ング速度の大幅な向上を図ることができる。
［実施例］ 600mm×1000mmの矩形のガラス基板を用意し、洗剤およ
び酸の水溶液で順次洗浄して、その表面を清浄にした。
このガラス基板の片面上にプラズマCVD法によって第２
図に示したように、アモルファスシリコン薄膜を膜厚１
〜２μｍで形成した。なおこの際に原料としてはシラン
ガスを用い、ガラス基板を250℃に加熱した。ついで上
記アモルファスシリコン薄膜上に、凹版印刷法によっ
て、粒径が１μｍ以下のスズ微粒子をポリビニルアルコ
ール中に分散させてなるペーストを塗布して、スズ塗布
層を２〜３μｍの膜厚で第３図に示したように、マトリ
クス状に形成した。スズ塗布層のパターンは、10μｍ×
10μｍの角形とし、ピッチは水平方向に150μｍ、垂直
方向に450μｍとし、その数は水平方向に6000個、垂直
方向に1000個数、総数６百万個とした。この印刷には３
分間を要した。
び酸の水溶液で順次洗浄して、その表面を清浄にした。
このガラス基板の片面上にプラズマCVD法によって第２
図に示したように、アモルファスシリコン薄膜を膜厚１
〜２μｍで形成した。なおこの際に原料としてはシラン
ガスを用い、ガラス基板を250℃に加熱した。ついで上
記アモルファスシリコン薄膜上に、凹版印刷法によっ
て、粒径が１μｍ以下のスズ微粒子をポリビニルアルコ
ール中に分散させてなるペーストを塗布して、スズ塗布
層を２〜３μｍの膜厚で第３図に示したように、マトリ
クス状に形成した。スズ塗布層のパターンは、10μｍ×
10μｍの角形とし、ピッチは水平方向に150μｍ、垂直
方向に450μｍとし、その数は水平方向に6000個、垂直
方向に1000個数、総数６百万個とした。この印刷には３
分間を要した。
次にスズ塗布層が形成されたガラス基板を窒素雰囲気に
保たれた電気炉中で加熱した。30分かけて300℃にまで
昇温し、300℃で数分間保持した後、さらに30分かけて
室温にまで冷却した。この加熱の際に、アモルファスシ
リコンとスズとが溶融し、マトリクス状に形成されたス
ズ塗布層の面積が増大し、そのパターンが20μｍ×20μ
ｍと塗布時の約４倍に増大した。なおこの加熱処理は、
多数枚のバッチ処理が可能であるので、50枚のガラス基
板を一緒に処理してスループットの向上を図った。
保たれた電気炉中で加熱した。30分かけて300℃にまで
昇温し、300℃で数分間保持した後、さらに30分かけて
室温にまで冷却した。この加熱の際に、アモルファスシ
リコンとスズとが溶融し、マトリクス状に形成されたス
ズ塗布層の面積が増大し、そのパターンが20μｍ×20μ
ｍと塗布時の約４倍に増大した。なおこの加熱処理は、
多数枚のバッチ処理が可能であるので、50枚のガラス基
板を一緒に処理してスループットの向上を図った。
このようにして形成されたポリシリコン薄膜の結晶構造
を調べるために、ポリシリコン薄膜層の表面を希沸酸系
水溶液でエッチングした後、微分干渉顕微鏡で観察し
た。通常LPCVD法によって形成されたポリシリコン薄膜
の結晶粒は１μｍ以下と小さいが、この発明の製造方法
で得られたポリシリコン薄膜の結晶粒は大きく、10μｍ
以上となった。すなわち20μｍ×20μｍのマトリクス状
のパターン中において結晶粒界の数は数本以下となって
いた。またこのポリシリコン薄膜の組成を厚さ方向に沿
ってイオンマイクロアナライザ（IMS）で調べた。この
結果、薄膜表面ではほぼ100％シリコンであり、スズの
混入は数ppm以下であった。またガラス基板上の各マト
リクス間での結晶粒界数のバラツキを調べたところ、約
1000mm離れたマトリクス間においても２倍以下となり、
大面積基板であっても均一な薄膜となっていることが確
認できた。
を調べるために、ポリシリコン薄膜層の表面を希沸酸系
水溶液でエッチングした後、微分干渉顕微鏡で観察し
た。通常LPCVD法によって形成されたポリシリコン薄膜
の結晶粒は１μｍ以下と小さいが、この発明の製造方法
で得られたポリシリコン薄膜の結晶粒は大きく、10μｍ
以上となった。すなわち20μｍ×20μｍのマトリクス状
のパターン中において結晶粒界の数は数本以下となって
いた。またこのポリシリコン薄膜の組成を厚さ方向に沿
ってイオンマイクロアナライザ（IMS）で調べた。この
結果、薄膜表面ではほぼ100％シリコンであり、スズの
混入は数ppm以下であった。またガラス基板上の各マト
リクス間での結晶粒界数のバラツキを調べたところ、約
1000mm離れたマトリクス間においても２倍以下となり、
大面積基板であっても均一な薄膜となっていることが確
認できた。
次に、このようにしてマトリクス状に形成された各ポリ
シリコン薄膜上に、第８図に示したようなコプラナー型
の電界効果型薄膜トランジタを作成した。この作成には
通常の薄膜トランジタの製造プロセスを用いた。なお第
８図中、符号６はソース電極、符号７はドレイン電極、
符号８はゲート電極、符号９はゲート絶縁膜をそれぞれ
示す。この薄膜トランジタのチャネル長およびチャネル
幅は、それぞれ５μｍおよび10μｍとした。薄膜トラン
ジタのサイズをポリシリコン薄膜層のマトリクスのパタ
ーンサイズよりもかなり小さくすることにより、ガラス
基板全面にわたって薄膜トランジスタをそれぞれのポリ
シリコン薄膜層上に形成することができた。
シリコン薄膜上に、第８図に示したようなコプラナー型
の電界効果型薄膜トランジタを作成した。この作成には
通常の薄膜トランジタの製造プロセスを用いた。なお第
８図中、符号６はソース電極、符号７はドレイン電極、
符号８はゲート電極、符号９はゲート絶縁膜をそれぞれ
示す。この薄膜トランジタのチャネル長およびチャネル
幅は、それぞれ５μｍおよび10μｍとした。薄膜トラン
ジタのサイズをポリシリコン薄膜層のマトリクスのパタ
ーンサイズよりもかなり小さくすることにより、ガラス
基板全面にわたって薄膜トランジスタをそれぞれのポリ
シリコン薄膜層上に形成することができた。
このようにして製造された薄膜トランジスタの電流電圧
特性からポリシリコン薄膜層のキャリア移動度を求めた
ところ、約120cm2/vsと高い値が得られた。この値はレ
ーザアニール法による薄膜と同等以上の高いものであ
る。この結果、第９図に示したような等価回路において
薄膜トランジスタ総数６百万個という大表示容量の高画
質液晶ディスプレイを実現することができた。
特性からポリシリコン薄膜層のキャリア移動度を求めた
ところ、約120cm2/vsと高い値が得られた。この値はレ
ーザアニール法による薄膜と同等以上の高いものであ
る。この結果、第９図に示したような等価回路において
薄膜トランジスタ総数６百万個という大表示容量の高画
質液晶ディスプレイを実現することができた。
［発明の効果］ 以上説明したように、この発明の半導体薄膜の製造方法
によれば、シリコン−スズ合金の融液からシリコン結晶
を成長させるものであるので、結晶粒径が大きく、結晶
性の良好なポリシリコン薄膜を形成することができる。
よって、大面積液晶ディスプレイを駆動するに十分なキ
ャリア移動度を有する半導体薄膜が得られる。
によれば、シリコン−スズ合金の融液からシリコン結晶
を成長させるものであるので、結晶粒径が大きく、結晶
性の良好なポリシリコン薄膜を形成することができる。
よって、大面積液晶ディスプレイを駆動するに十分なキ
ャリア移動度を有する半導体薄膜が得られる。
また特に、粒径が１μｍ以下のスズ微粒子をシリコン薄
膜層上に塗布するので、シリコン−スズ合金の融液から
結晶粒径が約10μｍ程度の大きなシリコンの結晶に成長
させることができる。このため、結晶性の良好なシリコ
ンの結晶を成長させることができる。
膜層上に塗布するので、シリコン−スズ合金の融液から
結晶粒径が約10μｍ程度の大きなシリコンの結晶に成長
させることができる。このため、結晶性の良好なシリコ
ンの結晶を成長させることができる。
またこの発明の製造方法によれば、印刷法により一括し
て形成するものであるので、短時間にて大面積の基板を
処理することができる。さらに加熱処理は多数枚のガラ
ス基板を同時に処理することができるので、スループッ
トの向上を図ることができ、量産性を高めることもでき
る。
て形成するものであるので、短時間にて大面積の基板を
処理することができる。さらに加熱処理は多数枚のガラ
ス基板を同時に処理することができるので、スループッ
トの向上を図ることができ、量産性を高めることもでき
る。
また特に、スズ微粒子をシリコン薄膜層上にマトリクス
状に塗布するので、シリコン−スズ合金の融液からのシ
リコンの結晶の成長に際し、結晶粒径をマトリクス状の
微細領域とほぼ同じ程度の大きさに成長させることがで
きるものであります。このため、薄膜トランジスタのサ
イズをマトリクスのパターンサイズより小さくすること
により、薄膜トランジスタのスイッチング速度を大幅に
向上させることができる。
状に塗布するので、シリコン−スズ合金の融液からのシ
リコンの結晶の成長に際し、結晶粒径をマトリクス状の
微細領域とほぼ同じ程度の大きさに成長させることがで
きるものであります。このため、薄膜トランジスタのサ
イズをマトリクスのパターンサイズより小さくすること
により、薄膜トランジスタのスイッチング速度を大幅に
向上させることができる。
第１図ないし第５図は、いずれもこの発明の製造方法の
各工程におけるガラス基板を示した概略断面図、第６図
はこの発明の製造方法の加熱および冷却工程の温度条件
を示すグラフ、第７図はシリコン−スズの二元合金状態
図、第８図はこの発明の実施例における電界効果型薄膜
トランジタの概略断面図、第９図は液晶ディスプレイの
等価回路図である。 １……ガラス基板、２……シリコン薄膜、３……スズ塗
布層、４……融液層、５……ポリシリコン薄膜層。
各工程におけるガラス基板を示した概略断面図、第６図
はこの発明の製造方法の加熱および冷却工程の温度条件
を示すグラフ、第７図はシリコン−スズの二元合金状態
図、第８図はこの発明の実施例における電界効果型薄膜
トランジタの概略断面図、第９図は液晶ディスプレイの
等価回路図である。 １……ガラス基板、２……シリコン薄膜、３……スズ塗
布層、４……融液層、５……ポリシリコン薄膜層。
Claims (2)
- 【請求項１】ガラス基板上にシリコン薄膜層を形成し、
粒径が１μｍ以下のスズ微粒子を上記シリコン薄膜層上
に塗布した後、このガラス基板を232℃以上に加熱した
後、徐冷することを特徴とする半導体薄膜の製造方法。 - 【請求項２】上記スズ微粒子を上記シリコン薄膜層上に
マトリクス状に塗布することを特徴とする請求項１記載
の半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8162590A JPH0760807B2 (ja) | 1990-03-29 | 1990-03-29 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8162590A JPH0760807B2 (ja) | 1990-03-29 | 1990-03-29 | 半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280420A JPH03280420A (ja) | 1991-12-11 |
| JPH0760807B2 true JPH0760807B2 (ja) | 1995-06-28 |
Family
ID=13751514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8162590A Expired - Fee Related JPH0760807B2 (ja) | 1990-03-29 | 1990-03-29 | 半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760807B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3497198B2 (ja) | 1993-02-03 | 2004-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置および薄膜トランジスタの作製方法 |
| JP3562588B2 (ja) | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| US6875628B1 (en) | 1993-05-26 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method of the same |
| US6090646A (en) * | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| JP3134910B2 (ja) * | 1993-09-07 | 2001-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法 |
| US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5923962A (en) * | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6798023B1 (en) | 1993-12-02 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film |
| CN100472752C (zh) | 1993-12-02 | 2009-03-25 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| JP2860869B2 (ja) * | 1993-12-02 | 1999-02-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6074901A (en) * | 1993-12-03 | 2000-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for crystallizing an amorphous silicon film and apparatus for fabricating the same |
| JP2762219B2 (ja) * | 1993-12-22 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3025814B2 (ja) * | 1993-12-22 | 2000-03-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| JP2873669B2 (ja) * | 1993-12-24 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP4684246B2 (ja) * | 1993-12-24 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3221473B2 (ja) | 1994-02-03 | 2001-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6884698B1 (en) | 1994-02-23 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with crystallization of amorphous silicon |
| JP3621151B2 (ja) | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6326248B1 (en) | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| TW406861U (en) | 1994-07-28 | 2000-09-21 | Semiconductor Energy Lab | Laser processing system |
| JPH0869967A (ja) | 1994-08-26 | 1996-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6337229B1 (en) | 1994-12-16 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of making crystal silicon semiconductor and thin film transistor |
| JP4366731B2 (ja) * | 1998-09-10 | 2009-11-18 | ソニー株式会社 | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
| JP4366732B2 (ja) * | 1998-09-30 | 2009-11-18 | ソニー株式会社 | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| JP4675294B2 (ja) * | 2006-07-19 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257124A (ja) * | 1984-06-01 | 1985-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS6212655A (ja) * | 1985-07-08 | 1987-01-21 | 川崎炉材株式会社 | カ−ボン含有耐火れんが |
| JPH0834177B2 (ja) * | 1987-10-23 | 1996-03-29 | 三菱電機株式会社 | 半導体多結晶薄膜の製造方法 |
-
1990
- 1990-03-29 JP JP8162590A patent/JPH0760807B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03280420A (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0760807B2 (ja) | 半導体薄膜の製造方法 | |
| JP3221473B2 (ja) | 半導体装置の作製方法 | |
| US5619044A (en) | Semiconductor device formed with seed crystals on a layer thereof | |
| US6013544A (en) | Method for fabricating a semiconductor device | |
| JPH0864831A (ja) | 半導体装置及びその製造方法 | |
| KR100509617B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2007502025A (ja) | シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜 | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH07297122A (ja) | 半導体装置およびその製造方法 | |
| US6472297B1 (en) | Method of producing TFT array substrate for liquid crystal display device | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| JP3392325B2 (ja) | 液晶表示装置 | |
| KR100305524B1 (ko) | 플랫패널의제조방법 | |
| KR102167516B1 (ko) | 유기 단결정, 그를 포함하는 유기 트랜지스터, 및 그 제조 방법들 | |
| KR102167514B1 (ko) | 유기 단결정 및 그 제조 방법 | |
| US7524688B2 (en) | Active matrix display devices and the manufacture thereof | |
| JPH09293872A (ja) | 薄膜トランジスタの製造方法 | |
| KR100366960B1 (ko) | 실리콘 결정화 방법 | |
| JPH0817741A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| KR102164284B1 (ko) | 유기 단결정, 그 제조 방법, 및 유기 트랜지스터의 제조 방법 | |
| JP3573969B2 (ja) | 半導体装置作製方法 | |
| KR20070056646A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 | |
| JP4162749B2 (ja) | 多結晶シリコン膜の成長方法 | |
| JPH0418524A (ja) | アクティブマトリクス液晶表示パネルの製作法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |