JPH0760190B2 - 歩度調整データ形成回路および歩度調整データ形成方法 - Google Patents
歩度調整データ形成回路および歩度調整データ形成方法Info
- Publication number
- JPH0760190B2 JPH0760190B2 JP2216417A JP21641790A JPH0760190B2 JP H0760190 B2 JPH0760190 B2 JP H0760190B2 JP 2216417 A JP2216417 A JP 2216417A JP 21641790 A JP21641790 A JP 21641790A JP H0760190 B2 JPH0760190 B2 JP H0760190B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- rate adjustment
- preliminary
- rate adjusting
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Clocks (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本願は、時計等の時間計測装置における基準時間信号の
歩度調整に用いる歩度調整データ形成回路および歩度調
整データ形成方法に関する。
歩度調整に用いる歩度調整データ形成回路および歩度調
整データ形成方法に関する。
［従来の技術］ 時計等の時間計測装置では、水晶振動子の発振周波数の
誤差等のために、基準時間信号が不正確になるという問
題点がある。
誤差等のために、基準時間信号が不正確になるという問
題点がある。
この問題点を解決するために、通常は基準時間信号に対
する歩度調整回路を設けている。歩度調整回路の方式と
しては、水晶振動子の発振パルスを分周して基準時間信
号を得る際、一定期間に分周回路に入力する発振パルス
数を、歩度調整データに基いて適宜増減させ、論理回路
的に歩度調整を行うもの（以下、この方式を論理緩急方
式という。）が知られている。歩度調整データの形成方
法としては、つぎのような方法が従来より知られてい
る。まず、歩度調整データが最大のときおよび最小のと
きの基準時間信号の値を予め求めておき、これらの値か
ら必要とする歩度調整データを推定する。そして、この
推定データに対応してヒューズの切断等を行い、恒久的
な歩度調整データの形成を行う。
する歩度調整回路を設けている。歩度調整回路の方式と
しては、水晶振動子の発振パルスを分周して基準時間信
号を得る際、一定期間に分周回路に入力する発振パルス
数を、歩度調整データに基いて適宜増減させ、論理回路
的に歩度調整を行うもの（以下、この方式を論理緩急方
式という。）が知られている。歩度調整データの形成方
法としては、つぎのような方法が従来より知られてい
る。まず、歩度調整データが最大のときおよび最小のと
きの基準時間信号の値を予め求めておき、これらの値か
ら必要とする歩度調整データを推定する。そして、この
推定データに対応してヒューズの切断等を行い、恒久的
な歩度調整データの形成を行う。
［解決しようとする課題］ 上記従来の方法で求めた推定データは所詮推定値にすぎ
ず、従って必ずしも最適な歩度調整データが求められる
とは限らない。また、この推定データに基いて形成され
た歩度調整データは恒久的なものであるため、一度設定
すると以後その補正をすることは不可能である。従っ
て、上記従来の方法による歩度調整データ形成回路で
は、最適な歩度調整データを形成することが著しく困難
であった。
ず、従って必ずしも最適な歩度調整データが求められる
とは限らない。また、この推定データに基いて形成され
た歩度調整データは恒久的なものであるため、一度設定
すると以後その補正をすることは不可能である。従っ
て、上記従来の方法による歩度調整データ形成回路で
は、最適な歩度調整データを形成することが著しく困難
であった。
本願の目的は、常に最適な歩度調整データを形成するこ
とが可能な歩度調整データ形成回路および歩度調整デー
タ形成方法を得ることである。
とが可能な歩度調整データ形成回路および歩度調整デー
タ形成方法を得ることである。
［課題を解決するための手段］ 本願に係わる歩度調整データ形成回路は、予備的な歩度
調整用データをシリアルに入力するデータ入力端子と、
上記データ入力端子にシリアルに入力される上記予備的
な歩度調整用データをパラレルなデータに変換する変換
回路と、上記変換回路からのパラレルな上記予備的な歩
度調整用データを出力するパラレルデータ端子と、上記
パラレルデータ端子からパラレルに出力される複数の上
記予備的な歩度調整用データのなかから選択される最適
な歩度調整用データを恒久的な歩度調整用データとして
設定し上記パラレルデータ端子に送出するデータ設定回
路と、上記変換回路で変換された上記予備的な歩度調整
用データまたは上記データ設定回路に設定された上記恒
久的な歩度調整用データのいずれか一方を選択して上記
パラレルデータ端子に送出する選択回路とからなる。
調整用データをシリアルに入力するデータ入力端子と、
上記データ入力端子にシリアルに入力される上記予備的
な歩度調整用データをパラレルなデータに変換する変換
回路と、上記変換回路からのパラレルな上記予備的な歩
度調整用データを出力するパラレルデータ端子と、上記
パラレルデータ端子からパラレルに出力される複数の上
記予備的な歩度調整用データのなかから選択される最適
な歩度調整用データを恒久的な歩度調整用データとして
設定し上記パラレルデータ端子に送出するデータ設定回
路と、上記変換回路で変換された上記予備的な歩度調整
用データまたは上記データ設定回路に設定された上記恒
久的な歩度調整用データのいずれか一方を選択して上記
パラレルデータ端子に送出する選択回路とからなる。
本願に係わる歩度調整データ形成方法は、データ入力端
子にシリアルに入力される予備的な歩度調整用データを
パラレルなデータに変換し、該パラレルなデータに変換
された予備的な歩度調整用データをパラレルデータ端子
に出力する第１過程と、上記パラレルデータ端子に出力
された予備的な歩度調整用データを用いて歩度調整処理
を行い予備的な基準時間信号を出力する第２過程と、上
記予備的な基準時間信号に対応した周波数と予め設定さ
れた周波数との誤差を求める第３過程と、上記誤差が予
め設定された誤差範囲内になるまで異なる上記予備的な
歩度調整用データを用いて上記第１から第３過程までを
繰り返し、上記誤差が予め設定された誤差範囲内になっ
たときの上記予備的な歩度調整用データを恒久的な歩度
調整用データとして設定し上記パラレルデータ端子に出
力する第４過程とからなる。
子にシリアルに入力される予備的な歩度調整用データを
パラレルなデータに変換し、該パラレルなデータに変換
された予備的な歩度調整用データをパラレルデータ端子
に出力する第１過程と、上記パラレルデータ端子に出力
された予備的な歩度調整用データを用いて歩度調整処理
を行い予備的な基準時間信号を出力する第２過程と、上
記予備的な基準時間信号に対応した周波数と予め設定さ
れた周波数との誤差を求める第３過程と、上記誤差が予
め設定された誤差範囲内になるまで異なる上記予備的な
歩度調整用データを用いて上記第１から第３過程までを
繰り返し、上記誤差が予め設定された誤差範囲内になっ
たときの上記予備的な歩度調整用データを恒久的な歩度
調整用データとして設定し上記パラレルデータ端子に出
力する第４過程とからなる。
［実施例］ 以下、第１図に示した電気回路図を用いて、本願におけ
る実施例の詳細を説明する。
る実施例の詳細を説明する。
以下に述べる各構成要素は、いずれも同一の集積回路の
内部に構成されているものである。
内部に構成されているものである。
なお、一点鎖線で囲まれた五つのブロックBL1〜BL5は同
一構成であるため、以下の説明ではブロックBL1を中心
にして説明をする。
一構成であるため、以下の説明ではブロックBL1を中心
にして説明をする。
DTはデータ入力端子であり、基準時間信号を予め設定さ
れた周波数に合せ込むための予備的な歩度調整用データ
を、シリアルに入力する端子である。
れた周波数に合せ込むための予備的な歩度調整用データ
を、シリアルに入力する端子である。
CLはクロック入力端子であり、予備的な歩度調整用デー
タをシリアル転送するためのクロック信号を入力する端
子である。
タをシリアル転送するためのクロック信号を入力する端
子である。
MSはモード設定端子であり、後述のパラレルデータ端子
PD1〜PD5に対して予備的な歩度調整用モードを出力する
モード（テストモード）、またはパラレルデータ端子PD
1〜PD5に対して恒久的な歩度調整用データを出力するモ
ード（定常モード）の、いずれか一方を選択するモード
設定信号の入力端子である。
PD1〜PD5に対して予備的な歩度調整用モードを出力する
モード（テストモード）、またはパラレルデータ端子PD
1〜PD5に対して恒久的な歩度調整用データを出力するモ
ード（定常モード）の、いずれか一方を選択するモード
設定信号の入力端子である。
GT01、GT11およびGT12は選択回路を構成するゲート回路
であり、モード設定信号に基いて、予備的な歩度調整用
データまたは恒久的な歩度調整用データのいずれか一方
を選択し、後述のパラレルデータ端子PD1〜PD5に送出す
るためのものである。
であり、モード設定信号に基いて、予備的な歩度調整用
データまたは恒久的な歩度調整用データのいずれか一方
を選択し、後述のパラレルデータ端子PD1〜PD5に送出す
るためのものである。
IV11はインバータである。
LT11およびLT12はラッチ回路であり、転送回路TF1を構
成するものである。転送回路TF1〜TF5は、テストモード
においては予備的な歩度調整用データをシリアル転送
し、定常モードにおいては後述のデータ設定回路DS1〜D
S5から送出される恒久的な歩度調整用データを受けてこ
れを出力するものである。なお、ラッチ回路LT11および
LT12の機能は、ラッチ端子“L"が論理値“1"のときには
データ端子“D"への入力データを取り込んで出力端子
“Q"に出力し、ラッチ端子“L"が論理値“0"のときには
現在のデータを保持するものである。
成するものである。転送回路TF1〜TF5は、テストモード
においては予備的な歩度調整用データをシリアル転送
し、定常モードにおいては後述のデータ設定回路DS1〜D
S5から送出される恒久的な歩度調整用データを受けてこ
れを出力するものである。なお、ラッチ回路LT11および
LT12の機能は、ラッチ端子“L"が論理値“1"のときには
データ端子“D"への入力データを取り込んで出力端子
“Q"に出力し、ラッチ端子“L"が論理値“0"のときには
現在のデータを保持するものである。
TR11およびTR12はトランジスタ、IV12はインバータ、FS
1はヒューズであり、これらによりデータ設定回路DS1が
構成される。ヒューズFS1は、テストモードにおいては
導通状態になっており、定常モードにおいてはテストモ
ードにおいて最適値に合せ込まれた歩度調整用データに
対応して導通状態または解放状態となっている。そし
て、ヒューズFS1〜FS5のそれぞれの導通または解放状態
に基いて、恒久的な歩度調整用データが設定される。
1はヒューズであり、これらによりデータ設定回路DS1が
構成される。ヒューズFS1は、テストモードにおいては
導通状態になっており、定常モードにおいてはテストモ
ードにおいて最適値に合せ込まれた歩度調整用データに
対応して導通状態または解放状態となっている。そし
て、ヒューズFS1〜FS5のそれぞれの導通または解放状態
に基いて、恒久的な歩度調整用データが設定される。
PD1〜PD5はパラレルデータ端子であり、テストモードに
おいては予備的な歩度調整用データを、定常モードにお
いては恒久的な歩度調整用データを、それぞれパラレル
に出力するものである。
おいては予備的な歩度調整用データを、定常モードにお
いては恒久的な歩度調整用データを、それぞれパラレル
に出力するものである。
HC1〜HC5はデータ設定端子であり、ヒューズFS1〜FS5の
なかの所定のヒューズに高電流を供給してこれを切断
し、解放状態にするための端子ある。切断されるヒュー
ズは、テストモードにおいて最適値に合せ込まれた歩度
調整用データに対応して選択される。このデータ設定端
子HC1〜HC5は、集積回路の外部接続ピンに接続されてお
り、ヒューズを切断するための高電流はこの外部接続ピ
ンから供給される。
なかの所定のヒューズに高電流を供給してこれを切断
し、解放状態にするための端子ある。切断されるヒュー
ズは、テストモードにおいて最適値に合せ込まれた歩度
調整用データに対応して選択される。このデータ設定端
子HC1〜HC5は、集積回路の外部接続ピンに接続されてお
り、ヒューズを切断するための高電流はこの外部接続ピ
ンから供給される。
つぎに、本実施例の動作説明をする。
まず、テストモードにおける動作について説明する。
モード設定端子MSの論理値は“0"であるため、ゲート回
路GT11およびGT12の対応入力端子は“0"となり、ゲート
回路GT11およびGT12の出力はいずれも“0"となる。その
結果、ラッチ回路LT11のセット端子“S"およびリセット
端子“R"には“0"が入力される。従って、ラッチ回路LT
11はセット状態でもリセット状態でもない。また、クロ
ック入力端子CLからのクロック信号はゲート回路GT01を
反転して通過し、ラッチ回路LT11のラッチ端子“L"には
反転クロック信号が入力され、ラッチ回路LT12のラッチ
端子“L"にはクロック信号が入力される。従って、デー
タ入力端子DTからのデータ信号は、クロック信号が“0"
のときにラッチ回路LT11の出力端子“Q"に出力され、ク
ロック信号が“1"になったときにラッチ回路LT12の出力
端子“Q"に出力される。すなわち、データ信号は１クロ
ック毎に転送回路TF1を通過するわけである。そしてこ
のデータ信号は、１クロック毎に順次各ブロックBL1〜B
L5へと転送されることになる。
路GT11およびGT12の対応入力端子は“0"となり、ゲート
回路GT11およびGT12の出力はいずれも“0"となる。その
結果、ラッチ回路LT11のセット端子“S"およびリセット
端子“R"には“0"が入力される。従って、ラッチ回路LT
11はセット状態でもリセット状態でもない。また、クロ
ック入力端子CLからのクロック信号はゲート回路GT01を
反転して通過し、ラッチ回路LT11のラッチ端子“L"には
反転クロック信号が入力され、ラッチ回路LT12のラッチ
端子“L"にはクロック信号が入力される。従って、デー
タ入力端子DTからのデータ信号は、クロック信号が“0"
のときにラッチ回路LT11の出力端子“Q"に出力され、ク
ロック信号が“1"になったときにラッチ回路LT12の出力
端子“Q"に出力される。すなわち、データ信号は１クロ
ック毎に転送回路TF1を通過するわけである。そしてこ
のデータ信号は、１クロック毎に順次各ブロックBL1〜B
L5へと転送されることになる。
ところで、データ入力端子DTからは、基準時間信号を予
め設定された周波数に合せ込むための予備的な歩度調整
用データ（５ビット）が、シリアルデータとして順次送
出される。従って、この予備的な歩度調整用データは、
１クロック毎に順次各ブロックBL1〜BL5へと転送される
ことになる。その結果、各パラレルデータ端子PD1〜PD5
には、５ビットの予備的な歩度調整用データがパラレル
データとして出力される。各パラレルデータ端子PD1〜P
D5は、同一の集積回路内に設けられた歩度調整回路（図
示せず。）に接続されている。歩度調整回路には、論理
緩急方式の回路をはじめ種々の方式の回路を用いること
ができる。歩度調整回路では、パラレルデータ端子PD1
〜PD5から出力される予備的な歩度調整用データに基い
て各種回路処理が行われ、集積回路の外部接続ピンから
予備的な基準時間信号が出力される。この予備的な基準
時間信号は、集積回路外の周波数測定装置に入力されて
対応した周波数値に変換され、予め設定された周波数基
準値と比較される。そして、両周波数値の誤差が所定の
誤差範囲を越えている場合には、新たな予備的な歩度調
整用データに基いて、上記動作と同様な動作が行われ
る。このようにして、誤差範囲が所定範囲内になるまで
同様な操作が繰り返され、誤差範囲が所定範囲内になっ
たときの予備的な歩度調整用データを、最終的な歩度調
整用データとして採用するわけである。
め設定された周波数に合せ込むための予備的な歩度調整
用データ（５ビット）が、シリアルデータとして順次送
出される。従って、この予備的な歩度調整用データは、
１クロック毎に順次各ブロックBL1〜BL5へと転送される
ことになる。その結果、各パラレルデータ端子PD1〜PD5
には、５ビットの予備的な歩度調整用データがパラレル
データとして出力される。各パラレルデータ端子PD1〜P
D5は、同一の集積回路内に設けられた歩度調整回路（図
示せず。）に接続されている。歩度調整回路には、論理
緩急方式の回路をはじめ種々の方式の回路を用いること
ができる。歩度調整回路では、パラレルデータ端子PD1
〜PD5から出力される予備的な歩度調整用データに基い
て各種回路処理が行われ、集積回路の外部接続ピンから
予備的な基準時間信号が出力される。この予備的な基準
時間信号は、集積回路外の周波数測定装置に入力されて
対応した周波数値に変換され、予め設定された周波数基
準値と比較される。そして、両周波数値の誤差が所定の
誤差範囲を越えている場合には、新たな予備的な歩度調
整用データに基いて、上記動作と同様な動作が行われ
る。このようにして、誤差範囲が所定範囲内になるまで
同様な操作が繰り返され、誤差範囲が所定範囲内になっ
たときの予備的な歩度調整用データを、最終的な歩度調
整用データとして採用するわけである。
つぎに、データ設定回路DS1〜DS5に恒久的な歩度調整デ
ータを設定する動作について説明する。
ータを設定する動作について説明する。
最終的な歩度調整用データが選定されると、このデータ
に対応したデータ設定端子HC1〜HC5に電圧が印加され
る。例えば、最終的な歩度調整用データが“11001"だと
すると、データ設定端子HC1、HC2およびHC5にのみ電圧
が印加される。その結果、ヒューズFS1、FS2およびFS5
にのみ高電流が供給され、これらのヒューズは切断され
て解放状態となる。その他のヒューズFS2およびFS3は導
通状態を保ったままである。以上のようにして、データ
設定回路DS1〜DS5に恒久的な歩度調整データが設定され
る。
に対応したデータ設定端子HC1〜HC5に電圧が印加され
る。例えば、最終的な歩度調整用データが“11001"だと
すると、データ設定端子HC1、HC2およびHC5にのみ電圧
が印加される。その結果、ヒューズFS1、FS2およびFS5
にのみ高電流が供給され、これらのヒューズは切断され
て解放状態となる。その他のヒューズFS2およびFS3は導
通状態を保ったままである。以上のようにして、データ
設定回路DS1〜DS5に恒久的な歩度調整データが設定され
る。
つぎに、定常モードにおける動作について説明する。
モード設定端子MSの論理値は“1"であるため、ゲート回
路GT11およびGT12の対応入力端子はいずれも“1"とな
る。また、ゲート回路GT01の出力は常に“0"となるた
め、ゲート回路GT11およびGT12の対応入力端子はいずれ
も“0"となる。従って、ゲート回路GT11およびGT12の出
力論理値は、いずれも第３の入力端子の論理値で決ま
る。この第３の入力端子はデータ設定回路DS1の出力に
接続されているが、データ設定回路DS1の出力論理値
は、ヒューズFS1が導通状態であるか解放状態であるか
によって決まる。ヒューズFS1が導通状態のときには、
データ設定回路DS1の出力論理値は“0"となり、ラッチ
回路LT11のセット入力“S"は“0"、リセット入力“R"は
“1"となる。その結果、ラッチ回路LT11の出力端子“Q"
には“0"が出力される。そして、ラッチ回路LT12のラッ
チ端子“L"は“1"なので、この出力値“0"はそのままラ
ッチ回路LT12の出力端子“Q"に出力される。すなわち、
ヒューズFS1が導通状態のときには、パラレルデータ端
子PD1には“0"が出力される。一方、ヒューズFS1が解放
状態のときには、逆にデータ設定回路DS1の出力論理値
は“1"となるため、パラレルデータ端子PD1には“1"が
出力される。その他のパラレルデータ端子PD2〜PD5につ
いても同様である。
路GT11およびGT12の対応入力端子はいずれも“1"とな
る。また、ゲート回路GT01の出力は常に“0"となるた
め、ゲート回路GT11およびGT12の対応入力端子はいずれ
も“0"となる。従って、ゲート回路GT11およびGT12の出
力論理値は、いずれも第３の入力端子の論理値で決ま
る。この第３の入力端子はデータ設定回路DS1の出力に
接続されているが、データ設定回路DS1の出力論理値
は、ヒューズFS1が導通状態であるか解放状態であるか
によって決まる。ヒューズFS1が導通状態のときには、
データ設定回路DS1の出力論理値は“0"となり、ラッチ
回路LT11のセット入力“S"は“0"、リセット入力“R"は
“1"となる。その結果、ラッチ回路LT11の出力端子“Q"
には“0"が出力される。そして、ラッチ回路LT12のラッ
チ端子“L"は“1"なので、この出力値“0"はそのままラ
ッチ回路LT12の出力端子“Q"に出力される。すなわち、
ヒューズFS1が導通状態のときには、パラレルデータ端
子PD1には“0"が出力される。一方、ヒューズFS1が解放
状態のときには、逆にデータ設定回路DS1の出力論理値
は“1"となるため、パラレルデータ端子PD1には“1"が
出力される。その他のパラレルデータ端子PD2〜PD5につ
いても同様である。
以上のようにして、パラレルデータ端子PD1〜PD5には、
テストモードにおいて採用された最終的な歩度調整用デ
ータと同一のデータが、恒久的な歩度調整データとして
出力される。
テストモードにおいて採用された最終的な歩度調整用デ
ータと同一のデータが、恒久的な歩度調整データとして
出力される。
［効果］ 本願における歩度調整データ形成回路は、複数の予備的
な歩度調整用データのなかから選択される最適な歩度調
整用データを恒久的な歩度調整用データとして設定しパ
ラレルデータ端子に送出するデータ設定回路を設けたの
で、常に最適な歩度調整データを形成することが可能と
なる。
な歩度調整用データのなかから選択される最適な歩度調
整用データを恒久的な歩度調整用データとして設定しパ
ラレルデータ端子に送出するデータ設定回路を設けたの
で、常に最適な歩度調整データを形成することが可能と
なる。
本願における歩度調整データ形成方法は、予備的な基準
時間信号に対応した周波数と予め設定された周波数との
誤差が予め設定された誤差範囲内になったときの予備的
な歩度調整用データを恒久的な歩度調整用データとして
設定するので、常に最適な歩度調整データを形成するこ
とが可能となる。
時間信号に対応した周波数と予め設定された周波数との
誤差が予め設定された誤差範囲内になったときの予備的
な歩度調整用データを恒久的な歩度調整用データとして
設定するので、常に最適な歩度調整データを形成するこ
とが可能となる。
第１図は本願における実施例を示した電気回路図であ
る。 DT……データ入力端子 TF1、TF2……転送回路（変換回路） PD1、PD2……パラレルデータ端子 DS1、DS2……データ設定回路 GT01、GT11、GT12、GT21、GT22……選択回路
る。 DT……データ入力端子 TF1、TF2……転送回路（変換回路） PD1、PD2……パラレルデータ端子 DS1、DS2……データ設定回路 GT01、GT11、GT12、GT21、GT22……選択回路
Claims (2)
- 【請求項１】予備的な歩度調整用データをシリアルに入
力するデータ入力端子と、 上記データ入力端子にシリアルに入力される上記予備的
な歩度調整用データをパラレルなデータに変換する変換
回路と、 上記変換回路からのパラレルな上記予備的な歩度調整用
データを出力するパラレルデータ端子と、 上記パラレルデータ端子からパラレルに出力される複数
の上記予備的な歩度調整用データのなかから選択される
最適な歩度調整用データを恒久的な歩度調整用データと
して設定し上記パラレルデータ端子に送出するデータ設
定回路と、 上記変換回路で変換された上記予備的な歩度調整用デー
タまたは上記データ設定回路に設定された上記恒久的な
歩度調整用データのいずれか一方を選択して上記パラレ
ルデータ端子に送出する選択回路と からなる歩度調整データ形成回路。 - 【請求項２】データ入力端子にシリアルに入力される予
備的な歩度調整用データをパラレルなデータに変換し、
該パラレルなデータに変換された予備的な歩度調整用デ
ータをパラレルデータ端子に出力する第１過程と、 上記パラレルデータ端子に出力された予備的な歩度調整
用データを用いて歩度調整処理を行い予備的な基準時間
信号を出力する第２過程と、 上記予備的な基準時間信号に対応した周波数と予め設定
された周波数との誤差を求める第３過程と、 上記誤差が予め設定された誤差範囲内になるまで異なる
上記予備的な歩度調整用データを用いて上記第１から第
３過程までを繰り返し、上記誤差が予め設定された誤差
範囲内になったときの上記予備的な歩度調整用データを
恒久的な歩度調整用データとして設定し上記パラレルデ
ータ端子に出力する第４過程と からなる歩度調整データ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216417A JPH0760190B2 (ja) | 1990-08-16 | 1990-08-16 | 歩度調整データ形成回路および歩度調整データ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216417A JPH0760190B2 (ja) | 1990-08-16 | 1990-08-16 | 歩度調整データ形成回路および歩度調整データ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0498193A JPH0498193A (ja) | 1992-03-30 |
| JPH0760190B2 true JPH0760190B2 (ja) | 1995-06-28 |
Family
ID=16688239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216417A Expired - Fee Related JPH0760190B2 (ja) | 1990-08-16 | 1990-08-16 | 歩度調整データ形成回路および歩度調整データ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760190B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4317696C1 (de) * | 1993-05-27 | 1994-12-22 | Biotec Biolog Naturverpack | Verfahren zur Herstellung von gekörnter, thermoplastischer Stärke |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956189A (ja) * | 1982-09-25 | 1984-03-31 | Rhythm Watch Co Ltd | 電子時計の周波数調整回路 |
-
1990
- 1990-08-16 JP JP2216417A patent/JPH0760190B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0498193A (ja) | 1992-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100614424B1 (ko) | 네트워크 노드 동기 방법 | |
| WO1993017497A1 (en) | Circuit for filtering asynchronous metastability of cross-coupled logic gates | |
| US5594762A (en) | Apparatus for retiming digital data transmitted at a high speed | |
| JPH03101537A (ja) | ビットレート適合用装置 | |
| JPH1198101A (ja) | データデマルチプレクサ回路及びこれを用いたシリアル―パラレル変換回路 | |
| JPH0760190B2 (ja) | 歩度調整データ形成回路および歩度調整データ形成方法 | |
| US6185226B1 (en) | Integrated twisted pair filter with a secure RIC function | |
| JPH09181714A (ja) | フレーム同期信号検出装置 | |
| CN100349469C (zh) | 自动选择同步时钟脉冲源的isdn专用小型交换机 | |
| US6614277B1 (en) | Circuit for providing a minimum wake-up time in the wake-up logic circuits | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JP3546322B2 (ja) | ビット位相制御装置 | |
| JPS587949A (ja) | デ−タ伝送方式 | |
| JP2692071B2 (ja) | 位相同期パルス発生回路 | |
| KR970009685B1 (ko) | 무선기지국의 특정신호 듀티싸이클 조정 회로 | |
| JPH0568892B2 (ja) | ||
| JPH11212815A (ja) | 集積回路装置 | |
| JP3358712B2 (ja) | Ｉｓｄｎ回線終端装置における受信回路および受信方法 | |
| JP3109491B2 (ja) | セルシェーピング装置 | |
| JPH114162A (ja) | クロック分周装置 | |
| KR0135006B1 (ko) | 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 | |
| SU1444683A1 (ru) | Выходной узел устройства контрол логических блоков | |
| JP2559214B2 (ja) | デ−タ伝送制御回路 | |
| JP3295868B2 (ja) | フレームクロック同期回路 | |
| JPH01155741A (ja) | シリアルデータ通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |