JPH0758557A

JPH0758557A - 演算増幅器、演算増幅器のｄｃバイアス回路および演算増幅器をバイアスする方法

Info

Publication number: JPH0758557A
Application number: JP6141397A
Authority: JP
Inventors: Geoffrey E Brehmer; ジェフリー・イー・ブレーマー
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1993-06-30
Filing date: 1994-06-23
Publication date: 1995-03-03
Also published as: EP0632582A1; DE69412008T2; EP0632582B1; US5457426A; DE69412008D1

Abstract

(57)【要約】【目的】低い電源電圧に適用するための演算増幅器を
提供する。【構成】上記の演算増幅器は、反転入力（１１２）お
よび非反転入力（１１０）と単一終端出力（１１４）と
を含み、反転入力（１１２）および非反転入力（１１
０）を出力（１１４）に接続する手段を含み、その手段
は、実質的に電源電圧の全範囲にわたって出力（１１
４）がスイングすることを引起こすことが可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の分野】この発明は演算増幅器に関し、より特定
的には、低い電源電圧に適用される演算増幅器に関し、
それは特有のＤＣバイアスおよびカレントミラー設計を
用いる。

【０００２】

【発明の背景】演算増幅器は、単一終端出力を備え、か
なり高い利得のＤＣ結合された増幅器である。典型的
に、差動増幅器は演算増幅器（ここでは時に「オペアン
プ」と称されている）のための入力段として使用され
る。演算増幅器は、２つの入力および１つの出力を備え
た装置と考えられてよい。２つの入力は、「非反転」信
号および「反転」信号と考えられてよい。非反転入力が
反転入力より正になるとき、増幅器の出力は正になり、
その逆もまた同じである。演算増幅器は莫大な電圧利得
を有し、それらは典型的にフィードバックを伴って使用
される。

【０００３】外部フィードバックを伴う理想的なオペア
ンプは比較的単純な動作を有する。第１にオペアンプか
らの出力は、オペアンプの入力間の電圧差を０に等しく
するために必要なことすべてを試みる。第２にオペアン
プは入力電流をわずかしか引かず、理想的な状況では、
どの電流にも近似しない。実際、演算増幅器は、入力端
子を「見て」、外部フィードバックネットワークが入力
差を（可能ならば）０に持ってくるように、出力端子を
スイングさせて動作する。この理想的なオペアンプで
は、出力電圧スイングは電源動作電圧の範囲と同じくら
いに大きいかもしれない。たとえば０から５ボルトの範
囲の電源電圧を発生させる電源がオペアンプを動作する
なら、出力電圧スイングは理論的に０から５ボルトの範
囲でスイングし得る。同様にオペアンプのために電源が
０から２．７ボルトの電源電圧の範囲を発生する場合、
理論的には０から２．７ボルトの出力スイングが起こり
得る。よって、これらが０から５ボルトの電源電圧、０
から２．７ボルトの電源電圧のそれぞれの理想的な状態
である。

【０００４】現実には、これらの理想的な状態が完全に
満たされることはない。現実のオペアンプは、電源の動
作電圧範囲の中間電圧あたりの範囲で動作し得るであろ
うし、出力電圧は、この中間電圧プラスマイナスあるΔ
Ｖあたりでスイングするであろうが、これは電源から利
用可能な電源電圧の範囲を考えれば理論的に可能な出力
電源よりはいくぶんか低い。実際、オペアンプは典型的
に中間電圧あたりで最良に動作し、それが通常レベルの
電圧と考えられている。その通常レベルの電圧は、特定
の構成に基づいて可能なプラスマイナスΔＶまでスイン
グするだろう。

【０００５】所望される出力電圧スイングのような、増
幅器の所望される動作を得る１つの技術は、「バイア
ス」と呼ばれる。バイアスの技術では、電圧がバイアス
回路ネットワークを介して対応するトランジスタ素子に
印加される。これらのバイアス回路ネットワークは、多
くの目的のために働くが、バイアスネットワークを使用
するどの場合でも、１つの目的のためのバイアスは増幅
器回路動作の他の局面に影響するかもしれない。

【０００６】１つのバイアス技術は、時に整合されたベ
ースエミッタバイアスと称されるのだが、いわゆるカレ
ントミラーを作るために使用され得る。カレントミラー
は、電流源が必要とされる多くの場合に差動増幅器装置
で重要である。カレントミラーでごく一般的に使われる
構成の一つは、時にウィルソンミラーと称される。ウィ
ルソンミラーは直列に接続された対のｇｍｐチャネル
またはｎチャネルの装置である。この装置は基準電流を
伝える１つの足を有し、それは直列につながれた２つの
トランジスタによって他方の足で反射される。この技術
は、多くの場合、電流を十分に反射するのに役立つ。し
かし、低電源の応用では、直列につながれた２つのトラ
ンジスタを介して比較的大きな電圧降下が発生する。そ
の電圧降下は、増幅器の起こり得る出力電圧スイングの
かなりの量を吸収し、このためしばしば実際の出力電圧
スイングは、電源から得られる動作電圧の範囲より狭い
範囲内であることがある。

【０００７】本発明は、低い電源電圧で動作するよう
に、かつより高い電圧の応用で見られる出力範囲性能要
求に応ずるように設計された演算増幅器である。本発明
の増幅器は、バッテリで電力供給されたまたは携帯用の
通信製品に使われるときに特に効果的である。特に、こ
の増幅器は、関連技術の低電力の応用に見られるさまざ
まな問題を、たとえば、帯域幅、出力スイング、安定
度、製造能力の問題を解決する。明らかになるであろう
が、この増幅器は、シンクトランジスタおよびソースト
ランジスタのためのこの増幅器の特有のＤＣバイアス設
計のために、かつ、単一終端出力を形成するその特有の
カレントミラー設計のために、先行技術の多くの問題点
を解決する。

【０００８】

【発明の概要】第１の実施例で、この発明は、演算増幅
器である。演算増幅器は、反転入力と、非反転入力と、
出力と、反転入力および非反転入力を出力に接続する手
段とを含み、実質的に電源からの電圧の全範囲にわたっ
て出力がスイングするのを引起こすことが可能である。

【０００９】他の局面で、演算増幅器は、出力に接続さ
れ出力をハイに押すための手段と、出力に接続され出力
をローに引くための手段とを、さらに含む。

【００１０】さらに別の局面で、演算増幅器は、押すた
めの手段に接続された少なくとも１つのカスコード手段
および引くための手段に接続された少なくとも１つのカ
スコード手段を、さらに含む。

【００１１】また別の局面で、演算増幅器の接続のため
の手段は、ＤＣバイアス回路を含む。

【００１２】さらに別の局面で、演算増幅器のＤＣバイ
アス回路は、バイアス電圧を、引くための手段に確立
し、出力の全範囲の間、引くための手段を飽和状態に維
持する。

【００１３】またさらに別の局面で、演算増幅器は、押
すための手段に接続された少なくとも１つのカスコード
手段、および引くための手段に接続された少なくとも１
つのカスコード手段をさらに含み、ＤＣバイアス回路は
また、押すための手段に接続された少なくとも１つのカ
スコード手段にかつ引くための手段に接続された少なく
とも１つのカスコード手段に、バイアス電圧を確立す
る。

【００１４】またさらなる局面で、演算増幅器の押すた
めの手段は、少なくとも１つのソーストランジスタであ
り、引くための手段は、少なくとも１つのシンクトラン
ジスタである。

【００１５】さらに別の局面で、演算増幅器の接続のた
めの手段はＤＣバイアス回路を含み、ＤＣバイアス回路
は４つの同一のサイズのｎチャネルトランジスタを含
み、ｎチャネルトランジスタのうちの３つは第２のバイ
アス電流入力を受取り、ｎチャネルトランジスタのうち
の１つは第１のバイアス電流入力を受取り、３つの同一
のサイズのｎチャネルシンクトランジスタは、第１のバ
イアス電流入力を受取るｎチャネルトランジスタと、第
２のバイアス電流入力を受取る２つのｎチャネルトラン
ジスタとに接続され、前記他のｎチャネルトランジスタ
は、第２のバイアス電流入力を受取り、所望された特性
を有する選択トランジスタに接続され、少なくとも１つ
のソーストランジスタの各々の間で、かつ少なくとも１
つのシンクトランジスタの各々の間で、カレントミラー
動作を維持し、それによって少なくとも１つのソースト
ランジスタおよび少なくとも１つのシンクトランジスタ
が出力スイングの全範囲の間飽和領域に停まることを引
起こす。

【００１６】別の実施例で、この発明は、２つの入力お
よび単一終端出力を有し、ｐチャネルソーストランジス
タおよびｎチャネルシンクトランジスタをさらに有する
演算増幅器のＤＣバイアス回路であって、ＤＣバイアス
回路は、２つの入力の間の電圧差が正のときＤＣバイア
ス回路は出力がハイに押されることを引起し、出力の電
圧レベルを電源電圧レベルの値に近づけ、かつ２つの入
力の間の電圧差が負のときＤＣバイアス回路は出力をロ
ーに引かれることを引起こし、前記出力の電圧レベルを
最も低い電源すなわち接地の値に近づける、改良を有す
る。

【００１７】また別の実施例で、この発明は、２つの入
力および単一終端出力を有する演算増幅器をバイアスす
る方法であり、その増幅器はシンクトランジスタ、ソー
ストランジスタおよび対応のバイアストランジスタを含
み、この方法は、バイアストランジスタを介する２つの
バイアス電流の間の電圧差を考慮にいれて、、実質的に
同じバイアス電流をすべてのシンクトランジスタに、ま
た実質的に同じバイアス電流をすべてのソーストランジ
スタおよびシンクトランジスタに、発生するよう少なく
とも１つの修正トランジスタのサイズを決めるステップ
を含む。

【００１８】別の局面で、その方法はさらにカスコード
トランジスタをソーストランジスタおよびシンクトラン
ジスタの各々に接続するステップをさらに含む。

【００１９】また他の局面で、その方法で、電源電圧は
約０から２．７ボルトの範囲である。

【００２０】さらに他の局面で、その方法の中で、電源
電圧は約０から約５ボルトの範囲である。

【００２１】

【発明の詳しい説明】本発明のさらなる完全な理解のた
めにまたさらなる目的および利益のために、次の説明が
添付図に関連して以下に参照される。

【００２２】本発明の原理および利益を理解するため
に、先行技術の単一段演算増幅器とその動作および特性
とをまず理解するのが望ましい。まず図１を参照して、
そのような先行技術の単一段増幅器２が示されている。
増幅器２は、一般的に単一段増幅器部分、およびＤＣバ
イアス回路のネットワークを含む。単一段増幅器への入
力は、反転入力１２および非反転入力１０を含む。増幅
器２は単一終端出力１４を有する。増幅器部分はｐチャ
ネルトランジスタ２０、２２、２４、２６、２８、３０
の構成およびｎチャネルトランジスタ３２、３４、３
６、３８の構成もまた含む。

【００２３】図１を続けて参照して、増幅器部分は入力
段および出力段を含む。増幅器２の入力段は入力１０、
１２、トランジスタ２４、２６、およびそれらのトラン
ジスタのためにバイアス電圧７０ａ、７２ａを有するバ
イアス電流７０、７２を含む。増幅器の出力段は出力１
４、トランジスタ２０、２２、３２、３４およびバイア
ス電圧６６ａ、６８ａを有するバイアス電流６６、６８
を含む。当業者には明らかであろうが、ｐチャネルトラ
ンジスタ２０、２８は、カスコード装置２２、３０を備
えるカレントソースとなり、ｎチャネルトランジスタ３
２、３６はカスコード装置３４、３８を備えるカレント
シンクとなる。

【００２４】さらに図１を参照して、先行技術の単一段
増幅器２のＤＣバイアス回路のネットワークは、ｐチャ
ネルトランジスタ５０、５２およびｎチャネルトランジ
スタ５４、５６、５８、６０、６２、６４を含む。ＤＣ
バイアス回路のこれらのｎチャネルトランジスタ５４、
５６、５８、６０、６２、６４への電流入力６６、６８
はｎチャネルカスコード装置３２、３４、３６、３８へ
のバイアス電圧入力６６ａ、６８ａとしてもまた現われ
ることがわかる。ｐチャネルトランジスタ５０、５２へ
の電流入力７０、７２は入力段トランジスタ２４、２６
へのバイアス電圧入力７０ａ、７２ａとして現われるこ
とがわかる。

【００２５】さらに図１を参照して、先行技術の増幅器
２は次のように動作する。入力１０、１２の電圧に差が
ある時、ソーストランジスタまたはシンクトランジスタ
のいずれかへの出力段に不均衡が起こり、その結果多く
の電流が不均衡の極性次第でソースから流れまたはシン
クに流れる。たとえば、２つの１０、１２の入力が同一
の電圧を有するなら、差動対は均等に分けられ、回路は
電流ソースと同じ電流を有する電流シンクを生成する。
そして、一方の電位が上がって他方の電位が下がると、
結果として電流不均衡が出力段におこり、より多くの電
流が不均衡の方向次第でソースから流されまたはシンク
に流される。

【００２６】先行技術の増幅器２のＤＣバイアス回路お
よびカレントミラー回路をより特定的に表わす図２と関
連して図１を続けて参照すると、この先行技術のバイア
スネットワークのサイズを決めるための古い態様は、バ
イアスネットワークｎチャネルトランジスタ５４、５
６、５８、６０、６２、６４のすべてのサイズを等しく
し、トランジスタ５６に４倍のドレイン電流を供給する
ことである。この技術は、トランジスタ５６を介してＶ
_t＋１．４Ｖ_dsatに等しいＶ_dsを生成し、トランジスタ
５６およびトランジスタ６０のＶ_tは同様である（トラ
ンジスタ６０のＶ _tは実際にはボディ効果のためにわず
かに高いが、その効果は相対的に言えば無視し得る程度
のものである）ので、トランジスタ６０を介するゲート
・ソース間の電圧降下は、トランジスタ５８が約１．３
Ｖ_dstのＶ_dsでバイアスされるのを引起し、それは、ト
ランジスタ５８を飽和状態に保つであろう。

【００２７】また図２と関連して図１を参照すると、カ
レントミラー回路の１つの足のミラートランジスタ５８
が他の足の単一トランジスタ５４より小さな電圧降下Ｖ
_dsを有するので、先行技術のこのバイアスおよびカレン
トミラー技術は、基本的に問題がある。ミラー回路の２
つの足の間の電圧降下の差異はカレントミラー出力のミ
スマッチを引起こす。そのミスマッチは、わずかなもの
であっても、全装置が低電圧で動作する場合には重大な
ものとなり得て、その場合、ミスマッチは演算増幅器の
全動作の特性に影響を与えるだろう。ミラー回路の足の
トランジスタにかかる電圧降下の差に加えて、トランジ
スタＶ_dsそして先行技術設計のミラー回路の電流ミスマ
ッチは、プロセス、温度、供給電圧および基準電流の変
化の結果として変化しうる。またさらに、先行技術では
トランジスタのサイズを変更しかつ所望されたカレント
ミラー動作を行なう簡単な方法がないため、回路でなさ
れるトランジスタサイズの変更は大きなミスマッチ問題
を結果として引き起こしうる。このようにこれまで明ら
かであり、またこれ移行さらに明らかになるが、本発明
は、実質的にそのミスマッチをさまざまな状況で減らす
ので、この技術分野、特定的には低電源電圧の応用で、
大きな改良である。

【００２８】次に図３を参照して、本発明の単一段単一
終端増幅器４の好ましい実施例が示されている。この増
幅器４はｐチャネルソーストランジスタ１２０、１２
４、１２８を介する最小の電圧降下を有するように設計
されているので、出力１１４はより大きな範囲にわたっ
てスイングするのが可能である。この設計およびその利
益は次の説明によってより十分に理解されるだろう。一
般的に増幅器４は先行技術の増幅器２に多くの点で似せ
て構成されている。本発明は単一段増幅器部分およびＤ
Ｃバイアス回路のネットワークの両方を含んでいる。単
一段増幅器部分は反転入力１１２および非反転入力１１
０の入力を有する。増幅器４はまた単一終端１１４もま
た有している。増幅器部分はｐチャネルトランジスタ１
２０、１２２、１２４、１２６、１２８、１３０の構成
およびｎチャネル１３２、１３４、１３６、１３８の構
成を含む。

【００２９】また図３を参照して、増幅器４のＤＣバイ
アス回路は、ｐチャネルトランジスタ１７０、１７２、
１７４、１７６およびｎチャネルトランジスタ１５０、
１５２、１５４、１５６、１５８、１６０、１６２、１
６４を含んでいることが示されている。ＤＣバイアス回
路への入力は、同一の電流の２つのバイアス回路入力１
９６，１９８を含む。好ましい実施例のＤＣバイアス回
路の機能と先行技術とを比較した、この増幅器４の主な
違いは、本増幅器のＤＣバイアス回路が、バイアス電圧
を、カレントソースでは、トランジスタ１２４に、カレ
ントシンクでは、トランジスタ１３２に、１３６に、カ
スコード装置では、トランジスタ１２２、１２６、１３
０、１３４、１３８に確立するように働くことである。
こうして、トランジスタ１２８とトランジスタ１２０と
の間のカレントミラー動作、およびトランジスタ１３２
と１３６との間のカレントシンクは、それらのトランジ
スタが出力スイングのすべての値に対して飽和領域に停
まるのを引起こす。

【００３０】図３をまた参照して、増幅器は次のように
機能する。入力１１２、１１０の電圧が等しく、増幅器
の動作範囲内にあるとき、出力段つまりトランジスタ１
２０、１２２、１３２、１３４の電流は均衡になる。入
力１１２、１１０がそれらの間で差動電圧を有すると
き、出力段は電流不均衡を有し、ハイまたはローに引
く。外部負荷容量およびフィードバックは、増幅器４の
補償および閉ループ機能を与えるように働く。もしフィ
ードバックまたは補償がなければ、回路はその代わりに
コンパレータとして動作する。増幅器４に低電源電圧の
応用のための好ましい特性を与える増幅器４の１つの大
きな局面は、トランジスタ１２０、１２２、１２８、１
３０で形成される、カレントミラー負荷の特別な実現で
ある。信号２０２を備えたカスコードトランジスタ１２
２、１３０およびトランジスタ１２８、１２０からのゲ
ート電圧をミラー動作する方法は、増幅器４が低電源電
圧の応用においてさえも、好ましい動作の特性を示すの
を可能にする。これらの特定の局面を通して、増幅器の
トランジスタは、飽和状態に維持され、カスコードされ
た負荷の使用が電源拒否を改良する。増幅器４の特性
は、増幅器４の典型的な応用に含まれる特定の回路およ
び変数を考慮することによって、よりよく理解されるこ
とができる。

【００３１】次に図４を参照して、本発明の増幅器４の
ＤＣバイアス回路の図が示されている。この新しいバイ
アス回路は、トランジスタ１５０、１５８を介する等し
いＶ _DS電圧を生成し、その結果、より正確な電流の一致
をもたらし、プロセス、温度、電源電圧またはＩ_ref電
流の変動による変化が少なくなる。このＤＣバイアス回
路はトランジスタ１５２、１５６、１６０（および図３
に示されている増幅器回路のトランジスタ１６４）が、
同じサイズにされるかまたはあるユニットの倍数として
のサイズにされ、かつトランジスタ１５０、１５８が同
じサイズにされるかまたはあるユニットの倍数としての
サイズにされることを必要とする。トランジスタ１５４
のサイズは、所望されたＶ_dsがトランジスタ１５０、１
５８（および図３ではトランジスタ１６２）を介して引
出されるように決められ、それらは飽和状態（典型的に
は１．３Ｖ_dsat）に停まる。この技術の結果として、す
べての重要なトランジスタは、同じサイズであり、また
は互いにユニットの倍数であり（トランジスタ１５０、
１５８のＶ_dsを決めるトランジスタ１５４を除いて）
（および図３ではトランジスタ１６２も）、カスコード
装置およびシンク動作装置はサイズを異にしてもよく、
なおもよく一致する。

【００３２】図４を続いて参照して、図２と関連する
と、実際、本発明においてトランジスタ１５４のＤＣバ
イアス回路への付加は、トランジスタ１５０を介する電
位をトランジスタ１５８を介する電位に等しくし、真の
カレントミラーを得ることになる。バイアス回路の中段
つまりトランジスタ１５４、１５６はカスコード装置の
電圧を確立し、トランジスタ１５２のゲート・ソース間
の降下はトランジスタ１５０を適当なＶ_ds電圧に駆動す
るであろう。トランジスタ１５０のゲートは、ドレイン
に戻るよう結合される代わりに、カスコードデバイスの
他方の側に結合され、電位すなわち付加電位を上げ、そ
の結果、電流は適切に反射され同じドレインソースを有
するであろうことにさらに注目されたい。

【００３３】図３を関連させて図４をまた参照して、増
幅器４の単一段増幅器部分で、ｎチャネルカスコード装
置１３４、１３８のためのバイアス１９６をセットアッ
プするために、かつ、ｎチャネルシンク装置１３２、１
３６のためのバイアス１９８をセットアップするため
に、同じバイアス技術が使われる。同様の態様で、電流
が反射され、バイアス電圧２０４がｐチャネル装置１２
４をバイアスし、バイアス電圧２０２は、カスコードト
ランジスタ１２２、１２６、１３０のためのバイアス電
圧をセットアップするということにも注目されたい。カ
レントミラー動作は、トランジスタ１２８およびトラン
ジスタ１２０を介して達成される。トランジスタ１２８
のゲートが、そのドレインに接続されていないがその代
わりトランジスタ１３０の他方の側のドレインに接続さ
れていることにも注目されたい。この接続技術は、付加
的なゲート電圧の生成を可能にしており、電流が反射さ
れる時、トランジスタ１２８および１２０のドレイン電
圧は同じになるだろう。

【００３４】次に図５を参照して、本発明の演算増幅器
の相補的な反転されたバージョンが示されている。この
相補的な反転されたバージョンは、図３で描かれている
具体例と同じ態様で動作するが図３の回路を正確に相補
うものある。

【００３５】次に図６を参照して、２段クラスＡの動作
増幅器６が本発明の技術とを組み入れて図示されてい
る。この増幅器６は、単一段増幅器部分（図３の装置と
同様）およびＤＣバイアス回路のネットワーク（図３お
よび図４の装置と同様）を含む。増幅器６の第２段は、
クラスＡの出力段である。クラスＡ出力段に単一段増幅
器部分を組み入れることで包括的な２段のクラスＡの演
算増幅器を形成する。この実施例では、トランジスタ４
１３、４１４、４１５およびコンデンサ４２５が、出力
段を形成する。トランジスタ４１４、４１５は、一定の
カレントソースを生成し、トランジスタ４１３は、第１
段の出力３１４から供給されるそのゲートの電位に基づ
いて、出力レベルを引出す。その回路は、単一段増幅器
４の設計（図３）と同じバイアスソース３０２、３０４
からバイアスされるカレントソースをセットアップす
る。実際、トランジスタ４１３は、「スロットル」とし
て動作し、出力４１６を変調する。トランジスタ４１３
のゲートが上がると、それはより大きなドライブをトラ
ンジスタに加え出力を下げて、ゲートが下がると、それ
は装置をオフにし、出力が上がるのを可能にする。

【００３６】続けて図６を参照して、構成および要素の
さまざまなバリエーションが装置の機能およびそれらの
機能を達成する態様から離れることなく可能であること
を当業者は認められるであろう。多くの設計があって、
この例に限定するつもりはないのだが、１つの代わりの
設計の一例として、上で述べられたような極性分割補償
よりむしろ極性ゼロ補償が行なわれてよい。これはコン
デンサ４２５を直列の抵抗器およびコンデンサに取換え
ることで２段の増幅器６で達成され得る。他の例では、
さらに多段、相補的な配置および他の修正、付加、削除
が発明のこれまでの説明の意図された範囲から離れるこ
となしに設計内で行なわれてよい。

【００３７】明らかに見られるように、本発明は先行技
術の装置によって提示された問題を克服している。これ
までに述べられたように構成され動作される時、本発明
は特に効果的であると信じられるが、多くの変形および
代用が装置、その用法および構成でなされてもよく、実
質的には実施例で、特にこれまで述べられた好ましい実
施例で達成された同じ結果を達成することを当業者はす
ぐに認めるであろう。それらの変形の各々は、これまで
の説明に含まれるように意図されており、本発明の一部
を形成している。前述の詳しい説明は、説明および例示
だけによって与えられるものとして明らかに理解され、
本発明の精神および範囲は前掲の請求項によってのみ限
定される。

【図面の簡単な説明】

【図１】バイアスおよびカレントミラーのための古典的
な方法を利用する先行技術の単一段増幅器の詳細な図で
ある。

【図２】先行技術の図１の単一段増幅器のＤＣバイアス
およびカレントミラー回路の詳細な図である。

【図３】特徴のあるＤＣバイアス設計およびカレントミ
ラー設計を有する本発明の増幅器回路の好ましい実施例
の詳細な略図である。

【図４】本発明の図３の増幅器回路の好ましい実施例の
ＤＣバイアスおよびカレントミラー回路の詳細な図であ
る。

【図５】図３で示された単一終端増幅器の相補的なバー
ジョンの詳細な略図である。

【図６】本発明のＤＣバイアス設計およびカレントミラ
ー設計を組入れている２段のクラスＡ演算増幅器の好ま
しい実施例の詳細な略図である。

【符号の説明】

１１０非反転入力１１２反転入力１１４単一終端出力１９６バイアス回路入力１９８バイアス回路入力

Claims

【特許請求の範囲】

【請求項１】反転入力と、非反転入力と、出力と、前記反転入力および前記非反転入力と前記出力とを接続
する手段とを含み、前記手段は、実質的に電源電圧の全
範囲にわたって前記出力がスイングすることを引起こす
ことが可能な、演算増幅器。
【請求項２】前記出力に接続され、前記出力をハイに
押すための手段と前記出力に接続され前記出力をローに
引くための手段とをさらに含む、請求項１に記載の演算
増幅器。
【請求項３】前記押すための手段に接続された少なく
とも１つのカスコード手段と、前記引くための手段に接続された少なくとも１つのカス
コード手段とをさらに含む、請求項２に記載の演算増幅
器。
【請求項４】前記接続するための手段がＤＣバイアス
回路を含む、請求項２に記載の演算増幅器。
【請求項５】前記ＤＣバイアス回路がバイアス電圧を
前記引くための手段に確立し、前記引くための手段を出
力の全範囲の間で飽和状態に維持する、請求項４に記載
の演算増幅器。
【請求項６】前記押すための手段に接続された少なく
とも１つのカスコード手段と、前記引くための手段に接
続された少なくとも１つのカスコード手段とを含み、前
記押すための手段に接続された前記少なくとも１つのカ
スコード手段と前記引くための手段に接続された前記少
なくとも１つのカスコード手段とに、前記ＤＣバイアス
回路がバイアス電圧を確立する、請求項５に記載の演算
増幅器。
【請求項７】前記押すための手段が少なくとも１つの
ソーストランジスタであり、前記引くための手段が少な
くとも１つのシンクトランジスタである、請求項２に記
載の演算増幅器。
【請求項８】前記接続するための手段がＤＣバイアス
回路を含み、前記ＤＣバイアス回路は、４つの同一のサ
イズのｎチャネルトランジスタを含み、前記ｎチャネル
トランジスタのうちの３つは第２のバイアス電流入力を
受取り、前記ｎチャネルトランジスタのうちの１つは第
１のバイアス電流入力を受取り、前記第１のバイアス電
流入力を受取る前記ｎチャネルトランジスタと、前記第
２のバイアス電流入力を受取る前記ｎチャネルトランジ
スタのうちの２つとに接続された、３つの同一のサイズ
のｎチャネルシンクトランジスタをさらに含み、前記ｎ
チャネルトランジスタのうち他のものは前記第２のバイ
アス電流入力を受取り、所望された特性を有する選択ト
ランジスタに接続され、前記少なくとも１つのソースト
ランジスタの各々の間で、かつ前記少なくとも１つのシ
ンクトランジスタの各々の間でカレントミラー動作を維
持し、それによって前記少なくとも１つのソーストラン
ジスタおよび前記少なくとも１つのシンクトランジスタ
が出力スイングの全範囲の間で飽和領域に停まることを
引起こす、請求項７に記載の演算増幅器。
【請求項９】２つの入力および単一終端出力を有し、
さらにｐチャネルソーストランジスタおよびｎチャネル
シンクトランジスタを有する演算増幅器のＤＣバイアス
回路であって、前記ＤＣバイアス回路は前記２入力間の
電圧差が正のとき、前記出力がハイに押されることを引
き起こして前記出力の電圧レベルを電源電圧値に近づ
け、２入力間の電圧差が負のとき、前記出力がローに引
かれて前記出力の電圧レベルを接地の値に近づける、バ
イアス回路。
【請求項１０】２つの入力および単一終端出力を有す
る演算増幅器をバイアスする方法であって、前記増幅器
は、シンクトランジスタ、ソーストランジスタおよび対
応するバイアストランジスタを含み、前記方法は前記バ
イアストランジスタを介する２つのバイアス電流の間の
電圧差を考慮して、実質的に同一のバイアス電流をすべ
ての前記シンクトランジスタに、実質的に同一のバイア
ス電流をすべての前記ソーストランジスタおよびすべて
の前記シンクトランジスタに、発生するよう少なくとも
１つの修正トランジスタのサイズを決めるステップを含
む、方法。
【請求項１１】カスコードトランジスタを前記ソース
トランジスタの各々におよび前記シンクトランジスタの
各々に接続するステップをさらに含む、請求項１０に記
載の方法。
【請求項１２】電源電圧が、約０ボルトから約２．７
ボルトの範囲である、請求項１０に記載の方法。
【請求項１３】電源電圧が約０ボルトから約５ボルト
の範囲である、請求項１０に記載の方法。