JPH0758373B2 - Active matrix liquid crystal display device - Google Patents
Active matrix liquid crystal display deviceInfo
- Publication number
- JPH0758373B2 JPH0758373B2 JP29648087A JP29648087A JPH0758373B2 JP H0758373 B2 JPH0758373 B2 JP H0758373B2 JP 29648087 A JP29648087 A JP 29648087A JP 29648087 A JP29648087 A JP 29648087A JP H0758373 B2 JPH0758373 B2 JP H0758373B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- active matrix
- bus line
- crystal cell
- transparent insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明はアクティブマトリクス型液晶表示装置に係り、
特に液晶セルを駆動するスイッチング素子の構成に関
し、 TFTの製造工程における特性制御性の良さと、２端子素
子を駆動素子として場合のクロスオーバが生じないとい
う利点を兼ね備えた、理想的な駆動素子を得ることを目
的とし、 第１の透明絶縁性基板上にスキャンバスライン，画素電
極およびこれらの間に挿入されるスイッチング素子が配
設され、第２の透明絶縁性基板上にストライプ状の透明
データバスラインが配設され、前記第１および第２の透
明絶縁性基板を両バスラインが直交するように対向配置
するとともに、それら基板間に液晶が挟持されてなるア
クティブマトリクス型液晶パネルにおいて、前記スイッ
チング素子として２個の薄膜トランジスタを、それぞれ
制御電極を一対の被制御電極の一方と接続してアノード
とし、他方の被制御電極をカソードとして２個の２端子
素子を構成し、該２個の２端子素子それぞれのアノード
を他方のカソードと接続したリング状接続として用い、
その接続端の一方を前記スキャンバスラインに導出し、
他方を対応する液晶セルの画素電極に導出した構成とす
る。The present invention relates to an active matrix type liquid crystal display device,
In particular, regarding the configuration of the switching element that drives the liquid crystal cell, an ideal driving element that has both good characteristic controllability in the TFT manufacturing process and the advantage that crossover does not occur when a 2-terminal element is used as a driving element is provided. For the purpose of obtaining, a scan bus line, a pixel electrode, and a switching element inserted between them are arranged on the first transparent insulating substrate, and stripe-shaped transparent data is formed on the second transparent insulating substrate. An active matrix type liquid crystal panel in which a bus line is disposed, the first and second transparent insulating substrates are opposed to each other so that the bus lines are orthogonal to each other, and liquid crystal is sandwiched between the substrates. Two thin film transistors as switching elements, each of which has a control electrode connected to one of a pair of controlled electrodes as an anode, Using the controlled electrodes of square two two-terminal element is configured as a cathode, the anode of each said two two-terminal element as the other of the cathode and the ring-shaped connection connected,
One of the connection ends is led to the scan bus line,
The other one is led to the pixel electrode of the corresponding liquid crystal cell.
本発明はアクティブマトリクス型液晶表示装置に係り、
特に液晶セルを駆動するスイッチング素子の構成に関す
る。The present invention relates to an active matrix type liquid crystal display device,
In particular, it relates to the configuration of a switching element that drives a liquid crystal cell.
従来よりアクティブマトリクス型液晶表示装置におい
て、液晶セルを駆動するスイッチング素子として、３端
子素子では薄膜トランジスタ（TFT）,2端子素子では薄
膜ダイオード（TFD）及び薄膜金属−絶縁膜−金属（TF
−MIM）が開発されており、液晶表示パネルに適用され
ている。Conventionally, in an active matrix type liquid crystal display device, as a switching element for driving a liquid crystal cell, a thin film transistor (TFT) is used for a three-terminal element, a thin film diode (TFD) is used for a two terminal element, and a thin film metal-insulating film-metal (TF).
-MIM) has been developed and applied to liquid crystal display panels.
第５図にTFT,第６図に２端子素子を駆動素子として用い
たアクティブマトリクスの等価回路を示す。FIG. 5 shows a TFT and FIG. 6 shows an equivalent circuit of an active matrix using a two-terminal element as a driving element.
これらにおいて、TFT21は第５図に示すように、ゲート
バスライン23とドレインバスライン24のクロスオーバが
存在するため、TFT21のゲートとドレイン間に１点でも
短絡欠陥が生じると、ライン欠陥となってしまう不都合
があり、製造歩留が低下するという問題がある。In these, as shown in FIG. 5, the TFT 21 has a crossover between the gate bus line 23 and the drain bus line 24. Therefore, if even one point between the gate and drain of the TFT 21 is short-circuited, it becomes a line defect. However, there is a problem that the manufacturing yield is reduced.
第６図に示す２端子素子25を用いた場合にはこのような
欠陥存在しない。Such a defect does not exist when the two-terminal element 25 shown in FIG. 6 is used.
２端子素子としてダイオードを用いる場合には、ダイオ
ードの逆方向特性を用いるものと、順方向特性を用いる
ものが考えられる。このうち、逆方向特性を用いるとそ
の閾値特性が大きくばらつくため、実用上問題がある。
また、順方向特性を用いると、液晶セルLCには正負両極
性を交互に書き込む必要があるため、ダイオード２つを
逆順方向に並列接続する構成とする必要があるが、その
電流立ち上がりの閾値電圧がたかだか0.6V程度であるた
め、液晶に書き込まれたデータを保持するこめには、素
子を数段直列に接続し、この閾値電圧を書き込み電圧よ
り高くする必要がある。このため、構造が複雑化し、製
造歩留が低下するという不都合があり、更に、これらの
接続のため素子面積が大きくなり、表示面積が低下して
しまう欠点がある。When a diode is used as the two-terminal element, one using a reverse characteristic of the diode and one using a forward characteristic can be considered. Of these, the use of the reverse characteristic causes a large variation in the threshold characteristic, which is a practical problem.
Further, when the forward direction characteristic is used, it is necessary to write positive and negative polarities alternately in the liquid crystal cell LC, so it is necessary to connect two diodes in parallel in the reverse forward direction. Since it is about 0.6 V at most, in order to hold the data written in the liquid crystal, it is necessary to connect several elements in series and make the threshold voltage higher than the writing voltage. Therefore, there is a disadvantage that the structure becomes complicated and the manufacturing yield is reduced, and further, the element area is increased due to these connections, and the display area is reduced.
MIM素子を用いたものでは、その電流伝達機構が熱電子
放出に依存するため、特性の温度依存性が大きいという
欠点がある。The device using the MIM element has a drawback that its current transfer mechanism depends on thermionic emission, so that the characteristic has large temperature dependence.
上述のように、駆動素子としてTFTを用いた場合には、
特性のばらつきを小さくすることは容易であるが、ゲー
トバスラインとドレインバスラインのクロスオーバが存
在するため、TFTのゲートのドレイン間に１点でも短絡
欠陥が生じると、ライン欠陥となってしまう不都合があ
り、製造歩留が低下するという問題がある。As described above, when a TFT is used as the driving element,
It is easy to reduce variations in characteristics, but since there is a crossover between the gate bus line and the drain bus line, if even one point between the gate and drain of the TFT has a short-circuit defect, it will become a line defect. There is an inconvenience, and there is a problem that the manufacturing yield decreases.
また、駆動素子として２端子素子を用いると、閾値特性
の制御が困難であるという問題や、特性の温度依存性が
大きいといった問題がある。Further, when a two-terminal element is used as the driving element, there are problems that it is difficult to control the threshold characteristic and that the characteristic has a large temperature dependency.
このように従来用いられている駆動素子は、いずれも何
らかの問題を有する。As described above, all of the driving elements conventionally used have some problems.
本発明においては、TFTの製造工程における特性制御性
の良さと、２端子素子を駆動素子とした場合のクロスオ
ーバが生じないという利点を兼ね備えた理想的な駆動素
子を得ることを目的とする。It is an object of the present invention to obtain an ideal drive element that has both good characteristic controllability in the manufacturing process of a TFT and the advantage that crossover does not occur when a two-terminal element is used as a drive element.
本発明においては、２個のTFTを以下述べるように接続
した２端子素子としたものを、各画素の駆動素子として
用いる。In the present invention, a two-terminal element in which two TFTs are connected as described below is used as a driving element for each pixel.
即ち、各画素対応に配設された２個のTFTを、制御電極
（ゲート電極）と一対の被制御電極の一方と共通に接続
してアノード（陽極）とし、他方の被制御電極をカソー
ド（陰極）とし、２個の２端子素子の一方のアノードを
他方のカソードと接続して対応するスキャンバスライン
に導出し、一方のカソードと他方のアノードと接続して
対応する液晶セルの画素電極に導出したものである。That is, two TFTs arranged corresponding to each pixel are commonly connected to a control electrode (gate electrode) and one of a pair of controlled electrodes as an anode, and the other controlled electrode is a cathode (anode). Cathode), one anode of the two two-terminal elements is connected to the other cathode to lead to the corresponding scan bus line, and one cathode and the other anode are connected to the pixel electrode of the corresponding liquid crystal cell. It is derived.
上記構成の２端子素子は、TFTが急峻な立ち上がり特性
を有し、しかも閾値電圧がTFTの構成材料であるゲート
絶縁膜，動作半導体層の形成条件，およびゲート電極材
料により容易に制御できることを利用し、TFTの制御電
極と被制御電極の一方を共通接続として２端子素子を構
成し、この２端子素子を背中合わせに接続することによ
り、正負両方向に急峻な立ち上がりを有する理想的な特
性を実現したものである。The two-terminal element with the above structure has a steep rising characteristic of TFT, and the threshold voltage can be easily controlled by the gate insulating film which is the constituent material of the TFT, the formation condition of the operating semiconductor layer, and the gate electrode material. Then, a two-terminal element is configured by connecting one of the control electrode and the controlled electrode of the TFT in common, and the two-terminal element is connected back to back to realize an ideal characteristic having a sharp rise in both positive and negative directions. It is a thing.
第１図は本発明の一実施例の等価回路を示す図であっ
て、X1,X2,X3・・・は第１の透明絶縁性基板上に形成さ
れたスキャンバスライン、Y1,Y2,Y3・・・は第２の透明
絶縁性基板上に形成されたデータバスラインである。
T1,T2はいずれもTFTで、本実施例ではその閾値電圧を＋
5Vとした例を説明する。また、LCは液晶セルで、この液
晶セルLCの液晶容量をCLCとする。FIG. 1 is a diagram showing an equivalent circuit of an embodiment of the present invention, in which X 1 , X 2 , X 3 ... Are scan bus lines formed on a first transparent insulating substrate, and Y 1 , Y 2 , Y 3 ... Are data bus lines formed on the second transparent insulating substrate.
Both T 1 and T 2 are TFTs, and in this embodiment, the threshold voltage is +
An example with 5V will be described. LC is a liquid crystal cell, and the liquid crystal capacitance of this liquid crystal cell LC is C LC .
液晶セルLCを駆動するスイッチング素子として用いた、
T1,T2の２個のTFTは、それぞれ制御電極（ゲートG1,
G2）と２個の被制御電極（ソースS1,S2とドレインD1,
D2）を有する。本実施例は上記T1およびT2とも、制御電
極G1,G2と一方の被制御電極（これをソースS1,S2とす
る）を共通に接続してアノードとし、他方の被制御電極
（これをドレインD1,D2とする）をカソードとした２端
子素子として用いる。Used as a switching element to drive the liquid crystal cell LC,
The two TFTs T 1 and T 2 are respectively connected to the control electrodes (gate G 1 ,
G 2 ) and two controlled electrodes (source S 1 , S 2 and drain D 1 ,
D 2 ). In the present embodiment, in both T 1 and T 2 described above, the control electrodes G 1 and G 2 and one controlled electrode (which are referred to as sources S 1 and S 2 ) are commonly connected to serve as an anode, and the other controlled electrode is controlled. It is used as a two-terminal element in which electrodes (these are drains D 1 and D 2 ) are cathodes.
上述のように接続した２個の２端子素子の一方のアノー
ドを他方の素子のカソードと接続してスキャンバスライ
ンXi（ｉ＝1,2,3,・・・）に導出し、他方のアノードを
一方のカソードと接続して対応する液晶セルLCの画素電
極に導出する。One of the two two-terminal elements connected as described above is connected to the cathode of the other element to lead out to the scan bus line X i (i = 1,2,3, ...) And the other The anode is connected to one cathode and led to the corresponding pixel electrode of the liquid crystal cell LC.
以上の如く本実施例は、２個のTFTを２端子素子接続と
し、この２個の２端子素子をリング状に接続したものを
液晶セルの駆動用のスイッチング素子とし、その接続端
の一方をスキャンバスラインに、他方を画素電極に導出
したものである。As described above, in this embodiment, two TFTs are connected to two-terminal elements, and the two two-terminal elements are connected in a ring shape to form a switching element for driving a liquid crystal cell, and one of the connection ends is connected. The other is led to the scan canvas line and the other to the pixel electrode.
かかる構成とした上記一実施例の動作を第２図に示す。FIG. 2 shows the operation of the above-described embodiment having such a configuration.
上述のように接続したT1,T2の２つのTFTにより構成した
２端子素子の両端間に印加した電圧と、この２端子素子
に流れる電流の特性を第２図に示す。FIG. 2 shows the characteristics of the voltage applied across the two-terminal element composed of the two TFTs T 1 and T 2 connected as described above and the current flowing through the two-terminal element.
印加電圧が正の領域ではT2はオフで、電圧が＋5Vを越え
るとT1がオンとなり、負の領域ではT1はオフ、−5V以下
でT2がオンとなる。従って図のＡの領域はT1,Bの領域は
T2によって流れるオン電流Ｉを示し、Ｖ＝−5V〜＋5Vの
間の領域はいずれもオフ状態であることを示す。In T 2 are off the applied voltage is positive in the region, T 1 exceeds the voltage + 5V is turned on, T 1 is turned off, at -5V below T 2 is turned on in the negative region. Therefore, the area A in the figure is T 1 and the area B is
The on-current I flowing by T 2 is shown, and all the regions between V = −5V and + 5V are in the off state.
第３図（ａ）〜（ｃ）に上記第１図に示したアクティブ
マトリクスの駆動波形を示す。以下、同図を用いて動作
を説明する。3A to 3C show drive waveforms of the active matrix shown in FIG. The operation will be described below with reference to FIG.
図において、VX1はスキャンバスラインX1に対する印加
電圧、VY1は液晶セルLCに印加される電圧、Ｔはフレー
ム周期を示す。In the figure, V X1 indicates a voltage applied to the scan bus line X 1 , V Y1 indicates a voltage applied to the liquid crystal cell LC, and T indicates a frame period.
時刻ｔ＝t1においてスキャンバスラインX1に＋Vaが印加
されると〔同図（ａ）参照〕、T1がオン状態となり、こ
の時、データバスラインY1から−VDなるデータ電圧が印
加されたとすると〔同図（ｂ）参照〕、液晶容量CLCは
−VDまで充電される。ｔ＝t1＋TS（TSはアドレス時間）
においてT1はオフとなるが、液晶セルLCの両端間の電圧
はそのまま保持される〔同図（ｃ）参照〕。When + V a is applied to the scan bus line X 1 at time t = t 1 [see (a) in the figure], T 1 is turned on, and at this time, the data voltage from the data bus line Y 1 to −V D If the voltage is applied [see (b) in the figure], the liquid crystal capacitance C LC is charged to −V D. t = t 1 + T S (T S is the address time)
, T 1 is turned off, but the voltage between both ends of the liquid crystal cell LC is maintained as it is (see FIG. 7C).
ｔ＝t1＋Ｔにおいては、スキャンバスラインX1に−Vaが
印加されて今度はT2がオン状態となり、データバスライ
ンY1から＋VDなるデータ電圧が印加されると、液晶が＋
VDまで充電される。この後アドレス時間経過後T2はオフ
状態となるが、液晶セルLC両端間の電圧はそのまま保持
される。At t = t 1 + T, −V a is applied to the scan bus line X 1 , T 2 is turned on this time, and when a data voltage of + V D is applied from the data bus line Y 1 , the liquid crystal becomes +.
Charged to V D. After that, after the elapse of the address time, T 2 is turned off, but the voltage across the liquid crystal cell LC is maintained as it is.
このように本実施例においては、液晶セルLCを駆動する
スイッチング素子として、２端子素子接続とした２個の
TFTを、リング状に接続した構成の素子を用いている。
かかる構成の素子は、正負の閾値電圧を越えると急峻な
立ち上がり特性を示し、しかも単純な波形で液晶セルを
駆動できるので、駆動回路が至って簡単化できる。As described above, in this embodiment, two switching elements for driving the liquid crystal cell LC are connected to each other by two terminals.
An element having a structure in which TFTs are connected in a ring shape is used.
The element having such a structure exhibits a steep rising characteristic when the positive and negative threshold voltages are exceeded, and moreover, the liquid crystal cell can be driven with a simple waveform, so that the driving circuit can be extremely simplified.
次に第４図（ａ）〜（ｆ）に本実施例の製造方法とし
て、アモルファスシリコン（ａ−Si）動作半導体層を用
いた例を、その製造工程の順に示す。なお（ｄ）〜
（ｆ）は、それぞれ（ａ）〜（ｃ）のＤ−D,E−E,F−Ｆ
矢視部断面を示す図である。Next, FIGS. 4A to 4F show, as a manufacturing method of this embodiment, an example using an amorphous silicon (a-Si) operating semiconductor layer in the order of the manufacturing steps. (D) ~
(F) is DD, EE, FF of (a) to (c), respectively.
It is a figure which shows the arrow part cross section.
同図において、１はガラス基板のような透明絶縁性基
板、2,2′は約100nmの厚さのCr（クロム）膜のような金
属膜からなるゲート電極、３は厚さ約300nmのSiN膜のよ
うなゲート絶縁膜、４は厚さ約100nmのａ−Si層等から
なる動作半導体層である。In the figure, 1 is a transparent insulating substrate such as a glass substrate, 2 and 2'are gate electrodes made of a metal film such as a Cr (chrome) film having a thickness of about 100 nm, and 3 is SiN having a thickness of about 300 nm. The gate insulating film 4 such as a film is an operating semiconductor layer made of an a-Si layer or the like having a thickness of about 100 nm.
ガラス基板１上にゲート電極２を形成した後、ゲート絶
縁膜３としてSiN膜及び動作半導体層４としてａ−Si層
を積層する。この２つの層は、プラズマ化学気相成長
（Ｐ−CVD）法により、ガスを切り換えるのみで連続的
に成膜できる。After forming the gate electrode 2 on the glass substrate 1, a SiN film as the gate insulating film 3 and an a-Si layer as the operating semiconductor layer 4 are laminated. These two layers can be continuously formed by a plasma chemical vapor deposition (P-CVD) method only by switching gases.
次いで背面露光法により上記ゲート電極２の上層に、こ
のゲート電極２に自己整合したレジスト膜（図示せず）
を形成した後、凡そ100nmの厚さのAl膜５を形成し、次
いで、上記レジスト膜を除去してその上部に被着したAl
膜５をリフトオフした後、所定のパターンに従ってレジ
スト膜（図示せず）を形成し、これをマスクとしてH3PO
4を用いたウエットエッチング法によりAl膜５の不要部
を除去した後、更に、CF4/O2を反応ガスとして用いたプ
ラズマエッチングにより、ゲート絶縁膜3/動作半導体層
４の不要部を除去する。Then, a resist film (not shown) self-aligned with the gate electrode 2 is formed on the upper layer of the gate electrode 2 by the back exposure method.
After forming the Al film, an Al film 5 having a thickness of about 100 nm is formed, and then the above resist film is removed and the Al film deposited on the Al film 5 is removed.
After the film 5 is lifted off, a resist film (not shown) is formed according to a predetermined pattern and H 3 PO is used as a mask.
After removing the unnecessary part of the Al film 5 by the wet etching method using 4 , the unnecessary part of the gate insulating film 3 / operating semiconductor layer 4 is further removed by plasma etching using CF 4 / O 2 as a reaction gas. To do.
以上でスキャンバスライン９と２組の被制御電極10,11
および10′,11′が形成され、ゲート電極２および２′
の両端部表面が露出される。As described above, the scan bus line 9 and the two sets of controlled electrodes 10 and 11
And 10 ', 11' are formed and gate electrodes 2 and 2 '
Both end surfaces are exposed.
次いでゲート電極２とスキャンバスライン９間を接続す
るITOからなる接続電極６と、上記被制御電極11,11′に
接続し且つゲート電極２′に接続する画素電極７を形成
する。Next, a connection electrode 6 made of ITO for connecting the gate electrode 2 and the scan bus line 9 and a pixel electrode 7 connected to the controlled electrodes 11 and 11 'and to the gate electrode 2'are formed.
以上により本実施例のアクティブマトリクスが完成す
る。Through the above steps, the active matrix of this embodiment is completed.
このようにして得られた本実施例のアクティブマトリク
スにおいては、製造工程において必要とするフォトマス
ク数は３枚のみであり、従って製造工程のプロセスが簡
単化される。In the active matrix of this embodiment obtained in this way, the number of photomasks required in the manufacturing process is only 3, so that the manufacturing process is simplified.
また、本実施例では液晶セルの駆動素子を２端子素子と
したことにより、駆動素子を隣接バスやその他と接続す
る必要がなく、従って、たとえ駆動素子に短絡欠陥が発
生しても点欠陥で済み線欠陥を発生しないので、製造歩
留が向上する。In addition, in the present embodiment, since the driving element of the liquid crystal cell is a two-terminal element, it is not necessary to connect the driving element to an adjacent bus or the like. Therefore, even if a short circuit defect occurs in the driving element, there is no point defect. Since the production line defect does not occur, the manufacturing yield is improved.
以上説明した如く本発明によれば、理想的な２端子素子
による液晶素子の駆動が実現するため、単純な駆動によ
って優れた表示を得ることができる。また、線状欠陥を
生じないので、高い製造歩留を得ることができる。As described above, according to the present invention, since the driving of the liquid crystal element by the ideal two-terminal element is realized, excellent display can be obtained by simple driving. Further, since no linear defect is generated, a high manufacturing yield can be obtained.
第１図は本発明一実施例の等価回路図、 第２図は上記一実施例におけるTFTの電圧−電流特性を
示す図、 第３図は上記一実施例の駆動波形を示す図、 第４図（ａ）〜（ｆ）は上記一実施例の製造方法の説明
図、 第５図は従来のTFTを用いたアクティブマトリクスを示
す図、 第６図は従来の２端子素子を用いたアクティブマトリク
スを示す図である。 図において、１は透明絶縁性基板、2,2′はゲート電
極、３はゲート絶縁膜、４は動作半導体層、５はAl膜、
７は画素電極、８は開口、９はスキャンバスライン、1
0,10′,11,11′は被制御電極、G1,G2はゲート、S1,S2は
ソース、D1,D2はドレイン、T1,T2はTFT、LCは液晶セル
を示す。FIG. 1 is an equivalent circuit diagram of an embodiment of the present invention, FIG. 2 is a diagram showing a voltage-current characteristic of a TFT in the embodiment, FIG. 3 is a diagram showing a driving waveform of the embodiment, and FIG. FIGS. 5A to 5F are explanatory views of the manufacturing method of the above-described embodiment, FIG. 5 is a view showing an active matrix using a conventional TFT, and FIG. 6 is an active matrix using a conventional two-terminal element. FIG. In the figure, 1 is a transparent insulating substrate, 2 and 2'are gate electrodes, 3 is a gate insulating film, 4 is an operating semiconductor layer, 5 is an Al film,
7 is a pixel electrode, 8 is an opening, 9 is a scan bus line, 1
0,10 ′, 11,11 ′ are controlled electrodes, G 1 and G 2 are gates, S 1 and S 2 are sources, D 1 and D 2 are drains, T 1 and T 2 are TFTs, and LC is a liquid crystal cell. Indicates.
Claims (1)
バスライン（X1,X2,X3,・・・），画素電極（７）およ
びこれらの間に挿入されるスイッチング素子が配設さ
れ、第２の透明絶縁性基板上にストライプ状の透明なデ
ータバスライン（Y1,Y2,Y3,・・・）が配設され、前記
第１および第２の透明絶縁性基板を両バスラインが直交
するように対向配置するとともに、それら基板間に液晶
が挟持されてなるアクティブマトリクス型液晶パネルに
おいて、 前記スイッチング素子として２個の薄膜トランジスタ
（T1,T2）を、それぞれ制御電極を一対の被制御電極の
一方と接続してアノードとし、他方の被制御電極をカソ
ードとして２個の２端子素子を構成し、該２個の２端子
素子それぞれのアノードを他方のカソードと接続したリ
ング状接続として用い、その接続端の一方を前記スキャ
ンバスラインに導出し、他方を対応する液晶セルの画素
電極に導出したことを特徴とするアクティブマトリクス
型液晶表示装置。1. A scan bus line (X 1 , X 2 , X 3 , ...) On a first transparent insulating substrate (1), a pixel electrode (7) and a switching element inserted between them. Are arranged, and stripe-shaped transparent data bus lines (Y 1 , Y 2 , Y 3 , ...) Are arranged on the second transparent insulating substrate, and the first and second transparent insulating substrates are arranged. In an active matrix type liquid crystal panel in which a liquid crystal substrate is opposed to each other so that both bus lines are orthogonal to each other, and a liquid crystal is sandwiched between these substrates, two thin film transistors (T 1 , T 2 ) are provided as the switching elements, Each of the control electrodes is connected to one of a pair of controlled electrodes to serve as an anode, and the other controlled electrode serves as a cathode to form two 2-terminal elements, and the anode of each of the two 2-terminal elements serves as the other cathode. With a ring-shaped connection The active matrix liquid crystal display device is characterized in that one of the connection ends is led to the scan bus line and the other end is led to the pixel electrode of the corresponding liquid crystal cell.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29648087A JPH0758373B2 (en) | 1987-11-24 | 1987-11-24 | Active matrix liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29648087A JPH0758373B2 (en) | 1987-11-24 | 1987-11-24 | Active matrix liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01136125A JPH01136125A (en) | 1989-05-29 |
| JPH0758373B2 true JPH0758373B2 (en) | 1995-06-21 |
Family
ID=17834101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29648087A Expired - Lifetime JPH0758373B2 (en) | 1987-11-24 | 1987-11-24 | Active matrix liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758373B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0220614D0 (en) * | 2002-09-05 | 2002-10-16 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61254990A (en) * | 1985-05-07 | 1986-11-12 | 三菱電機株式会社 | Active matrix display element |
| JPS6280627A (en) * | 1985-10-04 | 1987-04-14 | Fuji Electric Co Ltd | Production of panel for liquid crystal display device |
| JPS62183433A (en) * | 1986-02-07 | 1987-08-11 | Fujitsu Ltd | Production of active matrix liquid crystal display panel |
| JPS62245672A (en) * | 1986-04-18 | 1987-10-26 | Hitachi Ltd | Thin film mos transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6452128A (en) * | 1987-08-24 | 1989-02-28 | Seiko Epson Corp | Active device |
-
1987
- 1987-11-24 JP JP29648087A patent/JPH0758373B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61254990A (en) * | 1985-05-07 | 1986-11-12 | 三菱電機株式会社 | Active matrix display element |
| JPS6280627A (en) * | 1985-10-04 | 1987-04-14 | Fuji Electric Co Ltd | Production of panel for liquid crystal display device |
| JPS62183433A (en) * | 1986-02-07 | 1987-08-11 | Fujitsu Ltd | Production of active matrix liquid crystal display panel |
| JPS62245672A (en) * | 1986-04-18 | 1987-10-26 | Hitachi Ltd | Thin film mos transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01136125A (en) | 1989-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4332075A (en) | Method of producing thin film transistor array | |
| US7354807B2 (en) | Method of fabricating liquid crystal display panel | |
| US5764206A (en) | Drive circuit and method for designing the same | |
| US7332382B2 (en) | Thin film transistor and manufacturing method thereof | |
| CN100399179C (en) | Pixel structure of a liquid crystal panel, method of fabricating the same and driving method thereof | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| KR100553935B1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101035914B1 (en) | Flat panel device and method for fabricating the same | |
| JP3527074B2 (en) | Display device manufacturing method | |
| JP3454340B2 (en) | Liquid crystal display | |
| JPH07152049A (en) | Liquid crystal display device and its production | |
| JPH0758373B2 (en) | Active matrix liquid crystal display device | |
| JPS61108171A (en) | Thin film field effect transistor | |
| KR20120075110A (en) | Method of fabricating oxide thin film transistor | |
| JPH035725B2 (en) | ||
| JP4189115B2 (en) | Liquid crystal display | |
| KR101001430B1 (en) | Thin film transistor and fabricating method thereof | |
| JPS6235565A (en) | Semiconductor element | |
| JP3381278B2 (en) | Liquid crystal device manufacturing method, liquid crystal device, laptop personal computer and liquid crystal television equipped with the liquid crystal device | |
| JPH02193121A (en) | Thin film transistor panel | |
| JP3917209B2 (en) | Active matrix display device | |
| JPS60224278A (en) | N type transistor | |
| JPH0335223A (en) | Display device | |
| JP2000356789A (en) | Liquid crystal device | |
| JP2687459B2 (en) | Thin film transistor matrix |