JPH0756940B2 - Level conversion circuit - Google Patents
Level conversion circuitInfo
- Publication number
- JPH0756940B2 JPH0756940B2 JP63084263A JP8426388A JPH0756940B2 JP H0756940 B2 JPH0756940 B2 JP H0756940B2 JP 63084263 A JP63084263 A JP 63084263A JP 8426388 A JP8426388 A JP 8426388A JP H0756940 B2 JPH0756940 B2 JP H0756940B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- source
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレベル変換回路に関し、特に第１の電源で動作
する第１の外部回路の出力信号を、異なる電圧の第２の
電源で動作する第２の外部回路へ伝達するためのCMOS型
のレベル変換回路に関する。Description: TECHNICAL FIELD The present invention relates to a level conversion circuit, and in particular, an output signal of a first external circuit that operates with a first power supply is operated with a second power supply having a different voltage. The present invention relates to a CMOS type level conversion circuit for transmitting to a second external circuit.
〔従来の技術〕 電圧の異なる多種類の電源系が混在している装置や、メ
モリ等で書き込み時のみに使用する電源系を有する装置
が近年多くみうけられる。[Prior Art] In recent years, many devices in which various types of power supply systems having different voltages coexist, and devices having a power supply system used only for writing in a memory or the like have been recently seen.
こうした異なる電圧の電源系で動作する回路ブロックど
おしの接続には、信号の受け渡しがスムーズにいくよう
に信号レベルを調整するレベル変換回路が必要となって
くる。A connection between circuit blocks that operate with power supply systems of different voltages requires a level conversion circuit that adjusts the signal level so that signals can be transferred smoothly.
このようなレベル変換回路のうち、低消費電力でかつ集
積度の高いCMOS型のレベル変換回路は、データ処理装置
には必須のものとなっている。Among such level conversion circuits, a CMOS type level conversion circuit with low power consumption and high integration is essential for a data processing device.
従来のこの種のレベル変換回路の一例を第３図に示す。An example of a conventional level conversion circuit of this type is shown in FIG.
このレベル変換回路10Aは、ゲートを電圧VD1の第１の電
源で動作する外部回路20Aからの信号VIを入力する入力
端子TIと接続しソースを第１の電源の供給端子TP1と接
続したＰチャネルMOS型の第１のトランジスタQ11と、ゲ
ートを入力端子TIと接続しソースを接地電位端子と接続
したＮチャネルMOS型の第２のトランジスタQ12と、ゲー
トを供給端子TP1と接続しソースを第２のトランジスタQ
12のドレインと接続しドレインを第１のトランジスタQ
11のドレインと接続したＮチャネルMOS型の第３のトラ
ンジスタQ13と、ソースを電圧VD2の第２の電源の供給端
子TP2と接続しドレインを第２のトランジスタQ12のドレ
インと接続しゲートを第２の電源で動作する外部回路20
Bへ出力信号V0を伝達する出力端子T0と接続するＰチャ
ネルMOS型の第４のトランジスタQ14と、ゲートを第４の
トランジスタQ14のドレインと接続しソースを供給端子T
P2と接続しドレインを出力端子T0と接続したＰチャネル
MOS型の第５のトランジスタQ5と、ゲートを第５のトラ
ンジスタQ5のゲートと接続しソースを接地電位端子と接
続しドレインを出力端子T0と接続して第５のトランジス
タと共にインバータ回路を形成するＮチャネルMOS型の
第６のトランジスタQ6とを備え、第１の電源で動作する
外部回路20Aからの信号VIを入力し、第２の電源で動作
する外部回路20Bに適合したレベルの信号V0を出力する
構成となっている。This level conversion circuit 10 A has a gate connected to an input terminal T I for inputting a signal V I from an external circuit 20 A which operates from a first power supply of voltage VD 1 and a source connected to a supply terminal T 1 of the first power supply. Supply the P-channel MOS type first transistor Q 11 connected to P1 , the N-channel MOS type second transistor Q 12 whose gate is connected to the input terminal T I and the source is connected to the ground potential terminal, and the gate Connect to the terminal T P1 and connect the source to the second transistor Q
Connect to the drain of 12 and connect the drain to the first transistor Q
An N-channel MOS type third transistor Q 13 connected to the drain of 11 , a source connected to the supply terminal T P2 of the second power source of the voltage VD 2 and a drain connected to the drain of the second transistor Q 12. External circuit 20 whose gate operates on the second power supply
A fourth transistor Q 14 of the P-channel MOS type connected to the output terminal T 0 to transmit the output signal V 0 to B, the supply source is connected the gate and drain of the fourth transistor Q 14 terminal T
P channel connected to P2 and drain connected to output terminal T 0
An MOS-type fifth transistor Q 5 is connected to the gate of the fifth transistor Q 5 , the source is connected to the ground potential terminal, the drain is connected to the output terminal T 0, and an inverter circuit is formed together with the fifth transistor. It is provided with an N-channel MOS type sixth transistor Q 6 to be formed, and receives the signal V I from the external circuit 20 A operating with the first power supply, and is suitable for the external circuit 20 B operating with the second power supply. It is configured to output a signal V 0 of the specified level.
上述した従来のレベル変換回路10Aは、ゲートを第１の
電源の供給端子TP1と接続したＮチャネルのトランジス
タQ13がトランジスタQ11,Q12間に、ゲートを出力端子と
接続したＰチャネルのトランジスタQ14が第２の電源の
供給端子TP2とトランジスタQ12,Q13の節点との間にそれ
ぞれ接続された構成となっているので、例えば、第１の
電源の電圧VD1が第２の電源の電圧VD2より低い場合、信
号VIの論理レベルが高いレベルのときはトランジスタQ
12のドレインは低レベルとなりトランジスタQ5は完全に
オンとなり出力信号V0は高レベルとなってトランジスタ
Q14はオフとなり問題はないが、信号VIの論理レベルが
低レベルのときは、トランジスタQ12のドレインは高レ
ベルとなり出力信号V0は低レベルとなってトランジスタ
Q14をオンとするため、この時トランジスタQ11,Q13はオ
ンとなっているので、トランジスタQ14,Q13,Q11を介し
て第２の電源から第１の電源へ電流が流れ、消費電力が
増加するという欠点があった。In the conventional level conversion circuit 10 A described above, the N-channel transistor Q 13 whose gate is connected to the supply terminal T P1 of the first power source is between the transistors Q 11 and Q 12 , and the P-channel whose gate is connected to the output terminal. Since the transistor Q 14 is connected between the supply terminal T P2 of the second power supply and the nodes of the transistors Q 12 and Q 13 , respectively, for example, the voltage VD 1 of the first power supply is 2 is lower than the power supply voltage VD 2 and the logic level of signal V I is high, transistor Q
The drain of 12 goes low and transistor Q 5 turns on completely and output signal V 0 goes high.
Q 14 is off and there is no problem, but when the logic level of signal V I is low, the drain of transistor Q 12 is high and output signal V 0 is low.
Since Q 14 is turned on, the transistors Q 11 and Q 13 are turned on at this time. Therefore, current flows from the second power source to the first power source through the transistors Q 14 , Q 13 , and Q 11 , There is a drawback that power consumption increases.
また、３つのトランジスタQ11,Q13,Q12がカスコード接
続されているため、低電圧電源で駆動する場合、特性の
製造ばらつきが大きくなるという欠点があった。Further, since the three transistors Q 11 , Q 13 , and Q 12 are cascode-connected, there is a drawback that manufacturing variations in characteristics become large when driven by a low-voltage power supply.
本発明の目的は、消費電力を低減し、かつ低電圧電源で
駆動する場合でも製造ばらつきを抑えることができるレ
ベル変換回路を提供することにある。An object of the present invention is to provide a level conversion circuit capable of reducing power consumption and suppressing manufacturing variations even when driven by a low voltage power supply.
本発明のレベル変換回路は、ゲートを第１の電源で動作
する第１の外部回路からの信号を入力する入力端子と接
続しソースを前記第１の電源の供給端子と接続する一導
電型の第１のトランジスタと、ゲートを前記入力端子と
接続しソースを基準電源電位端子と接続しドレインを前
記第１のトランジスタのドレインと接続してこの第１の
トランジスタと共にインバータ回路を形成する逆導電型
の第２のトランジスタと、ゲートを前記入力端子と接続
しソース（又はドレイン）を前記第１及び第２のトラン
ジスタのドレインと接続した逆導電型の第３のトランジ
スタと、ソースを第２の電源の供給端子と接続しドレイ
ンを前記第３のトランジスタのドレイン（又はソース）
と接続しゲートを前記第２の電源で動作する第２の外部
回路へ出力信号を伝達する出力端子と接続する一導電型
の第４のトランジスタと、ゲートを前記第４のトランジ
スタのドレインと接続しソースを前記第２の電源の供給
端子と接続しドレインを前記出力端子と接続する一導電
型の第５のトランジスタと、ゲートを前記第１及び第２
のトランジスタのドレインと接続しソースを前記基準電
源電位端子と接続しドレインを前記出力端子と接続した
逆導電型の第６のトランジスタとを有している。The level conversion circuit of the present invention is of one conductivity type having a gate connected to an input terminal for inputting a signal from a first external circuit operating with a first power supply and a source connected to a supply terminal of the first power supply. A reverse conductivity type in which a first transistor and a gate are connected to the input terminal, a source is connected to a reference power supply potential terminal, and a drain is connected to the drain of the first transistor to form an inverter circuit with the first transistor. Second transistor, a third transistor of reverse conductivity type having a gate connected to the input terminal and a source (or drain) connected to the drains of the first and second transistors, and a source of the second power supply. Connected to the supply terminal of the drain and the drain (or source) of the third transistor
And a gate connected to an output terminal for transmitting an output signal to a second external circuit operating with the second power supply, and a gate connected to the drain of the fourth transistor A fifth transistor of one conductivity type having a source connected to the supply terminal of the second power supply and a drain connected to the output terminal; and a gate connected to the first and second transistors.
And a source connected to the reference power supply potential terminal and a drain connected to the output terminal.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
この実施例のレベル変換回路10は、ゲートを電圧VD1の
第１の電源で動作する第１の外部回路20Aからの信号VI
を入力する入力端子TIと接続しソースを前記第１の電源
の供給端子TP1と接続するＰチャネルMOS型の第１のトラ
ンジスタQ1と、ゲートを入力端子TIと接続しソースを接
地電位端子と接続しドレインを第１のトランジスタQ1の
ドレインと接続してこのトランジスタQ1と共にインバー
タ回路を形成するＮチャネルMOS型の第２のトランジス
タQ2と、ゲートを入力端子TIと接続しソース（又はドレ
イン）を第１及び第２のトランジスタQ1,Q2のドレイン
と接続したＮチャネルMOS型の第３のトランジスタQ
3と、ソースを電圧VD2の第２の電源の供給端子TP2と接
続しドレインを第３のトランジスタQ3のドレイン（又は
ソース）と接続しゲートを第２の電源で動作する第２の
外部回路20Bへ出力信号V0を伝達する出力端子T0と接続
するＰチャネルMOS型の第４のトランジスタQ4と、ゲー
トを第４のトランジスタQ4のドレインと接続しソースを
第２の電源の供給端子TP2と接続しドレインを出力端子T
0と接続するＰチャネルMOS型の第５のトランジスタQ
5と、ゲートを第１及び第２のトランジスタQ1,Q2のドレ
インと接続しソースを接地電位端子と接続しドレインを
出力端子T0と接続したＮチャネルMOS型の第６のトラン
ジスタQ6とを備え、第１の電源で動作する外部回路20A
からの信号VIを入力し、第２の電源で動作する外部回路
20Bに適合したレベルの出力信号V0を出力する構成とな
っている。In the level conversion circuit 10 of this embodiment, the signal V I from the first external circuit 20 A whose gate is operated by the first power supply of the voltage VD 1 is used.
A first P-channel MOS type transistor Q 1 connected to the input terminal T I and the source connected to the supply terminal T P1 of the first power source, and a gate connected to the input terminal T I and the source grounded. The second transistor Q 2 of N-channel MOS type which is connected to the potential terminal and whose drain is connected to the drain of the first transistor Q 1 to form an inverter circuit together with this transistor Q 1 and the gate are connected to the input terminal T I And an N-channel MOS type third transistor Q whose source (or drain) is connected to the drains of the first and second transistors Q 1 and Q 2.
3 and the source is connected to the supply terminal T P2 of the second power supply of the voltage VD 2 , the drain is connected to the drain (or the source) of the third transistor Q 3 , and the gate is operated by the second power supply. a fourth transistor Q 4 P-channel MOS type connected to the output terminal T 0 to transmit the output signal V 0 to the external circuit 20 B, gate and the source is connected to the fourth drain of the transistor Q 4 second Connect to the power supply terminal T P2 and connect the drain to the output terminal T
P-channel MOS type fifth transistor Q connected to 0
5 , an N-channel MOS type sixth transistor Q 6 having its gate connected to the drains of the first and second transistors Q 1 and Q 2 , its source connected to the ground potential terminal, and its drain connected to the output terminal T 0. 20 A external circuit equipped with and operating on the first power supply
An external circuit that receives the signal V I from the
It is configured to output an output signal V 0 of a level suitable for 20 B.
従って、入力端子TIに高レベルで電圧VD1の信号VIが入
力された時には、トランジスタQ1はオフ、トランジスタ
Q2はオンとなるのでこれらトランジスタQ1,Q2のドレイ
ンは低レベルとなり、接地電位端子にかぎりなく近い電
圧、すなわちOVとなる。Therefore, when the signal V I of the voltage V D 1 at a high level is input to the input terminal T I , the transistor Q 1 turns off and the transistor Q 1 turns off.
Since Q 2 is turned on, the drains of these transistors Q 1 and Q 2 are at a low level, and the voltage becomes as close as possible to the ground potential terminal, that is, OV.
また、トランジスタQ3はオンとなりトランジスタQ5のゲ
ートはOVとなり、またトランジスタQ6のゲートはOVのた
めにトランジスタQ5はオン、トランジスタQ6はオフ状態
となり、出力端子T0には高レベルで電圧VD2の出力信号V
0が出力される。この時トランジスタQ4はオフ状態とな
る。Also, the transistor Q 3 is turned on, the gate of the transistor Q 5 is OV, and the gate of the transistor Q 6 is OV, so that the transistor Q 5 is turned on, the transistor Q 6 is turned off, and the output terminal T 0 is at a high level. Output signal V of voltage VD 2 at
0 is output. At this time, the transistor Q 4 is turned off.
一方、入力端子TIに低レベルでOVの信号VIが印加された
時には、トランジスタQ1,Q2のドレインは高レベルで電
圧VD1となる。またトランジスタQ3はオフ状態となり、
トランジスタQ5はオフ、トランジスタQ6はオンとなって
出力端子T0がOVに近づいてくるにしたがいトランジスタ
Q4はオンとなり、トランジスタQ5は完全にオフとなって
出力端子T0をOVにして安定状態に達する。On the other hand, when the low level OV signal V I is applied to the input terminal T I , the drains of the transistors Q 1 and Q 2 become the high level voltage VD 1 . Also, the transistor Q 3 is turned off,
Transistor Q 5 is off, transistor Q 6 is on, and as output terminal T 0 approaches OV, the transistor
Q 4 turns on and transistor Q 5 turns off completely, turning output terminal T 0 to OV and reaching a stable state.
このように、定常状態においては、トランジスタQ3,Q4
のうちの一方が必ずオフ状態となるので、第１及び第２
の電源間で電流が流れることがなく、通常の単一電源系
のCMOS型回路と同程度の低消費電力のレベル変換回路が
実現できる。また、入力段及び出力段の回路が２段のカ
スコード接続であるので、低電圧電源で駆動しても特性
の製造ばらつきを小さくすることができる。Thus, in the steady state, the transistors Q 3 and Q 4
Since one of them is always turned off, the first and second
A current does not flow between the power supplies, and a level conversion circuit with low power consumption equivalent to that of a normal single power supply CMOS type circuit can be realized. Further, since the circuits of the input stage and the output stage are cascode-connected in two stages, it is possible to reduce manufacturing variations in characteristics even when driven by a low voltage power supply.
第２図はｎ種の電源系で駆動される外部回路を第１図に
示されたレベル変換回路10を（ｎ−１）個使用して接続
したときの応用例を示すブロック図である。FIG. 2 is a block diagram showing an application example in which (n-1) level conversion circuits 10 shown in FIG. 1 are used to connect external circuits driven by n types of power supply systems.
異なる電圧VD1〜VDnの電源系で動作する外部回路20−１
〜20−ｎ間にそれぞれレベル変換回路10を挿入すること
により、これら外部回路20−１〜20−ｎのインターフェ
イスをスムーズに行なうことができる。External circuit 20-1 that operates in the power supply system of different voltages VD 1 to VD n
By inserting the level conversion circuit 10 between 20 to 20-n, the interface of these external circuits 20-1 to 20-n can be smoothly performed.
このようにレベル変換回路10及び外部回路20−１〜20−
ｎの数が多くなる程消費電力低減効果は大きくなる。In this way, the level conversion circuit 10 and the external circuits 20-1 to 20-
The larger the number of n, the greater the power consumption reduction effect.
以上説明したように本発明は、それぞれ異なる電圧の電
源系で動作する入力段及び出力段の回路及びこれらの接
続を、定常状態においてこれら電源系が分離しかつこれ
ら入力段及び出力段がカスコード２段となる回路接続と
することにより、これら電源系の間で流れる電流をなく
すことができるので消費電力を低減することができ、ま
た、低電圧電源駆動による特性の製造ばらつきを小さく
することができる効果がある。As described above, according to the present invention, the circuits of the input stage and the output stage which operate in the power supply systems of different voltages and their connections are separated by the power supply system in the steady state, and the input stage and the output stage are cascoded. By using the staged circuit connection, the current flowing between these power supply systems can be eliminated, so that the power consumption can be reduced and the manufacturing variation of the characteristics due to the low voltage power supply drive can be reduced. effective.
第１図は本発明の一実施例を示す回路図、第２図は第１
図の実施例を多数使用したときの応用例のブロック図、
第３図は従来のレベル変換回路の一例を示す回路図であ
る。 10,10A……レベル変換回路、20A,20B,20−１〜20−ｎ…
…外部回路、Q1〜Q6，Q11〜Q14……トランジスタ。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
Block diagram of an application example when a large number of the embodiments in the figure are used,
FIG. 3 is a circuit diagram showing an example of a conventional level conversion circuit. 10,10 A ...... Level conversion circuit, 20 A , 20 B , 20-1 to 20-n ...
… External circuit, Q 1 to Q 6 , Q 11 to Q 14, … Transistors.
Claims (1)
回路からの信号を入力する入力端子と接続しソースを前
記第１の電源の供給端子と接続する一導電型の第１のト
ランジスタと、ゲートを前記入力端子と接続しソースを
基準電源電位端子と接続しドレインを前記第１のトラン
ジスタのドレインと接続してこの第１のトランジスタと
共にインバータ回路を形成する逆導電型の第２のトラン
ジスタと、ゲートを前記入力端子と接続しソース（又は
ドレイン）を前記第１及び第２のトランジスタのドレイ
ンと接続した逆導電型の第３のトランジスタと、ソース
を第２の電源の供給端子と接続しドレインを前記第３の
トランジスタのドレイン（又はソース）と接続しゲート
を前記第２の電源で動作する第２の外部回路へ出力信号
を伝達する出力端子と接続する一導電型の第４のトラン
ジスタと、ゲートを前記第４のトランジスタのドレイン
と接続しソースを前記第２の電源の供給端子と接続しド
レインを前記出力端子と接続する一導電型の第５のトラ
ンジスタと、ゲートを前記第１及び第２のトランジスタ
のドレインと接続しソースを前記基準電源電位端子と接
続しドレインを前記出力端子と接続した逆導電型の第６
のトランジスタとを有することを特徴とするレベル変換
回路。1. A first-conductivity-type device having a gate connected to an input terminal for inputting a signal from a first external circuit which operates from a first power supply and a source connected to a supply terminal of the first power supply. A second reverse conductivity type transistor and a gate connected to the input terminal, a source connected to a reference power supply potential terminal, and a drain connected to the drain of the first transistor to form an inverter circuit with the first transistor; , A third transistor of reverse conductivity type having a gate connected to the input terminal and a source (or drain) connected to the drains of the first and second transistors, and a source for supplying a second power supply terminal. An output terminal for transmitting an output signal to a second external circuit which is connected to the drain (or source) of the third transistor and the gate of which is connected to the drain (or source) of the third transistor. A fourth transistor of one conductivity type connected to the second transistor, and a fourth transistor of one conductivity type having a gate connected to the drain of the fourth transistor, a source connected to the supply terminal of the second power source, and a drain connected to the output terminal. A fifth transistor, and a reverse conductivity type sixth transistor in which the gate is connected to the drains of the first and second transistors, the source is connected to the reference power supply potential terminal, and the drain is connected to the output terminal.
Level conversion circuit having a transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084263A JPH0756940B2 (en) | 1988-04-05 | 1988-04-05 | Level conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084263A JPH0756940B2 (en) | 1988-04-05 | 1988-04-05 | Level conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01256213A JPH01256213A (en) | 1989-10-12 |
| JPH0756940B2 true JPH0756940B2 (en) | 1995-06-14 |
Family
ID=13825564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63084263A Expired - Fee Related JPH0756940B2 (en) | 1988-04-05 | 1988-04-05 | Level conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756940B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4761435B2 (en) * | 2005-01-13 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | Semiconductor device for level conversion |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4080539A (en) * | 1976-11-10 | 1978-03-21 | Rca Corporation | Level shift circuit |
| US4656373A (en) * | 1984-11-26 | 1987-04-07 | Rca Corporation | High-speed voltage level shift circuit |
-
1988
- 1988-04-05 JP JP63084263A patent/JPH0756940B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01256213A (en) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885234B2 (en) | Resistance load source follower circuit | |
| EP0884849B1 (en) | Voltage-level shifter | |
| JP3258930B2 (en) | Transmission gate | |
| US5574389A (en) | CMOS 3.3 volt output buffer with 5 volt protection | |
| US5095230A (en) | Data output circuit of semiconductor device | |
| JP3400294B2 (en) | Pull-up circuit and semiconductor device | |
| JP2679495B2 (en) | Semiconductor circuit | |
| US6426658B1 (en) | Buffers with reduced voltage input/output signals | |
| JPH0756940B2 (en) | Level conversion circuit | |
| JP2944373B2 (en) | Semiconductor integrated circuit | |
| JPH0543212B2 (en) | ||
| JPH0437217A (en) | Logic level conversion circuit | |
| JPH08181600A (en) | Level shift circuit | |
| JP2845192B2 (en) | Differential switching circuit | |
| JP2839203B2 (en) | Semiconductor integrated circuit | |
| JP3297773B2 (en) | CMOS logic circuit | |
| JPH05327465A (en) | Semiconductor integrated circuit | |
| JPH06132806A (en) | Cmos output buffer circuit | |
| JP3811300B2 (en) | CMOS buffer circuit | |
| KR100281146B1 (en) | CMOS NAND Circuit | |
| JP2550942B2 (en) | CMOS type logic integrated circuit | |
| JPH06101236B2 (en) | Shift register | |
| JP3144825B2 (en) | Output buffer circuit | |
| JP3171518B2 (en) | BIMOS circuit | |
| JP2803633B2 (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |