JPH0756656B2 - ゲ−ト論理自動更新方法 - Google Patents

ゲ−ト論理自動更新方法

Info

Publication number
JPH0756656B2
JPH0756656B2 JP60210920A JP21092085A JPH0756656B2 JP H0756656 B2 JPH0756656 B2 JP H0756656B2 JP 60210920 A JP60210920 A JP 60210920A JP 21092085 A JP21092085 A JP 21092085A JP H0756656 B2 JPH0756656 B2 JP H0756656B2
Authority
JP
Japan
Prior art keywords
gate
logic
gate logic
correspondence
old
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60210920A
Other languages
English (en)
Other versions
JPS6272070A (ja
Inventor
隆夫 新舎
正人 森田
義憲 坂田谷
洋次 土屋
満弘 彦坂
順二 越下
恵穂 秋山
隆重 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Software Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Software Engineering Co Ltd
Priority to JP60210920A priority Critical patent/JPH0756656B2/ja
Priority to US06/911,461 priority patent/US4882690A/en
Publication of JPS6272070A publication Critical patent/JPS6272070A/ja
Publication of JPH0756656B2 publication Critical patent/JPH0756656B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、コンピユータを用いた自動論理設計システム
に関し、特に、実装設計フエーズにおけるゲート論理の
更新に関する。
〔発明の背景〕
近年、論理装置の大規模化やVLSI化が進むにつれて、論
理装置の設計の品質向上や工数節減を目的として、ブー
ル式，真理値表，標準マクロ論理等の機能論理をコンピ
ユータに入力すると、ゲートレベルの接続を示すゲート
論理を自動的に生成する、論理自動生成システムが開発
されている。論理自動生成システムは、ゲート情報，ネ
ツト情報などの、それ自身が生成する論理情報のみを扱
うので、実装設計前の設計フエーズにおいて、機能論理
からゲート論理への初期変換に有用である。ゲートの実
装位置情報，ゲート及びピン交換情報等の実装情報並び
に入手最適化情報などは、実装設計フエーズで付加され
る。このような実装設計フエーズにおいて機能論理の一
部が変更された場合に、この変更された機能論理から論
理自動生成システムにより新ゲート論理を生成すると、
既に存在する旧ゲート論理の変更不要部分についての前
記実装設計フエーズで付加された諸情報もすべて消失す
るという大きな問題がある。
この問題を解決するには、旧ゲート論理の変更不要部分
を自動的に見極めて、それを新ゲート論理と組合わせる
ための方法を知らなければならない。しかしながら、現
在のところ、そのような方法は、我々の知る限りでは、
公知でない。論理回路間における論理機能の等価性を自
動的に検証するための方法の例は、下記の文献に記載さ
れているが、それだけで上記の問題を解決することはで
きない。
文献（１）G.L.Smith他“Boolean Comparison of Hardw
are and Flowcharts"IBM J.Res.Develop.,Vol.26,No.1,
Jan.1982,第106〜116頁 文献（２）S.B.Akers“A Procedure for Functional De
sign Verification"10th FTCS,1980,第65〜67頁 〔発明の目的〕 本発明の目的は、自動論理設計システムにおいて、実装
設計フエーズにおける機能論理変更に際し、変更不要な
旧ゲート論理部分に含まれる実装情報や人手最適化情報
を自動的に新ゲート論理に引継ぐための、新規な方法を
提供することにある。
〔発明の概要〕
本発明は、論理自動生成システムが変更後の機能論理か
ら導出した新中間ゲート論理（これは実装情報や人手最
適化情報を持たない）と、既に存在する旧ゲート論理
（これは前記情報を持つ）との間で、部分論理の対応関
係を調べ、両ゲート論理の共通部分論理と非共通部分論
理を識別する。そのためには、例えば、外部入出力信号
や入出力ゲートの共有率を指標として用いることがで
き、場合によつては、前掲文献記載の論理機能検証方法
を利用することもできる。そして、共通部分論理に対し
てはそれに対応する旧ゲート論理の部分を選択し、非共
通部分論理に対してはそれに対応する新中間ゲート論理
の部分を選択して、それらを併合することにより、旧ゲ
ート論理の変更不要部分についての実装情報や人手最適
化情報が保存された新ゲート論理を生成する。
〔発明の実施例〕
最初に、本発明に基づくゲート論理自動更新システムの
動作環境を第２図により説明する。第２図に左側の部分
は、初期設計時の動作フローを示している。機能論理設
計後、機能論理入力システム100を用いて機能論理フア
イル110を作成し、論理自動生成システム101を用いてゲ
ート論理フアイル111を作成し、配置配線システム102を
用いて実装情報を付加し、実装情報付きゲート論理フア
イル112を作成し、必要があれば、ゲート論理入力シス
テム103を用いて人手でゲート論理の最適化を行い、実
装情報付き人手最適化ゲート論理フアイル113を作成す
る。
第２図の右側の部分は、機能論理設計変更時の動作フロ
ーを示している。機能論理入力システム100を用いて機
能論理フアイル110を更新して論理変更後の機能論理フ
アイル114を作成し、論理自動生成システム101を用いて
論理変更後のゲート論理フアイル115を作成し、このフ
アイルと実装情報付き人手最適化ゲート論理フアイル11
3を入力して論理自動更新システム104を用いて論理変更
後の変更不要部分の実装情報及び人手最適化情報付きゲ
ート論理フアイル116を作成し、ゲート論理入力システ
ム103を用いて追加したゲート論理部分の実装情報を付
与し、必要があれば、更に人手でゲート論理の最適化を
行い、論理変更後の実装情報及び人手最適化情報付きゲ
ート論理フアイル117を作成する。
次に、論理自動生成システム101により作成されるゲー
ト論理フアイル111と、配置配線システム102及びゲート
論理入力システム103により作成される実装情報及び人
手最適化情報付きゲート論理フアイル113の、各々の中
身の相違点を説明する。第３図はゲート論理フアイル11
1の内容であるゲート論理の一例を示し、第４図はこの
ゲート論理に対応するゲート論理フアイル113の内容で
あるゲート論理を示している。第３図と第４図のゲート
論理の相違点は次のとおりである。
（１）ゲート置換：ゲートアレイ設計では、一般に、１
つのセル内に複数のゲートが存在し、また、同一ゲート
タイプのゲートが２つ以上の異なるセル内に存在した
り、あるいは、同一のセル内に２つ以上存在したりす
る。論理自動生成システム101は代表ゲートを用いてゲ
ート論理を生成するので、配置配線システム102により
ゲート置換が行われる。第３図のゲート201は３入力AND
ゲートの代表ゲートであり、そのゲートタイプはセルタ
イプLPG101と論理シンボル名L1の対で表現されている。
第３図と第４図において、LPG101/L1,LPG101/L9,LPG101
/L11は各々同一ゲートタイプを表すので、ゲート202,20
7は各々順にゲート302,307にゲート置換されている。
（２）ピン交換：論理自動生成システム101は、入出力
ピンが選択可能なとき、ピン番号の小さい順に選択して
ゲート論理を生成するので、配置配線システム102によ
りピン交換が行われる。ピン交換性は次のとおりであ
る。
（ａ）第３図のゲート201のような単機能ゲートは、各
入力ピンが交換可能である。
（ｂ）第３図のゲート204のような複合ゲートは、複数
のサブゲートで構成されている。
具体的に述べると、ゲート204は、3,4,5番の入力ピンと
２番の出力ピンを有する３入力ANDサブゲート204−Ａ
と、16,17,18番の入力ピンと19番の出力ピンを有する３
入力ANDサブゲート204−Ｂと、これらのサブゲートの出
力を入力とし１番の出力ピンを有する２入力ORサブゲー
トで構成されている。このような複合ゲートにおいて、
同一サブゲートタイプのサブゲートはサブゲート単位に
ピン交換可能であり、また、各サブゲートはその各入力
ピンが交換可能である。
第３図及び第４図において、ゲート201はゲート301のよ
うに入力ピンが交換されており、また、ゲート204はゲ
ート304のようにサブゲートの入出力ピンが交換されて
いる。
（３）人手論理最適化:1個のLSIに配置可能なセル数に
は制限があるので、使用可能な特定ゲートタイプのゲー
ト数にも制限がある。そこで、特定ゲートタイプのゲー
トが不足した場合、他の代替可能なゲートタイプのゲー
トが割当てられる。このように、LSI全体の最適化の観
点から種々の人手論理最適化が行われる。第３図及び第
４図において、ゲート206は人手論理最適化によりゲー
ト306に置換されている。
次に、第３図に示すゲート論理に対応する機能論理を論
理変更し、論理変更後の機能論理フアイル114から論理
自動生成システム101により作成された、論理変更後の
ゲート論理フアイル115の内容であるゲート論理を第５
図に示し、これらのゲート論理間の論理変更箇所を説明
する。
（１）ゲート203とこのゲートの接続ネツト214,215,223
が削除され、ゲート407とこのゲートの接続ネツト436,4
37,423が追加されている。
（２）ゲート201の接続ネツト213が削除され、ゲート20
4,205の接続ネツト216がゲート403,404の接続ネツト416
に変更され、ゲート402の接続ネツト415が追加されてい
る。
以下、本発明の実施例を図面により詳細に説明する。第
１図は本発明に基づくゲート論理自動更新処理全体を示
すフローチヤートである。以下、第４図及び第５図の２
つのゲート論理を例にし、第１図の処理フローに基づ
き、ゲート論理自動更新処理手順を順次説明する。
ステツプ501:ゲート論理は、ゲート部品単位にその実装
情報と共に、ICオペレーシヨンと呼ばれる固定長のレコ
ード形式で定義されている。本ステツプは、以降のステ
ツプのために、旧ゲート論理（フアイル113の内容）と
新中間ゲート論理（フアイル115の内容）の各々のICオ
ペレーシヨンから、ゲートテーブル、入出力ピンテーブ
ル、入出力接続テーブル等で構成されるネツトテーブル
を作成する。
ステツプ502:本ステツプは、次の４つの指標を用いて対
応ゲートを認識する。
（１）外部入力信号共有率:RCIS（GI,GJ） ここで、NIS（GI）,NIS（GJ）は、各々旧ゲート論理の
ゲートGI,新中間ゲート論理のゲートGJの出力論理値を
決める外部入力信号の個数を表す。また、NCIS（GI,
GJ）は、GI,GJ各々の外部入力信号の内で共通な信号の
個数を表す。
（２）外部出力信号共有率:RCOS（GI,GJ） ここで、NOS（GI）,NOS（GJ）は、各々ゲートGI,GJの出
力論理値が外部出力信号の論理値を決めるその外部出力
信号の個数を表す。また、NCOS（GI,GJ）は、GI,GJ各々
の外部出力信号の内で共通な信号の個数を表す。
（３）入力ゲート共有率:RCIG（GI,GJ） ここで、NIG（GI）,NIG（GJ）は、各々GI,GJの各入力ピ
ンに直接つながる入力ゲートあるいは外部入力信号の個
数を表す。また、NIG（GI,GJ）は、GI,GJ各々の入力ゲ
ートの内で対応ゲートと認識されているゲート対の個数
と外部入力信号の内で共通な信号の個数の総和を表す。
（４）出力ゲート共有率:RCOG（GI,GJ） ここで、NOG（GI）,NOG（GJ）は、各々GI,GJの各出力ピ
ンに直接つながる出力ゲートあるいは外部出力信号の個
数を表す。また、NCOG（GI,GJ）は、GI,GJ各々の出力ゲ
ートの内で対応ゲートと認識されているゲート対の個数
と外部出力信号の内で共通な信号の個数の総和を表す。
本ステツプ502の処理手順は、新中間ゲート論理の外部
入力信号数と外部出力信号数の大小関係により多少異な
る。外部入力信号数の方が大きい場合の処理手順を第６
図に示す。以下、本ステツプ502の処理手順を、第６図
の処理フローに基づき順次説明する。
ステツプ601,602:本ステツプRCIS（GI,GJ）による対応
ゲートの認識を行う。
（１）衝突ゲートテーブルの初期設定を行う。
（２）GI（Ｉ＝1,…,NI）,GJ（Ｊ＝1,…,NJ）の各ゲー
ト対（GI,GJ）が次の２つの条件を満たすとき、RCIS（G
I,GJ）を算出し、RCIS（GI,GJ）＞０であれば、triple
（RCIS（GI,GJ）,GI,GJ）を作成し、スタツクへ登録す
る。なお、このtriple及び以下の説明中に現れる諸trip
leにおいて、第２項及び第３項のゲート識別記号（GI,G
J等）は、実際には、数字、アルハベツト等の順位付け
可能な符号であり、本実施例の説明では、便宜上、図中
の参照数字を用いる。
（ａ）GIとGJが同一ゲートタイプである。
（ｂ）GIとGJがいずれも対応ゲートと認識されていな
い。
（３）スタツク上のtripleの個数が０であれば、対応ゲ
ートの認識ステツプ502は終了する。
（４）そうでなければ、スタツク上のtripleを、第１キ
ーはRCIS（GI,GJ）、第２キーはGI、第３キーはGJとし
て、第１キーについては大きい順に、そして第２及び第
３キーについては小さい順にソートする。
（５）最大のRCIS（GI,GJ）をもつtripleから順に次の
処理を行う。今、ソート順位がｃ番目の処理対象のtrip
leを（〔RCIS（GI,GJ）〕Ｃ〔GI〕C,〔GJ〕Ｃ）で表わ
し、以降のtripleを順に（〔RCIS（GI,GJ）〕C+1,
〔GI〕C+1,〔GJ〕C+1），…で表わす。
（ａ）〔GI〕C,〔GJ〕Ｃのいずれかが対応ゲートあるい
は衝突ゲートと認識されていれば、処理をスキツプす
る。
（ｂ）次の論理式が成立するならば、〔GI〕Ｃと〔GJ〕
Ｃを対応づける。
（（〔RCIS（GI,GJ）〕Ｃ ＝〔RCIS（GI,GJ）〕C+1）∧ （（〔GI〕Ｃ＝〔GI〕C+1）∨（〔GJ〕Ｃ ＝〔GJ〕C+1）））＝０ ここで、右辺の“0"は、“偽”すなわち不成立を表わ
し、したがって、この式は、「処理対象のtripleと次位
のtripleの間で、外部入力信号共有率が等しく、かつ、
旧ゲート論理のゲート又は中間ゲート論理のゲートの少
なくとも一方が一致する」という条件が満足されないこ
と、換言すれば、処理対象のtripleと次位のtripleの間
で、外部入力信号共有率が異なるか、又は旧ゲート論理
のゲートと中間ゲート論理のゲートがいずれも一致しな
いこと、を表わす。以後現れるこれと類似の論理式も、
これにならつて解釈すべきものである。
（ｃ）上述の論理式の成立しないとき、これは、一方の
ゲート論理側の１個又は複数のゲートが他のゲート論理
側の複数のゲートと見かけ上対応している状態を表して
いる。この状態をゲート衝突と呼び、これに関係するゲ
ートを衝突ゲートと呼ぶ。具体的に述べると、（〔RCIS
（GI,GJ）〕C,GI,〔GJ〕Ｃ）となるtripleのすべてのGI
が旧ゲート論理側の衝突ゲートとなり、（〔RCIS（GI,G
J）C,〔GJ〕C,GJ）となるtripleのすべてのGJが新中間
ゲート論理側の衝突ゲートとなる。これらの衝突ゲート
グループは、衝突ゲートグループ内の新中間ゲート論理
側の各衝突ゲートの外部出力信号を起点にしたレベル
（ゲート段数）の最小値をキーにして、衝突ゲートテー
ブルに登録する。
ステツプ603,604:本ステツプRCOG（GI,GJ）による対応
ゲートの認識を行う。
（１）衝突ゲートテーブルのエントリ数が０であれば、
本ステツプは終了する。
（２）そうでなければ、キーをなすレベル（レベルの最
小値）の小さい順に衝突ゲートグループGRK（Ｋ＝1,…,
NK）を取出し、各GRKについて次の処理を行う。
（ａ）GRK内で対応ゲートと認識された衝突ゲートを除
去する。
（ｂ）その結果、衝突ゲートがすべてなくなつたなら
ば、処理をスキツプする。
（ｃ）旧ゲート論理側と新中間ゲート論理側に１ゲート
ずつ残つたならば、両者のゲートを対応づけ、処理をス
キツプする。
（ｄ）上記（ｂ），（ｃ）以外の場合には、旧ゲート論
理側の衝突ゲートCGKI（Ｉ＝1,…,NKI）と中間ゲート論
理側の衝突ゲートCGKJ（Ｉ＝1,…,NKJ）に対して、次の
処理を行う。
（ｉ）残りの衝突ゲートグループを衝突ゲートテーブル
に再登録する。
（ii）各衝突ゲート対（CGKI,CGKJ）についてRCOG（CG
KI,CGKJ）を算出し、triple（RCOG（CGKI,CGKJ）,CGKI,
CGKJ）を作成し、スタツクへつむ。
（iii）スタツク上のtripleを、第１キーはRCOG（CGKI,
CGKJ）、第２キーはCGKI、第３キーはCGKJとして、第１
キーについては大きい順に、そして第２及び第３キーつ
いては小さい順にソートする。
（iv）最大のRCOG（CGKI,CGKJ）をもつtripleから順に
次のtriple処理を行う。今、ソート順位がｃ番目のtrip
le（〔RCOG（CGKI,CGKJ）C,〔CGKI〕C,〔CGKJ〕Ｃ）で
表わし以降のtripleを順に（〔RCOG（CGKI,CGKJ）C+1,
〔CGKI〕C+1,〔CGKJ〕C+1），…で表わす。次の論理式
が成立する限り、〔CGKI〕Ｃと〔CGKJ〕Ｃを対応づけ
る。この論理式が成立しなくなれば、対応づけの処理を
終了する。
（（〔RCOG（CGKI,CGKJ）Ｃ＝〔RCOG（CGKI,C
GKJ）C+1）∧ （（〔CGKI〕Ｃ＝〔CGKI〕C+1）∨（〔CGKJ〕Ｃ＝〔CG
KJ〕C+1）））＝０ この式は、要するに、処理対象のtripleと次位のtriple
の間で、出力ゼート共有率が異なるか、又は旧ゲート論
理の衝突ゲートと中間ゲート論理の衝突ゲートがいずれ
も一致しないことを表わす。
ステツプ605,606:本ステツプはRCIG（GI,GJ）による対
応ゲートの認識を行う。本ステツプはステツプ603,604
と基本的に同一であり、ただ、RCOG（CGI,CGJ）をRCIG
（GI,GJ）に置換し、衝突ゲートグループの取出し順
を、キーをなすレベルの小さい順からキーをなすレベル
の大きい順に変更した処理手順である。
ステツプ607,608:ステツプ603からステツプ606までの一
連の処理を通じて、対応ゲートが少なくとも１つの認識
可能であつたならば、本ステツプは終了する。そうでな
ければ、RCOG（CGI,CGJ）による衝突ゲートの強制対応
づけを次のように行う。
（１）キーをなすレベルが最大の衝突ゲートグループGR
Kを取出す。
（２）旧ゲート論理側の衝突ゲートCGKI（Ｉ＝1,…,
NKI）と新中間ゲート論理側の衝突ゲートCGKJ（Ｉ＝1,
…,NKJ）に対して次の処理を行う。
（ａ）上記衝突ゲートグループを衝突ゲートテーブルに
再登録する。
（ｂ）各衝突ゲート対（CGKI,CGKJ）についてRCOG（CG
KI,CGKJ）を算出し、triple（RCOG（CGKI,CGKJ）,CGKI,
CGKJ）を作成し、スタツクへつむ。
（ｃ）スタツク上のtripleを、第１キーはRCOG（CGKI,C
GKJ）、第２キーはCGKI、第３キーはCGKJとして、第１
キーについては大きい順に、そして第２及び第３キーに
ついては小さい順にソートする。
（ｄ）最大のRCOG（CGKI,CGKJ）をもつ先頭のtripleのC
GKIとCGKJを強制的に対応づける。
外部出力信号数が外部入力信号数より大きい場合の処理
手順は、上記の手順において、ステツプ601でRCIS（GI,
GJ）をRCOS（GI,GJ）に置換し、ステツプ604及び608でR
COG（GI,GJ）をRCIG（GI,GJ）に置換するとともに、ス
テツプ608における衝突ゲートの強制対応づけの処理の
冒頭で、キーをなすレベルが最大の衝突ゲートグループ
の代わりにキーをなすレベルが最小の衝突ゲートグルー
プを取出し、更に、ステツプ606でRCIG（GI,GJ）をRCOG
（GI,GJ）に置換したものに相当する。
以下、第４図と第５図の２つのゲート論理を例にして、
上記処理手順を具体的に説明する。第４図のゲート301,
302,…,307をGIとし、第５図のゲート401,402,…,407を
GJとする。第５図において、外部入力信号数６本は外部
出力信号数の３本より大きいので、RCIS（GI,GJ）によ
る対応ゲートの認識を行う。最初に、RCIS（GI,GJ）の
算出例を示す。例として、GI＝304,GJ＝404とすれば、R
CIS（304,404）は、NIS（304）＝６（Ｄ−N,C−N,A−N,
B−N,E−N,F−Ｎ）であり、NIS（404）＝６（Ａ−N,B−
N,DX−N,E−N,F−N,G−Ｎ）であるので、NCIS（304,40
4）＝４（Ａ−N,B−N,E−N,F−Ｎ）となり、その結果、
RCIS（304,404）は、 となる。このようにして算出した各ゲート対のR
CIS（GI,GJ）の算出結果を第７図に示す。次に、各ゲー
ト対についてtriple（RCIS（GI,GJ）,GI,GJ）を作成
し、それらをソートした結果を第８図に示す。このと
き、triple処理は次のようになる。
（１）triple1:ゲート301とゲート401を対応づける。
（２）triple2:ゲート302とゲート402を対応づける。
（３）triple3〜5:ゲート302が対応ゲートと認識されて
いるので、スキツプする。
（４）triple6〜9:ゲート304,305,403,404が衝突ゲート
になるので、これらを衝突ゲートテーブルに登録する。
ここで、この衝突ゲートグループのレベルの最小値（キ
ーをなすレベル）は２である。
（５）triple10:ゲート401が上記（１）で対応ゲートと
認識されているので、スキツプする。
（６）triple11〜13:ゲート307,405,406,407が衝突ゲー
トになるので、これらを衝突ゲートテーブルに登録す
る。ここで、この衝突ゲートグループのレベルの最小値
（キーをなすレベル）は１である。
（７）triple14〜17:ゲート301が対応ゲート、ゲート30
7が衝突ゲートと各々認識されているので、スキツプす
る。
上述のtriple処理後の衝突ゲートテーブルを第９図に示
す。
次に、RCOS（GI,GJ）による対応ゲートの認識を行う。
キーをなすレベルの小さい順に衝突ゲートグループを取
出す。最初の衝突ゲートグループの構成ゲートは、キー
をなすレベル（レベルの最小値）が１であるグループの
ゲート307,405,406,407である。まず、RCOG（CGKI,C
GKJ）の算出例を示す。CGKI＝307、CGKJ＝406とする
と、RCOG（307,406）は、NCG（307）＝１（Ｙ−Ｐ）,N
OG（406）＝１（Ｙ−Ｐ）であるので、NCOG（307,406）
＝１（Ｙ−Ｐ）となり、その結果、RCOG（307,406）
は、 となる。各衝突ゲート対のRCOG（CGKI,CGKJ）の算出結
果を第10図に示し、各衝突ゲート対について作成したtr
iple（RCOG（CGKI,CGKJ）,CGKI,CGKJ）のソート結果を
第11図に示す。このとき、triple処理は次のようにな
る。
（１）triple1:ゲート307とゲート406を対応づける。
（２）triple2,3:ゲート307が対応ゲートと認識されて
いるので、スキツプする。
第２番目の衝突ゲートグループの構成ゲートは、キーを
なすレベル（レベルの最小値）が２であるグループのゲ
ート304,305,403,404である。各衝突ゲート対のRCOG（C
GKI,CGKJ）の算出結果を第12図に示し、tripleのソート
結果を第13図に示す。このとき、triple処理は次のよう
になる。
（１）triple1:ゲート305とゲート404を対応づける。
（２）triple2,3:ゲート404,305が対応ゲートと各々認
識されているので、スキツプする。
（３）triple4:ゲート304とゲート403を対応づける。
以上の処理により、対応ゲートの認識がすべて終了し、
ステツプ502は終了する。
ステツプ503:本ステツプは、対応ゲートと認識された各
複合ゲートごとに、対応サブゲートを認識する。本ステ
ツプの処理手順を第14図の処理フローに基づき順次説明
する。
ステツプ1401:本ステツプはRCIG（GI,GJ）による対応サ
ブゲートの認識を行う。
（１）旧ゲート論理側のサブゲートSGI（Ｉ＝1,…,
NSI）と新中間ゲート論理側のサブゲートSGJ（Ｊ＝1,
…,NSJ;NSI＝NSJ）の各サブゲート対（SGI,SGJ）につい
て、RCIG（SGI,SGJ）を算出し、triple（RCIG（SGI,S
GJ）,SGI,SGJ）を作成し、スタツクへつむ。
（２）スタツク上のtripleを、第１キーは、RCIG（SGI,
SGJ）、第２キーはSGI,第３キーはSGJとして、第１キー
については大きい順に、そして第２及び第３キーについ
ては小さい順にソートする。
（３）最大のRCIG（SGI,SGJ）をもつtripleから順に次
の処理を行う。今、ソート順位がｃ番目の処理対象のtr
ipleを（〔RCIG（SGI,SGJ）〕C,〔SGI〕C,〔SGJ〕Ｃで
表わし、以降のtripleを順に（〔RCIG（SGI,S
GJ）〕C+1,〔SGI〕C+1,〔SGJ〕C+1）…で表わす。
（ａ）〔SGI〕C,〔SGJ〕Ｃのいずれかが対応サブゲート
と認識されていれば、処理をスキツプする。
（ｂ）次の論理式が成立するならば、 〔SGI〕Ｃと〔SGJ〕Ｃを対応づける。
（（〔RCIG（SGI,SGJ）〕Ｃ ＝〔RCIG（SGI,SGJ）〕C+1）∧ （（〔〔SGI〕Ｃ＝〔SGI〕C+1）∨（〔SGJ〕Ｃ ＝〔SGJ〕C+1）））＝０ この式は、要するに、処理対象のtripleと次位のtriple
の間で、入力ゲート共有率が異なるか、又は旧ゲート論
理のサブゲートと中間ゲート論理のサブゲートがいずれ
も一致しないことを表わす。
（ｃ）上述の論理式が成立しないとき、衝突サブゲート
を取出す。
ステツプ1402,1403:衝突サブゲートがなければ、対応サ
ブゲートの認識ステツプ503は終了する。そうでなけれ
ば、RCOG（GI,GJ）による対応サブゲートの認識を行
う。
（１）旧ゲート論理側の衝突サブゲートCSGI（Ｉ＝1,
…,NCSI）と新中間ゲート論理側の衝突サブゲートCSGJ
（Ｊ＝1,…,NCSJ）の各衝突サブゲート対（CSGI,CSGJ）
について、RCOG（CSGI,CSGJ）を算出し、triple（RCOG
（CSGI,CSGJ）,CSGI,CSGJ）を作成し、スタツクへつ
む。
（２）スタツク上のtripleを、第１キーはRCOG（CSGI,C
SGJ）、第２キーはCSGI、第３キーはCSGJとして、第１
キーについては大きい順に、そして第２及び第３キーに
ついては小さい順にソートする。
（３）最大のRCOG（CSGI,CSGJ）をもつtripleから順に
次の処理を行う。今、ソート順位がｃ番目の処理対象の
tripleを（〔RCOG（CSGI,CSGJ）C,〔CSGI〕C,〔CSGJ〕
Ｃ）で表わし、以降のtripleを順に（〔RCOG（CSGI,CSG
J）C+1,〔CSGI〕C+1,〔CSGJ〕C+1），…で表わす。
（ａ）〔CSGI〕C,〔CSGJ〕Ｃのいずれかが対応サブゲー
トと認識されていれば、処理をスキツプする。
（ｂ）次の論理式が成立するならば、 〔CSGI〕Ｃと〔CSGJ〕Ｃを対応づける。
（（〔RCOG（CSGI,CSGJ）〕Ｃ ＝〔RCOG（CSGI,CSGJ）〕C+1）∧ （（〔〔CSGI〕Ｃ＝〔CSGI〕C+1）∨（〔CSGJ〕Ｃ ＝〔CSGJ〕C+1）））＝０ この式は、要するに、処理対象のtripleと次位のtriple
の間で、出力ゲート共有率が異なるか、又は旧ゲート論
理のサブゲートと中間ゲート論理の衝突サブゲートがい
ずれも一致しないことを表わす。
（ｃ）上述の論理式が成立しないとき、衝突サブゲート
を取出す。
ステツプ1404,1405:衝突サブゲートがなければ、対応サ
ブゲートの認識ステツプ503は終了する。そうでなけれ
ば、RCIG（GI,GJ）による衝突サブゲートの強制対応づ
けを行う。
（１）旧ゲート論理側の衝突サブゲートCSGI（Ｉ＝1,
…,NCSI）と新中間ゲート論理側の衝突サブゲートCSGJ
（Ｊ＝1,…,NCSJ）の各衝突サブゲート対（CSGI,CSGJ）
について、RCIG（CSGI,CSGJ）を算出し、triple（RCIG
（CSGI,CSGJ）,CSGI,CSGJ）を作成し、スタツクへつ
む。
（２）スタツク上のtripleを、第１キーはRCIG（CSGI,C
SGJ）、第２キーはCSGI、第３キーはCSGJとして、第１
キーについては大きい順に、そして第２及び第３キーに
ついては小さい順にソートする。
（３）最大のRCIG（CSGI,CSGJ）をもつ先頭のtripleか
ら順に、CSGIとCSGJを強制的に対応づける。
以下、第４図と第５図の２つのゲート論理を例にして、
上記処理手順を具体的に説明する。これらの図におい
て、ゲート304とゲート403並びにゲート305とゲート404
の各ゲート対が、処理対象の対応複合ゲート対である。
ゲート304とゲート403の各サブゲート対のRCIG（SGI,SG
J）の算出結果を第15図に示し、各サブゲート対につい
て作成したtriple（RCIG（SGI,SGJ）,SGI,SGJ）のソー
ト結果を第16図に示す。このとき、triple処理は次のよ
うになる。
（１）triple1:サブゲート304−Ｂとサブゲート403−Ａ
を対応づける。
（２）triple2:サブゲート403−Ａが対応サブゲートと
認識されているので、スキツプする。
（３）triple3:サブゲート304−Ａとサブゲート403−Ｂ
を対応づける。
（４）triple4:サブゲート304−Ｂが対応サブゲートと
認識されているので、スキツプする。
また、ゲート305とゲート404の場合は、同様にして、サ
ブゲート305−Ａとサブゲート404−Ａが対応づけられ、
サブゲート305−Ｂとサブゲート404−Ｂが対応づけられ
る。
ステツプ504:本ステツプは、各対応ゲート（対応ゲート
が複合ゲートの場合は各対応サブゲート）について、対
応ピンの認識を行う。対応ピンの認識は、ネツト対単位
に次のルールにより行う。
（１）ネツトのソース側が対応ゲート（サブゲート）の
交換可能なピンであり、ネツトのシンク側が対応ゲート
（サブゲート）の交換可能なピンである。例えば、ネツ
ト333とネツト433において、ゲート302の９番ピンとゲ
ート402の２番ピンの出力ピン対は対応ピンとなり、ま
た、ゲート305の３番ピンとゲート404の３番ピンの入力
ピン対は対応ピンとなる。
（２）ネツトのソース側が対応ゲート（サブゲート）の
交換可能なピンであり、ネツトのシンク側が同一外部出
力信号である。例えば、ネツト322とネツト422におい
て、ゲート307の12番ピンとゲート406の２番ピンの出力
ピン対は対応ピンとなる。
（３）ネツトのソース側が同一外部入力信号であり、ネ
ツトのシンク側が対応ゲート（サブゲート）の交換可能
なピンである。例えば、ネツト312とネツト411におい
て、ゲート301の４番ピンとゲート401の３番ピンの入力
ピン対は対応ピンとなる。
ステツプ505:本ステツプは、次の２つのいずれかの条件
が成立する場合について、非対応ゲート構造の拡張的対
応の認識を行う。
（１）ネツトのソース側が対応ゲート（サブゲート）の
交換可能なピンであるが、対応入力ピンと認識されない
入力ピン対が存在する。
（２）ネツトのシンク側が同一外部出力信号であるが、
そのソース側が対応出力ピンと認識されない同一外部出
力信号対が存在する。
本ステツプの処理手順を第17図に示す処理フローに基づ
き順次説明する。
ステツプ1701:本ステツプは変数一致性チエツクを行
う。
（１）入力ピン対（同一外部出力信号対）の各入力ピン
（外部出力信号）を起点に、対応ゲート（サブゲート）
の出力ピン又は外部入力信号に至るまでフアンイン・ト
レースを行う。
（２）旧ゲート論理側と新中間ゲート論理側の間で、上
記（１）でトレースした対応ゲート（サブゲート）の出
力ピンと外部入力信号のそれぞれについて対応づけを行
ない、次のいずれかの条件を充たす出力ピン対又は外部
入力信号対があれば、その出力ピン対又は外部入力信号
対に共通変数名X1,X2,…をつける。
（ａ）対応ゲート（サブゲート）対の出力ピン対で、か
つピン交換性があるもの （ｂ）同一外部入力信号対 ステツプ1702,1703:旧ゲート論理側と新中間ゲート論理
側の間で、上記（１）でトレースした対応ゲート（サブ
ゲート）の出力ピンと外部入力信号のそれぞれの対応づ
けがすべて可能であれば、論理等価性チエツクを行う。
（１）フアンイン・トレースの起点である各入力ピン
（外部出力信号）と共通変数で切出される各部分論理に
ついて、これらの共通変数を用いて各入力ピン（外部出
力信号）の出力論理値を表すブール式を作成する。
（２）前掲文献（１）又は（２）と同等の方式を用い
て、ブール式対の論理等価性をチエツクする。
ステツプ1704,1705:ブール式の論理が等価であれば、ゲ
ート種一致性チエツクを行う。
（１）このチエツクは、最も出力側のゲートと残りのす
べてのゲートの２段階に分けて行う。チエツク内容は、
ゲートのパワー，スピード等の物理的特性を表すゲート
種である。
（２）最も出力側のゲート対が同一ゲート種であるかど
うかをチエツクする。
（３）旧ゲート論理側及び新中間ゲート論理側の残りの
すべてのゲートが同一ゲート種である。
（４）上記（２），（３）において、比較すべきゲート
がない場合は同一ゲート種と仮定する。
ステツプ1706〜1708:ゲート種が一致していれば、旧ゲ
ート論理側の部分論理を選択し、上記３種類のチエツク
結果のいずれかが不一致の場合は、新中間ゲート論理側
の部分論理を選択する。
以下、第４図と第５図の２つのゲート論理を例にして、
上記処理手順を具体的に説明する。これらの図におい
て、外部出力信号名Ｘ−Ｐの外部出力信号対が処理対象
となる。第４図において、Ｘ−Ｐからフアンイン・トレ
ースを行うと、ゲート304の19番ピンが対応ゲート（サ
ブゲート）の出力ピンになる。また、第５図において、
Ｘ−Ｐからフアンイン・トレースを行うと、ゲート403
の２番ピンが変数になる。このとき、ゲート304とゲー
ト403は対応ゲート対であり、19番ピンと２番ピンはピ
ン交換可能な出力ピン対であるので、この出力ピン対は
共通変数となり、これをX1と名づける。次に、この共通
変数を用いてＸ−Ｐのブール式を生成すると、いずれも
X1となり、論理は等価になる。最後に、ゲート306とゲ
ート405のゲート種チエツクを行い、ゲート種が一致す
る。したがつて、３つのチエツク結果がすべて一致する
ので、第４図の旧ゲート論理側の部分論理を選択するこ
とになる。前述したステツプ502からステツプ505までの
処理により次の３種類の情報が得られ、これらの情報
は、前述したステツプ501で作成したネツトテーブルに
登録される。
（１）対応情報：これは、ステツプ502で認識した対応
ゲートと、ステツプ503で認識した対応サブゲートと、
ステツプ504で認識した対応ピンの諸情報から得られ
る、対応ゲートと対応内部ネツト（ある対応ゲートの対
応出力ピンと別の対応ゲートの対応入力ピンを接続する
ネツト）からなる情報であり、旧ゲート論理側の対応情
報が旧ゲート論理のネツトテーブルに、新中間ゲート論
理側の対応情報が新中間ゲート論理のネツトテーブル
に、それぞれ登録される。
（２）選択情報：これは、ステツプ505で選択した部分
論理を構成するゲートと内部ネツト（あるゲートの出力
ピンと別のゲートの入力ピンを接続するネツト）からな
る情報であり、旧ゲート論理側の部分論理が選択された
場合は、その選択情報が旧ゲート論理のネツトテーブル
に登録され、新中間ゲート論理側の部分論理が選択され
た場合には、その選択情報が新中間ゲート論理のネツト
テーブルに登録される。以下において、選択情報に属す
るゲート及び内部ネツトを、それぞれ選択ゲート及び選
択内部ネツトと呼ぶ。
（３）追加情報：これは、新中間ゲート論理において、
対応ゲート及び選択ゲートを除く残りのすべてのゲート
と、対応内部ネツト及び選択内部ネツトを除く残りのす
べての内部ネツトからなる情報であり、新中間ゲート論
理のネツトテーブルに登録される。以下において、追加
情報に属するゲート及び内部ネツトを、それぞれ追加ゲ
ート及び追加内部ネツトと呼ぶ。
ステツプ506:本ステツプは新ゲート論理の前編集を行
う。
（１）ゲートID:各ゲートにはゲートIDが付与されてい
る。例えば、ゲート401の下方に記述されているK.01が
ゲートIDである。本ステツプでは、新中間ゲート論理側
の各選択ゲート及び各追加ゲートについて、旧ゲート論
理側の対応ゲート及び選択ゲートのゲートIDと重複しな
いように、新しいゲートIDを付与する。
（２）内部信号名：各内部ネツトには内部信号名が付与
されている。本ステツプでは、新中間ゲート論理側の各
選択内部ネツト及び各追加内部ネツトについて、旧ゲー
ト論理側の対応内部ネツト及び選択内部ネツトの内部信
号名と重複しないように、新しい内部信号名を付与す
る。ただし、対応出力ピンに新たにフアンアウト・ネツ
トが追加された場合には、その内部ネツトには旧ゲート
論理側の元の内部信号名を付与する。
ステツプ507:本ステツプは、旧ゲート論理と新中間ゲー
ト論理のネツトテーブル上の対応情報，選択情報及び追
加情報に基づいて、ICオペレーシヨン形式の新ゲート論
理を生成する。第４図と第５図の２つのゲート論理から
生成した新ゲート論理を第18図に示す。なお、第18図で
は、処理手順の理解を容易にするために、ステツプ506
と507の処理結果は省略されていることに注意された
い。
上記ゲート論理自動更新方法では、実装情報及び人手論
理最適化情報の保存率を向上するために、次のことも行
なうのがよい。
（１）内部パラメータ信号の識別：信号には、外部入出
力信号，内部パラメータ信号及び内部信号の３種類が存
在する。内部パラメータ信号とは、 Ｘ＝Ａ・B,Y＝Ｘ＋Ｃ と機能論理が記述されるときの、ローカル変数に相当す
るＸのことである。内部パラメータ信号は、外部入出力
信号と同様に、論理設計者が指定するユニークな信号で
あるので、これを外部入出力信号と同一の扱いにする。
（２）等価信号グループ信号の導入：外部入出力信号及
び内部パラメータ信号の変更時に、変更前の信号名と変
更後の信号名に同一等価信号グループ番号が付与された
とき、これらの異なる信号名を有する信号対を同一信号
とみなする。
〔発明の効果〕 本発明によれば、実装設計フエーズにおいて機能論理の
変更に応じたゲート論理の自動更新を行うときに、旧ゲ
ート論理の変更不要部分における実装情報や人手最適化
情報が、新ゲート論理中に自動的に保存される。したが
つて、実装情報の付与や人手による最適化は、実質的変
更のあつた部分に対してのみ行えばよく、その結果、論
理設計変更の工数削減と結果の論理品質の向上に顕著な
効果がある。
【図面の簡単な説明】
第１図は本発明による論理自動更新処理の一例のフロー
チヤート、第２図はゲート論理の自動生成と自動更新の
処理の全体の模式図、第３図は論理変更前の中間ゲート
論理の一例を示すゲート論理図、第４図は第３図の中間
ゲート論理に実装設計処理を施して得られた旧ゲート論
理を示すゲート論理図、第５図は第３図のゲート論理の
基をなす機能論理を部分的に変更した後で自動生成され
た新中間ゲート論理を示すゲート論理図、第６図は対応
ゲート認識処理のフローチヤート、第７図ないし第13図
は第６図の処理の結果の例を示す図、第14図は対応サブ
ゲート認識処理のフローチヤート、第15図及び第16図は
第14図の処理の結果の例を示す図、第17図は非対応ゲー
ト構造拡張認識処理のフローチヤート、第18図は第４図
の旧ゲート論理と第５図の新中間ゲート論理から生成さ
れた新ゲート論理を示すゲート論理図である。 100……機能論理入力システム、101……論理自動生成シ
ステム、113……実装情報・人手最適化情報付き旧ゲー
ト論理フアイル、115……機能論理変更後の新中間ゲー
ト論理フアイル、104……論理自動更新システム、116…
…変更不要部分の旧ゲート論理の実装情報・人手最適化
情報が保存された新ゲート論理フアイル、502〜505……
部分論理間対応認識ステツプ、506,507……ゲート論理
併合ステツプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 正人 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 坂田谷 義憲 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 土屋 洋次 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 彦坂 満弘 東京都小平市上水本町1479番地 日立マイ クロコンピユータエンジニアリング株式会 社内 (72)発明者 越下 順二 神奈川県横浜市中区尾上町６丁目81番地 日立ソフトウエアエンジニアリング株式会 社内 (72)発明者 秋山 恵穂 神奈川県横浜市中区尾上町６丁目81番地 日立ソフトウエアエンジニアリング株式会 社内 (72)発明者 久保 隆重 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】与えられた機能論理に従つて実装情報を含
    まないゲート論理である中間ゲート論理を生成し、この
    中間ゲート論理に実装設計処理を施して実装情報を含む
    ゲート論理を得る、コンピユータを用いた自動論理設計
    システムにおいて、前記実装設計処理を経た旧ゲート論
    理が既に存在する機能論理の一部が変更されたときに、
    この変更された機能論理のための新ゲート論理を生成す
    るため、前記変更された機能論理に従つて新中間ゲート
    論理を生成するステツプと、前記旧ゲート論理と前記新
    中間ゲート論理の間の部分論理の対応関係を調べて両ゲ
    ート論理の共通部分論理と非共通部分論理を識別する対
    応認識ステツプと、前記共通部分論理に対応する前記旧
    ゲート論理の部分と前記非共通部分論理に対応する前記
    新中間ゲート論理の部分を併合して前記共通部分論理に
    ついては前記実装設計処理を経た旧ゲート論理が保存さ
    れた新ゲート論理を生成する併合ステツプとを有するゲ
    ート論理自動更新方法。
  2. 【請求項２】特許請求の範囲１において、その対応認識
    ステツプは、前記新中間ゲート論理の外部入力信号数と
    外部出力信号数の大小関係に従つて外部入力信号共有率
    又は外部出力信号共有率を指標にしてゲート間の対応関
    係を調べるステツプを含むゲート論理自動更新方法。
  3. 【請求項３】特許請求の範囲２において、その対応認識
    ステツプは、更に、前記信号共有率によつては対応関係
    が一義的に定まらないゲート群について、入力ゲート共
    有率及び出力ゲート共有率の少なくとも一方を指標にし
    て対応関係を調べるステツプを含むゲート論理自動更新
    方法。
  4. 【請求項４】特許請求の範囲３において、その対応認識
    ステツプは、更に、それに含まれるステツプのいずれか
    によつて対応づけられたれたゲート対について、それら
    が複数のサブゲートからなる複合ゲートである場合に、
    入力ゲート共有率及び出力ゲート共有率の少なくとも一
    方を指標としてサブゲート間の対応関係を決定するステ
    ツプを含むゲート論理自動更新方法。
  5. 【請求項５】特許請求の範囲４において、その対応認識
    ステツプは、更に、対応するゲート又はサブゲートにつ
    いて、ネツト情報とピン交換性に基づき入出力ピンの対
    応づけを行なうステツプを含むゲート論理自動更新方
    法。
  6. 【請求項６】特許請求の範囲５において、その対応認識
    ステツプは、更に、対応するゲート又はサブゲートの非
    対応入出力ピンに接続された非対応部分論理について、
    その論理機能と物理的特性を表わすゲート種とに基づい
    て非対応部分論理間の拡張的対応性を調べるステツプを
    含むゲート論理自動更新方法。
  7. 【請求項７】特許請求の範囲１ないし６の任意の一つに
    おいて、その併合ステツプは、前記新中間ゲート論理か
    ら選択した非共通部分論理に含まれる各ゲート及び各内
    部ネツトに対して、前記旧ゲート論理から選択された共
    通部分論理におけるゲート及び内部ネツトの識別名称と
    重複しない識別名称を付与するステツプを含むゲート論
    理自動更新方法。
JP60210920A 1985-09-26 1985-09-26 ゲ−ト論理自動更新方法 Expired - Lifetime JPH0756656B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60210920A JPH0756656B2 (ja) 1985-09-26 1985-09-26 ゲ−ト論理自動更新方法
US06/911,461 US4882690A (en) 1985-09-26 1986-09-25 Incremental logic synthesis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60210920A JPH0756656B2 (ja) 1985-09-26 1985-09-26 ゲ−ト論理自動更新方法

Publications (2)

Publication Number Publication Date
JPS6272070A JPS6272070A (ja) 1987-04-02
JPH0756656B2 true JPH0756656B2 (ja) 1995-06-14

Family

ID=16597256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60210920A Expired - Lifetime JPH0756656B2 (ja) 1985-09-26 1985-09-26 ゲ−ト論理自動更新方法

Country Status (2)

Country Link
US (1) US4882690A (ja)
JP (1) JPH0756656B2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301318A (en) * 1988-05-13 1994-04-05 Silicon Systems, Inc. Hierarchical netlist extraction tool
US5139963A (en) * 1988-07-02 1992-08-18 Hitachi, Ltd. Method and a system for assisting mending of a semiconductor integrated circuit, and a wiring structure and a wiring method suited for mending a semiconductor integrated circuit
JPH0650514B2 (ja) * 1988-09-30 1994-06-29 日本電気株式会社 論理回路の自動合成方式
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5018074A (en) * 1988-11-04 1991-05-21 United Technologies Corporation Method of making gate array masks
US5329470A (en) * 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US5572708A (en) * 1989-02-28 1996-11-05 Nec Corporation Hardware simulator capable of dealing with a description of a functional level
US5353243A (en) 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5369593A (en) 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5051938A (en) * 1989-06-23 1991-09-24 Hyduke Stanley M Simulation of selected logic circuit designs
US5287289A (en) * 1990-04-13 1994-02-15 Hitachi, Ltd. Logic synthesis method
JP2516703B2 (ja) * 1990-09-26 1996-07-24 株式会社日立製作所 論理自動生成方法および論理自動生成システム
US5459673A (en) * 1990-10-29 1995-10-17 Ross Technology, Inc. Method and apparatus for optimizing electronic circuits
US5680318A (en) * 1990-12-21 1997-10-21 Synopsys Inc. Synthesizer for generating a logic network using a hardware independent description
US5392221A (en) * 1991-06-12 1995-02-21 International Business Machines Corporation Procedure to minimize total power of a logic network subject to timing constraints
US5473547A (en) * 1992-10-26 1995-12-05 Fujitsu Limited Logic synthesizer for engineering changes
US5416719A (en) * 1992-12-17 1995-05-16 Vlsi Technology, Inc. Computerized generation of truth tables for sequential and combinatorial cells
US5436849A (en) * 1993-02-09 1995-07-25 International Business Machines Corporation Incremental logic synthesis system for efficient revision of logic circuit designs
US5761079A (en) * 1993-02-09 1998-06-02 International Business Machines Corporation Engineering change management system employing a smart editor
US5396435A (en) * 1993-02-10 1995-03-07 Vlsi Technology, Inc. Automated circuit design system and method for reducing critical path delay times
US5508937A (en) * 1993-04-16 1996-04-16 International Business Machines Corporation Incremental timing analysis
JPH0778189A (ja) * 1993-06-30 1995-03-20 Nec Corp Ｌｓｉの論理合成方式
JP2758817B2 (ja) * 1993-12-13 1998-05-28 日本電気株式会社 論理回路実現性判定システム
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US6132109A (en) * 1994-04-12 2000-10-17 Synopsys, Inc. Architecture and methods for a hardware description language source level debugging system
US5937190A (en) * 1994-04-12 1999-08-10 Synopsys, Inc. Architecture and methods for a hardware description language source level analysis and debugging system
US5587919A (en) * 1994-04-22 1996-12-24 Lucent Technologies, Inc. Apparatus and method for logic optimization by redundancy addition and removal
US5870608A (en) * 1994-06-03 1999-02-09 Synopsys, Inc. Method and apparatus for displaying text including context sensitive information derived from parse tree
US5537330A (en) * 1994-06-10 1996-07-16 International Business Machines Corporation Method for mapping in logic synthesis by logic classification
US6393385B1 (en) * 1995-02-07 2002-05-21 Texas Instruments Incorporated Knowledge driven simulation time and data reduction technique
US6345378B1 (en) * 1995-03-23 2002-02-05 Lsi Logic Corporation Synthesis shell generation and use in ASIC design
US6026219A (en) * 1995-05-12 2000-02-15 Synopsys, Inc. Behavioral synthesis links to logic synthesis
US5898595A (en) * 1995-05-26 1999-04-27 Lsi Logic Corporation Automated generation of megacells in an integrated circuit design system
US6053948A (en) * 1995-06-07 2000-04-25 Synopsys, Inc. Method and apparatus using a memory model
US5867396A (en) * 1995-08-31 1999-02-02 Xilinx, Inc. Method and apparatus for making incremental changes to an integrated circuit design
US5784593A (en) * 1995-09-29 1998-07-21 Synopsys, Inc. Simulator including process levelization
US5809283A (en) * 1995-09-29 1998-09-15 Synopsys, Inc. Simulator for simulating systems including mixed triggers
US5757657A (en) * 1996-02-07 1998-05-26 International Business Machines Corporation Adaptive incremental placement of circuits on VLSI chip
JP2773771B2 (ja) * 1996-03-05 1998-07-09 日本電気株式会社 半導体装置のレイアウト方法
US5844818A (en) * 1996-05-10 1998-12-01 Lsi Logic Corporation Method for creating and using design shells for integrated circuit designs
JP2877087B2 (ja) * 1996-06-28 1999-03-31 日本電気株式会社 類似部分回路抽出を用いた論理合成方法及び論理合成装置
US5812416A (en) * 1996-07-18 1998-09-22 Lsi Logic Corporation Integrated circuit design decomposition
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6120550A (en) * 1996-10-28 2000-09-19 Altera Corporation Design file templates for implementation of logic designs
US6701289B1 (en) * 1997-01-27 2004-03-02 Unisys Corporation Method and apparatus for using a placement tool to manipulate cell substitution lists
US5936868A (en) * 1997-03-06 1999-08-10 Harris Corporation Method for converting an integrated circuit design for an upgraded process
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
JPH1131164A (ja) * 1997-07-11 1999-02-02 Fujitsu Ltd 回路シミュレーション方法および装置
US6367056B1 (en) 1998-04-23 2002-04-02 Altera Corporation Method for incremental timing analysis
JP2001142921A (ja) * 1999-11-12 2001-05-25 Nec Ic Microcomput Syst Ltd 機能ブロック間制約高速抽出方法、及び、機能ブロック間制約高速抽出プログラムを記録した記録媒体
US6484292B1 (en) * 2000-02-07 2002-11-19 Xilinx, Inc. Incremental logic synthesis system for revisions of logic circuit designs
US7181703B1 (en) * 2003-07-22 2007-02-20 Altera Corporation Techniques for automated sweeping of parameters in computer-aided design to achieve optimum performance and resource usage
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7370295B1 (en) 2005-07-21 2008-05-06 Altera Corporation Directed design space exploration
JP2007034584A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 高位合成装置、自動高位合成方法、高位合成プログラム及びゲートネットリスト自動検証方法
US8281274B1 (en) * 2010-01-08 2012-10-02 Altera Corporation Method and apparatus for performing efficient incremental compilation
US8479143B1 (en) * 2010-03-09 2013-07-02 Altera Corporation Signature based duplicate extraction
US8707232B2 (en) * 2011-06-08 2014-04-22 Mentor Graphics Corporation Fault diagnosis based on design partitioning

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154055A (ja) * 1983-02-22 1984-09-03 Hitachi Ltd 論理回路基板上の素子配置方法
US4703435A (en) * 1984-07-16 1987-10-27 International Business Machines Corporation Logic Synthesizer

Also Published As

Publication number Publication date
US4882690A (en) 1989-11-21
JPS6272070A (ja) 1987-04-02

Similar Documents

Publication Publication Date Title
JPH0756656B2 (ja) ゲ−ト論理自動更新方法
US5930806A (en) Method and system for data migration from network database to relational database
US5416719A (en) Computerized generation of truth tables for sequential and combinatorial cells
JP2995963B2 (ja) 階層的回路データベース最適化装置及び階層的回路データベース最適化方法
EP0309292B1 (en) Circuit transformation system, circuit transformation method, inverted logic generation method, and logic design system
Wurth et al. Functional multiple-output decomposition: Theory and an implicit algorithm
JPH0682331B2 (ja) トランジティブクロージャ生成方法、データベース圧縮方法、データベース生成システム、データベースストア方法および情報提供システム
JPH08212246A (ja) 論理生成方法
Shinsha et al. Incremental logic synthesis through gate logic structure identification
US8782587B2 (en) Systems and methods for generating a higher level description of a circuit design based on connectivity strengths
CN109858247A (zh) 一种基于XGBoost的静态三特征模型的恶意软件分类方法
JP4365274B2 (ja) 集積回路設計システム、方法及びプログラム
US7685541B1 (en) Translation of high-level circuit design blocks into hardware description language
CN115080386A (zh) 基于自动驾驶功能要求的场景有效性分析方法与设备
US5065335A (en) Decoding type select logic generating method
Condon A theory of strict P-completeness
US6877140B1 (en) Method and system for generating a schematic representing bus structures
JP3080037B2 (ja) 論理シミュレーション用モデルの作成方法
JPH07334539A (ja) 論理回路合成処理方法
JPH06149927A (ja) 積和形論理式の処理方法
JPH05165918A (ja) 論理回路の生成方法
JPH09259172A (ja) 論理シミュレーション用モデルの作成方法
JPS63285688A (ja) 点情報の管理方式
JPH06348775A (ja) ハイレベルモデル自動生成方法
CN118278327A (zh) 逻辑层芯片设计信息分组处理方法、电子设备和介质