JPH0754508B2 - Computer system - Google Patents
Computer systemInfo
- Publication number
- JPH0754508B2 JPH0754508B2 JP59021770A JP2177084A JPH0754508B2 JP H0754508 B2 JPH0754508 B2 JP H0754508B2 JP 59021770 A JP59021770 A JP 59021770A JP 2177084 A JP2177084 A JP 2177084A JP H0754508 B2 JPH0754508 B2 JP H0754508B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- computer
- processor
- input
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は特に動作仕様の異なる計算機上で独立して動作
する処理を同一計算機システム上で連続実行するために
公的な制御を行なう融合計算機システム制御方式に関す
る。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention particularly relates to a fused computer system for performing public control in order to continuously execute processes independently operating on computers having different operation specifications on the same computer system. Regarding control method.
従来の計算機システムは、第１図から第４図に示すシス
テム構成が採用されていた。The conventional computer system employs the system configuration shown in FIGS. 1 to 4.
第１図は、一般的にはSP（Single−Processor）方式と
呼ばれ、パーソナル・コンピユータから大型コンピユー
タまで幅広い範囲に亘って採用されている最も一般的な
計算機システムの構成方法である。SP方式は、１台の計
算機４を１個のオペレーテイング・システム（Operatin
g System:OS）203で管理する方式であり、ユーザは実行
すべきアプリケーシヨン・プログラム（AP）202のプロ
グラム名称を処理指令列インターフエース205を通して
指定する。ここで指定するプログラムの名称は、一般的
に指令又はコマンドと呼ばれ、各指令を組合わせた処理
指令列又はコマンド列をコマンド・プロシジヤと呼ぶ。FIG. 1 is generally called an SP (Single-Processor) method, and is the most general computer system configuration method adopted in a wide range from a personal computer to a large-sized computer. In the SP method, one computer 4 is operated by one operating system (Operatin
g System: OS) 203, and the user specifies the program name of the application program (AP) 202 to be executed through the processing command sequence interface 205. The name of the program designated here is generally called a command or a command, and a processing command sequence or a command sequence in which each command is combined is called a command procedure.
第２図，第３図は、MP（Multi−Processor）方式と呼ば
れ、SP方式における計算機の処理能力不足を補うため
に、複数台の計算機を用いて１つの計算機システムを構
成する方法である。MP方式には構成形態によつて、第２
図の密結合マルチプロセツサ（Tightly Coupled Multi
−Processor:TCMP）方式と第３図の疎結合マルチプロセ
ツサ（Loosely Coupled Multi−Processor:LCMP）方式
の２種類がある。2 and 3 are called MP (Multi-Processor) system, and are a method of configuring one computer system by using a plurality of computers in order to make up for the insufficient processing capacity of the computer in the SP system. . Depending on the configuration, the MP method has a second
Tightly Coupled Multi Processor
-Processor: TCMP) method and Loosely Coupled Multi-Processor (LCMP) method shown in FIG.
第２図で示すTCMP方式では、主記憶メモリを共有する複
数台の計算機群208を１個のオペレーテイング・システ
ム209で管理する。したがつて、ユーザが処理指令列211
で指定したアプリケーシヨン・プログラム（AP）210
は、ユーザが意識することなく計算機システムを構成す
る任意の計算機で実行することができる。In the TCMP method shown in FIG. 2, a plurality of computer groups 208 sharing a main memory are managed by one operating system 209. Therefore, the user inputs the processing instruction sequence 211
Application program (AP) 210 specified in
Can be executed on any computer that constitutes the computer system without the user being aware of it.
第３図のLCMP方式では、チヤネル間結合装置（Channel
To Channel Adapter）212で接続された複数台の計算機
を別個のオペレーテイング・システム（OS）214で管理
する。したがつて、各々の計算機216に仕様の異なるオ
ペレーテイング・システム（OS）214を搭載することに
より、OSインターフエース213の異なるアプリケーシヨ
ン・プログラム（AP）215を一つの計算機システム内で
実行させることができる。In the LCMP method of Fig. 3, the inter-channel coupling device (Channel
A plurality of computers connected by the To Channel Adapter (212) are managed by a separate operating system (OS) 214. Therefore, by installing the operating system (OS) 214 with different specifications in each computer 216, the application program (AP) 215 with different OS interface 213 can be executed in one computer system. You can
第４図は、仮想計算機システム（Virtual Machine Syst
em:VMS）と呼ばれる計算機システムの構成方法である。
仮想計算機システム（VMS）とは、実計算機（ベース・
マシン:Base Machine）217をバーチヤネル・マシン・モ
ニタ（Virtual Machine Monitor:VMM）218と呼ばれる特
殊な制御プログラムで管理し、１台の計算機217のもと
で複数のオペレーテイング・システム（OS）220の動作
を可能にしたものである。VMS方式を用いることによ
り、ユーザはOSインターフエース219の異なるアプリケ
ーシヨン・プログラム（AP）221を１台の計算機で同時
に実行できるようになる。Figure 4 shows the virtual machine system.
This is a computer system configuration method called em: VMS).
A virtual computer system (VMS) is a real computer (base
Machine: Base Machine) 217 is managed by a special control program called Virtual Machine Monitor (VMM) 218, and multiple operating systems (OS) 220 are managed by one computer 217. It is possible to operate. By using the VMS method, a user can simultaneously execute different application programs (AP) 221 of different OS interfaces 219 on one computer.
以上、一般的に行なわれている４種類の計算機システム
の構成方法について述べたが、上記構成方法には、次の
ような問題点がある。The configuration methods of the four types of computer systems that are generally used have been described above, but the above configuration methods have the following problems.
（１）第１図で示されるSP方式、第２図で示されるTCMP
方式では、異なつたOSインターフエースを持つアプリケ
ーシヨン・プログラムが実行できない。(1) SP system shown in FIG. 1 and TCMP shown in FIG.
With this method, application programs with different OS interfaces cannot be executed.
（２）第３図で示されるLCMP方式、第４図で示されるVM
S方式を利用すれば異なつたOSインターフエースを持つ
アプリケーシヨン・プログラムの同時実行が可能になる
が、処理指令別（コマンド・プロシジヤ）はあくまで同
種のOSインターフエースを持つたアプリケーシヨンプロ
グラム（AP）を起動する処理指令（コマンド）の組合せ
に限定される。(2) LCMP method shown in FIG. 3 and VM shown in FIG.
If the S method is used, application programs with different OS interfaces can be executed at the same time, but the application program (AP) that has the same type of OS interface is only for each processing command (command procedure). Is limited to a combination of processing commands (commands) for activating.
（３）第２図及び第３図で示されるMP方式や第４図で示
されるVMS方式では、計算機システムを構成する複数の
計算機やオペレーテイング・システム（OS）の種類が同
種または同系統に限定される。(3) In the MP method shown in FIGS. 2 and 3 and the VMS method shown in FIG. 4, the types of computers and operating systems (OS) that make up the computer system are the same or the same type. Limited.
本発明の主目的は、上記の問題点を解決するため、計算
機システムの構成方法において、異種の計算機または意
趣のオペレーテイング・システムが複数個共存し動作す
ることが可能な融合計算機システム制御方式を提供する
ことにある。In order to solve the above-mentioned problems, a main object of the present invention is to provide a computer system configuration method in which a plurality of different computers or operating systems of a different purpose can coexist and operate. To provide.
本発明の他の目的は、複数個のオペレーテイング・シス
テムが共存する計算機システムにおいて、各々オペレー
テイング・システムのもとでのみ動作するアプリケーシ
ヨン・プログラムを起動する指令（コマンド）を１つの
処理指令列（コマンド・プロシジヤ）の中に混在するこ
とが可能な融合計算機システム制御方式を提供すること
にある。Another object of the present invention is, in a computer system in which a plurality of operating systems coexist, a single processing command that is a command for activating an application program that operates only under each operating system. An object of the present invention is to provide a fusion computer system control method that can be mixed in a sequence (command procedure).
上記目的を達成するために、本発明は、動作仕様の異な
る計算機または、動作仕様の異なるオペレーテイング・
システムを複数個組合わせて１つの計算機システムを構
成し、複数個の計算機の動作を排他的に制御する高位計
算機と高位計算機のもとで動作する融合制御プログラム
および、各々の計算機の入出力要求を統括的に管理する
プロセツサ選択制御装置を具備し、仕様の異なる計算機
で別個に動作するアプリケーシヨン・プログラムを１つ
の処理指令列（コマンド・プロシジヤ）に登録し連続し
て実行させることを特徴とする。すなわち、各コマンド
を構成する個々の情報レコードには、プロセツサ識別子
を設け、融合制御プログラムがこのプロセツサ識別子に
もとづいて、該当する低位計算機を選択した後、その低
位計算機の動作を指示する。これによつて、別々の計算
機、およびオペレーテイング・システムで動作するアプ
リケーシヨン・プログラムもコマンド情報レコードの集
まりとなり、１つの機能が実行可能となる。In order to achieve the above object, the present invention provides a computer having different operation specifications or an operating
A high-level computer that configures a single computer system by combining multiple systems and exclusively controls the operations of the multiple computers, an integrated control program that operates under the high-level computer, and input / output requests of each computer It is equipped with a processor selection control device that manages all of them, and the application programs that operate separately on computers with different specifications are registered in one processing command sequence (command procedure) and executed continuously. To do. That is, each information record forming each command is provided with a processor identifier, and the fusion control program selects a corresponding low-level computer based on the processor identifier and then instructs the operation of the low-level computer. As a result, the separate computer and the application program operating on the operating system also become a set of command information records, and one function can be executed.
また、低位計算機があるコマンドに対する処理を終了
し、次のコマンドを要求したとき、この要求を高位計算
機が認識し、すでに準備している情報レコードを取り出
し、再びプロセツサ識別子にもとづいて、対応する低位
計算機へそのコマンドと入出力動作完了報告信号を送出
する制御手段を設ける。Also, when the low-level computer finishes processing for a certain command and requests the next command, the high-level computer recognizes this request, retrieves the information record already prepared, and again based on the processor identifier, the corresponding low-level computer. A control means is provided for sending the command and the input / output operation completion report signal to the computer.
以下、本発明の一実施例を図面を用いて詳細に説明す
る。An embodiment of the present invention will be described in detail below with reference to the drawings.
第５図は本発明が適用される計算機システムの構成を示
す概念図である。計算機システムは高位計算機（Hyperv
isor Machine:HM）20と高位計算機（HM）20を管理する
融合制御プログラム（Fusion Control Program）31、お
よび少なくとも２台以上の低位計算機（Local Machine:
LM）22と各々の低位計算機（LM）22を管理するオペレー
テイング・システム（Operating System:OS）34で構成
される。高位計算機（HM）20と複数の低位計算機（LM）
22は、データの交換を行なう交信線24で接続されてい
る。アプリケーシヨン・プログラム（Application Prog
ram:AP）26は、適合するOSインターフエース27を持つ低
位計算機（LM）22で実行される。高位計算機（HM）20で
動作する融合制御プログラム（FCP）31は、処理指令列
インターフエース28を備え、処理指令列（コマンド・プ
ロシジヤ）29を構成する各々の処理（コマンド）を実行
すべき低位計算機（LM）22を選択し起動する。高位計算
機（HM）20によつて起動された低位計算機（LM）22は、
実行すべき処理名を高位計算機（HM）20から受取り、処
理名に対応するアプリケーシヨン・プログラム（AP）26
を実行する。以上が、本発明の基本概念である融合計算
機システムの動作例である。FIG. 5 is a conceptual diagram showing the configuration of a computer system to which the present invention is applied. The computer system is a high-level computer (Hyperv
isor Machine: HM) 20 and a high-level computer (HM) 20 that manage a fusion control program (Fusion Control Program) 31, and at least two or more low-level computers (Local Machine:
LM) 22 and an operating system (OS) 34 that manages each low-level computer (LM) 22. 20 high-level computers (HM) and multiple low-level computers (LM)
22 are connected by a communication line 24 for exchanging data. Application Program
ram: AP) 26 runs on a low-level computer (LM) 22 with a matching OS interface 27. The fusion control program (FCP) 31 that operates on the high-level computer (HM) 20 is provided with a processing command sequence interface 28, and the low-level processing commands that make up the processing command sequence (command procedure) 29 are to be executed. Select the computer (LM) 22 and start it. The low-level computer (LM) 22 started by the high-level computer (HM) 20
Receives the process name to be executed from the high-level computer (HM) 20, and the application program (AP) 26 corresponding to the process name
To execute. The above is an example of the operation of the integrated computer system that is the basic concept of the present invention.
第６図は、第５図の融合計算機システムをマイクロプロ
セツサを用いて実現する場合のシステム構成例を示した
図である。FIG. 6 is a diagram showing a system configuration example in the case where the integrated computer system shown in FIG. 5 is realized by using a microprocessor.
プロセツサ30が第５図の高位計算機（HM）20に対応し、
プロセツサ群33が、各々第５図の低位計算機（LM）22に
対応する。プロセツサ30及びプロセツサ群33は各々のメ
モリ（図示せず）を備えており、プロセツサ30は融合制
御プログラム（FCP）31を格納し、プロセツサ群33は各
種のオペレーテイング・システム（OSn）34を格納して
いる。プロセツサ30及びプロセツサ群33間のデータ交換
はシステム・バス36を介して行なわれ、各種の入出力機
器例えばキーボード37、デイスプレイ38、フアイル39も
システム・バス36を介してプロセツサ30及びプロセツサ
群33間で共用される。The processor 30 corresponds to the high-level computer (HM) 20 of Fig. 5,
The processor group 33 corresponds to the low-level computer (LM) 22 shown in FIG. 5, respectively. The processor 30 and the processor group 33 have respective memories (not shown), the processor 30 stores a fusion control program (FCP) 31, and the processor group 33 stores various operating systems (OSn) 34. is doing. Data exchange between the processor 30 and the processor group 33 is performed via the system bus 36, and various input / output devices such as the keyboard 37, the display 38, and the file 39 are also exchanged between the processor 30 and the processor group 33 via the system bus 36. Shared in.
プロセツサ30で動作する融合制御プログラム（FCP）31
は、割込み制御部347、処理制御部348、コマンド・テー
ブル初期化部349、キーボード入力部350、フアイル入力
部351、コマンド・テーブル管理部352、プロセツサID・
コマンド各出力部353の７つのコンポーネントを持つ。Fusion control program (FCP) 31 running on processor 30
Is an interrupt control unit 347, a processing control unit 348, a command table initialization unit 349, a keyboard input unit 350, a file input unit 351, a command / table management unit 352, a processor ID / processor.
The command output section 353 has seven components.
35は、複数のプロセツサ群33の動作を排他制御するプロ
セツサ選択制御装置である。プロセツサ選択制御装置35
には、入力信号線としてプロセツサ群33の入出力要求信
号線（IO1〜IO7）45、入力信号線（RD1〜RD7）46、モー
ド信号線（MD1〜MD7）47、ウエイト信号線（WT1〜WT7）
54とプロセツサ30のプロセツサ選択信号線（P.T）44、
バス選択信号線（B.S）52が接続されている。また、プ
ロセツサ選択制御装置35の出力信号線として、プロセツ
サ群33に入出力完了信号線（C1〜C7）48が接続され、ま
た、プロセツサ30に入出力割込み線（I/O INT）43が接
続され、システム・バス36に入出力要求線（IO）49、入
力要求信号線（RD）50、モード信号線（MD）51が接続さ
れている。Reference numeral 35 denotes a processor selection control device that exclusively controls the operation of the plurality of processor groups 33. Processor selection controller 35
Input / output request signal lines (IO 1 to IO 7 ) 45 of the processor group 33, input signal lines (RD 1 to RD 7 ) 46, mode signal lines (MD 1 to MD 7 ) 47, and weights as input signal lines. Signal line (WT 1 to WT 7 )
54 and the processor selection signal line (PT) 44 of the processor 30,
A bus selection signal line (BS) 52 is connected. Further, as the output signal line of the processor selection control device 35, the input / output completion signal line (C 1 to C 7 ) 48 is connected to the processor group 33, and the input / output interrupt line (I / O INT) 43 is connected to the processor 30. And an input / output request line (IO) 49, an input request signal line (RD) 50, and a mode signal line (MD) 51 are connected to the system bus 36.
次に、第７図〜第13図を用いて融合制御プログラム（FC
P）31の処理方式の一実施例を説明する。Next, the fusion control program (FC
An example of the processing method of P) 31 will be described.
第７図は処理指令列（コマンド・プロシジヤ）29を示し
ている。55は処理指令列を格納するコマンド・プロシジ
ヤ・フアイルであり、例えば、「FORTCG」と言うフアイ
ル名が付けられている。56は、処理指令列のレコードで
ある。レコード56には、処理名（コマンド名）62と処理
名で指定されたプログラムを実行すべきプロセツサを示
すプロセツサ識別子（PID）60が格納されている。FIG. 7 shows a processing command sequence (command procedure) 29. Reference numeral 55 is a command procedure file that stores a processing instruction sequence, and is given a file name such as "FORTCG". 56 is a record of the processing instruction sequence. The record 56 stores a process name (command name) 62 and a processor identifier (PID) 60 that indicates a processor that should execute the program specified by the process name.
各レコードには、後に第９図あるいは第12図で示す通
り、さらに、その処理で処理されるべきデータ（オペラ
ンド）の名称が指定される。このデータ名称は、第７図
には簡単化のために示されていない。In each record, as shown later in FIG. 9 or FIG. 12, the name of the data (operand) to be processed in that process is further specified. This data name is not shown in FIG. 7 for simplicity.
例えば、第１のレコードにおいては、プロセツサ識別子
（PID）60が「02」で、処理名（コマンド名）62が「EDI
T」である。For example, in the first record, the processor identifier (PID) 60 is “02” and the process name (command name) 62 is “EDI.
T ”.
第８図は第７図のコマンド・プロシジヤ・フアイル55に
格納されたコマンド名62に対応するプログラムの例であ
る。それぞれ実行可能なロードモジユール・フアイルで
あり、フアイル名としてコマンド名（例えば「EDIT」，
「FORT77」，…）が付けられている。この例では、まず
処理EDITによりプログラムが編集され、その結果得られ
るプログラムがFORT77によりコンパイルされ、その結果
がLINK、EXP1により順次処理されるように、それぞれ先
行する処理の結果を後続の処理が使用する。FIG. 8 shows an example of a program corresponding to the command name 62 stored in the command procedure file 55 shown in FIG. Each is a load module file that can be executed, and the command name (eg "EDIT",
"FORT77", ...) is attached. In this example, the program is edited by the process EDIT, the resulting program is compiled by FORT77, and the result of the preceding process is used by the subsequent process so that the result is processed sequentially by LINK and EXP1. To do.
第９図は、コマンド・プロシジヤ・フアイル55に格納さ
れたコマンド・プロシジヤを構成する各レコード56の指
定形式を示している。レコードの先頭はプロセツサ識別
子（PID）60で始まり、区切り記号61に続いてコマンド
名62とそのコマンドのオペランド列63が続く。プロセツ
サ識別子（PID）には、第６図のプロセツサ群33の１つ
を選択するために、例えば、１から７までの番号を１つ
指定する。FIG. 9 shows a designation format of each record 56 which constitutes the command procedure stored in the command procedure file 55. The beginning of the record starts with a processor identifier (PID) 60, followed by a delimiter 61, followed by a command name 62 and an operand string 63 of the command. As the processor identifier (PID), for example, one number from 1 to 7 is designated in order to select one of the processor groups 33 in FIG.
なお、プロセツサ識別子（PID）60の番号数は特に制限
されるものではなく、論理的には無限と考えて良い。The number of processor identifiers (PID) 60 is not particularly limited, and may be considered to be logically infinite.
これにより、アプリケーシヨン・プログラムを起動する
指令を１つの処理指令列（コマンド・プロシジヤ）の中
に混在することができる。As a result, the command for starting the application program can be mixed in one processing command sequence (command procedure).
第10図は、融合制御プログラム（FCP）31の管理するテ
ーブル群の中で、本発明に関係する部分のテーブル関連
図である。64はコマンド・テーブルを管理するコマンド
制御テーブル（CCT）であり、65はコマンド名を格納し
ているコマンド・テーブル（CT）である。コマンド・テ
ーブル（CT）65は、コマンド・プロシジヤ・フアイル55
を格納するコマンド名毎に作られ、ポインタ66でチエイ
ンされる。コマンド制御テーブル（CCT）64は１個のみ
存在し、コマンド・テーブル（CT）65の先頭を示す先頭
ポインタ（CCTEP）67、コマンド・テーブル（CT）65の
終了を示す終了ポインタ（CCTLP）68および融合制御プ
ログラム（FCT）31が処理中のコマンドテーブル（CT）6
5に対するカレントポインタ（CCTCP）69を持つている。FIG. 10 is a table relation diagram of a portion related to the present invention in the table group managed by the fusion control program (FCP) 31. Reference numeral 64 is a command control table (CCT) that manages a command table, and 65 is a command table (CT) that stores command names. Command table (CT) 65 is a command procedure file 55.
Is created for each command name that stores, and chained by the pointer 66. There is only one command control table (CCT) 64, and a start pointer (CCTEP) 67 that indicates the start of the command table (CT) 65, an end pointer (CCTLP) 68 that indicates the end of the command table (CT) 65, and Command table (CT) 6 being processed by the fusion control program (FCT) 31
It has a current pointer (CCTCP) 69 to 5.
第11図は、コマンド制御テーブル（CCT）64の構造であ
る。３種類のポインタ（CCTFP67,CCTLP68およびCCTCP6
9）は、各々セグメント番号部69、オフセツト部70から
成る４バイトの領域長を持つ。FIG. 11 shows the structure of the command control table (CCT) 64. 3 types of pointers (CCTFP67, CCTLP68 and CCTCP6
9) has an area length of 4 bytes consisting of a segment number section 69 and an offset section 70.
第12図は、コマンド・テーブル（CT）65の構造であり、
１バイトのプロセツサID領域（CTPID）71、１バイトの
データ長領域（CTTL）72、４バイトのポインタ領域（CT
SEGおよびCTNP）73、およびコマンド名とオペランド列
を格納するデータ領域（CTDATA）74から構成される。FIG. 12 shows the structure of the command table (CT) 65,
1-byte processor ID area (CTPID) 71, 1-byte data length area (CTTL) 72, 4-byte pointer area (CT
SEG and CTNP) 73, and a data area (CTDATA) 74 for storing command names and operand strings.
第13図は融合制御プログラム（FCP）31の処理手順を示
すフローチャートである。融合制御プログラム（FCP）3
1は、まずステツプ75においてプロセツサ選択制御装置3
5からの入出力要求割込みを持つ状態（ウエイト状態）
にある。プロセツサ選択制御装置35は全てのプロセツサ
群33で動作するオペレーテイングシステム（OS）34から
入出力要求線（IO）49を介して入力されたコマンド入力
要求に対して、溶融制御プログラム（FCP）31の動作す
るプロセツサ30に入出力割込み線（I/O INT）43を介し
て入出力割込みをかける。FIG. 13 is a flowchart showing the processing procedure of the fusion control program (FCP) 31. Fusion Control Program (FCP) 3
First, in step 75, the processor selection control device 3
State with I / O request interrupt from 5 (wait state)
It is in. The processor selection control device 35 responds to a command input request input from the operating system (OS) 34 operating in all the processor groups 33 through the input / output request line (IO) 49, and the melting control program (FCP) 31. An input / output interrupt is applied to the processor 30 that operates via the input / output interrupt line (I / O INT) 43.
入出力割込みに対して融合制御プログラム（FCP）31
は、ステツプ76においてプロセツサ群33への転送待ちコ
マンド列を持つコマンド・テーブル（CT）65が存在する
かチエツクする。具体的なチエツク方法は、コマンド制
御テーブル（CCT）64のCCTCP69がゼロのとき転送待ちコ
マンド列が存在しないと判断する。転送待ちコマンド列
が存在しない場合は、ステツプ77において、キーボード
37に入力要求を発行し、キーボード37から、ユーザのコ
マンド・プロシジヤ名の入力を持つ。ユーザがコマンド
・プロシジヤ名をキーボード37から入力すると融合制御
プログラム（FCP）31はステツプ78においてコマンド・
プロシジヤ名を持つ（コマンド・プロシジヤ・フアイル
55からコマンド列を入力し、コマンド・テーブル（CT）
65に展開する。この時点では、コマンド制御テーブル
（CCT）64のカレント・ポインタ（CCTCP）69はCTチエイ
ンの先頭をポイントしている。次に、融合制御プログラ
ム（FCP）31はステツプ79においてコマンド制御テーブ
ル（CCT）64のカレント・ポインタ（CCTCP）69がポイン
トするコマンド・テーブル（CT）内のプロセツサ番号を
プロセツサ識別子（PID60）としてデータ・バス36へ出
力した後、プロセツサ選択制御装置35を起動する。その
後、融合制御プログラム（FCP）31はステツプ80におい
てカレントCT内のCTDATA74に存在するコマンド名62とオ
ペランド列63からなる文字列１文字ずつ順次データ・バ
ス36に出力する。このとき、プロセツサ選択制御装置35
は、１文字出力するごとに、出力しているプロセツサに
対する入出力完了信号線（C1〜C7）48に入出力動作完了
報告の旨の信号を出力する。融合制御プログラム（FC
P）31は、CTDATA74内の文字列をすべて転送し終ると、
ステップ81において、カレントポインタ（CCTCP）69を
次のCTアドレス66に置換した後、ステツプ75に戻りプロ
セツサ群33からの次のコマンド入力要求までウエイトす
る。一方、ステツプ76において、転送待ちコマンド列が
存在する場合は、ステツプ77とステツプ78をバイパス
し、カレントCT内のコマンドをプロセツサ群33に転送す
る。以上が融合制御プログラムの処理手順である。Convergence control program (FCP) for I / O interrupt 31
Checks in step 76 whether there is a command table (CT) 65 having a command queue waiting for transfer to the processor group 33. As a specific check method, when CCTCP 69 of the command control table (CCT) 64 is zero, it is determined that there is no transfer waiting command string. If there is no command queue waiting for transfer, in step 77 the keyboard
It issues an input request to 37 and inputs the user's command procedure name from the keyboard 37. When the user inputs the command procedure name from the keyboard 37, the fusion control program (FCP) 31 sends the command
Have a procedure name (command procedure file)
Enter the command string from 55, command table (CT)
Expand to 65. At this point, the current pointer (CCTCP) 69 of the command control table (CCT) 64 points to the beginning of the CT chain. Next, in step 79, the fusion control program (FCP) 31 uses the processor number in the command table (CT) pointed to by the current pointer (CCTCP) 69 of the command control table (CCT) 64 as the processor identifier (PID60). After the output to the bus 36, the processor selection control device 35 is activated. Thereafter, the fusion control program (FCP) 31 sequentially outputs to the data bus 36 in step 80 one character string consisting of the command name 62 and the operand string 63 existing in the CTDATA 74 in the current CT. At this time, the processor selection control device 35
Each time one character is output, outputs a signal indicating the completion of the input / output operation to the input / output completion signal lines (C 1 to C 7 ) 48 for the output processor. Fusion control program (FC
P) 31 has transferred all the strings in CTDATA74,
In step 81, the current pointer (CCTCP) 69 is replaced with the next CT address 66, and then the process returns to step 75 to wait until the next command input request from the processor group 33. On the other hand, in step 76, if there is a transfer waiting command string, the steps 77 and 78 are bypassed, and the command in the current CT is transferred to the processor group 33. The above is the processing procedure of the fusion control program.
次に、第14図，第15図を用いて第６図のプロセツサ選択
制御装置（Processor Selection Control Unit:PSCU）3
5の構造と動作例を説明する。第14図は、プロセツサ選
択制御装置（PSCU）35の制御回路図である。プロセツサ
選択制御装置（PSCU）35は入力完了信号発生部82（第14
図（ａ））と入出力要求信号発生部83（第14図（ｂ））
に大別できる。Next, referring to FIGS. 14 and 15, a processor selection control unit (PSCU) 3 shown in FIG.
The structure and operation example of 5 will be described. FIG. 14 is a control circuit diagram of the processor selection control unit (PSCU) 35. The processor selection control unit (PSCU) 35 has an input completion signal generating unit 82 (14th
Figure (a)) and input / output request signal generator 83 (Figure 14 (b))
Can be roughly divided into
第14図（ａ）において、入力完了信号発生部82は、プロ
セツサID（PID）格納レジスタ84、デコーダ85、ゲート
回路96およびAND回路87,88から構成される。AND回路87
の入力信号線は、プロセツサ30とプロセツサ選択信号線
（PT）44で接続され、また、プロセツサ30のバス選択信
号線（BS）52と接続されている。ゲート回路86にはシス
テム・バス36とAND回路87の出力信号線が接続されてい
る。AND回路88の入力信号線はプロセツサ30のバス選択
信号線（BS）52を入力完了信号発生部82の内部で分配し
た信号線91とデコーダ85によつてデコードされた８本の
信号線106である。AND回路88の出力信号線は、プロセツ
サ群33に１対１で入出力完了信号線（C1〜C7）48と接続
されている。In FIG. 14A, the input completion signal generating section 82 is composed of a processor ID (PID) storage register 84, a decoder 85, a gate circuit 96 and AND circuits 87, 88. AND circuit 87
The input signal line of is connected to the processor 30 by the processor selection signal line (PT) 44, and is also connected to the bus selection signal line (BS) 52 of the processor 30. The system bus 36 and the output signal line of the AND circuit 87 are connected to the gate circuit 86. The input signal lines of the AND circuit 88 are a signal line 91 which is obtained by distributing the bus selection signal line (BS) 52 of the processor 30 inside the input completion signal generating section 82 and eight signal lines 106 which are decoded by the decoder 85. is there. The output signal line of the AND circuit 88 is connected to the input / output completion signal line (C 1 to C 7 ) 48 in the processor group 33 in a one-to-one manner.
第14図（ｂ）において、入出力要求信号発生部83は、３
個のゲート回路93,94,95と３個のOR回路96,97,98と２個
のAND回路99,100で構成されている。OR回路96には、プ
ロセツサ群33の入出力要求信号線（IO1〜IO7）45が接続
され、OR回路97には入力要求信号線（RD1〜RD7）46が接
続され、OR回路98にはモード信号線（MD1〜MD7）47が接
続されている。AND回路99にはプロセツサ群33のWAIT信
号線（WT1〜WT7）54が接続される。OR回路96,97,98とAN
D回路99の出力信号線はAND回路100の入力信号となり、A
ND回路100の出力信号線はプロセツサ30の入出力割込み
信号線（I/O INT）43に接続される。ゲート回路93の入
力信号線には、AND回路100の出力信号線、OR回路96の出
力信号線、AND回路99の出力信号線が入力され、ゲート
回路93の出力信号線は入出力要求線（IO）49としてシス
テム・バス36に接続される。ゲート回路94の入力信号線
には、OR回路97の出力信号線、AND回路100の出力信号
線、AND回路99の出力信号線が接続され、ゲート回路94
の出力信号線は入力要求信号線（RD）50としてシステム
・バス36に接続される。また、ゲート回路95の入力信号
線には、OR回路98の出力信号線、AND回路100の出力信号
線、AND回路99の出力信号線が接続され、ゲート回路95
の出力信号線はモード信号線（MD）51としてシステム・
バス36に接続される。In FIG. 14 (b), the input / output request signal generator 83 has three
It is composed of three gate circuits 93, 94, 95, three OR circuits 96, 97, 98 and two AND circuits 99, 100. The OR circuit 96 is connected to the input / output request signal lines (IO 1 to IO 7 ) 45 of the processor group 33, and the OR circuit 97 is connected to the input request signal lines (RD 1 to RD 7 ) 46. A mode signal line (MD 1 to MD 7 ) 47 is connected to 98. The AND circuit 99 is connected to the WAIT signal lines (WT 1 to WT 7 ) 54 of the processor group 33. OR circuit 96,97,98 and AN
The output signal line of D circuit 99 becomes the input signal of AND circuit 100, and A
The output signal line of the ND circuit 100 is connected to the input / output interrupt signal line (I / O INT) 43 of the processor 30. The output signal line of the AND circuit 100, the output signal line of the OR circuit 96, and the output signal line of the AND circuit 99 are input to the input signal line of the gate circuit 93, and the output signal line of the gate circuit 93 is the input / output request line ( IO) 49 connected to the system bus 36. The input signal line of the gate circuit 94 is connected to the output signal line of the OR circuit 97, the output signal line of the AND circuit 100, and the output signal line of the AND circuit 99.
Is connected to the system bus 36 as an input request signal line (RD) 50. The input signal line of the gate circuit 95 is connected to the output signal line of the OR circuit 98, the output signal line of the AND circuit 100, and the output signal line of the AND circuit 99,
The output signal line of the system is the mode signal line (MD) 51
Connected to bus 36.
次に、第14図の回路の動作例を示す。Next, an operation example of the circuit of FIG. 14 will be shown.
まず、入出力要求信号発生部83の動作例を説明する。First, an operation example of the input / output request signal generator 83 will be described.
第６図に示す融合計算機システムのシステム構成例で
は、電源投入後プロセツサ群33に存在する各々のOS（OS
1〜OS7）34が動作し、プロセツサ群33はすべてキーボー
ド37からのコマンド入力待ちになる。この状態では、入
出力要求信号線（IO）45、入力信号線（RD）46、モード
信号線（MD）47、ウエイト信号線（WT）54がすべて論理
“1"の状態になつている。したがつて、入出力要求信号
発生部83のOR回路96,97,98の出力信号とAND回路99の出
力信号はすべて論理“1"になる。その結果、AND回路100
の出力信号も“1"となり、プロセツサ30に対して入出力
割込み信号が発生する。In the system configuration example of the integrated computer system shown in FIG. 6, each OS (OS) existing in the processor group 33 after the power is turned on
1 to OS 7 ) 34 operates, and all the processor groups 33 wait for command input from the keyboard 37. In this state, the input / output request signal line (IO) 45, the input signal line (RD) 46, the mode signal line (MD) 47, and the wait signal line (WT) 54 are all in the logic "1" state. Therefore, the output signals of the OR circuits 96, 97, 98 of the input / output request signal generation unit 83 and the output signal of the AND circuit 99 all become logic "1". As a result, AND circuit 100
The output signal of is also "1", and an input / output interrupt signal is generated for the processor 30.
一方、システム・バス36に接続したゲート回路93,94,95
の出力信号は、AND回路100の出力信号が“1"の状態にあ
るため、反転して“0"の状態となり、ゲート回路93,94,
95は閉じた状態で出力信号は“0"になつたままである。On the other hand, gate circuits 93, 94, 95 connected to the system bus 36
Since the output signal of the AND circuit 100 is in the state of "1", the output signal of is inverted to the state of "0", and the gate circuits 93, 94,
In the closed state of 95, the output signal remains "0".
以上の動作によつて、プロセツサ群33のキーボード37に
対する入力要求がガードされ、融合制御プログラムがウ
エイト状態にあるプロセツサ30に対する起動要求に切換
わる。一方、入出力要求信号線（IO）45、入力信号線
（RD）46、モード信号線（MD）47、ウエイト信号線（W
T）54のすべてが“1"でない状態すなわち、コマンド入
力以外の入出力要求か、または、プロセツサ群33のいず
れか１つのプロセツサが処理を実行中の場合には、プロ
セツサ30に対する出力信号は常に“0"であり、ゲート回
路93,94,95は開いた状態になり、プロセツサ群33の入出
力要求線（IO）49、入力要求信号線（RD）50、モード信
号線（MD）51をシステム・バス36に乗せる。By the above operation, the input request to the keyboard 37 of the processor group 33 is guarded, and the fusion control program is switched to the activation request to the processor 30 in the wait state. On the other hand, input / output request signal line (IO) 45, input signal line (RD) 46, mode signal line (MD) 47, wait signal line (W
When all of T) 54 are not "1", that is, an input / output request other than command input, or one of the processors in the processor group 33 is executing a process, the output signal to the processor 30 is always output. It is "0", the gate circuits 93, 94, 95 are in the open state, and the input / output request line (IO) 49, the input request signal line (RD) 50, and the mode signal line (MD) 51 of the processor group 33 are connected. Take System Bus 36.
次に、入力完了信号発生部82の動作例を説明する。プロ
セツサ30は、プロセツサ群33のコマンド入力要求に対
し、まずコマンドを実行すべきプロセツサを示すプロセ
ツサID（PiD）60をシステム・バス36に乗せ、プロセツ
サ選択信号線（P.T）44とバス選択信号線（B.S）52に各
信号を発行する。入出力完了信号発生部82は、プロセツ
サ選択信号線（P.T）44とバス選択信号線（B.S）52が
“1"の状態になると、ゲート回路86が開き、バス36上の
プロセツサID（PID）60をPIDレジスタ84に格納する。そ
の後、PIDレジスタ84の内容がデコード85によつて、デ
コードされAND回路88の中でプロセツサID（PID）60に対
応する入力完了信号（C1〜C7）48のいずれか１つが“1"
の状態になる。例えば、プロセツサID（PID）60が「0
1」と仮定すると、C1が“1"状態になり、プロセツサ群3
3のOS1のみのコマンド入力要求が完了する。Next, an operation example of the input completion signal generator 82 will be described. In response to a command input request from the processor group 33, the processor 30 first puts the processor ID (PiD) 60, which indicates the processor that should execute the command, on the system bus 36, and then selects the processor selection signal line (PT) 44 and the bus selection signal line. Each signal is issued to (BS) 52. The input / output completion signal generator 82 opens the gate circuit 86 when the processor selection signal line (PT) 44 and the bus selection signal line (BS) 52 are in the "1" state, and the processor ID (PID) on the bus 36. Store 60 in PID register 84. After that, the content of the PID register 84 is decoded by the decode 85, and one of the input completion signals (C 1 to C 7 ) 48 corresponding to the processor ID (PID) 60 in the AND circuit 88 is set to “1”.
It becomes the state of. For example, the processor ID (PID) 60 is "0.
Assuming "1", C 1 goes to "1" state and processor group 3
Command input request for OS 1 of 3 is completed.
第15図は、上記動作例を示すタイミング・チヤートであ
る。データ・バス36のデータ111は周期T107で切換わ
る。PIDレジスタ84の内容108は、BS信号112とPT信号113
が出された時点で切換わる。デコード信号109は、PIDレ
ジスタ84にプロセツサID（PID）60が格納された時点で
“1"状態になる。コマンド入力要求に対する完了信号11
0は、データ・バス36のデータ111上にコマンド名が１文
字ずつ出力される毎にB.S信号112に同期して発生する。FIG. 15 is a timing chart showing the above operation example. The data 111 on the data bus 36 switches at cycle T107. The contents 108 of the PID register 84 are the BS signal 112 and the PT signal 113.
Is switched when is issued. The decode signal 109 is in the “1” state when the processor ID (PID) 60 is stored in the PID register 84. Completion signal for command input request 11
0 is generated in synchronization with the BS signal 112 every time a command name is output on the data 111 of the data bus 36 character by character.
以上説明したように、異なつた使用の計算機、または異
なつた使用のオペレーテイング・システムを複数個組合
せ１つの計算機システムを構成することができる。As described above, it is possible to configure one computer system by combining computers of different uses or a plurality of operating systems of different uses.
本発明によれば、使用の異なる計算機または、使用の異
なるオペレーテイング・システムを組合わせた計算機シ
ステムが構成できるため、異種の計算機で動作する複数
のアプリケーシヨン・プログラムを１つの計算機の使用
に統一することなく、しかも１つの処理指令列に組込ん
で利用できるという効果がある。According to the present invention, a computer system having a different use or a combination of operating systems having different uses can be configured, so that a plurality of application programs operating on different computers can be integrated into a single computer. There is an effect that it can be used by incorporating it into one processing command sequence without doing so.
第１図は従来のSP方式の概念図、第２図は従来のTCMP方
式の概念図、第３図は従来のLCMP方式の概念図、第４図
は従来のVMS方式の概念図、第５図は本発明の融合制御
方式を用いた計算機システムの概念図、第６図は融合制
御計算機システムの一実施例を示すシステム構成図、第
７図はコマンド・プロシジヤ・フアイルに格納されたコ
マンドプロシジヤの例を示す図、第８図は第７図に対応
するロード・モジユールを示す図、第９図は処理列レコ
ードのフオーマツトを示す図、第10図はコマンド制御テ
ーブルとコマンド・テーブルの関連図、第11図はコマン
ド制御テーブルの構造を示す図、第12図はコマンド・テ
ーブルの構造を示す図、第13図は融合制御プログラムの
処理手順を示すフローチャート、第14図はプロセツサ選
択制御装置の回路図、第15図はプロセツサ選択制御装置
の動作例を示すタイミング・チヤートである。 20……高位計算機（HM）、21……融合制御プログラム
（FCP）、22……低位計算機（LM）、23……オペレーテ
イング・システム（OS）、24……交信線、25……OSイン
ターフエース、26……アプリケーシヨン・プログラム
（AP）、27……処理指令列インターフエース、29……処
理指令列、35……プロセツサ選択制御装置、43……入出
力割込み線（I/O INT）、44……プロセツサ選択信号線
（PT）、45……入出力要求信号線（IO）、46……入力信
号線（RD）、47……モード信号線（MD）、52……バス選
択信号線（BS）、54……ウエイト信号線（WT）、60……
プロセツサ識別子（PID）。FIG. 1 is a conceptual diagram of a conventional SP system, FIG. 2 is a conceptual diagram of a conventional TCMP system, FIG. 3 is a conceptual diagram of a conventional LCMP system, and FIG. 4 is a conceptual diagram of a conventional VMS system. FIG. 6 is a conceptual diagram of a computer system using the fusion control method of the present invention, FIG. 6 is a system configuration diagram showing an embodiment of the fusion control computer system, and FIG. 7 is a command procedure stored in a command procedure file. FIG. 8 is a diagram showing an example of a file, FIG. 8 is a diagram showing a load module corresponding to FIG. 7, FIG. 9 is a diagram showing a format of a processing column record, and FIG. 10 is a relation between a command control table and a command table. FIG. 11, FIG. 11 is a diagram showing the structure of the command control table, FIG. 12 is a diagram showing the structure of the command table, FIG. 13 is a flowchart showing the processing procedure of the fusion control program, and FIG. 14 is a processor selection control device. Circuit diagram of Figure 15, Is a timing chart showing an operation example of the processor selection control device. 20 ... High-level computer (HM), 21 ... Fusion control program (FCP), 22 ... Low-level computer (LM), 23 ... Operating system (OS), 24 ... Communication line, 25 ... OS interface Ace, 26 ... Application program (AP), 27 ... Process command sequence interface, 29 ... Process command sequence, 35 ... Processor selection control device, 43 ... Input / output interrupt line (I / O INT) , 44 …… Processor selection signal line (PT), 45 …… I / O request signal line (IO), 46 …… Input signal line (RD), 47 …… Mode signal line (MD), 52 …… Bus selection signal Line (BS), 54 …… Weight signal line (WT), 60 ……
Processor identifier (PID).
フロントページの続き (72)発明者 上原 徹三 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 伊藤 勉 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内Front page continuation (72) Inventor Tetsuzo Uehara 1-280 Higashi Koigakubo, Kokubunji, Tokyo Inside Central Research Laboratory, Hitachi, Ltd. (72) Inventor Tsutomu Ito 1-280 Higashi Koigakubo, Kokubunji, Tokyo Inside Central Research Laboratory, Hitachi Ltd.
Claims (3)
テムの一つの制御下でアプリケーションプログラムを実
行する複数の計算機と、 それぞれ該複数の計算機に割り当てられたアプリケーシ
ョンプログラムのいずれかで実行可能なユーザが指定し
た複数の処理の実行を制御するための、該複数の計算機
に共通に設けられた制御用計算機と、 実行されるべき一連の処理の起動要求をまとめて該制御
用計算機に入力するための、ユーザが操作可能な入力装
置とを有し、 該制御用の計算機は、該入力手段により入力された起動
要求で指定される複数の処理のそれぞれの実行を、該複
数の計算機のうち、それぞれの処理を実行可能なアプリ
ケーションプログラムが割り当てられた計算機を制御す
るオペレーティングシステムに指示する手段を有する計
算機システム。1. A plurality of computers that execute application programs under the control of one of a plurality of different operating systems, and a plurality of user-executable programs designated by any of the application programs assigned to the plurality of computers. Control computer for controlling the execution of the processing of the above, and a user for collectively inputting a start request of a series of processing to be executed to the control computer by the user. An operating input device is provided, and the control computer executes each of a plurality of processes designated by the activation request input by the input means, and executes each process of the plurality of computers. A means for instructing an operating system that controls a computer to which an executable application program is assigned Computer system.
計算機の識別子とを含み、 該指示する手段は、該複数の処理の実行を、それぞれの
処理に対して起動要求により指定された計算機識別子を
有する計算機を制御するオペレーティングシステムに指
示する手段を有する請求項１記載の計算機システム。2. The activation request includes an identifier of a computer that should execute each process, and the instructing means instructs execution of the plurality of processes to the computer designated by the activation request for each process. The computer system according to claim 1, further comprising means for instructing an operating system that controls the computer having the identifier.
れる処理の順に従って、かつ、先行するコマンドの処理
の実行がいずれかの計算機で終了した後に、それぞれの
処理の実行を順次指示する手段を有する請求項２記載の
計算機システム。3. The instructing means sequentially executes the respective processes in the order of the processes designated by the start request, and after the execution of the processes of the preceding command is completed by any computer. The computer system according to claim 2, further comprising means for instructing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59021770A JPH0754508B2 (en) | 1984-02-10 | 1984-02-10 | Computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59021770A JPH0754508B2 (en) | 1984-02-10 | 1984-02-10 | Computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60168261A JPS60168261A (en) | 1985-08-31 |
| JPH0754508B2 true JPH0754508B2 (en) | 1995-06-07 |
Family
ID=12064307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59021770A Expired - Lifetime JPH0754508B2 (en) | 1984-02-10 | 1984-02-10 | Computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754508B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6434560B1 (en) | 1999-07-19 | 2002-08-13 | International Business Machines Corporation | Method for accelerated sorting based on data format |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696356A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Multimicroprocessor |
-
1984
- 1984-02-10 JP JP59021770A patent/JPH0754508B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696356A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Multimicroprocessor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60168261A (en) | 1985-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6252345B2 (en) | ||
| JPS5939060B2 (en) | External processing device control device | |
| JPH03660B2 (en) | ||
| JPH0232659B2 (en) | ||
| JPS6030984B2 (en) | Data processing system with multiple common buses | |
| US6106565A (en) | System and method for hardware emulation of a digital circuit | |
| JPH0754508B2 (en) | Computer system | |
| JPH0192843A (en) | Data processing apparatus and method | |
| JPS61273634A (en) | Multi-operating system personal computer | |
| JPS61184643A (en) | Starting control system for virtual computer | |
| JP2556018B2 (en) | Channel path group management method | |
| JPS62120542A (en) | Information processor | |
| JPH09319562A (en) | Composite computer system and method for install/ uninstall to composite computer system | |
| JPS61175834A (en) | Data processor provided with microprogram debug function | |
| JPH0687221B2 (en) | Information processing equipment | |
| JPS63316133A (en) | Arithmetic processor | |
| JP2899009B2 (en) | Information processing device | |
| JPS63158654A (en) | Microcontroller | |
| JP2663587B2 (en) | Input / output control device and method in computer system | |
| JP2767587B2 (en) | Local terminal simulator | |
| KR100467514B1 (en) | How to light a BIOS image | |
| JPH08123696A (en) | Plural-os simulation method | |
| JP2883489B2 (en) | Instruction processing unit | |
| JPH07134658A (en) | Address translation buffer control system for virtual machine system | |
| Chavez | XINIX time-sharing operating system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |