JPH0754463B2 - Ｂｉｏｓ保護装置及び方法、システム在中プログラム保護装置、並びにアクセス防止装置 - Google Patents

Ｂｉｏｓ保護装置及び方法、システム在中プログラム保護装置、並びにアクセス防止装置

Info

Publication number
JPH0754463B2
JPH0754463B2 JP2220132A JP22013290A JPH0754463B2 JP H0754463 B2 JPH0754463 B2 JP H0754463B2 JP 2220132 A JP2220132 A JP 2220132A JP 22013290 A JP22013290 A JP 22013290A JP H0754463 B2 JPH0754463 B2 JP H0754463B2
Authority
JP
Japan
Prior art keywords
bios
memory
boot record
storage device
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2220132A
Other languages
English (en)
Other versions
JPH0391838A (ja
Inventor
リチヤード・ビイールコフスキイ
ジヨン・ウイレイ・ブラツクレツジ、ジユニア
ドイル・スタンフイール・クロンク
リチヤード・アレン・ダイアン
スコツト・ジエラルド・キニアー
ジヨージ・デイー・コバツク
マシユー・ステイブン・ポルカ、ジユニア
ロバート・サクセンマイアー
ケビン・マーシャル・ジボロスキイ
ジェリイ・デユーン・ディキシオン
アンドリュー・ボイス・マクネイル
エドワード・イーブニング・ワツチテル
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH0391838A publication Critical patent/JPH0391838A/ja
Publication of JPH0754463B2 publication Critical patent/JPH0754463B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Stored Programmes (AREA)
  • Communication Control (AREA)
  • Control By Computers (AREA)
  • Hardware Redundancy (AREA)
  • Selective Calling Equipment (AREA)
  • Multi Processors (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明はパーソナルコンピユータシステム（以下、PCS
という）に関し、特にその大容量記憶装置に記憶されて
いるBIOSを保護するための方法及び装置に関する。
B.従来の技術 PCSは現代社会の様々な分野で広く使用されるようにな
つてきた。PCSは一般にデスクトツプ型、フロアスタン
ド型、ポータブル型等に分けられるが、いずれもシステ
ムプロセツサ、デイスプレイモニタ、キーボード、１以
上のデイスケツトドライブ、固定デイスク記憶装置、
（オプシヨンの）プリンタ等を備えている。このような
システムの１つの特徴は、マザーボードあるいはシステ
ムプレーナを用いてそれらの構成要素を電気的に接続し
ていることである。PCSは主としてシングルユーザー向
けに設計されており、個人あるいは中小企業のユーザー
が手軽に買えるように、その価格も低く設定されてい
る。
PCSはバスアーキテクチヤによつて２つのフアミリにわ
けることができる。第１のフアミリはフアミリ１モデル
と呼ばれ、IBM PCATに代表されるようなPCSを含む。第
２のフアミリ、すなわちフアミリ２モデルは、IBM PS/2
モデル50ないし80のように、マイクロチヤネルバスアー
キテクチヤを使用する。
フアミリ１モデルの初期のPCSでは、ソフトウエアの互
換性が最も重要であると考えられていた。そのため、シ
ステム常駐コード（マイクロコード）という分離手段が
ハードウエアとソフトウエアの間に設定された。このコ
ードは、ユーザーのアプリケーションプログラム／オペ
レーテイングシステムと装置（デバイス）の間の動作イ
ンタフエースを与え、ハードウエアデバイスの特性につ
いてユーザーが注意を払わなくてもよいようにしてい
た。最終的には、アプリケーシヨンプログラムをハード
ウエアの特性から独立させつつ、新しいデバイスをシス
テムに付加できるようにするため、コードはBIOSへと発
展していつた。BIOSは、特定のデバイスハードウエア特
性に対するデバイスドライバの依存性をなくすと共に、
デバイスへの中間インタフェースとしての働きをデバイ
スドライバに持たせたため、その重要性が直ちに認めら
れた。BIOSはシステムと一体化されていて、システムプ
ロセツサに対するデータの入出力を制御するものである
から、読取専用メモリ（ROM）の形でシステムプレーナ
に組み込まれていた。例えば、初期のIBMパーソナルコ
ンピユータのBIOSは、プレーナボード上のROMの8Kの領
域を占めていた。
C.発明が解決しようとする課題 PCSの新しいモデルが開発される時は、新しいハードウ
エア及びI/O装置を導入するためにBIOSを拡張しなけれ
ばならなかった。当然のように、BIOSを記憶するための
メモリ容量は大きくなつていつた。例えば、IBMパーソ
ナルコンピユータATの場合、BIOSは32KバイトのROM容量
を必要とした。
最近は新しい技術の発達により、フアミリー２モデルの
PCSは益々精巧になり、一般の消費者も使い始めてい
る。技術の進歩は急速であり、新しいI/O装置がPCSに使
用されだしたので、PCSの開発サイクルでBIOSの変更が
問題になつてきた。
例えば、マイクロチヤネルアーキテクチヤを採用したIB
Mパーソナルシステム/2の場合、新しい拡張BIOS（ABIO
S）が開発された。しかしソフトウエアの互換性を維持
するため、フアミリー１モデルからのBIOSをフアミリー
２モデルに含ませておく必要があった。フアミリー１の
BIOSは、互換BIOS（CBIOS）と呼ばれるようになつた。
しかしIBMパーソナルコンピユータATに関連して説明し
たように、プレーナボード上には32KバイトのROMしかな
かつた。システムは96KバイトのROMまで拡張できたが、
システムの制約上、これがBIOSに対して使用できる最大
の容量であつた。幸いなことに、ABIOSを追加しても、A
BIOS及びCBIOSの両方を96KのROMに詰め込むことができ
たが、残りの容量はごく僅かであつた。従つて、将来新
しいI/O装置が付加されるときは、CBIOS及びABIOSはROM
スペースを超過してしまい、新しいI/O技術を容易にはC
BIOS及びABIOSに組み込めなくなる。
上述のような問題に加えて、フアミリー2BIOSの変更を
開発サイクルの出来るだけ遅い階段で行いたいという要
求があつたため、BIOSの部分をROMから外すことが必要
になつた。外された部分は固定デイスクのような大容量
記憶装置に記憶された。デイスクは読み書きが可能なた
め、実際のBIOSコードをデイスク上で変更することが出
来るようになつた。デイスクはBIOSコードを記憶する高
速で効率の良い手段であるが、BIOSコードが改悪される
可能性が高くなつた。BIOSはオペレーテイングシステム
と一体化されているため、改悪されたBIOSは破壊的な結
果を招き、多くの場合システムの完全な障害及びノーオ
ペレーシヨンを引き起こす。従つて、固定デイスクに記
憶されているBIOSコードが許可なく変更されないように
するための手段が強く要求されており、そのような手段
を提供することが本発明の目的の１つである。
D.課題を解決するための手段 本発明に従うPCSは、システムプロセツサ、ランダムア
クセスメモリ、ROM、及び少なくとも１つの直接アクセ
ス記憶装置を含んでいる。システムプロセツサと直接ア
クセス記憶装置の間に接続される直接アクセス記憶装置
コントローラは、その記憶装置の一領域を保護するため
の手段を含む。保護される領域は、マスタブートレコー
ド及びBIOSイメージを記憶する。保護手段はリセット信
号に応答して保護領域へのアクセスを許可し、マスタブ
ートレコードをランダムアクセスメモリへロードさせ
る。マスタブートレコードは動作時にBIOSイメージをラ
ンダムアクセスメモリにロードする。かくしてランダム
アクセスメモリにあるBIOSが実行され、保護手段を活動
化する信号を発生する。これにより、マスタブートレコ
ード及びBIOSイメージを含むデイスク上の領域へのアク
セスが禁止される。次いでBIOSは、システムの動作を開
始させるためオペレーテイングシステムをブートアツプ
する。
ROMはBIOSの第１部分を含んでいる。この第１部分はシ
ステムプロセツサ及び直接アクセス記憶装置を初期設定
し、保護手段をリセツトして、直接アクセス記憶装置の
保護領域にあるマスタブートレコードをランダムアクセ
スメモリに読みこませる。マスタブートレコードはデー
タセグメント及び実行可能コードセグメントを含む。デ
ータセグメントはシステムハードウエアと、マスタブー
トレコードがサポートするシステム構成とを表わすデー
タを含む。第1BIOS部分は、マスタブートレコードのデ
ータセグメントからのデータと、システムプロセツサ、
システムプレーナ及びプレーナI/O構成を表わす第1BIOS
部分内のデータとが一致していることを検証することに
より、マスタブートレコードがシステムハードウエアに
合つていることを確かめる。
マスタブートレコードがシステムハードウエアに合つて
いれば、第1BIOS部分は、システムプロセツサにマスタ
ブートレコードの実行可能コードセグメントを実行させ
る。実行可能コードセグメントは、システム構成が変わ
つていないことを確かめ、BIOSの残りの部分を直接アク
セス記憶装置からランダムアクセスメモリにロードす
る。
次いで実行可能コードセグメントは、残余BIOS部分の真
正さを検査し、システムプロセツサにランダムアクセス
メモリにあるBIOSの実行を開始させる。ランダムアクセ
スメモリ中のBIOSは、残りのBIOSを含むデイスク区画を
保護するための信号を発生し、オペレーテイングシステ
ムをブートアツプして、PCSの動作を開始させる。残り
のBIOSを含む区画を保護するのは、デイスク上のBIOSコ
ードへのアクセスを禁止して、その完全性を守るためで
ある。
E.実施例 図面、特に第２図において、複数のI/Oスロツト18を介
してシステムボードないしプレーナボード24に接続した
複数のDASD（直接アクセス記憶装置）12〜16を有するPC
S（パーソナルコンピュータシステム）10の一部を切除
したものが示されている。電源22は周知のようにシステ
ム10に電力を供給する。プレーナボード24は、入力、プ
ロセスおよび出力情報に対し計算機命令による制御のも
とで動作するシステムプロセツサを含んでいる。
使用に当り、PCS10は主として少数のユーザーのグルー
プまたはシングルユーザーに個々に計算パワーを与える
ように設計されそして個人または小企業用に安価なもの
とされている。動作を述べると、このシステムプロセツ
サはIBMのOS/2またはPC-DOSのようなオペレーテイング
システムのもとで動作する。この形式のオペレーテイン
グシステムはDASD12〜16とオペレーテイングシステムの
間にBIOSインターフエースを含む。機能により複数のモ
ジユールに分割されたBIOSの一部はプレーナ24上のROM
に記憶され、そして以降ではROM-BIOSと呼ぶ。BIOSはハ
ードウエアとオペレーテイングシステムのソフトウエア
の間にインターフエースを与え、プログラマまたはユー
ザが特定の装置について深いオペレーテイング上の知識
を必要とせずにそのマシンをプログラムしうるようにす
る。例えば、BIOSデイスケツトモジユールはプログラム
がデイスケツト駆動ハードウエアの深い知識がなくとも
デイスケツト駆動機構をプログラムしうるようにする。
このように異る製造業者により設計され製造された多数
のデイスケツト駆動機構がこのシステムで使用出来る。
これはシステム10のコストを低減するばかりでなくユー
ザが多数のデイスケツト駆動機構からそれを選ぶことが
出来るようにする。
上記の構造を本発明に関連づける前に、PCS10の一般的
な動作を要約する。第１図は、このPCS10のブロツク図
である。第１図はプレーナ24の構成要素と、I/Oスロツ
ト18およびこのシステムの他のハードウエアへのプレー
ナ24の接続を示している。プレーナ24の上にはシステム
プロセツサ26が配置され、このプロセツサは局所母線28
により、メモリコントローラ30に接続するマイクロプロ
セツサからなり、コントローラ30はランダムアクセスメ
モリ（RAM）32に接続する。このマイクロプロセツサは
適当なものでよいが、インテル社の80386がその一例で
ある。
本発明は以降において第１図について説明するが、本発
明の装置および方法は他のプレーナボードハードウエア
構成にも使用されるものである。例えば、システムプロ
セツサはインテル80286または80486でもよい。
このプロセツサによりプレーナ識別番号（プレーナID）
がアクセス可能である。プレーナIDはそのプレーナに固
有のものであり使用されているプレーナの型式を識別す
る。例えば、プレーナIDはシステムプロセツサ26のI/O
ポートを介して、またはスイツチを用いて読取るべくハ
ードワイヤドしうる。また、デイスクコントローラへの
プレーナ論理回路を用いて、システムプロセツサ26の別
のI/Oポートによりリセツト信号を発生させることがで
きる。例えば、リセツト信号発生のためにそのI/Oポー
トをアドレスしてプレーナ論理を活動化するソフトウエ
アにより、リセツト信号の発生を開始することができ
る。
局所母線28は更に母線コントローラ34を通じてプレーナ
24上の読取専用メモリ（ROM）36に接続する。
付加的な不揮発性メモリ（NVRAM）58が直列／並列ポー
トインターフエース40および母線コントローラ34を介し
てマイクロプロセツサ26に接続する。この不揮発性メモ
リ58はシステムの電源が切れたときにも情報を維持する
ために電池でバツクアツプされたCMOSでよい。ROMは通
常プレーナ上にあるから、ROMに記憶されたモデル値お
よびサブモデル値はシステムプロセツサおよびシステム
プレーナI/O構成を夫々識別するために用いられる。こ
のようにこれらの値はプロセツサとプレーナI/O構成を
物理的に識別する。NVRAM58はシステム構成データを記
憶するために用いられる。すなわち、このNVRAMはシス
テムの現在の構成を記述する値を含む。例えばNVRAMは
固定デイスクまたはデイスケツトの容量、デイスプレイ
の型式、メモリ容量、時刻、日付等を記述する情報を含
む。更に、ROMに記憶されたモデル値およびサブモデル
値は構成設定のような特殊な構成プログラムが実行され
るときにNVRAMにコピーされる。構成設定プログラムの
目的はシステムの構成を特徴づける値をNVRAMに記憶さ
せることである。このように適正に構成されたシステム
についてのNVRAM内のモデル値およびサブモデル値はROM
に記憶されたモデル値およびサブモデル値に夫々等し
い。これらの値が等しくない場合には、それはそのシス
テムの構成が変更されていることを示す。第6D図によ
り、BIOSのローデイングとその組合せにおいてこの特徴
を詳述する。
第１図の説明を続けると、母線コントローラ34はI/Oプ
レーナ母線43によりI/Oスロツト18、直列／並列インタ
ーフエース40および周辺装置コントローラ42に接続す
る。周辺装置コントローラ42は更にキーボード44、マウ
ス46、診断パネル47、およびデイスケツトコントローラ
64に接続する。NVRAM58の他に、直列／並列インターフ
エース40はプリンタ、ハードコピー装置等に情報を入／
出力するための直列ポート48と並列ポート50に接続す
る。周知のように局所母線28はキヤツシユコントローラ
52、キヤツシユメモリ68、コプロセツサ54およびDMAコ
ントローラ56にも接続しうる。
システムプロセツサ26はその内部動作並びにPCS10の他
のエレメントとのインターフエースを制御する。例えば
図示のシステムプロセツサ26は、固定デイスク駆動機構
62のようなDASDに接続した小型コンピユータシステムイ
ンターフエース（SCSI）I/Oカード60に接続する。SCSI
デイスク駆動機構以外のものを本発明により固定デイス
クとして使用出来る。固定デイスク62に加えて、システ
ムプロセツサ26はデイスケツト駆動機構66を制御するデ
イスケツトコントローラ64にもインターフエースしう
る。ここで「ハードフアイル」は固定デイスク駆動機構
62であり、「フロツピー」はデイスケツト駆動機構66を
意味するものである。
本発明の以前にはROM36はハードウエア周辺装置に対し
オペレーテイングシステムをインターフエースするBIOS
コードのすべてを含むことが出来た。本発明によればRO
M36はBIOSの一部のみを記憶するようにされる。この部
分はシステムプロセツサ26により実行されるとき、固定
デイスク62またはデイスケツト66からBIOSの第２のすな
わち残りの部分、以下BIOSイメージと呼ぶ部分を入力す
る。このBIOSイメージは第1BIOS部分にとつて代わり、
そしてこのシステムの一体化部分としてRAM32のような
主メモリ内に常駐する。ROM36に記憶されたBIOSの第１
部分（ROM-BIOS）は第３〜４図で一般的に、そして第6A
〜6D図で詳細に説明する。BIOSの第２部分（BIOSイメー
ジ）は第５図で説明し、BIOSイメージのローデイングは
第７図で説明する。DASDからのBIOSイメージのローデイ
ングによる他の利点はシステムプロセツサのRAM32にBIO
Sを直接にロード出来るということである。ROMのアクセ
スはRAMのそれより著しく高速であるから、コンピユー
タシステムの処理速度に大きな改善が得られる。
ROM36内のBIOSのオペレーシヨンそして固定デイスクま
たはデイスケツトからのBIOSイメージのローデイングオ
ペレーシヨンを次に述べる。一般に、ROM-BIOSのような
第１プログラムがシステムのプリチエツクを行い、そし
てRAMにBIOSマスタブートレコードをロードする。マス
タブートレコードは検証情報を有するデータセグメント
と実行可能なコードを有しローデイング手段として働く
コードセグメントを含む。この実行可能なコードはハー
ドウエアの適合性とシステム構成の妥当性を判断するた
めにデータ情報を使用する。ハードウエアの適合性と適
正なシステム構成についてのテスト後に、この実行可能
なコードがRAMにBIOSイメージをロードし、主メモリ常
駐プログラムを生成する。BIOSイメージはROM-BIOSに続
き、そしてマシンのオペレーシヨンを開始するためにオ
ペレーテイングシステムをロードする。説明の便宜上、
マスタブートレコードの実行可能コードセグメントをMB
Rコード、データセグメントをMBRデータと呼ぶ。
第３図はROM-BIOSを構成している異つたコードモジユー
ルを示すメモリマツプを示す。ROM-BIOSは電源投入自己
検査（POST）ステージＩモジユール70、初期BIOSロード
（IBL）ルーチンモジユール72、デイスケツトモジユー
ル74、ハードフアイルモジユール76、ビデオモジユール
78、診断パネルモジユール80およびハードウエア適合性
データ82を含む。要するに、POSTステージI70はシステ
ムの事前初期設定とテストを行う。IBLルーチン72はBIO
Sイメージがデイスクまたはデイスケツトからロードさ
れるべきかを決定し、適合性をチエツクし、そしてマス
タブートレコードをロードする。デイスケツトモジユー
ル74はデイスケツト駆動機構についての入出力機能を与
える。ハードフアイルモジユール76は固定デイスク等へ
のI/Oを制御する。ビデオモジユール78はビデオデイス
プレイに接続するビデオI/Oコントローラへの出力機能
を制御する。診断パネルモジユール80はシステム用の診
断デイスプレイ装置に対する制御を与える。ハードウエ
ア適合性データ82は第５図で述べるシステムモデル値お
よびサブモデル値のような値を含む。
第４図は固定デイスクまたはデイスケツトからシステム
にBIOSイメージをロードするためのプロセス全体を示
す。システムに電源が投入されると、システムプロセツ
サがステツプ100においてPOSTステージＩの入口点へと
導かれる。POSTステージＩはシステムを初期設定し、選
択されたDASDからのBIOSイメージのロードに必要なシス
テム機能のみをステツプ102でテストする。特にPOSTス
テージＩは、必要であればプロセツサ／プレーナ機能、
診断パネル、メモリサブシステム、割込みコントロー
ラ、タイマー、DMAサブシステム、固定デイスクBIOSル
ーチン（ハードフアイルモジユール76）およびデイスケ
ツトBIOSルーチン（デイスケツトモジユール74）を初期
設定する。
POSTステージＩがシステムを事前初期設定した後に、PO
STステージＩは初期BIOSロードモジユール72に含まれる
初期BIOSロード（IBL）ルーチンにシステムプロセツサ
を導く。このIBLルーチンはまずBIOSイメージが固定デ
イスクに記憶されているかあるいはデイスケツトからロ
ードされるかを決定し、次にステツプ104において選択
された媒体（デイスクかデイスケツトか）からRAMにマ
スタブートレコードをロードする。マスタブートレコー
ドはMBRデータとMBRコードを含む。MBRデータは検査用
であり、MBRコードはBIOSイメージのロードのために実
行される。IBLルーチンの詳細は第6A〜6D図に示してあ
る。
第４図において、IBLルーチンがマスタブートレコード
（MBR）をRAMにロードした後に、ステツプ106におい
て、システムプロセツサがMBRコードのスタートアドレ
スを用いて実行を開始する。MBRコードはBIOSイメージ
の確認とシステム構成の検査のための一連の妥当性テス
トを行う。このMBRコードの詳細は第７図に示してあ
る。
これら妥当性テストにもとづき、MBRコードはBIOSイメ
ージをRAMにロードし、そしてステツプ108において制御
を主メモリに新しくロードされたBIOSイメージへと移
す。特に、BIOSイメージは前にROM-BIOSが占めていたア
ドレススペースにロードされる。すなわちROM−BIOSがO
OOOHからFFFFFHまでの間でアドレスされるとすると、BI
OSイメージはこのRAMアドレススペースにロードされ、
かくしてROM-BIOSに代えられる。次に制御は新しくロー
ドされたBIOSイメージに含まれるPOSTステージIIに移さ
れ、かくしてROM-BIOSは放棄される。この後、RAMにあ
るPOSTステージIIはオペレーテイングシステムをロード
するためのステツプ110〜114を実行する。オペレーテイ
ングシステムに制御に移す前にステージIIPOSTは、BIOS
イメージを保持するデイスク区画へのアクセスを禁止す
るための保護手段をセツトする。保護の詳細は第８〜10
図のところで説明する。ウオームスタート中にプロセツ
サはステツプ100〜106をバイパスしてステツプ108に導
かれる。
ここでマスタブートレコードの形式について説明してお
く。第５図はマスタブートレコードの形式を示す。ブー
トレコードは実行可能コードセグメント120とデータセ
グメント122〜138を含む。MBRコード120はROM-BIOSの識
別検査、IBLブートレコードがシステムと両立しうるか
どうかのチエツク、システム構成の検査および選ばれた
DASD（デイスクまたはデイスケツト）からのBIOSイメー
ジのロードを実行するためのDASDに依存するコードを含
む。データセグメント122〜138は媒体の定義、マスタブ
ートレコードの識別と検査、BIOSイメージの位置決めお
よびBIOSイメージのロードに用いられる情報を含む。
マスタブートレコードはブートレコード識別子122によ
り識別される。ブートレコード識別子122はレコードの
はじめの３バイト内の文字列「ABC」のような固有のビ
ツトパターンである。マスタブートレコードの保全性
は、ブートレコードがロードされるとき計算された検査
合計値と比較される検査合計値132によりテストされ
る。データセグメントは更に少くとも１個の適合プレー
ナID値134、適合モデル値およびサブモデル値136を含
む。マスタブートレコードのプレーナID値はマスタブー
トレコードが有効なプレーナを規定する。同様にマスタ
ブートレコードのモデル値およびサブモデル値はマスタ
ブートレコードが有効であるプロセツサとプレーナI/O
構成を夫々規定する。ブートレコード識別子と検査合計
は有効なマスタブートレコードを識別し、そしてブート
レコードのプレーナID、モデル値およびサブモデル値の
比較は、システムに適合するブートレコードの識別とシ
ステム構成の有効性の決定に用いられる。他の値である
ブートレコードパターン124はROM-BIOSの妥当性の決定
に用いられる。ブートレコードパターン124はROMに記憶
された対応するパターン値と比較される。それらが一致
することは、有効なROM-BIOSが選ばれた媒体からのBIOS
イメージのロードを開始したことを示す。
以下にマスタブートレコードの夫々の値とそれらの機能
を詳述する。
MBR識別子（122）:IBLブートレコードのはじめの３バイ
トは「ABC」のような文字からなりうる。これはブート
レコードの識別に用いられる。
MBRコードセグメント（120）：このコードは対応するプ
レーナIDとモデル／サブモデル値の比較により、プレー
ナおよびプロセツサに対するブートレコードの適合性を
検査する。これらの値の一致は選ばれた媒体からシステ
ムRAMへのBIOSイメージのロードを生じさせる。システ
ムイメージ（メモリにロードされたBIOSイメージ）検査
合計が有効であり媒体ロードエラーが生じないならば、
MBRコードは制御をシステムイメージのPOSTステージII
ルーチンに移す。
MBRパターン（124）:IBLブートレコードデータセグメン
トのはじめのフイールドは文字列「ROM-BIOS 1989」の
ようなパターンを含む。この文字列は、ブートパターン
値とROM内に記憶された対応する値（ROM−パターン）を
比較することによりROM-BIOSの妥当性チエツクに用いら
れる。
MBR版デート（126）：マスターブートレコードは更新の
ための版デートを含む。
システム区画ポインタ（128）：データセグメントはス
テージIIPOSTで用いるための媒体システム区画領域の開
始点を示す媒体ポインタを含む。IBLデイスケツトでは
このポインタはトラツク−ヘツド−セクタ形式であり、
デイスクでは相対ブロツクアドレス（RBA）形式であ
る。
システム区画タイプ（130）：システム区画タイプは媒
体システム区画の構造を示す。３つのシステム区画構造
のタイプ、すなわち、完全、最小および不在、がある。
完全システム区画はBIOSイメージおよびマスタブートレ
コードに加えてセツトアツプユーテイリテイおよび診断
を含む。最小システム区画はBIOSイメージとマスターブ
ートレコードのみを含む。システムがIBLイメージを有
するハードフアイルへのアクセスを有さないことがあ
り、この場合にはシステム区画タイプは不在となる。こ
の例ではIBLはデイスケツトから生じることになる。こ
れら三種のシステム区画タイプにより、媒体上でシステ
ム区画が占めるスペースを変えることができる。
検査合計値（132）：データセグメントの検査合計値
は、MBRコードのレコード長値（1.5kバイト）について
の有効検査合計を発生するために初期設定される。
MBRプレーナID値（134）：データセグメントは適合プレ
ーナIDを規定するワード列のような値を含む。各ワード
は16ビツトのプレーナIDからなり、この列はワード値０
で終る。システムのプレーナIDがマスタブートレコード
内のプレーナID値と一致すると、IBL媒体イメージはシ
ステムプレーナに適合しうる。システムのプレーナIDが
列内のいずれかのワードとも一致しないならば、IBL媒
体イメージはシステムプレーナに適合しない。
MBRモデル値およびサブモデル値（136）：このデータセ
グメントは適合プロセツサを規定するワード列のような
値を含む。各ワードはモデル値およびサブモデル値から
なり、このワード列はワード値０で終了する。システム
のモデル値およびサブモデル値（ROMに記憶されたも
の）がこのワード列内の１つのワードと一致するならば
IBL媒体イメージはそのシステムプロセツサに適合す
る。ROMモデル値とROMサブモデル値がこのワード列中の
いずれのワードとも一致しないならば、IBL媒体のイメ
ージはシステムプロセツサに適合しない。
MBRマツプ長（138）:IBLマツプ長は媒体イメージブロツ
クの数に初期設定される。云い換えると、BIOSイメージ
が４個のプロツクに分割されるならばマツプ長は４とな
り、４個のブロツクポインタ／長さフイールドを示す。
媒体イメージは１個の連続した128kブロツクであるから
一般にこの長さは１にセツトされる。
MBR媒体セクタサイズ（138）：このワード値は媒体セク
タサイズ（セクタのバイト数）に初期設定される。
媒体イメージブロツクポインタ（138）：この媒体イメ
ージブロツクポインタは媒体上でシステムイメージブロ
ツクを見つけ出す。通常は、媒体イメージが１個の連続
したブロツクとして記憶されるため、１個のポインタし
か存在しない。IBLデイスケツトではポインタはトラツ
ク−ヘツド−セクタ形式となつており、デイスクでは相
対ブロツクアドレス形式となつている。
媒体イメージブロツク長（138）：媒体イメージブロツ
ク長は対応するイメージブロツクポインタが示すブロツ
クのサイズ（セクタ数）を示す。BASIC用のスペースを
含む128kの連続する媒体イメージの場合には、このフイ
ールドは256にセツトされて、BIOSイメージブロツクが
媒体イメージブロツクポインタ位置からはじまり256個
のセクタ（512バイト／セクタ）からなることを示す。
第6A〜6D図はIBLルーチンの詳細なフローチヤートであ
る。通常状態ではIBLルーチンはシステムの固定デイス
クからRAMの特定のアドレスにマスタブートレコードを
ロードし、そしてシステムプロセツサをこのマスタブー
トレコードのコードセグメントの実行開始へと導く。ま
たIBLルーチンは、マスタブートレコードがデスケツト
からロードされうるデイスケツトデフオルトモードを含
む。しかしながら、IBLルーチンはシステムが固定テイ
スク上にIBL媒体を含みそして有効パスワードがNVRAMに
あるならば、デイスケツトデフオルトモードの実行を許
可しない。ユーザーはNVRAMにそのパスワードをセツト
しうる。デイスケツトデフオルトモードを禁止する目的
は、デイスケツトからの許可されないBIOSイメージのロ
ードを防止することである。云い換えると、デイスケツ
トデフオルトモードはシステムの固定デイスクが動作不
能であり、ユーザがデイスケツトからのロードを望むこ
とを示す（パスワートをセツトしない）ときにのみ用い
られる。IBLルーチンがいずれの媒体からのマスタブー
トレコードのローデイングもしえないならば、エラーメ
ツセージが発生されてシステムが停止する。
第6A図において、通常、システムはシステム固定デイス
クを含み、このデイスクがIBLルーチンにより初期設定
される（ステツプ150）。固定デイスクがPCSのドライブ
Ｃ用の構成とされているものとし、またドライブＡがデ
イスケツト駆動機構に割りふられているとすると、IBL
ルーチンはドライブＣがIBL媒体を含むかどうかの決定
をステツプ152で行う。このプロセスの詳細を第6B図に
示す。IBLルーチンは固定デイスクの読取りを最後の３
セクタのところから開始し、99セクタの間、あるいは有
効マスタブートレコードが見い出されるまで媒体ポイン
タを減分しながら読取りを続ける。マスタブートレコー
ドが見い出されたならば、ステツプ156でシステムプレ
ーナおよびプロセツサに対する適合性についてチエツク
する。適合性がなければステツプ158でエラーが出され
る。ステツプ152において固定デイスク（１次ハードフ
アイル）の最後の99セクタにマスタブートレコードがな
ければ、ステツプ154でエラーが出される。
ステツプ156でマスタブートレコードがあれば一連の有
効性チエツクが行われ、マスタブートレコードがコンピ
ユータシステムに適合しているかどうかを決定する。更
に、このシステムの構成がチエツクされる。このプロセ
スの詳細を第6D図に示す。ブートレコードがプレーナI
D、モデルおよびサブモデルに適合し、そして更にシス
テム構成が変更されていなければ、ステツプ160でマス
タブートレコードがロードされ、そしてそのコードセグ
メントが実行される。
ステツプ154と158において、固定デイスクからマスタブ
ートレコードをロードする際にエラーが生じあるいは固
定デイスクが使用出来ない場合には、IBLルーチンはス
テツプ162で有効パスワードがNVRAMに含まれているかど
うかを決定する。このパスワードはBIOSイメージがデイ
スケツトからロードされうるかどうかを決定する。この
パスワードは、セツトアツプユーテイリテイを動かすユ
ーザにより設定されているときにのみ存在する。パスワ
ードがNVRAMに設定されていれば、ステツプ164において
BIOSイメージはデイスケツトからロードされないように
される。これはユーザに、固定デイスク上のBIOSイメー
ジだけをシステムにロードしうるようにすることにより
システムのオペレーシヨンの完全性を保証しうるように
する。このパスワードはNVRAMに記憶された文字列の形
をとることが出来る。
ステツプ162において、NVRAM内に有効パスワードがな
く、BIOSイメージがデイスケツトからロードしうる場合
には、IBLルーチンがステツプ166においてデイスケツト
サブシステムを初期設定する。このIBLルーチンはステ
ツプ168においてドライブＡがデイスケツト上にIBL媒体
を含むかどうかを決定するドライブＡがIBL媒体を含ん
でいなければステツプ170において無効デイスケツトが
ドライブに挿入されていることをユーザに知らせるため
のエラーが発生する。ステツプ168の詳細を第6C図に示
す。
ステツプ168において、ドライブＡがIBL媒体についてチ
エツクされた後に、ステツプ160でマスタブートレコー
ドがRAMにロードされ、そしてそのコードセグメントが
実行される。デイスケツトについては、IBLルーチンは
固定デイスクシステムに用いた妥当性チエツクを含まな
い。例えばシステムに新しいプロセツサが加えられる場
合には、新しいBIOSイメージがデイスケツトに含まれる
ことになる。新しいプロセツサは固定デイスクからのロ
ーデイングについて妥当性エラーを生じさせるから、IB
LルーチンはBIOSイメージをデイスケツトからロードす
ることによりこれらテストをバイパスする能力を与え
る。
要点を繰返すと、マスタブートレコードはブートレコー
ド値に対するシステムプレーナIDとプロセツサモデル／
サブモデル値の整合により、システムとの適合性につい
てチエツクされる。デイスクについてはこのチエツクは
まずIBLルーチン72で行われ、次にIBLプートレコードに
おいて再び行われる。最初のチエツク（IBLルーチンに
おける）はブートレコードがシステムに適合することを
確認するために行われ、２番目のチエツク（ブートレコ
ードにおける）は適合ROMが制御をブートレコードに移
したことを確認するために行われる。デイスケツトブー
トレコードで行われるチエツクは、IBLルーチンが適合
性をすでにチエツクしているから、適合ROMについては
誤りはない。一方、最初の適合性チエツクはデイスケツ
トについては行われない。プレーナ／プロセツサの適合
性はデイスケツトブートレコード実行中にのみチエツク
される。この方法により、基準デイスケツトからの新し
いBIOSイメージのローデイングにおける将来の変更が可
能になる。
第6A図のIBLルーチンにおける妥当性テストを更に詳細
に説明する。第6B図は第6A図における有効マスタブート
レコードがドライブＣにあるかどうかの決定のためのス
テツプ152の詳細なフローチヤートである。このプロセ
スはステツプ200でIBLルーチンがドライブＣにアクセス
しうるようにするドライブパラメータを得ることにより
開始する。IBLロード位置がステツプ202においてデイス
クから最後の３セクタ（これらセクタは通常マスタブー
トレコードを含む）にセットされる。デイスクからマス
タブートレコードを読取る試行回数を示すロードカウン
トがステツプ204において１にセツトされる。IBLロード
位置の３個のセクタがステツプ206においてデイスクか
ら読取られる。ステツプ208〜210において、何らかのデ
イスクドライブエラーが検出され、デイスク読取エラー
が生じればそれが報告される。プロセスはエラー標識を
伴つてリターンすることになる（ステツプ212〜214）。
ステツプ208でドライブエラーが生じていなければ、そ
のデイスクレコードがステツプ216においてマスタブー
トレコード識別子について走査される。文字「ABC」の
ようなこのブートレコード識別子はデイスクレコードの
はじめの３バイトと比較される。デイスクレコードが有
効ブートレコード識別子（文字「ABC」）を有し、そし
てメモリにロードされたデイスクレコードから計算され
た検査合計がブートレコードの検査合計に等しければ、
このデイスクレコードはステツプ218においてエラーを
有さない有効ブートレコードとして示される。ステツプ
214においてこのプロセスは第6A図に戻る。
ステツプ216においてブートレコード識別子または検査
合計が無効であれば、ロードカウントがステツプ220に
おいて１だけ増加される。このロードカウントはステツ
プ222において99のような予定の定数と比較される。ブ
ートレコードの読取を99回試み、不成功である場合には
ステツプ224、212および214においてエラーが示されリ
ターンする。ブートレコードの読取りが99回より少いと
きはIBLロード位置がステツプ226で１だけ減分され、そ
して３個の新しいセクタがステツプ206で新しいロード
位置から読取られる。かくして最後の99個のセクタ（33
コピーに等価）から有効IBLブートレコードがロードさ
れえないときにはエラー条件がセツトされて、制御がIB
Lルーチンに戻される。
マスタブートレコードをドライブＡのデイスケツトから
ロードすることについての詳細を示す第6C図において、
まずドライブＡのアクセスのための、デイスケツトドラ
イブバラメーターがステツプ230でとり出される。IBLロ
ード位置がステツプ232においてデイスケツトの最後の
３個のセクタ（シリング、ヘッドおよびセクタ形式）セ
ツトされる。これら３個のセクタがステツプ234で読取
られる。ステツプ236〜238において、デイスケツトドラ
イブエラーが検出されるとエラーが示される。ステツプ
240〜242において、エラー条件がセツトされ、制御がIB
Lルーチンに戻される。
ステツプ236においてドライブエラーが検出されない
と、デイスケツトレコードはステツプ244においてブー
トレコード識別子をチエツクされ、そして検査合計が計
算される。ブートレコード識別子がなくあるいは検査合
計が無効であれば、エラーが示されて制御がIBLルーチ
ンにもどされる。有効ブートレコード識別子と有効検査
合計が検出されると標識がセツトされ（ステツプ24
8）、そして制御がIBLルーチンに戻される。デイスケツ
トロードの場合、IBLルーチンは固定デイスクロードに
おけるようなセクタの探索を行わない。それ故デイスケ
ツトロードでは、IBL媒体はデイスケツトの特定の位置
に記憶されねばならない。
最後に、第6D図はシステムプレーナとプロセツサの適合
性および適正なシステム構成についてのIBLルーチンに
おけるテスト方法を示す。ステツプ260においてマスタ
ブートレコードが、そのプレーナID値をシステムプロセ
ツサにより読取られたシステムプレーナIDと比較するこ
とにより、システムプレーナとの適合性をチエツクされ
る。システムプレーナIDがプートレコードプレーナID値
と一致しないときは、このマスタブートレコードがこの
プレーナに適合しないことを示す。ステツプ262、264、
266において、エラーが示され制御はIBLルーチンに戻
る。
マスタブートレコードがプレーナと適合するのであれ
ば、ステツプ268においてプロセツサとの適合性につい
てマスタブートレコードがチエツクされる。ブートレコ
ードのモデル値およびサブモデル値がROMに記憶された
モデル値およびサブモデル値と夫々比較される。一致し
ないときは、新しいプロセツサが多分導入されており、
このブートレコードがその新しいプロセツサに適合しな
いことを示す。ステツプ270、264、266において、エラ
ーが示されそして制御はIBLルーチンに戻る。マスタブ
ートレコードがプレーナおよびプロセツサに適合するの
であれば、ステツプ272でNVRAMが信頼出来るかどうかに
ついてのチエツクを行う。NVRAMが信頼出来なければ、
ステツプ274、266において、エラーが示されそして制御
がIBLルーチンに戻る。NVRAMが信頼出来れば、ステツプ
276においてシステム構成がチエツクされる。NVRAMに記
憶されたモデル値およびサブモデル値がROMに記憶され
たモデル値およびサブモデル値と一致しない場合は、シ
ステム構成が変更したことを示す。この最後の比較は構
成エラーのみを示す。構成エラーが生じると、ユーザに
対しエラーが知らされる。このエラーは、構成設定を最
後にランさせた後にシステム構成が変更されたことをユ
ーザに示すものである。ステツプ278、264、266におい
て、ユーザは変更された構成についての情報を受け、そ
して制御がIBLルーチンに戻される。このエラーは致命
的なものではなく、構成設定（構成プログラム）を実行
すべきことをユーザに知らせるものである。ステツプ27
6でシステムモデル／サブモデル値が一致すると、ステ
ツプ274で適合性標識がセツトされ、IBLルーチンに戻
る。このように、マスタブートレコードとシステムの適
合性は、システム構成が変化したかどうかの決定と並行
してテストされる。
IBLルーチンがマスタブートレコードをRAMにロードした
後に、制御がMBRコード開始アドレスに移される。第７
図において、マスタブートレコードの実行可能コードセ
グメントがまずステツプ300においてROMおよびブートレ
コードのパターンを検査する。マスタブートレコード内
のパターンがROM内のパターンと一致しない場合にはス
テツプ302においてエラーが発生され、ステツプ305でシ
ステムは停止する。ROMとブートレコードのパターンの
一致についてのチエツクは、デイスクまたはデイスケツ
トからロードされたマスタブートレコードがプレーナボ
ード上のROMに適合しているかどうかを確認する。ステ
ツプ300でROMのパターンがブートレコードのそれと一致
すれば、MBRコードがステツプ304でシステムプレーナID
値、モデル値およびサブモデル値を対応するマスタブー
トレコード値と比較する。このプロセスは第6D図におい
て述べた。これら値が一致しない場合には、マスタブー
トレコードがシステムプレーナおよびプロセツサと適合
しないこと、あるいはシステム構成が変わつていること
を示し、ステツプ306でエラーが発生される。そのとき
ステツプ305でシステムは停止する。
ステツプ304においてシステムプレーナID値、モデル値
およびサブモデル値が対応するマスタブートレコード値
と一致すると、ステツプ308でMBRコードが選ばれた媒体
からシステムRAMにBIOSイメージをロードする。ステツ
プ310でデータ読取において媒体ロードエラーが生じる
と、ステツプ312においてエラーが発生されてシステム
が停止する。ステツプ310で媒体ロードエラーが発生し
ないと、ステツプ314で検査合計がメモリ内のBIOSイメ
ージについて計算される。この合計が無効であれば、ス
テツプ318でエラーが発生されてシステムが停止する。
ステツプ316での検査合計が有効であれば、ステツプ320
でシステム区画ポインタが記憶され、そしてステツプ32
2でシステムプロセツサがPOSTステージIIで移されてシ
ステムのローデイングを開始する。
第８図は、デイスク駆動機構351とシステムプロセツサ
の間のデータ転送を制御する知能デイクスコントローラ
350を示している。デイスクコントローラ350は第１図の
アダプタカード60に組み込むことができるが、その場合
は、デイスク駆動機構351は固定デイスク駆動機構62に
対応することになる。本実施例のデイスクコントローラ
350は、本出願人が製造しているSCSIアダプタ（部品番
号33F8740）である。デイスクコントローラ350に含まれ
るマイクロプロセツサ352は自身の内部クロツクに従つ
て動作し、その内部オペレーシヨンだけでなく、デイス
クサブシステムの他の構成要素およびシステムプロセツ
サとのインターフエースも制御する。マイクロプロセツ
サ352は命令母線354によりROM356に接続される。ROM356
は、デイスク駆動機構とシステムプロセツサの間のデー
タ転送の処理および制御のためにデイスクコントローラ
350が実行する命令を記憶している。マイクロプロセツ
サ352には、データの記憶や検索のためのランダムアク
セスメモリを接続することが出来る。デイスクコントロ
ーラ350とシステムプロセツサの間のデータ転送はデー
タ母線358および命令母線360により行われる。線362上
のリセツト信号は、電源投入時あるいはシステムリセツ
ト時にデイスクコントローラ論理をリセツトないし初期
設定する。このリセット信号はプレーナボード論理で発
生され、例えば本出願人が1987年５月に発行した“IBM
PERSONAL SYSTEM/2 Seminar Proceedings"第５巻、第３
号に記載されているようなマイクロチヤネルアーキテク
チヤのチヤネルリセツト信号の形をとりうる。また、プ
レーナ論理が接続されているシステムプロセツサのI/O
ポートにBIOSが特定のビツト構成を出力することによつ
てリセツト信号を効果的に開始することが出来る。
周知のように、マイクロプロセツサ352は、デイスク駆
動機構とシステムプロセツサの間で効率の良いデータ転
送を行うためのすべてのインターフエース信号及びタイ
ミング信号を供給する。ここでは簡単のため、本発明の
理解に必要な信号だけを取り上げる。また、ROM356に記
憶されているプログラムについても、本発明の理解に必
要なものだけを第９図を参照しながら説明する。
第９図はデイスクコントローラの読取り、書込みおよび
保護の機能を示すフローチヤートで、ROM356に記憶され
ているルーチンにより制御される。動作時には、デイス
ク命令がシステムプロセツサからデイクスコントローラ
へ送られる。デイクスコントローラはステツプ400でこ
の命令を受け取つて解釈し、指定されたオペレーシヨン
を実行する。デイクスコントローラは、まずステツプ40
2で、オペレーシヨンがシステムプロセツサからデイス
クへのデータ書込みかどうかを調べる。もし書込みであ
れば、相対ブロツクアドレス（RBA）形式でシステムプ
ロセツサからデータを受け取る。
説明を続ける前にRBA形式について簡単に触れておく。R
BAは、デイスクのような大容量記憶装置のデータが所定
サイズのブロツクにおいてシーケンシヤル番号でアドレ
ス指定されるような方式のことである。例えばブロツク
サイズを1024バイトとすると、デイスク容量が10メガバ
イトの場合、システムプロセツサは約10000のブロツク
をアドレス指定出来る。本発明に従うPCS用のオペレー
テイングシステムにおいてRBAを用いると、大容量記憶
装置を極めて高速に且つ効率良くアドレス指定すること
が出来る。
説明の便宜上、次のことを仮定する。第１に、デイスク
は全部でＮ個のブロツクをサポート出来る。第２に、シ
ステムプロセツサはブロツクＫを転送する。Ｋは０以
上、Ｎ−１以下である。第３に、デイスクコントローラ
は最大アドレス可能ブロツクＭを設定することが出来
る。これは、ＫがＭより小さい場合にデータブロツクへ
のアクセスを許可し、ＫがＭ以上の場合にデータブロツ
クへのアクセスを拒否する。従つて、ＭをＮよりも小さ
い値に設定すると、ＭからＮ−１までのブロツクについ
てデイスク上に保護領域が生成される。以下に述べるよ
うに、この特徴によりIBL媒体が保護される。
第９図に戻つて、ステツプ404でデータがRBA形式で受け
取られる。次にデイスクコントローラは、ステツプ404
において、受け取つたブロツクの番号Ｋが最大ブロツク
値Ｍ（＜Ｎ）より小さいかどうかを調べる。ＫがＭより
小さければ、ステツプ408でデイスクコントローラはRBA
形式をシリンダ−ヘッド−セクタ（CHS）形式のような
大容量記憶装置特有の形式に変換する。例えば、デイス
クコントローラは表引きを利用してRBAアドレスを一意
的なCHS記憶位置に変換することが出来る。変換式を利
用してRBAをCHSに変換する方法もある。例えば、１つの
ヘツド、64のシリンダおよび96のセクタを有するデイス
クの場合、ヘツド＝０、シリンダ＝RBA/96の商、セクタ
＝RBA/96の剰余となる。RBA形式をCHS形式に変換した
後、ステツプ410でデータがデイスクの変換されたCHS記
憶位置に書込まれる。次にデイクスコントローラはステ
ツプ412に進んで、システムプロセツサからの別の命令
を待つ。
ステツプ406に戻つて、受け取つたRBAが設定された最大
RBA値以上であれば、ステツプ414でアクセスが拒否され
る。すなわち、ＫがＭ以上であれば、ブロツクＫはデイ
スクには書込まれない。したがつて、もしIBL媒体がＭ
からＮ−１までのブロツクに記憶されていると、そのIB
L媒体は書込みから保護されることになる。
ステツプ402に戻つて、システムプロセツサからの命令
が書込みでなければステツプ416で読取命令かどうかを
調べる。読取命令であれば、システムプロセツサは要求
されたデータについてのRBA形式を送つているから、ス
テツプ418でそれを受け取る。後続のステツプ420、42
2、424および426は、読取が行われることを除くと、前
述のステツプ406、408、410および414と同じである。従
つて、IBL媒体はコピーからも保護される。読取られた
データはステツプ412でシステムプロセツサに転送され
る。
ステツプ416に戻つて、命令が読取でなければ、ステツ
プ428で最大RBA設定命令かどうかを調べる。デイスクコ
ントローラは、この命令により、デイスク上に保護領域
ないし保護区画を生成することが出来る。この命令を受
け取ると、デイスクコントローラはステツプ430でＭを
０からＮまでの間の値に設定する。デイスクコントロー
ラが（リセツト信号により）リセツトされると、Ｍは最
大数のブロツクが使用可能になるように設定される。す
なわち、デイスクコントローラがリセツトされたとき
は、Ｍ＝Ｎである。基本的には、特定領域の保護は、デ
イクスコントローラがリセツトされると解除され、その
領域へのアクセスが可能になる。最大RBA設定命令が実
行されてしまうと、リセツトまたは別の最大RBA設定命
令に依らない限り、保護領域へのアクセスは行えない。
次いでデイスクコントローラはステツプ412へ進んで、
別の命令を待つ。
ステツプ428に戻つて、命令が最大RBA設定でなければ、
ステツプ400で受け取つた命令は、書込み、読取および
最大RBA設定以外の命令であり、ステツプ432で実行され
る。そのような命令は本発明とは無関係であるから、こ
こでは触れないことにする。デイスクコントローラはス
テツプ412へ進み、別の命令を待つ。
以上のことを考慮しながら、次にIBL媒体（システム在
中プログラムとも言う）のローデイングおよび保護のオ
ペレーシヨンについて説明する。一般に、IBL媒体を有
するデイスクコントローラは、コールドスタート（電源
投入）またはウオームスタート（Alt-Ctrl-Del）でリセ
ツトされる。これにより、最大RBA（Ｍ）はＮに設定さ
れ、IBL媒体へのアクセスが可能になる。こうしておか
ないと、システムはオペレーシヨンを開始するためにIB
L媒体をロードすることが出来なくなる。一旦IBL媒体が
ロードされて実行されると、デイスク上のIBL媒体への
アクセスを禁止するために、最大RBAがIBL媒体より下に
設定される。
第10図はIBL媒体の保護に関するフローチヤートを示し
ている。システムはステツプ450の電源投入により初期
設定され、BIOSがプレーナボード論理で活動を開始し
て、ステツプ452でデイスクコントローラにリセツト信
号を送る。このリセツト信号はIBL媒体の保護を解除
し、システムプロセツサがそれをアクセス出来るように
する。IBL媒体はブロツクＭからブロツクＮ−１までの
領域で記憶されている。システムは第４〜７図のところ
で説明したようにして、ステツプ454でIBL媒体をロード
する。IBLローデイングシーケンスの間にステツプ456で
POSTステージIIが実行される。POSTステージIIのタスク
の１つは、最大RBA設定命令を実行して、最大RBAをIBL
媒体の最初のブロツクの番号Ｍに設定することである
（ステツプ458）。Ｍは前に説明した区画のタイプ（完
全、最小、不在）に依存する。これによりIBL媒体への
アクセスは禁止されるが、デイスクの他の領域へのアク
セスは可能である。最後のステツプ460でオペレーテイ
ングシステムがブートアツプされる。
ステツプ462のウオームスタートの場合、プレーナ論理
は次のステツプ464で、POSTステージIIによりデイスク
コントローラをリセツトするよう指令される。これはIB
L媒体の保護を解除する。この場合は、IBL媒体は既にRA
Mにあるので、それが再びロードされることはない。し
かしIBL媒体の保護が解除されているため、POSTステー
ジIIを実行することによつて再び保護を図る必要があ
る。そのためステツプ458が実行され、ステツプ460でシ
ステムが再ブートされる。
要約すると、本発明は固定デイスクのような大容量記憶
装置に記憶されているIBL媒体へのアクセスを保護する
ための方法および装置を提供するするものである。IBL
媒体の保護は、大容量記憶装置をブロツク単位でアドレ
ス指定し、システムが通常のオペレーシヨン中にアクセ
ス出来る最大ブロツク番号を設定することで実現され
る。IBL媒体は、それよりも番号の大きいブロツクのと
ころに連続的に記憶される。デイスクコントローラに送
られるリセツト信号は、最大ブロツク値を解除し、シス
テムがIBL媒体をアドレス指定できるようにする。リセ
ツト信号は、電源投入時またはウオームスタート時に発
生される。
F.発明の効果 本発明によれば、デイスク等の直接アクセス記憶装置に
記憶されているBIOSが許可なく変更されるのを効果的に
防止することができる。
【図面の簡単な説明】
第１図は、本発明に従うPCSの構成を示すブロツク図。 第２図は、PCS本体の破断斜視図。 第３図は、ROM-BIOSのメモリマツプを示す図。 第４図は、BIOSイメージをロードするための全体的なプ
ロセスを示すフローチヤート。 第５図は、マスタブートレコードの形式を示す図。 第6A図は、IBLルーチンのオペレーシヨンを示すフロー
チヤート。 第6B図は、BIOSイメージを固定デイスクからロードする
ためのステツプを示すフローチヤート。 第6C図は、BIOSイメージをデイスケツトからロードする
ためのステツプを示すフローチヤート。 第6D図は、マスタブートレコードとプレーナ／プロセツ
サの適合性をチエツクする詳細なステツプを示すフロー
チヤート。 第７図は、実効可能コードセグメントのオペレーシヨン
を示すフローチヤート。 第８図は、直接アクセス記憶装置コントローラを示すブ
ロツク図。 第９図は、IBL媒体を保護するためのデイスクコントロ
ーラのオペレーシヨンを示すフローチヤート。 第10図は、BIOSイメージを保護するための方法を示すフ
ローチヤート。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 13/10 ３２０ Ｚ 8133−5Ｂ (72)発明者 ドイル・スタンフイール・クロンク アメリカ合衆国フロリダ州ボカ・ラトン、 タウン・ハーバー・ボールヴアード6830地 (72)発明者 リチヤード・アレン・ダイアン アメリカ合衆国フロリダ州ボカ・ラトン、 ノース・イースト・73ストリート830番地 (72)発明者 スコツト・ジエラルド・キニアー アメリカ合衆国フロリダ州ボカ・ラトン、 サドルクリク・ドライブ9005番地 (72)発明者 ジヨージ・デイー・コバツク アメリカ合衆国フロリダ州ボカ・ラトン、 ウエストブロツク・ドライブ19090番地 (72)発明者 マシユー・ステイブン・ポルカ、ジユニア アメリカ合衆国ノース・カロライナ州ラレ イ、ブラス・ケトル・ロード10800番地 (72)発明者 ロバート・サクセンマイアー アメリカ合衆国フロリダ州ボカ・ラトン、 ノース・イースト８番コート7329番地 (72)発明者 ケビン・マーシャル・ジボロスキイ アメリカ合衆国ノース・カロライナ州・ラ レイ、ウッドマナー・ドライブ・1313番地 (72)発明者 ジェリイ・デユーン・ディキシオン アメリカ合衆国フロリダ州ボカ・ラトン、 エンフィールド・ストリート801番地 (72)発明者 アンドリュー・ボイス・マクネイル アメリカ合衆国フロリダ州ディアフィール ド・ビィーチ、ノース・ウエスト41番ウエ イ181番地 (72)発明者 エドワード・イーブニング・ワツチテル アメリカ合衆国フロリダ州ボカ・ラトン、 ノース・イースト・カイ・テラス500番地 (56)参考文献 特開 平２−23427（ＪＰ，Ａ)

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】オペレーティング・システムを実行するシ
    ステム・プロセッサと、読取専用メモリと、ランダム・
    アクセス・メモリと、少なくとも１の直接アクセス記憶
    装置とを有するパーソナル・コンピュータ・システム内
    のBIOSを保護する装置であって、 前記少なくとも１の直接アクセス記憶装置の領域を保護
    し且つリセット信号に応答して前記保護された領域への
    アクセスを許可する保護手段を有する直接アクセス記憶
    装置コントローラと、 前記少なくとも１の直接アクセス記憶装置から情報をロ
    ードする手段を有する実行可能コード・セグメントを含
    み、前記少なくとも１の直接アクセス記憶装置の前記保
    護された領域に含まれるマスタ・ブート・レコードと、 前記システム・プロセッサを初期化し、前記直接アクセ
    ス記憶装置コントローラに前記リセット信号を生成し
    て、前記マスタ・ブート・レコードを前記ランダム・ア
    クセス・メモリにロードするために前記システム・プロ
    セッサが前記マスタ・ブート・レコードにアクセスし得
    るようにする、前記読取専用メモリ内に含まれるBIOSの
    第１部分と、 前記少なくとも１の直接アクセス記憶装置の前記保護さ
    れた領域に含まれるBIOSの第２部分とを有し、 前記BIOSの第２部分は、前記BIOSの第１部分が前記実行
    可能コード・セグメントに制御を移行したことに応答し
    て前記実行可能コード・セグメントにより前記ランダム
    ・アクセス・メモリによりロードされ、 前記実行可能コード・セグメントは、前記オペレーティ
    ング・システムをブートするために前記BIOSの第２部分
    に制御を移行し、 前記BIOSの第２部分は、前記保護手段を活動化して、前
    記オペレーティング・システムの通常動作中には前記少
    なくとも１の直接アクセス記憶装置の前記保護された領
    域へのアクセスを防止する BIOS保護装置。
  2. 【請求項２】前記少なくとも１の直接アクセス記憶装置
    が、固定ディスクを含む請求項１記載のBIOS保護装置。
  3. 【請求項３】前記システム・プロセッサは、データ・レ
    コードを連続的に番号付けされた形式のブロックで転送
    し、前記マスタ・ブート・レコード及び前記BIOSの第２
    部分は、より大きい番号を付されたブロックに格納され
    ている、請求項２記載のBIOS保護装置。
  4. 【請求項４】前記保護手段はアドレス可能最大ブロック
    を設定し、前記アドレス可能最大ブロックは前記マスタ
    ・ブート・レコード及び前記BIOSの第２部分の最小番号
    ブロックであり、前記保護手段は、前記アドレス可能最
    大ブロック以上の番号の付されたブロックへのアクセス
    を防止し、前記アドレス可能最大ブロックより小さい番
    号を付されたブロックへのアクセスを許可する、請求項
    ３記載のBIOS保護装置。
  5. 【請求項５】前記BIOSの第１部分が、前記パーソナル・
    コンピュータ・システムの電源が入れられたことに応答
    して、前記リセット信号の生成を開始する請求項１記載
    のBIOS保護装置。
  6. 【請求項６】前記BIOSの第１部分が、リセット状態が前
    記パーソナル・コンピュータ・システムに与えられたこ
    とに応答して、前記リセット信号の生成を開始する請求
    項１記載のBIOS保護装置。
  7. 【請求項７】前記マスタ・ブート・レコードは、前記マ
    スタ・ブート・レコードと適合性がある前記パーソナル
    ・コンピュータ・システムのハードウエア構成を表すハ
    ードウエア構成データをさらに含み、前記読取専用メモ
    リは、前記システム・プロセッサのハードウエア構成を
    表すシステム・プロセッサ識別データを含み、前記BIOS
    の第２部分が前記ランダム・アクセス・メモリにロード
    される前に、前記BIOSの第１部分が、前記マスタ・ブー
    ト・レコードからの前記ハードウエア構成データを前記
    読取専用メモリからのシステム・プロセッサ識別データ
    と比較し、前記マスタ・ブート・レコードが前記システ
    ム・プロセッサに適合しているかを確認する、請求項１
    記載のBIOS保護装置。
  8. 【請求項８】前記マスタ・ブート・レコードのデータ・
    セグメントは、前記マスタ・ブート・レコードと適合性
    のあるシステム・プレナを表す値を含み、前記システム
    ・プレナは、前記マスタ・ブート・レコードが前記シス
    テム・プレナに適合していることを確認するために、前
    記システム・プレナを一意的に識別する手段をさらに含
    む、請求項７記載のBIOS保護装置。
  9. 【請求項９】前記マスタ・ブート・レコードからの前記
    ハードウエア構成データはモデル値及びサブモデル値を
    含み、前記モデル値は前記マスタ・ブート・レコードと
    適合性のあるシステム・プロセッサを識別し、前記サブ
    モデル値は前記マスタ・ブート・レコードと適合性のあ
    るシステム・プレナのI/O構成を表し、前記読取専用メ
    モリは、前記システム・プロセッサを識別する対応する
    モデル値と、前記システム・プレナのI/O構成を表す対
    応するサブモデル値とを含み、前記マスタ・ブート・レ
    コードの前記モデル値及びサブモデル値を、前記マスタ
    ・ブート・レコードが前記システム・プロセッサ及び前
    記システム・プレナのI/O構成と適合性を確認するため
    に、前記読取専用メモリの対応するモデル値及び対応す
    るサブモデル値とそれぞれ比較する、請求項７記載のBI
    OS保護装置。
  10. 【請求項１０】前記パーソナル・コンピュータ・システ
    ムは、前記システム・プロセッサに電気的に接続された
    不揮発性ランダム・アクセス・メモリをさらに含み、前
    記不揮発性ランダム・アクセス・メモリはシステム構成
    を表すデータを含み、前記データは前記システム構成が
    変更された時に更新され、前記BIOSの第１部分は、前記
    不揮発性ランダム・アクセス・メモリ内の前記データを
    前記読取専用メモリ内の対応するデータと比較し、前記
    システム構成が変更されているかを判定する、請求項１
    記載のBIOS保護装置。
  11. 【請求項１１】システム・プロセッサと、読取専用メモ
    リと、主メモリと、複数のデータ・レコードを格納し得
    る少なくとも１の直接アクセス記憶装置とを有するパー
    ソナル・コンピュータ・システムにおいてシステム在中
    プログラムを保護する装置であって、 前記システム・プロセッサを初期化し、前記少なくとも
    １の直接アクセス記憶装置にリセット信号を生成して、
    前記データ・レコードへのアクセスを許可する第１プロ
    グラムと、 データ・レコードを前記少なくとも１の直接アクセス記
    憶装置から前記主メモリにロードし、前記少なくとも１
    の直接アクセス記憶装置の保護部分に格納され、前記第
    １プログラムにより前記少なくとも１の直接アクセス記
    憶装置から前記主メモリに読み取られ、前記第１プログ
    ラムにより活動化される、ロード手段と、 前記少なくとも１の直接アクセス記憶装置の保護部分に
    格納され、前記ロード手段により前記少なくとも１の直
    接アクセス記憶装置から前記主メモリに読み取られ、主
    メモリ在中プログラムを生成する、主メモリ在中プログ
    ラム・イメージと、 前記主メモリ在中プログラムにより活動化され、前記ロ
    ード手段及び前記主メモリ在中プログラム・イメージへ
    の権限なきアクセスを防止し、前記少なくとも１の直接
    アクセス記憶装置の保護部分を保護する手段と を有するシステム在中プログラム保護装置。
  12. 【請求項１２】前記ロード手段は、前記パーソナル・コ
    ンピュータ・システムが前記主メモリ在中プログラムと
    適合性があることを確認する適合性確認手段をさらに有
    する請求項11記載のシステム在中プログラム保護装置。
  13. 【請求項１３】前記適合性確認手段が、前記システム・
    プロセッサのタイプ及び前記システム・プロセッサに接
    続されたシステム・プレナの構成を表すデータを含む請
    求項12記載のシステム在中プログラム保護装置。
  14. 【請求項１４】前記ロード手段は、前記主メモリ在中プ
    ログラムのロードを行う実行可能コード・セグメントを
    有するマスタ・ブート・レコードを含み、前記第１プロ
    グラムは、前記実行可能コード・セグメントに制御を移
    行し、前記主メモリへの前記主メモリ在中プログラム・
    イメージのロードを実行する、請求項12記載のシステム
    在中プログラム保護装置。
  15. 【請求項１５】前記第１プログラムが、前記主メモリ在
    中プログラムのロードに必要な、前記パーソナル・コン
    ピュータ・システムのオペレーティング機能を初期化し
    且つテストする、パワーオン・セルフ・テスト・ルーチ
    ンを含む請求項11記載のシステム在中プログラム保護装
    置。
  16. 【請求項１６】前記パワーオン・セルフ・ルーチンは、
    前記システム・プロセッサと、前記主メモリと、前記少
    なくとも１の直接アクセス記憶装置とを初期化する請求
    項15記載のシステム在中プログラム保護装置。
  17. 【請求項１７】前記少なくとも１の直接アクセス記憶装
    置が固定ディスク・ドライブを含み、前記ロード手段が
    前記固定ディスク・ドライブからのデータ・レコードを
    前記主メモリにロードする、請求項11記載のシステム在
    中プログラム保護装置。
  18. 【請求項１８】前記固定ディスク・ドライブがディスク
    ・コントローラを含み、前記システム・プロセッサは、
    連続的に番号付けされた形式のブロックで前記ディスク
    ・コントローラにデータ・レコードを転送し、前記主メ
    モリ在中プログラム・イメージをより大きい番号の付さ
    れたブロック内に格納している、請求項17記載のシステ
    ム在中プログラム保護装置。
  19. 【請求項１９】前記保護手段は、前記主メモリ在中プロ
    グラム・イメージの最小の番号付けされたブロックであ
    るアドレス可能最大ブロックをセットし、前記アドレス
    可能最大ブロック以上の番号付けされたブロックへのア
    クセスを防止し、前記アドレス可能最大ブロックより小
    さい番号付けされたブロックへのアクセスを許可する、
    請求項18記載のシステム在中プログラム保護装置。
  20. 【請求項２０】前記第１プログラムが、電源が供給され
    たことに応答して前記リセット信号の生成を開始する請
    求項11記載のシステム在中プログラム保護装置。
  21. 【請求項２１】前記第１プログラムが、リセット状態が
    前記システムに与えられたことに応答して前記リセット
    信号の生成を開始する請求項11記載のシステム在中プロ
    グラム保護装置。
  22. 【請求項２２】システム・プロセッサを有するパーソナ
    ル・コンピュータ・システムにおけるマス・ストレージ
    ・デバイスに格納されたBIOSの権限なきアクセスを防止
    する装置であって、 前記マス・ストレージ・デバイスは、第１及び第２デー
    タ・ブロック端値間で定義された複数のデータ・ブロッ
    クを格納でき、 前記BIOSは、前記システム・プロセッサにより個々の定
    義可能な隣接するデータ・ブロックの形式でアクセス可
    能であり、第３データ・ブロック端値から第４ブロック
    端値までに延在し、 前記第３及び第４端値は、前記第１及び第２端値により
    制限されており、 （ａ）前記システム・プロセッサと前記マス・ストレー
    ジ・デバイスの間に接続され、前記システム・プロセッ
    サからの、個々の定義可能な隣接するデータ・ブロック
    の形式の入出力要求を、前記マス・ストレージ・デバイ
    スの物理的特性値に変換するコントローラ・デバイス
    と、 （ｂ）リセット信号の生成を開始する第１論理手段と、 （ｃ）前記BIOSへのアクセスを防止するための第２信号
    を生成する第２論理手段と、 （ｄ）前記リセット信号に応答して、前記BIOSへのアク
    セスを許可し、前記第２信号に応答して、前記第３デー
    タ・ブロック端値に境界を設定し、プログラムの通常の
    実行中に前記システム・プロセッサによる前記BIOSへの
    アクセスを防止する保護手段と を有するアクセス防止装置。
  23. 【請求項２３】前記マス・ストレージ・デバイスが、シ
    リンダ、ヘッド、及びセクタ・フォーマットの形式の入
    出力要求を受ける固定ディスクを含み、前記コントロー
    ラ・デバイスがデータ・ブロック・フォーマットから前
    記シリンダ、ヘッド、及びセレクタ・フォーマットに変
    換する、請求項22記載のアクセス防止装置。
  24. 【請求項２４】前記コントローラ・デバイスは、前記シ
    ステム・プロセッサに応答するSCSIアダプタ・カードを
    含む、請求項22記載のアクセス防止装置。
  25. 【請求項２５】前記第１論理手段が、前記システム・プ
    ロセッサに対するパワーオン状態に応答して、前記リセ
    ット信号の生成を開始する請求項22記載のアクセス防止
    装置。
  26. 【請求項２６】前記第１論理手段が、前記システム・プ
    ロセッサに接続されたキーボードからの入力に応答して
    前記リセット信号の発生を開始する請求項22記載のアク
    セス防止装置。
  27. 【請求項２７】システム・プロセッサと、読取専用メモ
    リと、ランダム・アクセス・メモリと、直接アクセス記
    憶装置とを有するパーソナル・コンピュータ・システム
    におけるBIOSを保護する方法であって、 （ａ）前記読取専用メモリ内に前記システムを初期化す
    る手段を含むBIOSの第１部分を格納するステップと、 （ｂ）前記直接アクセス記憶装置上の保護部分に、マス
    タ・ブート・レコードと、前記パーソナル・コンピュー
    タ・システムの通常動作中に前記ランダム・アクセス・
    メモリに在中するBIOSの第２部分を格納するステップ
    と、 （ｃ）前記システムを初期化し、前記直接アクセス記憶
    装置に与えられるリセット信号の生成を開始するステッ
    プと、 （ｄ）前記リセット信号に応答して前記保護部分への保
    護を除去し、前記システム・プロセッサに前記マスタ・
    ブート・レコード及び前記BIOSの第２部分へのアクセス
    を許可するステップと、 （ｅ）実行可能コード・セグメントを含む前記マスタ・
    ブート・レコードを前記ランダム・アクセス・メモリに
    ロードするステップと、 （ｆ）制御を前記実行可能コード・セグメントに移し、
    前記BIOSの第２部分を前記ランダム・アクセス・メモリ
    にロードするステップと、 （ｇ）前記ランダム・アクセス・メモリ内の前記BIOSの
    第２部分に制御を移し、前記BIOSの第２部分が前記保護
    部分の保護をセットして、前記直接アクセス記憶装置上
    の保護部分内に格納された前記マスタ・ブート・レコー
    ド及び前記BIOSの第２部分への権限なきアクセスを防止
    するステップと を含むBIOS保護方法。
  28. 【請求項２８】（ｈ）前記BIOSの第１部分に格納された
    データを前記マスタ・ブート・レコード内に含まれる対
    応するデータと比較することにより、前記マスタ・ブー
    ト・レコードが前記システムに適合するかを確認するス
    テップをさらに含む請求項27記載のBIOS保護方法。
  29. 【請求項２９】（ｉ）前記読取専用メモリ内のデータを
    前記マスタ・ブート・レコード内に含まれる対応するデ
    ータと比較することにより、前記マスタ・ブート・レコ
    ードが前記システム・プロセッサに適合するかを確認す
    るステップをさらに含む請求項27記載のBIOS保護方法。
  30. 【請求項３０】システム・プロセッサと、ランダム・ア
    クセス・メモリと、複数のデータ・レコードを格納し得
    る少なくとも１の直接アクセス記憶装置とを有するパー
    ソナル・コンピュータ・システムのシステム在中プログ
    ラムを保護する装置であって、 前記システム・プロセッサを初期化し且つテストするた
    めに構成された第１モジュールと、 前記少なくとも１の直接アクセス記憶装置を初期化し、
    前記データ・レコードへのアクセスを許可する第２モジ
    ュールと、 前記少なくとも１の直接アクセス記憶装置からのデータ
    ・レコードを前記ランダム・アクセス・メモリにロード
    し、前記少なくとも１の直接アクセス記憶装置の保護部
    分内に格納されたランダム・アクセス・メモリ在中プロ
    グラム・イメージのロードを達成するために構成された
    第３モジュールであって、 前記ランダム・アクセス・メモリ在中プログラム・イメ
    ージは、前記少なくとも１の直接アクセス記憶装置から
    前記ランダム・アクセス・メモリへ読み取られ、ランダ
    ム・アクセス・メモリ在中プログラムが生成される 前記第３モジュールと、 前記ランダム・アクセス・メモリ在中プログラムにより
    活動化され、前記ランダム・アクセス・メモリ在中プロ
    グラム・イメージへの権限なきアクセスを防止する、前
    記少なくとも１の直接アクセス記憶装置の保護部分を保
    護する手段と を有するシステム在中プログラム保護装置。
  31. 【請求項３１】読取専用メモリをさらに有し、前記第
    １、第２、及び第３モジュールが前記読取専用メモリの
    一部分である、請求項30記載のシステム在中プログラム
    保護装置。
  32. 【請求項３２】前記パーソナル・コンピュータ・システ
    ムが前記ランダム・アクセス・メモリ在中プログラムと
    適合性があるかを確認する適合性確認手段をさらに有す
    る請求項30記載のシステム在中プログラム保護装置。
JP2220132A 1989-08-25 1990-08-23 Ｂｉｏｓ保護装置及び方法、システム在中プログラム保護装置、並びにアクセス防止装置 Expired - Lifetime JPH0754463B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US398820 1989-08-25
US07/398,820 US5022077A (en) 1989-08-25 1989-08-25 Apparatus and method for preventing unauthorized access to BIOS in a personal computer system

Publications (2)

Publication Number Publication Date
JPH0391838A JPH0391838A (ja) 1991-04-17
JPH0754463B2 true JPH0754463B2 (ja) 1995-06-07

Family

ID=23576925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2220132A Expired - Lifetime JPH0754463B2 (ja) 1989-08-25 1990-08-23 Ｂｉｏｓ保護装置及び方法、システム在中プログラム保護装置、並びにアクセス防止装置

Country Status (17)

Country Link
US (1) US5022077A (ja)
EP (1) EP0417889B1 (ja)
JP (1) JPH0754463B2 (ja)
KR (1) KR930004902B1 (ja)
CN (1) CN1017942B (ja)
AT (1) ATE138748T1 (ja)
AU (1) AU635551B2 (ja)
BR (1) BR9004199A (ja)
CA (1) CA2020520C (ja)
DE (2) DE69027165T2 (ja)
GB (1) GB9012948D0 (ja)
HK (1) HK203196A (ja)
IL (1) IL95229A0 (ja)
MX (1) MX171879B (ja)
MY (1) MY106706A (ja)
NZ (1) NZ234712A (ja)
SG (1) SG44409A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018825A (ja) * 2004-06-30 2006-01-19 Microsoft Corp 状態検証を使用した保護されたオペレーティングシステムブートのためのシステムおよび方法

Families Citing this family (220)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136713A (en) * 1989-08-25 1992-08-04 International Business Machines Corporation Apparatus and method for decreasing the memory requirements for bios in a personal computer system
US5210875A (en) * 1989-08-25 1993-05-11 International Business Machines Corporation Initial bios load for a personal computer system
GB9012949D0 (en) * 1989-08-25 1990-08-01 Ibm An apparatus and method for loading bios from a diskette in a personal computer system
GB9003890D0 (en) * 1990-02-21 1990-04-18 Rodime Plc Method and apparatus for controlling access to and corruption of information in computer systems
JPH03276337A (ja) * 1990-03-27 1991-12-06 Toshiba Corp マイクロコントローラ
EP0449242A3 (en) * 1990-03-28 1992-10-28 National Semiconductor Corporation Method and structure for providing computer security and virus prevention
US5214695A (en) * 1990-07-23 1993-05-25 International Business Machines Corporation Apparatus and method for loading a system reference diskette image from a system partition in a personal computer system
US5193174A (en) * 1990-07-23 1993-03-09 International Business Machines Corporation System for automatically redirecting information to alternate system console in response to the comparison of present and default system configuration in personal computer system
US5128995A (en) * 1990-07-23 1992-07-07 International Business Machines Corp. Apparatus and method for loading a system reference diskette image from a system partition in a personal computer system
FR2671205B1 (fr) * 1990-12-27 1995-01-20 Telemecanique Procede de controle de l'utilisation d'un poste de travail informatique par mot de passe et poste de travail informatique mettant en óoeuvre ce procede.
US5432946A (en) * 1991-04-11 1995-07-11 International Business Machines Corp. LAN server personal computer with unattended activation capability
WO1992021087A1 (en) * 1991-05-13 1992-11-26 Hill, William, Stanley Method and apparatus for preventing 'disease' damage in computer systems
US5388267A (en) * 1991-05-29 1995-02-07 Dell Usa, L.P. Method and apparatus for updating and restoring system BIOS functions while maintaining BIOS integrity
JP2637310B2 (ja) * 1991-06-19 1997-08-06 富士通株式会社 システムインストール制御装置
DE4123126C1 (ja) * 1991-07-12 1992-06-25 Man Roland Druckmaschinen Ag, 6050 Offenbach, De
US5291585A (en) * 1991-07-29 1994-03-01 Dell Usa, L.P. Computer system having system feature extension software containing a self-describing feature table for accessing I/O devices according to machine-independent format
US5257379A (en) * 1991-09-04 1993-10-26 International Business Machines Corporation Establishing synchronization of hardware and software I/O configuration definitions
US5826075A (en) * 1991-10-16 1998-10-20 International Business Machines Corporation Automated programmable fireware store for a personal computer system
US5388266A (en) * 1992-03-30 1995-02-07 International Business Machines Corporation Management of data objects used intain state information for shared data at a local complex
US5421006A (en) * 1992-05-07 1995-05-30 Compaq Computer Corp. Method and apparatus for assessing integrity of computer system software
US5432939A (en) * 1992-05-27 1995-07-11 International Business Machines Corp. Trusted personal computer system with management control over initial program loading
US5408664A (en) * 1992-06-19 1995-04-18 Silicon Graphics, Incorporated System and Method for booting computer for operation in either of two byte-order modes
US5379342A (en) * 1993-01-07 1995-01-03 International Business Machines Corp. Method and apparatus for providing enhanced data verification in a computer system
US6357000B1 (en) 1993-01-29 2002-03-12 Microsoft Corporation Method and system for specified loading of an operating system
JPH06242957A (ja) * 1993-02-16 1994-09-02 Fujitsu Ltd プログラム実行制御装置
US5542077A (en) * 1993-09-10 1996-07-30 Compaq Computer Corporation Personal computer with CMOS memory not having a separate battery
US5651139A (en) * 1993-12-23 1997-07-22 International Business Machines Corporation Protected system partition read/write access on a SCSI controlled DASD
CN1053507C (zh) * 1994-10-07 2000-06-14 邵通 计算机硬盘读写控制装置
US5768568A (en) * 1994-04-29 1998-06-16 International Business Machines Corp. System and method for initializing an information processing system
US5864698A (en) * 1994-08-24 1999-01-26 Packard Bell Nec Disk based bios
US5537540A (en) * 1994-09-30 1996-07-16 Compaq Computer Corporation Transparent, secure computer virus detection method and apparatus
US6421776B1 (en) * 1994-10-14 2002-07-16 International Business Machines Corporation Data processor having BIOS packing compression/decompression architecture
US5692187A (en) * 1995-02-14 1997-11-25 General Magic Shadow mechanism having masterblocks for a modifiable object oriented system
US5819306A (en) * 1995-02-14 1998-10-06 General Magic Shadow mechanism for a modifiable object oriented system
US5835594A (en) * 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
US5712973A (en) * 1996-05-20 1998-01-27 International Business Machines Corp. Wireless proximity containment security
US6330648B1 (en) * 1996-05-28 2001-12-11 Mark L. Wambach Computer memory with anti-virus and anti-overwrite protection apparatus
US5822614A (en) * 1996-05-31 1998-10-13 Unisys Corporation Self-identifying peripheral device
US6530019B1 (en) * 1996-06-12 2003-03-04 Dell U.S.A., L.P. Disk boot sector for software contract enforcement
US5778070A (en) * 1996-06-28 1998-07-07 Intel Corporation Method and apparatus for protecting flash memory
US5819087A (en) * 1996-07-19 1998-10-06 Compaq Computer Corporation Flash ROM sharing between processor and microcontroller during booting and handling warm-booting events
US5844986A (en) * 1996-09-30 1998-12-01 Intel Corporation Secure BIOS
US5937063A (en) * 1996-09-30 1999-08-10 Intel Corporation Secure boot
US5892943A (en) * 1996-12-30 1999-04-06 Standard Microsystems Corp. Shared bios ROM warm boot
US6560701B1 (en) 1997-02-10 2003-05-06 International Business Machines Corporation Alternate boot record
US5953502A (en) * 1997-02-13 1999-09-14 Helbig, Sr.; Walter A Method and apparatus for enhancing computer system security
JPH11143718A (ja) * 1997-11-05 1999-05-28 Nec Corp Ｂｉｏｓ格納並びに制御方法
KR100441171B1 (ko) * 1998-02-20 2004-10-14 삼성전자주식회사 플래쉬롬과램을이용한펌웨어구현방법
US6269374B1 (en) * 1998-05-26 2001-07-31 International Business Machines Corporation Method and apparatus for updating checksums of data structures
AU4568299A (en) * 1998-06-15 2000-01-05 Dmw Worldwide, Inc. Method and apparatus for assessing the security of a computer system
US6138240A (en) * 1998-06-19 2000-10-24 Compaq Computer Corporation Secure general purpose input/output pins for protecting computer system resources
JP3937598B2 (ja) * 1998-07-14 2007-06-27 株式会社デンソー 電子制御装置
US6401208B2 (en) 1998-07-17 2002-06-04 Intel Corporation Method for BIOS authentication prior to BIOS execution
US6735696B1 (en) * 1998-08-14 2004-05-11 Intel Corporation Digital content protection using a secure booting method and apparatus
US6493749B2 (en) * 1998-08-17 2002-12-10 International Business Machines Corporation System and method for an administration server
US6327660B1 (en) 1998-09-18 2001-12-04 Intel Corporation Method for securing communications in a pre-boot environment
US7380140B1 (en) * 1998-12-30 2008-05-27 Spyrus, Inc. Providing a protected volume on a data storage device
US6546489B1 (en) 1999-03-04 2003-04-08 Western Digital Ventures, Inc. Disk drive which provides a secure boot of a host computer system from a protected area of a disk
US6618810B1 (en) 1999-05-27 2003-09-09 Dell Usa, L.P. Bios based method to disable and re-enable computers
US6647494B1 (en) 1999-06-14 2003-11-11 Intel Corporation System and method for checking authorization of remote configuration operations
CN1091903C (zh) * 1999-06-28 2002-10-02 李增胜 防止cih等病毒破坏计算机主板bios的方法
US6487465B1 (en) * 1999-11-01 2002-11-26 International Business Machines Corporation Method and system for improved computer security during ROM Scan
TW452733B (en) * 1999-11-26 2001-09-01 Inventec Corp Method for preventing BIOS from viruses infection
US7231513B1 (en) * 1999-12-17 2007-06-12 Intel Corporation Dynamically linked basic input/output system
US6711675B1 (en) * 2000-02-11 2004-03-23 Intel Corporation Protected boot flow
US6996710B1 (en) 2000-03-31 2006-02-07 Intel Corporation Platform and method for issuing and certifying a hardware-protected attestation key
US6678825B1 (en) 2000-03-31 2004-01-13 Intel Corporation Controlling access to multiple isolated memories in an isolated execution environment
US6934817B2 (en) * 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US7111176B1 (en) 2000-03-31 2006-09-19 Intel Corporation Generating isolated bus cycles for isolated execution
US6957332B1 (en) 2000-03-31 2005-10-18 Intel Corporation Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US6990579B1 (en) 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US7073071B1 (en) 2000-03-31 2006-07-04 Intel Corporation Platform and method for generating and utilizing a protected audit log
US6633963B1 (en) 2000-03-31 2003-10-14 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US6769058B1 (en) 2000-03-31 2004-07-27 Intel Corporation Resetting a processor in an isolated execution environment
US6760441B1 (en) 2000-03-31 2004-07-06 Intel Corporation Generating a key hieararchy for use in an isolated execution environment
US6507904B1 (en) * 2000-03-31 2003-01-14 Intel Corporation Executing isolated mode instructions in a secure system running in privilege rings
US6754815B1 (en) 2000-03-31 2004-06-22 Intel Corporation Method and system for scrubbing an isolated area of memory after reset of a processor operating in isolated execution mode if a cleanup flag is set
US7194634B2 (en) 2000-03-31 2007-03-20 Intel Corporation Attestation key memory device and bus
US7356817B1 (en) 2000-03-31 2008-04-08 Intel Corporation Real-time scheduling of virtual machines
US7013481B1 (en) 2000-03-31 2006-03-14 Intel Corporation Attestation key memory device and bus
US6795905B1 (en) 2000-03-31 2004-09-21 Intel Corporation Controlling accesses to isolated memory using a memory controller for isolated execution
US7089418B1 (en) 2000-03-31 2006-08-08 Intel Corporation Managing accesses in a processor for isolated execution
US7082615B1 (en) 2000-03-31 2006-07-25 Intel Corporation Protecting software environment in isolated execution
US7013484B1 (en) 2000-03-31 2006-03-14 Intel Corporation Managing a secure environment using a chipset in isolated execution mode
US6880048B1 (en) * 2000-06-08 2005-04-12 Palm, Source, Inc. Method and apparatus for fault-tolerant update of flash ROM contents
US6976162B1 (en) * 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
US6678833B1 (en) 2000-06-30 2004-01-13 Intel Corporation Protection of boot block data and accurate reporting of boot block contents
US7069452B1 (en) * 2000-07-12 2006-06-27 International Business Machines Corporation Methods, systems and computer program products for secure firmware updates
US6976163B1 (en) 2000-07-12 2005-12-13 International Business Machines Corporation Methods, systems and computer program products for rule based firmware updates utilizing certificate extensions and certificates for use therein
GB0020371D0 (en) 2000-08-18 2000-10-04 Hewlett Packard Co Apparatus and method for establishing trust
GB0020438D0 (en) 2000-08-18 2000-10-04 Hewlett Packard Co Security apparatus
US7389427B1 (en) 2000-09-28 2008-06-17 Intel Corporation Mechanism to secure computer output from software attack using isolated execution
US7793111B1 (en) * 2000-09-28 2010-09-07 Intel Corporation Mechanism to handle events in a machine with isolated execution
US6414513B1 (en) 2000-10-03 2002-07-02 International Business Machines Corporation Customized system-readable hardware/firmware integrated circuit version information
US7215781B2 (en) * 2000-12-22 2007-05-08 Intel Corporation Creation and distribution of a secret value between two devices
US7035963B2 (en) 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US7225441B2 (en) * 2000-12-27 2007-05-29 Intel Corporation Mechanism for providing power management through virtualization
US6907600B2 (en) * 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
US6976172B2 (en) * 2000-12-28 2005-12-13 Intel Corporation System and method for protected messaging
US7117376B2 (en) * 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
US6990444B2 (en) 2001-01-17 2006-01-24 International Business Machines Corporation Methods, systems, and computer program products for securely transforming an audio stream to encoded text
US7028184B2 (en) * 2001-01-17 2006-04-11 International Business Machines Corporation Technique for digitally notarizing a collection of data streams
US6691213B1 (en) * 2001-02-28 2004-02-10 Western Digital Ventures, Inc. Computer system and method for accessing a protected partition of a disk drive that lies beyond a limited address range of a host computer's BIOS
US7096497B2 (en) * 2001-03-30 2006-08-22 Intel Corporation File checking using remote signing authority via a network
US20020144121A1 (en) * 2001-03-30 2002-10-03 Ellison Carl M. Checking file integrity using signature generated in isolated execution
US7272831B2 (en) * 2001-03-30 2007-09-18 Intel Corporation Method and apparatus for constructing host processor soft devices independent of the host processor operating system
US20030037237A1 (en) * 2001-04-09 2003-02-20 Jean-Paul Abgrall Systems and methods for computer device authentication
US6976136B2 (en) 2001-05-07 2005-12-13 National Semiconductor Corporation Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller
KR100880185B1 (ko) * 2001-06-29 2009-01-28 시큐어 시스템스 리미티드 컴퓨터용 보안 시스템 및 그 방법
US6862681B2 (en) 2001-07-16 2005-03-01 International Business Machines Corporation Method and system for master boot record recovery
US6549980B2 (en) 2001-07-19 2003-04-15 Dell Pruducts L.P. Manufacturing process for software raid disk sets in a computer system
US7036020B2 (en) * 2001-07-25 2006-04-25 Antique Books, Inc Methods and systems for promoting security in a computer system employing attached storage devices
US7925894B2 (en) * 2001-07-25 2011-04-12 Seagate Technology Llc System and method for delivering versatile security, digital rights management, and privacy services
US7165137B2 (en) * 2001-08-06 2007-01-16 Sandisk Corporation System and method for booting from a non-volatile application and file storage device
US7191440B2 (en) * 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
DE10142537A1 (de) * 2001-08-30 2003-03-20 Adp Gauselmann Gmbh Verfahren zur Aktivierung einer in einem Gehäuse angeordneten Steuereinheit, die gegen ein Ausspähen von Daten geschützt ist
US7237126B2 (en) * 2001-09-28 2007-06-26 Hewlett-Packard Development Company, L.P. Method and apparatus for preserving the integrity of a management subsystem environment
US20040054952A1 (en) * 2002-09-13 2004-03-18 Morrow James W. Device verification system and method
US7024555B2 (en) 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7103771B2 (en) * 2001-12-17 2006-09-05 Intel Corporation Connecting a virtual token to a physical token
US20030126454A1 (en) * 2001-12-28 2003-07-03 Glew Andrew F. Authenticated code method and apparatus
US7308576B2 (en) * 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US20030126453A1 (en) * 2001-12-31 2003-07-03 Glew Andrew F. Processor supporting execution of an authenticated code instruction
US7480806B2 (en) * 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7124273B2 (en) * 2002-02-25 2006-10-17 Intel Corporation Method and apparatus for translating guest physical addresses in a virtual machine environment
US7631196B2 (en) 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US7028149B2 (en) * 2002-03-29 2006-04-11 Intel Corporation System and method for resetting a platform configuration register
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US20030191943A1 (en) * 2002-04-05 2003-10-09 Poisner David I. Methods and arrangements to register code
US20030196096A1 (en) * 2002-04-12 2003-10-16 Sutton James A. Microcode patch authentication
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US7058807B2 (en) * 2002-04-15 2006-06-06 Intel Corporation Validation of inclusion of a platform within a data center
US20030196100A1 (en) * 2002-04-15 2003-10-16 Grawrock David W. Protection against memory attacks following reset
US7127548B2 (en) * 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US7139890B2 (en) * 2002-04-30 2006-11-21 Intel Corporation Methods and arrangements to interface memory
US7114051B2 (en) * 2002-06-01 2006-09-26 Solid State System Co., Ltd. Method for partitioning memory mass storage device
US20030229794A1 (en) * 2002-06-07 2003-12-11 Sutton James A. System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container
US6820177B2 (en) 2002-06-12 2004-11-16 Intel Corporation Protected configuration space in a protected environment
US7142674B2 (en) * 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US7392415B2 (en) * 2002-06-26 2008-06-24 Intel Corporation Sleep protection
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
US7124327B2 (en) * 2002-06-29 2006-10-17 Intel Corporation Control over faults occurring during the operation of guest software in the virtual-machine architecture
US6996748B2 (en) * 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7296267B2 (en) * 2002-07-12 2007-11-13 Intel Corporation System and method for binding virtual machines to hardware contexts
EP1387238B1 (en) * 2002-07-30 2011-06-15 Fujitsu Limited Method and apparatus for reproducing information using a security module
US20040064457A1 (en) * 2002-09-27 2004-04-01 Zimmer Vincent J. Mechanism for providing both a secure and attested boot
US7082525B2 (en) * 2002-10-02 2006-07-25 Sandisk Corporation Booting from non-linear memory
US20040078497A1 (en) * 2002-10-17 2004-04-22 Nalawadi Rajeev K. Method and apparatus for detecting configuration change
US7165181B2 (en) * 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US7073042B2 (en) 2002-12-12 2006-07-04 Intel Corporation Reclaiming existing fields in address translation data structures to extend control over memory accesses
US20040117318A1 (en) * 2002-12-16 2004-06-17 Grawrock David W. Portable token controlling trusted environment launch
US7318235B2 (en) * 2002-12-16 2008-01-08 Intel Corporation Attestation using both fixed token and portable token
US7318141B2 (en) 2002-12-17 2008-01-08 Intel Corporation Methods and systems to control virtual machines
US7793286B2 (en) * 2002-12-19 2010-09-07 Intel Corporation Methods and systems to manage machine state in virtual machine operations
US7900017B2 (en) * 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US20040128345A1 (en) * 2002-12-27 2004-07-01 Robinson Scott H. Dynamic service registry
US20040128465A1 (en) * 2002-12-30 2004-07-01 Lee Micheil J. Configurable memory bus width
US7076802B2 (en) * 2002-12-31 2006-07-11 Intel Corporation Trusted system clock
US7415708B2 (en) * 2003-06-26 2008-08-19 Intel Corporation Virtual machine management using processor state information
US20050044292A1 (en) * 2003-08-19 2005-02-24 Mckeen Francis X. Method and apparatus to retain system control when a buffer overflow attack occurs
US7287197B2 (en) * 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7424709B2 (en) * 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US7739521B2 (en) * 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) * 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US20050080934A1 (en) 2003-09-30 2005-04-14 Cota-Robles Erik C. Invalidating translation lookaside buffer entries in a virtual machine (VM) system
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US7237051B2 (en) * 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US7366305B2 (en) * 2003-09-30 2008-04-29 Intel Corporation Platform and method for establishing trust without revealing identity
US7636844B2 (en) 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US20050108534A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Providing services to an open platform implementing subscriber identity module (SIM) capabilities
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US8037314B2 (en) * 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US20050133582A1 (en) * 2003-12-22 2005-06-23 Bajikar Sundeep M. Method and apparatus for providing a trusted time stamp in an open platform
US20050152539A1 (en) * 2004-01-12 2005-07-14 Brickell Ernie F. Method of protecting cryptographic operations from side channel attacks
US7178015B2 (en) * 2004-01-12 2007-02-13 Hewlett-Packard Development Company, L.P. Security measures in a partitionable computing system
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US20050216920A1 (en) * 2004-03-24 2005-09-29 Vijay Tewari Use of a virtual machine to emulate a hardware device
US7356735B2 (en) * 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) * 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US20050257016A1 (en) * 2004-05-17 2005-11-17 Brian Boles Digital signal controller secure memory partitioning
US7490070B2 (en) 2004-06-10 2009-02-10 Intel Corporation Apparatus and method for proving the denial of a direct proof signature
US20050288056A1 (en) * 2004-06-29 2005-12-29 Bajikar Sundeep M System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module
US7305592B2 (en) * 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US7343496B1 (en) * 2004-08-13 2008-03-11 Zilog, Inc. Secure transaction microcontroller with secure boot loader
US7840962B2 (en) * 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) * 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) * 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
CN100416448C (zh) * 2005-08-25 2008-09-03 深圳市研祥智能科技股份有限公司 计算机***及其配置方法
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
CN100421075C (zh) * 2006-01-25 2008-09-24 英业达股份有限公司 Bios程序启始区更新***以及方法
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
US8028166B2 (en) * 2006-04-25 2011-09-27 Seagate Technology Llc Versatile secure and non-secure messaging
US8429724B2 (en) 2006-04-25 2013-04-23 Seagate Technology Llc Versatile access control system
US7539890B2 (en) * 2006-04-25 2009-05-26 Seagate Technology Llc Hybrid computer security clock
KR20080004773A (ko) * 2006-07-06 2008-01-10 삼성전자주식회사 하드 디스크의 액세스 타임 자동 설정 방법 및 그 장치
US8037291B2 (en) * 2007-01-29 2011-10-11 Hewlett-Packard Development Company, L.P. Master boot record management
US8132253B2 (en) * 2008-04-21 2012-03-06 Dell Products L.P. Memory security override protection for manufacturability of information handling systems
CN102467426B (zh) * 2010-11-08 2015-01-28 英业达股份有限公司 在bios中禁止外接卡选项只读内存的方法
JP6070115B2 (ja) * 2012-11-28 2017-02-01 日本電気株式会社 情報処理装置、ｂｍｃおよびｂｉｏｓアップデート方法
US9036284B1 (en) * 2013-09-16 2015-05-19 Seagate Technology Llc Isolated shingled bands of fractional tracks
US9367689B2 (en) 2013-11-13 2016-06-14 Via Technologies, Inc. Apparatus and method for securing BIOS in a trusted computing system
US10095868B2 (en) 2013-11-13 2018-10-09 Via Technologies, Inc. Event-based apparatus and method for securing bios in a trusted computing system during execution
US9767288B2 (en) 2013-11-13 2017-09-19 Via Technologies, Inc. JTAG-based secure BIOS mechanism in a trusted computing system
US9798880B2 (en) 2013-11-13 2017-10-24 Via Technologies, Inc. Fuse-enabled secure bios mechanism with override feature
US9183394B2 (en) 2013-11-13 2015-11-10 Via Technologies, Inc. Secure BIOS tamper protection mechanism
US9129113B2 (en) 2013-11-13 2015-09-08 Via Technologies, Inc. Partition-based apparatus and method for securing bios in a trusted computing system during execution
US9779242B2 (en) 2013-11-13 2017-10-03 Via Technologies, Inc. Programmable secure bios mechanism in a trusted computing system
US9779243B2 (en) 2013-11-13 2017-10-03 Via Technologies, Inc. Fuse-enabled secure BIOS mechanism in a trusted computing system
US9547767B2 (en) 2013-11-13 2017-01-17 Via Technologies, Inc. Event-based apparatus and method for securing bios in a trusted computing system during execution
US10055588B2 (en) 2013-11-13 2018-08-21 Via Technologies, Inc. Event-based apparatus and method for securing BIOS in a trusted computing system during execution
US9507942B2 (en) 2013-11-13 2016-11-29 Via Technologies, Inc. Secure BIOS mechanism in a trusted computing system
US10049217B2 (en) 2013-11-13 2018-08-14 Via Technologies, Inc. Event-based apparatus and method for securing bios in a trusted computing system during execution
CN107220553A (zh) * 2017-05-25 2017-09-29 郑州云海信息技术有限公司 一种保护bios芯片中存储的内容的装置及控制芯片
US10623432B2 (en) 2017-06-21 2020-04-14 International Business Machines Corporation Mitigating security risks utilizing continuous device image reload with data integrity
EP3759591B1 (en) 2018-08-03 2023-09-27 Hewlett-Packard Development Company, L.P. Bios personalities
US11574060B2 (en) 2019-04-24 2023-02-07 International Business Machines Corporation Secure initial program load
CN111258617B (zh) * 2019-12-31 2022-03-25 联想(北京)有限公司 一种电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931504A (en) * 1972-02-07 1976-01-06 Basic Computing Arts, Inc. Electronic data processing security system and method
US3996449A (en) * 1975-08-25 1976-12-07 International Business Machines Corporation Operating system authenticator
US4446519A (en) * 1981-05-26 1984-05-01 Corban International, Ltd. Method and apparatus for providing security for computer software
US4593353A (en) * 1981-10-26 1986-06-03 Telecommunications Associates, Inc. Software protection method and apparatus
JPS5897724A (ja) * 1981-12-04 1983-06-10 Mitsubishi Electric Corp 初期プログラムロ−ド方法
US4525599A (en) * 1982-05-21 1985-06-25 General Computer Corporation Software protection methods and apparatus
US4785361A (en) * 1982-11-08 1988-11-15 Vault Corporation Method and apparatus for frustrating the unauthorized copying of recorded data
JPS59167873A (ja) * 1983-03-14 1984-09-21 Toshiba Corp 磁気デイスク装置のデ−タ保護機構
US4562306A (en) * 1983-09-14 1985-12-31 Chou Wayne W Method and apparatus for protecting computer software utilizing an active coded hardware device
US4577289A (en) * 1983-12-30 1986-03-18 International Business Machines Corporation Hardware key-on-disk system for copy-protecting magnetic storage media
US4748561A (en) * 1984-05-14 1988-05-31 Mark Brown Method of protecting computer software
US4747139A (en) * 1984-08-27 1988-05-24 Taaffe James L Software security method and systems
CA1238427A (en) * 1984-12-18 1988-06-21 Jonathan Oseas Code protection using cryptography
JPS61201357A (ja) * 1985-03-02 1986-09-06 Nec Corp 情報処理装置
US4688169A (en) * 1985-05-30 1987-08-18 Joshi Bhagirath S Computer software security system
US4685056A (en) * 1985-06-11 1987-08-04 Pueblo Technologies, Inc. Computer security device
US4685055A (en) * 1985-07-01 1987-08-04 Thomas Richard B Method and system for controlling use of protected software
US4757533A (en) * 1985-09-11 1988-07-12 Computer Security Corporation Security system for microcomputers
US4817140A (en) * 1986-11-05 1989-03-28 International Business Machines Corp. Software protection system using a single-key cryptosystem, a hardware-based authorization system and a secure coprocessor
US4796220A (en) * 1986-12-15 1989-01-03 Pride Software Development Corp. Method of controlling the copying of software
JPH01154226A (ja) * 1987-12-10 1989-06-16 Nec Corp Ｂｉｏｓ内蔵ハードディスク装置システム
FR2629231A1 (fr) * 1988-03-24 1989-09-29 Salzmann Jean Loup Dispositif de protection des ordinateurs contre les programmes malveillants appeles " virus "
JPH0223427A (ja) * 1988-07-13 1990-01-25 Toshiba Corp パーソナルコンピュータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018825A (ja) * 2004-06-30 2006-01-19 Microsoft Corp 状態検証を使用した保護されたオペレーティングシステムブートのためのシステムおよび方法

Also Published As

Publication number Publication date
KR930004902B1 (ko) 1993-06-10
DE69027165D1 (de) 1996-07-04
EP0417889A3 (en) 1992-03-18
DE4026912A1 (de) 1991-02-28
US5022077A (en) 1991-06-04
CA2020520A1 (en) 1991-02-26
EP0417889A2 (en) 1991-03-20
SG44409A1 (en) 1997-12-19
KR910005162A (ko) 1991-03-30
BR9004199A (pt) 1991-09-03
AU5999390A (en) 1991-02-28
GB9012948D0 (en) 1990-08-01
HK203196A (en) 1996-11-15
NZ234712A (en) 1993-04-28
MY106706A (en) 1995-07-31
IL95229A0 (en) 1991-06-10
DE69027165T2 (de) 1996-12-12
JPH0391838A (ja) 1991-04-17
AU635551B2 (en) 1993-03-25
CA2020520C (en) 1995-08-15
CN1049923A (zh) 1991-03-13
MX171879B (es) 1993-11-22
CN1017942B (zh) 1992-08-19
EP0417889B1 (en) 1996-05-29
ATE138748T1 (de) 1996-06-15

Similar Documents

Publication Publication Date Title
JPH0754463B2 (ja) Ｂｉｏｓ保護装置及び方法、システム在中プログラム保護装置、並びにアクセス防止装置
KR930007679B1 (ko) 개인용 컴퓨터 시스템과, 이 시스템에 bios를 적재하기 위한장치 및 방법
KR930007680B1 (ko) 개인용 컴퓨터 시스템에 bios를 적재하기 위한 장치 및 방법
US5136713A (en) Apparatus and method for decreasing the memory requirements for bios in a personal computer system
EP0468625B1 (en) Personal computer system with protected storage for interface and system utility programs
US5214695A (en) Apparatus and method for loading a system reference diskette image from a system partition in a personal computer system
US6401198B1 (en) Storing system-level mass storage configuration data in non-volatile memory on each mass storage device to allow for reboot/power-on reconfiguration of all installed mass storage devices to the same configuration as last use
US5768568A (en) System and method for initializing an information processing system
JP3432897B2 (ja) システムｒｏｍのプログラム書き替え方法およびこの書き替え方法を使用したコンピュータシステム
US5754852A (en) Apparatus for combining cellular telephone ring signals and PSTN ring signals
KR19980046409A (ko) 씨디롬드라이브에 의한 부팅 방법 및 그 장치