JPH0750781B2 - 化合物半導体集積回路装置 - Google Patents

化合物半導体集積回路装置

Info

Publication number
JPH0750781B2
JPH0750781B2 JP5725788A JP5725788A JPH0750781B2 JP H0750781 B2 JPH0750781 B2 JP H0750781B2 JP 5725788 A JP5725788 A JP 5725788A JP 5725788 A JP5725788 A JP 5725788A JP H0750781 B2 JPH0750781 B2 JP H0750781B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
source
ohmic contact
electron supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5725788A
Other languages
English (en)
Other versions
JPS6457680A (en
Inventor
滋 黒田
高志 三村
成司 納冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5725788A priority Critical patent/JPH0750781B2/ja
Publication of JPS6457680A publication Critical patent/JPS6457680A/ja
Publication of JPH0750781B2 publication Critical patent/JPH0750781B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔概要〕 HEMTやMESFETのような化合物半導体集積回路装置に関
し、 オーミック・コンタクトを非合金化により形成すること
により、ショットキ・ゲート電極とオーミック電極とを
同一材料で一体化可能とし、高集積化、高速化、製造工
程の簡易化を達成することを目的とし、 ソース，ドレイン電極を形成する金属と非合金化オーミ
ックコンタクトするオーミック・コンタクト層をソー
ス，ドレイン電極下に設けて構成する。
〔産業上の利用分野〕
本発明は、HEMTやMESFETのような化合物半導体集積回路
装置に関する。
近年、化合物半導体を用いた集積回路装置の実用化が進
み、その優れた物理的性質から将来を大いに期待されて
いる状態にあり、今後、更に高集積化、高速化、低消費
電力化されようとしている。
〔従来の技術〕
現在、化合物半導体集積回路装置として具現されつつあ
る電子回路は主として論理回路であり、その論理回路の
基本をなすのは直列的に接続された駆動側トランジスタ
と負荷側トランジスタからなるインバータであり、そし
て、該インバータを構成する各トランジスタにはHEMT
（High Electron Mobility Transistor）やMESFET（Met
al Semiconductor Field Effect Transistor）が多用さ
れている。
第13図は前記のような集積回路装置の要部回路図であ
る。
図に於いて、ＱD1は駆動側トランジスタ、ＱL1は負荷側
トランジスタ、IN1は入力端、OT1は出力端、ＱD2は駆動
側トランジスタ、ＱL2は負荷側トランジスタ、IN2は入
力端、OT2は出力端、CT1及びCT2はコンタクト領域、Ｖ
DDは正側電源レベル、ＶSSは接地側電源レベルをそれぞ
れ示している。
この回路に於いては、駆動側トランジスタＱD1と負荷側
トランジスタＱL1とで前段のインバータが構成され、そ
して、駆動側トランジスタＱD2と負荷側トランジスタＱ
L2とで後段のインバータが構成されている。
〔発明が解決しようとする課題〕
第13図に見られるインバータを構成する各トランジスタ
としてGaAs系のHEMTやMESFETを用いた場合、ゲート電極
はショットキ・コンタクトになっていて、材料としては
Al或いは高融点金属などが用いられ、また、ソース電極
及びドレイン電極はオーミック・コンタクトになってい
て、材料としては主として AuGeが用いられ且つ合金化処理を施すようにしいる。
（例えば米国特許明細書第4,424,525号公報参照）。
このように、ショットキ・ゲート電極とソース及びドレ
イン各電極とは、異種の金属を用いている為、集積回路
装置として構成した場合には、第13図に示してあるよう
に、コンタクト領域CT1或いはCT2を介して接続すること
が必要である。
さて、現在、前記説明したような集積回路装置を構成す
る場合、このコンタクト領域CT1或いはCT2などの占有面
積が問題となっている。
通常の６トランジスタ構成からなるメモリ回路に於ける
単位セルを例に採ると、16Kビットの SRAM（Static Random Access Memory）程度の集積度で
あれば、その面積は約550〔μm2〕であり、また、この
単位セルを４トランジスタと２抵抗（負荷）で構成した
場合は約350〔μm2〕となる。
一般に、この種の集積回路装置に於ける集積度を向上さ
せた場合、前記説明したコンタクト領域CT1等の占有割
合が大きくなってくることは理解されよう。そこで、若
し、電極・配線を一種類の材料で形成可能にした場合に
は、コンタクト領域CT1等が不要になるなどから、約150
〜200〔μm2〕程度の面積となり、現状の約1/3の面積に
することが可能となる。尚、ここで想定したデザイン・
ルールは、素子間分離領域:3〔μｍ〕、配線に於けるラ
イン・アンド・スペース:1.5/2〔μｍ〕、ドライバのゲ
ート幅:5〔μｍ〕、トランスファ・ゲートの幅:2〔μ
ｍ〕、ゲート長:0.5〜１〔μｍ〕である。
以上のとおり、ショットキ・ゲート電極とソース及びド
レイン各電極とを異種の金属で形成しているため、集積
度には限界がある。
また、ソース及びドレイン電極を形成するための合金化
処理は、製造工程の煩雑化及び複雑化をもたらす。合金
化処理は化合物半導体集積回路装置の歩留り及び信頼性
を劣化させるおそれがある。
従って、本発明は上記問題点を解決し、オーミック・コ
ンタクトを非合金化により形成することにより、ショッ
トキ・ゲート電極とオーミック電極とを同一材料で一体
化可能とし、高集積化、高速化、製造工程の簡易化を達
成することを目的とする。
〔課題を解決するための手段〕
本発明は、第５図に示すように、化合物半導体基板（1
1）と、該化合物半導体基板（11）上に形成された第１
の半導体よりなり、チャネル領域と該チャネル領域の両
側に位置するソース，ドレイン領域とを有する半導体能
動層（12）と、該半導体能動層（12）上に形成され、前
記第１の半導体より電子親和力の小さい第２の半導体よ
りなり不純物を含有する電子供給層（13）と、該電子供
給層（13）上であって、前記ソース，ドレイン領域上に
形成された第３の半導体よりなる中間層（14）と、該中
間層（14）上に形成された第４の半導体よりなり、金属
と非合金化オーミックコンタクトを形成するオーミック
・コンタクト層（15）と、該オーミック・コンタクト層
（15）上に形成され、該層と非合金化オーミック・コン
タクトするソース，ドレイン電極（19S,19D）と、前記
電子供給層（13）上であってかつ前記チャネル領域上に
形成され、前記ソース，ドレイン電極と同一金属よりな
るショットキ・ゲート電極（19G）とを具備して構成さ
れる（HEMT）。
また、本発明によれば、第12図に示すように、上記構成
に加え、ソース電極又はドレイン電極及びショットキ・
ゲート電極と一体的に形成され、これらを相互に接続す
る金属層（65）を設けて構成される。
また、本発明によれば、第11図及び第12図に示すよう
に、化合物半導体基板（21）と、該化合物半導体基板
（21）上に形成された第１の半導体よりなり、チャネル
領域と該チャネル領域の両側に位置するソース，ドレイ
ン領域とを有する半導体能動層（22）と、該半導体能動
層（22）上であって前記ソース・ドレイン領域上に形成
された第２の半導体よりなり、金属と非合金化オーミッ
ク・コンタクトを形成するオーミック・コンタクト層
（24）と、該オーミック・コンタクト層（24）上に形成
され、該層と非合金化オーミック・コンタクトするソー
ス，ドレイン電極（26S,26D）と、前記半導体能動層（2
2）上であってかつ前記チャネル領域上に形成され、前
記ソース，ドレイン電極と同一金属よりなるショットキ
・ゲート電極（26G）と、前記ソース電極又はドレイン
電極及びショットキ・ゲート電極と一体的に形成され、
これらを接続する金属層（65）とを具備して構成される
（MESFET）。
〔作用〕
第５図に示すオーミック・コンタクト層15はソース，ド
レイン電極（19S,19D）との界面に形成されるバリアを
小さく保つことができ（換言すれば、このコンタクト抵
抗を小さくする作用を有する）、これによりソース又は
ドレイン電極からの電子又はこれらの電極に向う電子は
このバリアをトンネルで抜けることができる。
しかも、ゲート電極直下ではバリアとなる電子供給層13
はソース，ドレイン電極直下ではゲート電圧の影響がな
く電子をトンネルで通過させることができる。
また、第５図の構成に加え第12図に示す金属層65を設け
ることにより、集積回路を構成する際、ソース又はドレ
イン電極（19S,19D）とショットキ・ゲート電極（19G）
とを、コンタクト領域を介することなく金属層65を介し
て一体的に接続するため、上記構成の半導体装置を複数
個設けて論回路を形成した場合、面積からすると現在の
1/3程度にすることができ、その集積度は向上し、ま
た、配線長が短くなるので動作スピードが改善されて高
速化され、更にまた、製造程が簡易化され、特に、コン
タクト数が低減されることから製造歩留りや信頼性が高
められる。
更に、第11図に示すオーミック・コンタクト層24はソー
ス，ドレイン電極（26S,26D）との界面に形成されるバ
リアを小さく保つことができ（換言すれば、コンタクト
抵抗を小さする作用を有する）、これによりソース又は
ドレイン電極からの電子又はこれらに向う電子はこのバ
リアをトンネルで抜けることができる。また、金属層65
を具備しているので、ソース又はドレイン電極（26S,26
D）とショットキ・ゲート電極（26G）とを、コンタクト
領域を介することなく、これらの電極と一体的に形成で
きる。従って、上述した場合と同様に高集積化、高速化
及び製造工程の簡易化を図ることができる。
〔実施例〕
以下、本発明の実施例を図面を参照して詳細に説明す
る。
第１図乃至第３図は本発明一実施例を製造する場合につ
いて解説する為の工程要所に於ける集積回路装置の要部
切断側面図を表し、以下、これ等の図を参照しつつ説明
する。尚、ここでは、選択ドープ構造を必要とする化合
物半導体電界効果トランジスタを代表するものとしてHE
MT（高電子移動度トランジスタ）を採り上げてある。
第１図参照 （１）分子線エピタキシャル成長（molecular beam epi
taxy:MBE）法、有機金属化学気相堆積（metalorganic c
hemical vapor dedosition:MOCVD）法、気相エピタキシ
ャル成長（vapor phase epitaxy:VDE）法など適宜の技
法を適用することに依り、半絶縁性GaAs基板11上にｉ型
GaAs能動層12、ｎ型AlGaAs電子供給層13、ｎ型GaAs中間
層14、n+型InｘGa１−ｘASオーミック・コンタクト層15
をそれぞれ成長させる。ｎ型AlGaAs電子供給層13の電子
親和力は、ｉ型GaAs能動層12のそれよりも小さい。
尚、ヘテロ界面のｉ型GaAs能動層２側には２次充電子ガ
ス層16が生成される。また、n+型InｘGa１−ｘASオーミ
ック・コンタクト層15は、初めにｘ値が0.0→0.5まで変
化するグレーデッド層を形成した後、その上にｘ値が0.
5のものを連続して形成するようにしている。
前記各半導体層に関する主要データを例示すると次の通
りである。
（ａ）能動層12について 厚さ:600〔nm〕 （ｂ）電子供給層13について 厚さ:40〔nm〕 不純物濃度1.4×1018〔cm-3〕 （ｃ）GaAs中間層14について 厚さ:70〔nm〕 不純物濃度:2×1018〔cm-3〕 （ｄ）オーミック・コンタクト層15のうちグレーデッド
の部分 ｘ値:0.0→0.5 厚さ:150〔nm〕 不純物濃度:1×1019〔cm-3〕 （ｅ）オーミック・コンタクト層15のうちの残りの部分 ｘ値:0.5 厚さ:50〔nm〕 不純物濃度:1×1019〔cm-3〕 第２図参照 （２）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセス、湿性エッチング、乾性エッチングなどの
技術を併用して素子間分離溝 11Aを形成する。素子間
分離はエッチングによらず酸素やプロトン等のイオンを
注入することによってもよい。
第３図参照 （３）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ゲート電極形成予
定領域に開口を有するフォト・レジスト膜17を形成す
る。
（４）エッチャントをHF或いはH3PO4を主成分とする湿
性エッチング法を適用することに依り、オーミック・コ
ンタクト層15の選択的エッチングを行い、開口15Aを形
成する。尚、このエッチングは、GaAs層14の表面で確実
に停止させることができる。
第４図参照 （５）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ゲート電極形成予
定領域とソース及びドレイン各電極形成予定領域とに開
口を有するフォト・レジスト膜８を形成する。
（６）エッチング・ガスをCCl2F2＋HeとするGaAs中間層
14の選択的エッチングを行う。
現在、本発明者らが実施しているこの種のエッチングで
は、GaAs/AlGaAsの選択比としては250が得られ、しか
も、良好なショットキ界面を形成することができる。
また、今回は、GaAs/AlGaAs系のみでなく、GaAs/InGaAs
についても考慮する必要があったが、前記ドライ・エッ
チングの場合、InGaAsのエッチング・レートは２〔nm/
分〕であった。これは AlGaAsの場合と殆ど同じであり、従って、ゲート電極形
成予定領域に於けるGaAs中間層14の選択的エッチングを
行う際には、ソース及びドレイン各電極形成予定領域に
於けるフォト・レジスト膜18の開口はあけたままで良
い。
（７）真空蒸着を適用することに依り、厚さ例えば400
〔nm〕のAl膜19を形成する。
第５図参照 （８）例えば、アセトン中に浸漬し、フォト・レジスト
膜18を溶解・除去する。
これに依り、Al膜19は、所謂、リフト・オフ法に依って
パターニングされ、ショットキ・ゲート電極（以下、単
にゲート電極という）19G、ソース電極19S、ドレイン電
極19Dが形成される。このようにして形成した各電極に
於いて、ゲート電極19GはAlGaAsに対してショットキ・
コンタクトし、また、ソース電極19S及びドレイン電極1
9DはInGaAsに対してオーミック・コンタクトしている。
次に、上記のとおり形成されたHEMTにおいて、ソース電
極19S及びドレイン電極19Dが活性層12中のソース，ドレ
イン領域に対し、低抵抗の非合金化オーミック・コンタ
クトを形成できる理由を説明する。
第６図は上記のようにして製造されたHEMTのエネルギバ
ンド図である。第６図（Ａ）の横軸はゲート電極19Gか
らの深さを示し、縦軸はエネルギ・レベルを示す。ま
た、第６図（Ｂ）の横軸はソース電極19S又はドレイン
電極19Dからの深さを示し、縦軸エネルギ・レベルを示
す。また、第６図（Ａ）及び（Ｂ）において、記号ＥＶ
は価電子帯のトップのエネルギ、記号ＥＦはフェルミ準
位、記号ＥＣは伝導帯の底部エネルギを示す。
周知のように、ｎ−GaAs/n−AlGaAs/i−GaAsダブルヘテ
ロ接合は、ソース又はドレイン電極から2DEGチャネルへ
走行する電子又は逆の電子に対しバリアとして作用す
る。更に、電子に対する金属−半導体バリアが、金属物
質からなるソース及びドレイン電極とこれらが設けられ
る半導体層との界面に形成される。合金化処理は上記２
つのバリアを破壊して、ソース及びドレイン領域との合
金化されたオーミック・コンタクト形成することを目的
としている。
他方、本発明によるHEMTは合金化されたオーミック・コ
ンタクトを具備していない。この観点から、第６図
（Ｂ）に示すように、金属−半導体バリア40とｎ−GaAs
/n−AlGaAs/i−GaAsダブルヘテロ接合バリア50とが存在
することが予期される。非合金化オーミック・コンタク
トを有するHEMTを達成するためには、バリア40及び50の
コンタクト抵抗ρc1及びρc2をできるだけ小さくする必
要がある。すなわち、バリア40の高さ及び幅を減少さ
せ、またバリア50の高さを減少させることが要求され
る。この場合、バリア40の高さと幅、すなわち、コンタ
クト抵抗ρc1を減少させることは特に大切である。何故
ならば、一般的に、金属−半導体バリア40のコンタクト
抵抗ρc1はダブルヘテロ接合バリア50のコンタクト抵抗
ρc2よりも大であると言えるからである。後述するよう
に、バリア50のコンタクト抵抗ρc2は電子供給層13のｘ
値を適切に選択することにより、１×10-6（Ω・cm2）
又はそれ以下に比較的容易に抑えることができる。
バリア40の抵抗ρc1を減少させるために、本発明の一実
施例のHEMTでは、n+−InGaAsオーミック・コンタクト層
15を用いている。
第７図は金属と半導体との間のコンタクト抵抗を示す。
グラフの横軸はInｘGa１−ｘAsのｘ値を示し、縦軸はコ
ンタクト抵抗（Ω・cm2）示す。図示するグラフから、
ｘ値が0.5でかつドーピング濃度ＮＤが１×1019（c
m-3）又はそれ以上で、金属と半導体InｘGa１−ｘAsと
の間のコンタクト抵抗ρc1は、温度300K（室温）で１×
10-7（Ω・cm2）又はそれ以下となる。この事実は、バ
リア40の高さ及び幅は充分に小さく、これにより電子は
トンネルでバリア40を通り抜けることができることを示
している。従来のHEMTの合金化オーミック・コンタクト
のコンタクト抵抗は、ほぼ１×10-6（Ω・cm2）であ
る。従って、非合金化オーミック・コンタクトは、HEMT
に有効であることがわかる。コンタクト抵抗ρc1は、１
×10-6（Ω・cm2）又はそれ以下であることが好まし
い。何故ならば、非合金化オーミック・コンタクトは更
に、コンタクト抵抗ρc2のバリア50を有しているからで
ある。ｘ値とドーピング濃度ＮＤとは、コンタクト抵抗
ρc1の上記条件を満足するように任意に選択できる。In
GaAsは５×1019（cm-3）程度にまで深くドーピングする
ことができるので、１×10-6（Ω・cm2）又はそれ以下
のコンタクト抵抗ρc1を容易に得ることができる。グラ
フから、少なくとも５×1018（cm-3）のドーピング濃度
が、１×10-6（Ω・cm2）のコンタクト抵抗ρc1を得る
ために必要であることがわかる。
バリア50を小さくする可能性を調べるために、ｎ−GaAs
/n−AlｘGa１−ｘAs/i−GaAsダブルヘテロ接合構造のコ
ンタクト抵抗ρc2を、ｘ値をパラメータとして計算し
た。この計算は上記ダブルヘテロバリアの高さは、Alｘ
Ga１−ｘAsのｘ値に依存するという事実に基づいてい
る。
この計算では熱イオン放出（thermionic emission）、
熱イオンフィールド放出 （thermionic field emission）及びフィールド放出（f
ield emission）を考慮した。更に、次のパラメータを
計算で用いた:n−GaAsのドーピング濃度1.8×1018（cm
-3）,n−Al0.2Ga0.8Asのドーピング濃度1.4×1018（cm
-3）;AlGaAs−GaAsの伝導帯エッジオフセットΔＥｃ＝
0.60ΔEgｏ計算により、300Kで1.5×10-7（Ω・cm2）、
77Kで3.3×10-7（Ω・cm2）の値が、ｘ値が0.2の状態で
得られた。これらの値は約１×10-6（Ω・cm2）の合金
化されたオーミック・コンタクトとくらべ、満足できる
ものである。非合金化オーミック・コンタクトのトータ
ルなコンタクト抵抗値は、１×10-6（Ω・cm2）又はそ
れ以下である。この値はオーミックーコンタクトとして
満足できる数値である。コンタクト抵抗は、例えば350
℃、３分間の熱処理により、５×10-7（cm2）又はそれ
以下のオーダにすることができる。
他方、第６図（Ａ）に示すように、ゲート電極19Gは、
ｎ−AlGaAs電子供給層13とショットキ接合を形成する。
従って、ショットキ接合の高さはバリア50の高さよりも
十分に高い。換言すれば、ゲート電極19G下の電子供給
層13は、表面フェルミ順位がピンニングされることによ
りショットキ結合を形成している。
以上、要すれば、ゲート電極19G直下においては、第６
図（Ａ）に示す通り、ゲート電極19Gのショットキ接合
により、電子供給総13は高いバリア性を示すのに対し、
ソース，ドレイン電極19S,19D直下においては、第６図
（Ｂ）に示す通り、電子供給総13はその両端面にヘテロ
接合による低いバリア50が形成されるだけとなる。従っ
てまずソース・ドレイン電極19S,19Sとコンタクト層15
との間のコンタクト抵抗ρc1を下げて且つ電子供給層13
の組成を選択して抵抗ρc2も下げれば、十分ノンアロイ
のオーミックコンタクトを形成することができるのであ
る。つまりソースドレイン電極とコンタクト層15との接
合部及び電子供給層13の両側のヘテロ接合部では電子は
トンネルによりバリアを通過するものと考えられる。
以上の説明から、非合金化オーミック・コンタクトを有
するHEMTが実現できることがわかる。
非合金化オーミックコンタクトは、ゲート電極19Gとソ
ース及びドレイン電極19S及び19Dとは同一材料で形成で
きるという効果をもたらす。この事実は、コンタクト領
域を用いることなく、ゲート電極19Gとソース又はドレ
イン電極19S又は19Dとをこれらと同一材料で作られた接
続ラインで接続できる。換言すれば、この接続ライン
は、同一物質で電極と一体的に形成できる。
上記実施例では、n+型InGaAsオーミック・コンタクト層
15は、グレーデッド部分を含んでいる。このグレーデッ
ド部分はオーミック・コンタクト層15のn+型InGaAsと中
間層14のｎ−GaAsとの間の不連続性を避けるために用い
られている。何故ならば、n+−InGaAsのエネルギＥＣと
ＥＶのエネルギ・ギャップはｎ−GaAsのそれよりもかな
り小さいためである。しかしながら、n+型InGaAsのグレ
ーデッド部分は、本発明による非合金化オーミック・コ
ンタクト層を有するHEMTに必須のものではない。これ
は、InGaAsは１×1019（cm-3）と深くドーピングするこ
とができるからである。従って、たとえ一定のｘ値のn+
型InGaAsを直接GaAs中間層14上に成長させても、これら
の界面に形成されるであろうバリアを小さく保つことが
できる。このため、電子はトンネルでこのバリアを抜け
ることができる。
上述したInGaAs−AlGaAs系HEMTに加え、InGaAs−InAlAs
系HEMT、InGaAs−InGaP系HEMT、Ge−InAlAs系HEMTGe−I
nGaP系HEMT及びGe−InAlAs系HEMTにおいても、非合金化
オーミック・コンタクトを形成することができる。また
チャンネルに歪層を用いたシュウドウモルフィック（ps
eudomorphic）HEMTについても適用できることは明らか
である。各HEMTの層構成を以下に示す。
A:InGaAs−InAlAs系HEMT 基板:InP 能動層:i−InGaAs 電子供給層:n−IlAlAs 中間層:n−InGaAs オーミック・コンタクト層:n+−InGaAs B:InGaAs−InGaP系HEMT 基板:GaAs 能動層:i−GaAs 電子供給層:n−InGaP 中間層:n−GaAs オーミック・コンタクト層:n+−InGaAs C:Ge−InAlAs系HEMT 基板:InP 能動層:i−InGaAs 電子供給層:n−InAlAs 中間層:n−InGaAs オーミック・コンタクト層:n+−Ge D:Ge−InGaP系HEMT 基板:GaAs 能動層:i−GaAs 電子供給層:n−InGaP 中間層:n−GaAs オーミック・コンタクト層:n+−Ge E:Ge−AlGaAS系HEMT 基板:GaAs 能動層:i−GaAs 電子供給層:n−AlGaAS 中間層:n−GaAs オーミック・コンタクト層:n+−Ge 第８図ないし第11図は本発明の他の実施例を製造する場
合について解説する為の工程要所に於ける集積回路装置
の要部切断側面図を表し、以下、これ等の図を参照しつ
つ説明する。尚、ここでは、MESFETを対象としている。
第８図参照 （１）MBE法、LPE法、VPE法など適宜の技法を摘要する
ことに依り、半絶縁性GaAs基板21上にｎ型GaAs能動層22
を成長させる。能動層22に関する主要データを例示する
と次の通りである。
厚さ:1000〔Å〕 不純物濃度:2×1017Å〔cm-3〕 次に通常のフォトリソグラフィ技術を用いて素子間分離
を行なうが、本説明では省略している。
（２）プラズマ化学気相堆積（plasma chemicalvapor d
eposition:plasma CVD）法を適用することに依り、厚さ
が例えば300〔nm〕程度のSION或いはSiO2からなる絶縁
膜23を形成する。
（３）通常フォト・リソグラフィ技術を適用することに
依り、絶縁膜23のパターニングを行ってソース領域形成
予定部分及びドレイン領域形成予定部分に開口を形成す
る。
（４）MBE法或いはMOCVD法を適用することに依り、n+型
InｘGa１−ｘAsオーミック・コンタクト層24を成長させ
る。
この場合も、前記実施例と同様に、当初、ｘ値が0.0→
0.5まで変化するグレーデッド層を形成した後、その上
にｘ値が0.5のものを連続して形成するようにしてい
る。
オーミック・コンタクト層24に関する主要データを例示
すると次の通りである。
（ａ）オーミック・コンタクト層24のうちグレーデッド
の部分 ｘ値:0.0→0.5 厚さ:150〔nm〕 不純物濃度:1×1019〔cm-3〕 （ｂ）オーミック・コンタクト層24のうちの残りの部分 ｘ値:0.5 厚さ:50〔nm〕 不純物濃度:1×1019〔cm-3〕 尚、この場合、絶縁膜23の開口内に露出された能動層22
上に形成されたオーミック・コンタクト層24は単結晶に
なるが、絶縁膜23上に形成されたものは多結晶になる。
第９図参照 （５）例えばスピン・コート法を適用することに依り、
全面に厚いフォト・レジスト膜を形成して表面を平坦化
する。
（６）例えばArイオン・ミリング法を適用することに依
り、全面に平均にエッチングして絶縁膜23の表面を露出
させる。
このようにすると、ｎ型InｘGa１−ｘAsオーミック・コ
ンタクト層24のうち、絶縁膜23の開口内に形成された単
結晶の部分のみが残る。
第10図参照 （７）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ゲート電極形成予
定領域とソース及びドレイン各電極形成予定領域とに開
口を有するフォト・レジスト膜25を形成する。
（８）フォト・レジスト膜25をマスクとするHF系湿性エ
ッチング法を適用することに依り、絶縁膜23の選択的エ
ッチングを行い、ゲート電極形成予定領域に開口を形成
し、能動層22の表面を露出させ、引き続き、HF系湿性エ
ッチング法を適用することに依り、能動層22にリセスを
形成する。
この場合も、ソース及びドレイン各電極形成予定領域に
於けるフォト・レジスト膜25の開口はあけたままで良
い。
（９）真空蒸着法を適用することに依り、厚さ例えば40
0〔nm〕のAl膜16を形成する。
第11図参照 （10）例えば、アセトン中に浸漬し、フォト・レジスト
膜25を溶解・除去する。
これに依りAl膜は所謂、リフト・オフ法に依ってパター
ニングされ、ゲート電極26G、ソース電極26S、ドレイン
電極26Dが形成される。
このようにして形成した各電極に於いて、ゲート電極26
GはGaAsに対してショットキ・コンタクトし、また、ソ
ース電極26S及びドレイン電極26DはInGaAsに対してオー
ミック・コンタクトしている。
本実施例においてもオミックコンタクト層24の下部のブ
レーデット部分は必ずしも必要ではない。
第12図は、第13図に示す回路を、本発明によるトランジ
スタでIC化したレイアウトを示す。ＶDD電源ライン63は
コンタクト領域611及び612において、それぞれトランジ
スタＱL1及びＱL2のドレイン端子に接続されている。Ｖ
SS電源ライン64はコンタクト領域621及び622において、
それぞれトランジスタＱD1及びＱD2のソース端子に接続
されている。トランジスタＱL1のソース端子及びＱD1の
ドレイン端子、トランジスタＱL1のゲート端子及びトラ
ンジスタＱD2のゲート端子は、一体的に形成された金属
層（接続ライン）65を用いて、コンタクト領域を介する
ことなく相互に接続されている。
〔発明の効果〕 以上説明したように、本発明によれば、ソース，ドレイ
ン電極を非合金化オーミック・コンタクトで形成したた
め、ショットキ・ゲート電極とオーミック電極とを同一
材料で形成して一体化することができ、従って面積から
すると現在の1/3程度にすることができ、その集積度は
向上し、また、配像長が短くなるので動作スピードが改
善されて高速化され、更にまた、製造工程が簡易化さ
れ、特に、コンタクト数が低減されることから製造歩留
りや信頼性が高められる。
【図面の簡単な説明】
第１図乃至第５図は本発明の一実施例を製造する場合の
説明に必要な工程要所に於ける集積回路装置の要部切断
側面図、 第６図（Ａ）及び（Ｂ）は本発明一実施例のHEMTのエネ
ルギバンド図、 第７図は金属とInｘGa１−ｘAsとの間のコンタクト抵抗
の関係を示す図、 第８図乃至第11図は本発明の他の実施例を製造する場合
の説明に必要な工程要所に於ける集積回路装置の要部切
断側面図、 第12図は本発明を用いて第13図の回路をIC化した場合の
レイアウトを示す図、 第13図は集積回路装置の要部回路図をそれぞれ示してい
る。 図において、 11は半絶縁性GaAs基板、 11Aは素子間分離溝、 12はｉ型GaAs能動層、 13はｎ型AlGaAs電子供給層、 14はｎ型GaAs層、 15はn+−InｘGa１−ｘAsオーミック・コンタクト層、 15Aは開口、 16は２次元電子ガス層、 17はフォト・レジスト膜、 18はフォト・レジスト膜、 19はAl膜、 19Gはゲート電極、 19Sはソース電極、 19Dはドレイン電極、 65は接続ラインをそれぞれ示している。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/205 29/43 29/812 7376−4Ｍ Ｈ０１Ｌ 29/46 Ｈ 29/205 (56)参考文献 特開 昭60−50965（ＪＰ，Ａ) 特開 昭60−50966（ＪＰ，Ａ) 特開 昭60−64430（ＪＰ，Ａ) 特開 昭59−172776（ＪＰ，Ａ) 特開 昭63−187666（ＪＰ，Ａ) 特開 昭59−123272（ＪＰ，Ａ) 特開 昭58−74084（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】化合物半導体基板（11）と、 該化合物半導体基板（11）上に形成された第１の半導体
    よりなり、チャネル領域と該チャネル領域の両側に位置
    するソース，ドレイン領域とを有する半導体能動層（1
    2）と、 該半導体能動層（12）上に形成され、第１のヘテロ接合
    が前記半導体能動層（12）との間に存在するように、前
    記第１の半導体より電子親和力の小さい第２の半導体よ
    りなる不純物を含有する電子供給層（13）と、 該電子供給層（13）上であって、第２のヘテロ接合が前
    記電子供給層（13）との間に存在するように、前記ソー
    ス、ドレイン領域上に形成された第３の半導体よりなる
    中間層（14）と、 該中間層（14）上に形成された第４の半導体よりなり、
    金属と非合金化オーミック・コンタクトを形成するオー
    ミック・コンタクト層（15）と、 該オーミック・コンタクト（15）上に形成され、該層と
    非合金化オーミック・コンタクトするソース，ドレイン
    電極（19S,19D）と、 前記電子供給層（13）上であってかつ前記チャネル領域
    上に形成され、前記ソース，ドレイン電極と同一金属よ
    りなるショットキ・ゲート電極（19G）、とを具備し、 前記半導体能動層（12）と電子供給層（13）との間の前
    記第１のヘテロ接合、及び前記電子供給層（13）と中間
    層（14）との間の前記第２のヘテロ接合を通過する電流
    はトンネル電流が支配的であることを特徴とする化合物
    半導体集積回路装置。
  2. 【請求項２】化合物半導体基板（11）と、 該化合物半導体基板（11）上に形成された第１の半導体
    よりなり、チャネル領域と該チャネル領域の両側に位置
    するソース，ドレイン領域とを有する半導体能動層（1
    2）と、 該半導体能動層（12）上に形成され、第１のヘテロ接合
    が前記半導体能動層（12）との間に存在するように、前
    記第１の半導体より電子親和力の小さい第２の半導体よ
    りなる不純物を含有する電子供給層（13）と、 該電子供給層（13）上であって、第２のヘテロ接合が前
    記電子供給層（13）との間に存在するように、前記ソー
    ス，ドレイン領域上に形成された第３の半導体よりなる
    中間層（14）と、 該中間層（14）上に形成された第４の半導体よりなり、
    金属と非合金化オーミック・コンタクトを形成するオー
    ミック・コンタクト層（15）と、 該オーミック・コンタクト層（15）上に形成され、該層
    と非合金化オーミック・コンタクトするソース，ドレイ
    ン電極（19S,19D）と、 前記電子供給層（13）上であってかつ前記チャネル領域
    上に形成され、前記ソース，ドレイン電極と同一金属よ
    りなるショットキ・ゲート（19G）と、 前記ソース電極又はドレイン電極及びショットキ・ゲー
    ト電極と一体的に形成され、これらを接続する金属層
    （65）、 とを具備し、 前記半導体能動層（12）と電子供給層（13）との間の前
    記第１のヘテロ接合、及び前記電子供給層（13）と中間
    層（14）との間の前記第２のヘテロ接合を通過する電流
    はトンネル電流が支配的であることを特徴とする化合物
    半導体集積回路装置。
  3. 【請求項３】前記オーミック・コンタクト層（15,24）
    を形成する第４の半導体は、InGaAs及びGeのいずれかで
    あることを特徴とする請求項１又は２記載の化合物半導
    体集積回路装置。
JP5725788A 1987-03-18 1988-03-10 化合物半導体集積回路装置 Expired - Lifetime JPH0750781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5725788A JPH0750781B2 (ja) 1987-03-18 1988-03-10 化合物半導体集積回路装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6109787 1987-03-18
JP62-61097 1987-03-18
JP5725788A JPH0750781B2 (ja) 1987-03-18 1988-03-10 化合物半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS6457680A JPS6457680A (en) 1989-03-03
JPH0750781B2 true JPH0750781B2 (ja) 1995-05-31

Family

ID=26398273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5725788A Expired - Lifetime JPH0750781B2 (ja) 1987-03-18 1988-03-10 化合物半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0750781B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273942A (ja) * 1989-04-17 1990-11-08 Sumitomo Electric Ind Ltd 高電子移動度トランジスタおよびその製造方法
JPH06169065A (ja) * 1992-12-01 1994-06-14 Nec Corp 化合物半導体集積回路の製造方法
JP2606581B2 (ja) * 1994-05-18 1997-05-07 日本電気株式会社 電界効果トランジスタ及びその製造方法
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123272A (ja) * 1982-12-28 1984-07-17 Fujitsu Ltd 化合物半導体装置
JPS59172776A (ja) * 1983-03-23 1984-09-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6050966A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 電界効果トランジスタの製造方法
JPS6050965A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 電界効果トランジスタおよびその製造方法
JPS6064430A (ja) * 1983-09-19 1985-04-13 Oki Electric Ind Co Ltd ＧａＡｓ系化合物半導体装置の製造方法
JPS63187666A (ja) * 1987-01-30 1988-08-03 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタの製法

Also Published As

Publication number Publication date
JPS6457680A (en) 1989-03-03

Similar Documents

Publication Publication Date Title
US4961194A (en) Compound semiconductor device having nonalloyed ohmic contacts
EP0549373B1 (en) Tunnel transistor and method of manufacturing same
JP2009224801A (ja) 増強／空乏モード擬似形態高電子移動度トランジスタデバイス
US5686741A (en) Compound semiconductor device on silicon substrate and method of manufacturing the same
JPH03229426A (ja) 集積回路及びその製造方法
US5610410A (en) III-V compound semiconductor device with Schottky electrode of increased barrier height
KR920010584B1 (ko) 반도체 장치
US5770489A (en) Method of making a compound semiconductor field-effect transistor
US5192698A (en) Making staggered complementary heterostructure FET
JP2010016089A (ja) 電界効果トランジスタ、その製造方法、及び半導体装置
JPH0324782B2 (ja)
KR920010671B1 (ko) 반도체장치
JPH0750781B2 (ja) 化合物半導体集積回路装置
JP3119248B2 (ja) 電界効果トランジスタおよびその製造方法
US5943577A (en) Method of making heterojunction bipolar structure having air and implanted isolations
JP4631104B2 (ja) 半導体装置の製造方法
US5597743A (en) Method of manufacturing a field effect transistor with improved isolation between electrode
JP2002064183A (ja) 半導体装置およびその製造方法
JPS59181060A (ja) 半導体装置
JPH03241840A (ja) 半導体装置及びその製造方法
JP2695832B2 (ja) ヘテロ接合型電界効果トランジスタ
JPS6115375A (ja) ヘテロ接合電界効果トランジスタ
JP2668418B2 (ja) 半導体装置
JP3295897B2 (ja) 半導体装置及びその製造方法
JPH05283439A (ja) 半導体装置