JPH0750769B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0750769B2 JPH0750769B2 JP60197638A JP19763885A JPH0750769B2 JP H0750769 B2 JPH0750769 B2 JP H0750769B2 JP 60197638 A JP60197638 A JP 60197638A JP 19763885 A JP19763885 A JP 19763885A JP H0750769 B2 JPH0750769 B2 JP H0750769B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- conductor layer
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 61
- 239000003990 capacitor Substances 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000002955 isolation Methods 0.000 description 7
- 229910000314 transition metal oxide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体装置の製造方法
に適用して特に有効な技術に関し、例えばLSI（大規模
集積回路）におけるキャパシタの形成に利用して有効な
技術に関する。Description: TECHNICAL FIELD The present invention relates to a technique which is particularly effective when applied to a semiconductor technique and a method for manufacturing a semiconductor device. For example, the present invention is used for forming a capacitor in an LSI (Large Scale Integrated Circuit). Regarding effective technology.
［背景技術］ 半導体メモリにおいては、素子の高集積化に伴なってよ
り小さな面積でより大きな静電容量を有するキャパシタ
が要望される。そこで、誘電材料として従来の酸化シリ
コンに代わって、比誘電率の大きな酸化タンタル（Ta２
Ｏ５）のような遷移金属の酸化物を用いる試みがなされ
ている。[Background Art] In a semiconductor memory, a capacitor having a smaller area and a larger electrostatic capacitance is demanded as the device is highly integrated. Therefore, as a dielectric material, tantalum oxide (Ta 2
Attempts have been made to use oxides of transition metals such as O 5 ).
ところで、LSIにおいてキャパシタを形成する場合、半
導体基板上にこれを一方の電極として形成するのが一般
的である。また、現在のLSIプロセスでは、絶縁膜とし
て酸化シリコンや窒化シリコンが主として使われてい
る。そのため、上記のごとく遷移金属酸化物を誘電体と
するキャパシタを半導体基板上に形成する場合、先ず半
導体基板表面の絶縁膜にコンタクト穴を形成してから、
そのコンタクト穴の上に遷移金属の酸化膜を介して他方
の電極層を形成する必要がある。By the way, when forming a capacitor in an LSI, it is common to form this as one electrode on a semiconductor substrate. Further, in the current LSI process, silicon oxide or silicon nitride is mainly used as an insulating film. Therefore, when forming a capacitor having a transition metal oxide as a dielectric on a semiconductor substrate as described above, first, after forming a contact hole in the insulating film on the surface of the semiconductor substrate,
It is necessary to form the other electrode layer on the contact hole via the oxide film of the transition metal.
上記コンタクト穴の形成に際しては、半導体基板表面の
絶縁膜が２層以上形成されていることが多いため、同一
のマスクで一層目と二層目の絶縁膜を選択的に除去して
コンタクト穴を形成しようとすると、開口端部にいわゆ
るオーバハングが生じる。その結果、キャパシタの誘導
体としての絶縁膜（遷移金属酸化膜）やその上に形成さ
れる電極層に段切れが生じ、キャパシタの耐圧や歩留り
が低下するおそれがあった。When forming the contact hole, since the insulating film on the surface of the semiconductor substrate is often formed in two or more layers, the first mask and the second insulating film are selectively removed by the same mask to form the contact hole. When attempting to form, a so-called overhang occurs at the opening end. As a result, the insulating film (transition metal oxide film) as a capacitor dielectric and the electrode layer formed on the insulating film may have step breakage, and the withstand voltage and the yield of the capacitor may be reduced.
そこで、第３図に示すように２層以上よりなる絶縁膜2
1,22に覆われた半導体基板１のコンタクト領域に、第１
のレジストマスク23をパターニング形成して（同図
（ａ））、第１の絶縁膜22をエッチングして開口部24を
形成し（同図（ｂ））、該第１のレジストマスク23を除
去したのち、第２のレジストマスク25を前記開口部24の
端部を覆うようにして形成し、第２絶縁膜21をエッチン
グすることによってオーバハングのないコンタクトホー
ル26を形成し（同図（ｃ））、その上部に被着される電
極層28またはキャパシタ用絶縁膜27の段切れを防止する
ようにした発明が提案されている（特願昭58−168175
号）。Therefore, as shown in FIG. 3, an insulating film 2 composed of two or more layers is used.
In the contact region of the semiconductor substrate 1 covered with 1,22, the first
Of the resist mask 23 is patterned ((a) in the figure), the first insulating film 22 is etched to form an opening 24 ((b) in the figure), and the first resist mask 23 is removed. After that, a second resist mask 25 is formed so as to cover the end of the opening 24, and the second insulating film 21 is etched to form a contact hole 26 without overhang (FIG. 7C). ), An invention has been proposed in which breakage of the electrode layer 28 or the capacitor insulating film 27 deposited thereon is prevented (Japanese Patent Application No. 58-168175).
issue).
しかしながら、上記のようなキャパシタ形成方法にあっ
ては、オーバハングのないコンタクトホールを形成する
のに２つのレジスタマスクが必要であるため、プロセス
が複雑になるという不都合があるとともに、第２の開口
部は第１の開口部よりも小さくなるため、キャパシタの
実質的な容量も減少し、しいては集積度を低下させると
いう不都合がある。However, in the above-described method for forming a capacitor, two register masks are required to form a contact hole without overhang, so that there is an inconvenience that the process becomes complicated and the second opening portion is not formed. Is smaller than the first opening, so that the substantial capacitance of the capacitor is also reduced, and thus the degree of integration is reduced.
［発明の目的］ この発明の目的は、実質的な容量を減少させず、しかも
キャパシタの耐圧や歩留りを低下させることなく、製造
工程を簡略化できるような半導体装置の製造方法を提供
することにある。[Object of the Invention] It is an object of the present invention to provide a method for manufacturing a semiconductor device, which can simplify the manufacturing process without substantially reducing the capacitance and lowering the withstand voltage and yield of the capacitor. is there.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Outline of Invention] The outline of a typical invention disclosed in the present application will be described below.
すなわち、キャパシタが形成される半導体領域の表面の
２層以上の絶縁膜に同一のマスクでコンタクト穴を形成
し、このコンタクト穴の内側に露出された半導体領域の
表面からその周辺にかけてポリシリコンのような導体層
を化学的気相成長法によって被着して、この導体層の上
に遷移金属酸化物からなる絶縁膜を介して電極層を形成
する。これによって、半導体領域の表面の絶縁膜に、一
枚のマスクでコンタクト穴を形成できるようにするとと
もに、絶縁膜に生じたオーバハングは導体層の中に隠さ
れた状態で導体層とその上の電極層との間にキャパシタ
が形成されるようにして、キャパシタの実質的な容量を
低下させずしかもキャパシタの耐圧や歩留りを低下させ
ることなく、製造工程を簡略化できるようにするという
上記目的を達成するものである。That is, contact holes are formed in the insulating film of two or more layers on the surface of the semiconductor region where the capacitor is formed with the same mask, and the contact hole is exposed like polysilicon from the surface of the semiconductor region exposed inside the contact hole. A different conductor layer is deposited by chemical vapor deposition, and an electrode layer is formed on the conductor layer with an insulating film made of a transition metal oxide interposed therebetween. This makes it possible to form a contact hole in the insulating film on the surface of the semiconductor region with a single mask, and the overhang generated in the insulating film is hidden in the conductor layer and the conductor layer above it. By forming a capacitor between the electrode layer and the electrode layer, it is possible to simplify the manufacturing process without lowering the substantial capacitance of the capacitor and lowering the withstand voltage and yield of the capacitor. To achieve.
以下図面を用いてこの発明を具体的に説明する。The present invention will be specifically described below with reference to the drawings.
［実施例］ 第１図には、本発明を、例えば第２図に示すようなエミ
ッタ結合形メモリセルにおいて、マルチエミッタ・トラ
ンジスタＱ１,Q２のコレクタ側に接続される負荷抵抗Ｒ
１,R２と並列なコンデンサＣ１,C２の形成に適用した場
合の一実施例が、製造工程順に示されている。[Embodiment] FIG. 1 shows a load resistor R connected to the collector side of multi-emitter transistors Q 1 and Q 2 in an emitter-coupled memory cell as shown in FIG. 2, for example.
One embodiment in the case of being applied to the formation of capacitors C 1 and C 2 in parallel with 1 and R 2 is shown in the order of manufacturing steps.
先ず、Ｐ型単結晶シリコンからなる半導体基板１の表面
に、酸化シリコン膜をマスクにして選択的にＮ型不純物
を導入して、Ｎ＋型埋込層２を形成する。Ｎ＋型埋込層
２の上には気相成長法によりＮ−型エピタキシャル層３
を形成した後、熱酸化を行なって酸化シリコン膜４を形
成する。それから、酸化シリコン膜４の上に窒化シリコ
ン膜をCVD法等により被着した後、この窒化シリコン膜
をマスクにして素子の境界（コンデンサおよびダイオー
ドの周囲）に相当する部分に、異方性ドライエッチング
等によって、上記Ｎ＋型埋込層２を貫通して半導体基板
１の表面まで達するような溝を構成する。そして、この
溝の底部にイオン打込み法によってＰ型不純物を導入し
て、チャンネルストッパ層５を形成する。First, an N + type buried layer 2 is formed by selectively introducing N type impurities into the surface of a semiconductor substrate 1 made of P type single crystal silicon using a silicon oxide film as a mask. The N − type epitaxial layer 3 is formed on the N + type buried layer 2 by vapor phase epitaxy.
Then, thermal oxidation is performed to form a silicon oxide film 4. Then, after depositing a silicon nitride film on the silicon oxide film 4 by a CVD method or the like, using this silicon nitride film as a mask, an anisotropic dry film is formed on a portion corresponding to the boundary of the element (around the capacitor and the diode). By etching or the like, a groove is formed so as to penetrate the N + type buried layer 2 and reach the surface of the semiconductor substrate 1. Then, P-type impurities are introduced into the bottom of the groove by the ion implantation method to form the channel stopper layer 5.
しかる後、熱酸化を行なって溝の内壁に酸化シリコン膜
を形成し、さらに必要に応じて窒化シリコン膜等の被着
を行なったりして、溝内に絶縁膜６を形成する。それか
ら、ポリシリコンを全面的に被着した後、エッチバック
を行なって絶縁膜５の内側の溝内にポリシリコン７を残
す。そして、熱酸化を行ない、ポリシリコン７の表面に
酸化シリコン膜８の蓋をしてから、マスクとなった窒化
シリコン膜を除去すると、トレンチアイソレーション領
域９によって分離された素子形成領域10が形成される。After that, thermal oxidation is performed to form a silicon oxide film on the inner wall of the groove, and if necessary, a silicon nitride film or the like is deposited to form the insulating film 6 in the groove. Then, after depositing polysilicon over the entire surface, etching back is performed to leave the polysilicon 7 in the trench inside the insulating film 5. Then, thermal oxidation is carried out to cover the surface of the polysilicon 7 with the silicon oxide film 8 and then the silicon nitride film used as the mask is removed to form the element formation region 10 separated by the trench isolation region 9. To be done.
次に、窒化シリコン膜等をマスクにして、上記トレンチ
アイソレーション領域９で囲まれた領域のエピタキシャ
ル層３内に、イオン打込み法等によってＮ型不純物を導
入し、Ｎ＋型埋込層２まで達するようなＮ＋型もしくは
Ｎ型の型半導体領域11を形成する。しかる後、マスクと
なった窒化シリコン膜を除去してから、再びCVD法によ
り全面的に窒化シリコン膜12を被着して、第１図（Ａ）
に示す状態となる。Next, using a silicon nitride film or the like as a mask, N-type impurities are introduced into the epitaxial layer 3 in the region surrounded by the trench isolation region 9 by an ion implantation method or the like to reach the N + -type buried layer 2. An N + type or N type type semiconductor region 11 is formed so as to reach it. After that, the silicon nitride film used as the mask is removed, and then the silicon nitride film 12 is entirely deposited again by the CVD method, as shown in FIG.
The state becomes as shown in.
なお、上記Ｎ型半導体領域11の形成のためのイオン打込
みを省略し、エピタキシャル層３のままにしておいても
よい。The ion implantation for forming the N-type semiconductor region 11 may be omitted and the epitaxial layer 3 may be left as it is.
第１図（Ａ）の状態の後は、上記窒化シリコン膜12の上
に全面的にフォトレジスト被膜13を被着してパターニン
グを行なってから、このフォトレジスト被膜13をエッチ
ングマスクとしてエッチングを行なって、上記半導体領
域11の表面の窒化シリコン膜12と酸化シリコン膜４にコ
ンタクト穴14を形成して、第１図（Ｂ）の状態となる。
このとき、下層の酸化シリコン膜４が窒化シリコン膜12
の下方までエッチングされて、いわゆるオーバハングａ
が生じる。After the state shown in FIG. 1 (A), a photoresist film 13 is deposited on the entire surface of the silicon nitride film 12 for patterning, and then etching is performed using the photoresist film 13 as an etching mask. Then, contact holes 14 are formed in the silicon nitride film 12 and the silicon oxide film 4 on the surface of the semiconductor region 11 to obtain the state of FIG. 1 (B).
At this time, the lower silicon oxide film 4 is changed to the silicon nitride film 12
Is etched down to the so-called overhang a
Occurs.
しかして、このオーバハングａをそのままにして、フォ
トレジスト被膜13を除去してから、窒化シリコン膜12の
上にCVD法により全面的にポリシリコン層を被着する。
それから、このポリシリコン層に対してパターニングを
行なって、上記コンタクト穴14およびそ周辺にポリシリ
コン層15を残して、第１図（ｃ）の状態となる。Then, with the overhang a left as it is, the photoresist film 13 is removed, and then a polysilicon layer is entirely deposited on the silicon nitride film 12 by the CVD method.
Then, this polysilicon layer is patterned to leave the state shown in FIG. 1C, leaving the polysilicon layer 15 in and around the contact hole 14.
この実施例では、上記ポリシリコン層15が半導体基板１
の他の位置（図示省略）に形成されるバイポーラトラン
ジスタ（例えば第２図のメモリセルにおけるマルチエミ
ッタ・トランジスタＱ１,Q２）のエミッタ領域の表面に
形成されるポリシリコン電極と同時に形成されるように
されている。In this embodiment, the polysilicon layer 15 is the semiconductor substrate 1
Formed at the same time as the polysilicon electrode formed on the surface of the emitter region of the bipolar transistor (for example, the multi-emitter transistors Q 1 and Q 2 in the memory cell of FIG. 2) formed at another position (not shown). Is being done.
すなわち、最近のバイポーラ集積回路では、トランジス
タの浅拡散化が進み、エミッタ領域は予めエミッタが形
成されるべき半導体領域の表面に電極となる高濃度ポリ
シリコン層を被着し、このポリシリコン層からの不純物
拡散によって形成されるようになって来ている。従っ
て、このようなデバイスにおいては、エミッタ用ポリシ
リコン電極の形成と同時に、上記キャパシタ用ポリシリ
コン層15の形成を行なうようにすれば、新たにポリシリ
コン層15の形成工程を設ける必要がない。That is, in recent bipolar integrated circuits, the shallow diffusion of transistors has progressed, and a high-concentration polysilicon layer serving as an electrode is deposited on the surface of a semiconductor region in which an emitter is to be formed in advance. It has come to be formed by diffusion of impurities. Therefore, in such a device, if the capacitor polysilicon layer 15 is formed at the same time when the emitter polysilicon electrode is formed, it is not necessary to additionally provide a step of forming the polysilicon layer 15.
第１図（Ｃ）の状態の後は、上記ポリシリコン層15およ
び窒化シリコン膜12上に、全面的にPSG（リン・シリケ
ート・ガラス）膜のような層間絶縁膜16を被着する。そ
れから、この層間絶縁膜16の上記ポリシリコン層15に対
応する位置に、開口部17を形成する。次に、上記層間絶
縁膜16上に全面的にタンタルオキサイド（Ta２Ｏ５）の
ような比誘電率の高い絶縁膜18を例えば、スパッタ法に
より被着する。しかる後、この絶縁膜18の上にダングス
テンもしくはモリブデンのような高融点金属あるいはそ
のシリサイドを蒸着してからパターニングを行なって、
開口部17の内側およびその周辺に、絶縁膜18を介して電
極層19を形成し、第１図（Ｄ）の状態となる。After the state shown in FIG. 1C, an interlayer insulating film 16 such as a PSG (phosphorus silicate glass) film is deposited on the entire surface of the polysilicon layer 15 and the silicon nitride film 12. Then, an opening 17 is formed in the interlayer insulating film 16 at a position corresponding to the polysilicon layer 15. Next, an insulating film 18 having a high relative dielectric constant such as tantalum oxide (Ta 2 O 5 ) is entirely deposited on the interlayer insulating film 16 by, for example, a sputtering method. After that, a refractory metal such as dangsten or molybdenum or its silicide is vapor-deposited on the insulating film 18 and then patterned.
An electrode layer 19 is formed inside and around the opening 17 with an insulating film 18 in between, and the state shown in FIG. 1D is obtained.
なお、上記実施例では、キャパシタが形成される半導体
領域11の表面に、２層の絶縁膜（４と12）が形成されて
いる場合について説明したが、この絶縁膜は３層以上で
あってもよいことはいうまでもない。In the above-mentioned embodiment, the case where two layers of insulating films (4 and 12) are formed on the surface of the semiconductor region 11 where the capacitor is formed has been described. It goes without saying that it is good.
［効果］ （１）キャパシタが形成される半導体領域の表面の２層
以上の絶縁膜に同一のマスクでコンタクト穴を形成し、
このコンタクト穴の内側に露出された半導体領域の表面
からその周辺にかけてポリシリコンのような導体層を化
学的気相成長法によって被着して、この導体層の上に遷
移金属酸化物からなる絶縁膜を介して電極層を形成する
ようにしたので、半導体領域の表面の絶縁膜に一枚のマ
スクでコンタクト穴が形成されるようになるとともに、
絶縁膜に生じたオーバハングは導体層の中に隠されると
いう作用により、キャパシタの耐圧や歩留りを低下させ
ることなく、製造工程を簡略化できるようになるという
効果がある。[Effects] (1) Contact holes are formed in the insulating film of two or more layers on the surface of the semiconductor region where the capacitor is formed with the same mask,
A conductive layer such as polysilicon is deposited by chemical vapor deposition from the surface of the semiconductor region exposed inside the contact hole to the periphery thereof, and an insulating film made of a transition metal oxide is deposited on the conductive layer. Since the electrode layer is formed via the film, the contact hole can be formed in the insulating film on the surface of the semiconductor region with one mask, and
Since the overhang generated in the insulating film is hidden in the conductor layer, there is an effect that the manufacturing process can be simplified without lowering the withstand voltage and the yield of the capacitor.
（２）キャパシタが形成される半導体領域の表面の２層
以上の絶縁膜に同一のマスクでコンタクト穴を形成し、
このコンタクト穴の内側に露出された半導体領域の表面
からその周辺にかけてポリシリコンのような導体層を化
学的気相成長法によって被着してこの導体層の上に遷移
金属酸化物からなる絶縁膜を介して電極層を形成するよ
うにしたので、半導体領域表面の絶縁膜に形成されるコ
ンタクト穴の上の導体層（ポリシリコン層）と電極層と
の間にキャパシタが形成されるという作用により、半導
体領域の大きさおよびその上にコンタクト穴の大小にか
かわりなく、導体層と電極層の大きさによってキャパシ
タの容量が決まるようになる。従って、導体層と電極層
を半導体領域の周囲の分離領域上まで延設させることに
より、キャパシタの実質的な容量を増加させることがで
きるという効果がある。(2) A contact hole is formed in the insulating film of two or more layers on the surface of the semiconductor region where the capacitor is formed with the same mask,
An insulating film made of a transition metal oxide is formed on the conductor layer by depositing a conductor layer such as polysilicon by chemical vapor deposition from the surface of the semiconductor region exposed inside the contact hole to the periphery thereof. Since the electrode layer is formed through the capacitor, a capacitor is formed between the conductor layer (polysilicon layer) above the contact hole formed in the insulating film on the surface of the semiconductor region and the electrode layer. The capacitance of the capacitor is determined by the size of the conductor layer and the electrode layer regardless of the size of the semiconductor region and the size of the contact hole formed on the semiconductor region. Therefore, by extending the conductor layer and the electrode layer onto the isolation region around the semiconductor region, there is an effect that the substantial capacitance of the capacitor can be increased.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
キャパシタが形成される半導体領域11の周囲の分離領域
がトレンチアイソレーション領域９とされているが、分
離領域はこれに限定されず、ロコス（LOCOS）と呼ばれ
る選択酸化膜等であってもよい。また、polySi上のTa２
Ｏ５構造を二重・三重以上につみあげて形成することも
可能である。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments and various modifications can be made without departing from the scope of the invention. Nor. For example, in the above embodiment,
The isolation region around the semiconductor region 11 where the capacitor is formed is the trench isolation region 9, but the isolation region is not limited to this and may be a selective oxide film called LOCOS or the like. Also, Ta 2 on polySi
It is also possible to pick up the O 5 structure to have a double or triple structure.
［利用分野］ 以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野であるバイポーラ型メモ
リにおけるメモリセルを構成するキャパシタの形成に適
用した場合について説明したが、この発明はそれに限定
されず、MOS集積回路その他容量の大きなキャパシタを
必要とする半導体装置一般に利用することができる。[Field of Use] In the above description, the invention mainly made by the present inventor is applied to the formation of a capacitor forming a memory cell in a bipolar memory which is the field of use as the background. However, the present invention is not limited thereto, and it can be used for general semiconductor devices that require a MOS integrated circuit and other capacitors having a large capacitance.
第１図は（Ａ）〜（Ｄ）は、本発明に係るキャパシタの
形成方法の一実施例を製造工程順に示す断面図、 第２図は、本発明を適用するのに好適なキャパシタを有
するメモリセルの構成例を示す回路図、 第３図（ａ）〜（ｄ）は、従来のキャパシタの製造方法
の一例を示す断面図である。 １……半導体基板、２……Ｎ＋型埋込層、３……Ｎ−型
エピタキシャル層、４……絶縁膜（酸化シリコン膜）、
７……ポリシリコン、８……酸化シリコン膜、９……ト
レンチ・アイソレーション領域、11……キャパシタ形成
領域（Ｎ型半導体領域）、12……絶縁膜、15……導体層
（ポリシリコン層）、16……層間絶縁膜、17……開口
部、18……絶縁膜（キャパシタの誘電体）、19……電極
層（バリアメタル）。1A to 1D are sectional views showing an embodiment of a method of forming a capacitor according to the present invention in the order of manufacturing steps, and FIG. 2 has a capacitor suitable for applying the present invention. 3A to 3D are cross-sectional views showing an example of a conventional method of manufacturing a capacitor. 1 ... Semiconductor substrate, 2 ... N + type buried layer, 3 ... N − type epitaxial layer, 4 ... Insulating film (silicon oxide film),
7 ... Polysilicon, 8 ... Silicon oxide film, 9 ... Trench isolation region, 11 ... Capacitor formation region (N-type semiconductor region), 12 ... Insulating film, 15 ... Conductor layer (polysilicon layer) ), 16 ... Interlayer insulating film, 17 ... Opening, 18 ... Insulating film (dielectric of capacitor), 19 ... Electrode layer (barrier metal).
Claims (4)
デンサとを形成する場合において、前記コンデンサが形
成される半導体領域に堆積された２以上の絶縁膜に、レ
ジスタマスクを用いてコンタクト穴を形成する工程と、
前記コンタクト穴の内側およびその周辺に導体層を化学
的気相成長法によって形成する工程と、前記導体層上に
誘電体としての絶縁膜を形成する工程と、前記誘電体と
しての絶縁膜上に電極層を設けて前記コンデンサを形成
する工程とを有することを特徴とする半導体装置の製造
方法。1. When forming a transistor and a capacitor on the same semiconductor substrate, a contact hole is formed using a resist mask in two or more insulating films deposited in a semiconductor region where the capacitor is formed. Process,
Forming a conductor layer inside and around the contact hole by a chemical vapor deposition method, forming an insulating film as a dielectric on the conductor layer, and forming an insulating film on the insulating film as a dielectric. A step of providing an electrode layer to form the capacitor, and a method of manufacturing a semiconductor device.
縁膜を被着し、前記層間絶縁膜の前記導体層に対応する
位置に開口部を形成してから、前記開口部の内側および
その周辺に誘電体としての絶縁膜を形成し、さらに、前
記誘電体としての絶縁膜上に前記電極層を形成するよう
にしたことを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。2. After forming the conductor layer, an interlayer insulating film is deposited on the conductor layer, an opening is formed at a position of the interlayer insulating film corresponding to the conductor layer, and then the inside of the opening is formed. 2. The semiconductor device according to claim 1, wherein an insulating film as a dielectric is formed on and around the insulating film, and the electrode layer is further formed on the insulating film as the dielectric. Manufacturing method.
電体としての絶縁膜が酸化タンタルであることを特徴と
する特許請求の範囲第１項または第２項記載の半導体装
置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the conductor layer is polysilicon, and the insulating film as the dielectric is tantalum oxide.
タであることを特徴とする特許請求の範囲第１項、第２
項または第３項記載の半導体装置の製造方法。4. A transistor according to claim 1, wherein the transistor is a bipolar transistor.
Item 3. A method of manufacturing a semiconductor device according to Item 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60197638A JPH0750769B2 (en) | 1985-09-09 | 1985-09-09 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60197638A JPH0750769B2 (en) | 1985-09-09 | 1985-09-09 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6258670A JPS6258670A (en) | 1987-03-14 |
| JPH0750769B2 true JPH0750769B2 (en) | 1995-05-31 |
Family
ID=16377813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60197638A Expired - Lifetime JPH0750769B2 (en) | 1985-09-09 | 1985-09-09 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750769B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2234060A (en) * | 1989-07-01 | 1991-01-23 | Plessey Co Plc | A radiation detector |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215067A (en) * | 1982-06-08 | 1983-12-14 | Nec Corp | Semiconductor integrated circuit device |
| JPS60107854A (en) * | 1983-11-16 | 1985-06-13 | Hitachi Ltd | Capacitor |
-
1985
- 1985-09-09 JP JP60197638A patent/JPH0750769B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6258670A (en) | 1987-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819052A (en) | Merged bipolar/CMOS technology using electrically active trench | |
| US4757028A (en) | Process for preparing a silicon carbide device | |
| US4590666A (en) | Method for producing a bipolar transistor having a reduced base region | |
| JPH0362024B2 (en) | ||
| US5290716A (en) | Method of manufacturing semiconductor devices | |
| KR900003835B1 (en) | Semiconductor device | |
| JPS61198780A (en) | Manufacture of semiconductor device | |
| US7956399B2 (en) | Semiconductor device with low buried resistance and method of manufacturing such a device | |
| US5324672A (en) | Manufacturing method for bipolar transistor | |
| JP3282172B2 (en) | Method for manufacturing BiMOS semiconductor device | |
| JPH0750769B2 (en) | Method for manufacturing semiconductor device | |
| JP2840488B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
| US4965652A (en) | Dielectric isolation for high density semiconductor devices | |
| JPH02199862A (en) | Semiconductor device and manufacture thereof | |
| JPH0252859B2 (en) | ||
| JPS60211958A (en) | Semiconductor device | |
| JPH0258367A (en) | Semiconductor device | |
| JPS6222479A (en) | Fast switching bipolar transistor construction and making thereof | |
| JPH0267732A (en) | Semiconductor integrated circuit | |
| JPH05218298A (en) | Semiconductor device | |
| JPH05152512A (en) | Method for manufacturing capacitor for semiconductor integrated circuit | |
| JPH0143468B2 (en) | ||
| JPH10256536A (en) | Semiconductor device and its manufacture | |
| JPH03185838A (en) | Manufacture of semiconductor device | |
| JPS62264643A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |