JPH0745735A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0745735A JPH0745735A JP5191003A JP19100393A JPH0745735A JP H0745735 A JPH0745735 A JP H0745735A JP 5191003 A JP5191003 A JP 5191003A JP 19100393 A JP19100393 A JP 19100393A JP H0745735 A JPH0745735 A JP H0745735A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- solder
- sealing
- semiconductor device
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体の封止技術、特
に、はんだによりベースとキャップを接続して半導体チ
ップを封止するために用いて効果のある技術に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor sealing technique, and more particularly to a technique effective for sealing a semiconductor chip by connecting a base and a cap with solder.
【０００２】[0002]
【従来の技術】例えば、はんだバンプを介して半導体チ
ップが搭載された板状のベースに対し、“コ”の字形の
断面形状を有するキャップをはんだ接続する構造の半導
体装置がある。2. Description of the Related Art For example, there is a semiconductor device having a structure in which a cap having a U-shaped cross section is soldered to a plate-shaped base on which a semiconductor chip is mounted via solder bumps.
【０００３】ところで本発明者らは、封止材にはんだを
用いた場合の熱膨張のパッケージに与える影響について
検討した。The present inventors have examined the effect of thermal expansion on the package when solder is used as the sealing material.
【０００４】以下は、本発明者によって検討された技術
であり、その概要は次の通りである。すなわち、封止材
にハンダを用いる半導体装置では、封止のために加熱処
理工程を経るが、はんだが封止面の全域を溶融したとき
にパッケージ内の空間（キャビティ）が膨張し、外気
（大気圧）より高くなる。また、封止処理が終了して加
熱雰囲気の外に出されるとキャビティ内の圧力は低下す
る。The following is a technique studied by the present inventor, and the outline thereof is as follows. That is, in a semiconductor device that uses solder as an encapsulant, a heat treatment step is performed for encapsulation, but when the solder melts the entire area of the encapsulation surface, the space (cavity) in the package expands and the outside air ( Atmospheric pressure). Further, when the sealing process is completed and the container is taken out of the heating atmosphere, the pressure in the cavity is lowered.
【０００５】この熱膨張及び収縮にパッケージが耐えら
れるように、パッケージの材料にはヤング率の大きいも
の（例えばアルミナ）を選んで使用している。In order to withstand the thermal expansion and contraction of the package, a material having a large Young's modulus (for example, alumina) is selected and used.
【０００６】[0006]
【発明が解決しようとする課題】本発明者の検討によれ
ば、ベースとキャップを低融点はんだを用いて封止する
上記の封止技術は、ヤング率の大きいパッケージ材料を
用いてパッケージ自体が熱的な影響を受けないように配
慮をしているものの、パッケージ（特にキャップ）が変
形するような素材ではないため、はんだの溶融中にキャ
ップが収縮すると、図５に示すように、ベース５０１と
キャップ５０２の接合面のはんだ５０３の一部がキャビ
ティ５０４内の空気に押されて封止面にボイド５０５を
生じるという問題のあることが本発明者によって見出さ
れた。According to the study by the present inventor, the above-mentioned sealing technique for sealing the base and the cap with the low melting point solder uses a package material having a large Young's modulus to form the package itself. Although consideration is given so as not to be affected by heat, the package (particularly the cap) is not a material that deforms, so if the cap contracts during melting of the solder, as shown in FIG. The present inventor has found that there is a problem that a part of the solder 503 on the joint surface of the cap 502 is pushed by the air in the cavity 504 to generate a void 505 on the sealing surface.
【０００７】封止部にボイド等が生じると、長期間の使
用過程においてキャビティに空気や水分が入り込み、パ
ターンや電極部を腐食させて動作不良や動作停止を招く
ことになり、半導体装置の信頼性を保証できなくなる。
また、製造時点で発見された場合には、歩留り低下の原
因になる。If a void or the like is generated in the sealing portion, air or water will enter the cavity during a long-term use process, corroding the pattern or the electrode portion, resulting in malfunction or stoppage of operation. Sex cannot be guaranteed.
Further, if found at the time of manufacturing, it may cause a decrease in yield.
【０００８】そこで、本発明の目的は、パッケージの加
熱を行っても封止はんだにボイド等を発生させることが
ないようにする技術を提供することにある。Therefore, an object of the present invention is to provide a technique for preventing voids or the like from being generated in the sealing solder even when the package is heated.
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００１０】[0010]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.
【００１１】すなわち、半導体チップを搭載したベース
に対し、前記半導体チップを内蔵するようにしてキャッ
プを前記ベースに被せ、その接合を封止用はんだにより
行う半導体装置であって、前記キャップの少なくとも一
部が、前記封止用はんだの溶融特性にほぼ合致した変形
特性を有するようにしている。That is, a semiconductor device in which a semiconductor chip is mounted on a base, a cap is placed on the base so that the semiconductor chip is built in, and the bonding is performed by soldering for sealing, wherein at least one of the caps is used. The portion has a deformation characteristic that substantially matches the melting characteristic of the sealing solder.
【００１２】[0012]
【作用】上記した手段によれば、雰囲気をはんだ封止時
に加熱することによってキャップの少なくとも一部が膨
張し、キャビティ内の圧力を一定に保つように機能し、
外気との間に圧力差が生じないようにするので、溶融し
ているはんだに対して外側へ押し出そうとする圧力は生
じない。したがって、はんだ封止時にパッケージの加熱
を行っても、封止はんだに変形を生じることがなく、ボ
イド等を発生することがない。According to the above-mentioned means, at least a part of the cap expands by heating the atmosphere during solder sealing, and functions to keep the pressure inside the cavity constant,
Since no pressure difference is generated between the solder and the outside air, the pressure for pushing the molten solder outward does not occur. Therefore, even if the package is heated at the time of soldering, the sealing solder is not deformed and voids are not generated.
【００１３】[0013]
【実施例】以下、本発明による実施例を図面に基づいて
詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００１４】（実施例１）図１は本発明による半導体装
置の一実施例を示す正面断面図である。(Embodiment 1) FIG. 1 is a front sectional view showing an embodiment of a semiconductor device according to the present invention.
【００１５】平板状のベース１０１上には、ボール状の
はんだバンプ１０２を介して半導体チップ１０３が実装
されている。はんだバンプ１０２は、ベース１０１側の
パターン及び半導体チップ１０３側のパッドに、リフロ
ー工程を経てはんだ接続される。A semiconductor chip 103 is mounted on a flat base 101 via ball-shaped solder bumps 102. The solder bumps 102 are soldered to the pattern on the base 101 side and the pads on the semiconductor chip 103 side through a reflow process.
【００１６】さらに、半導体チップ１０３が実装された
状態のベース１０１に対し、升形の形状を有するキャッ
プ１０４が低融点の封止はんだ１０５により、不図示の
加熱工程において溶融され、冷却によって凝固すると両
者は機械的に接続される。ベース１０１の材料には、例
えばアルミナが用いられるのに対し、キャップ１０４に
は温度に応じて変形する形状記憶合金を用いている。Further, when the semiconductor chip 103 is mounted on the base 101, a cap-shaped cap 104 is melted by a low melting point sealing solder 105 in a heating step (not shown) and solidified by cooling. Are mechanically connected. Alumina, for example, is used as the material of the base 101, while a shape memory alloy that deforms according to temperature is used for the cap 104.
【００１７】この場合、形状記憶合金は、封止はんだ１
０５が溶融を始める前に変形を開始し、冷却が開始され
るときには遅れて原形に復帰するような特性を有するこ
とが望ましい。すなわち、封止はんだ１０５の溶融の開
始から終了（凝固）まで、キャビティの内圧が変化して
も封止はんだ１０５に対しては圧力を与えないように変
形することが望ましい。In this case, the shape memory alloy is the sealing solder 1
It is desirable that 05 has a characteristic that it starts to deform before it starts melting and returns to its original shape with a delay when cooling is started. That is, it is desirable that the sealing solder 105 be deformed from the start to the end (solidification) of the sealing solder 105 so as not to apply pressure to the sealing solder 105 even if the internal pressure of the cavity changes.
【００１８】このような構造により、封止はんだ１０５
の溶融開始と共にキャップ１０４は、その一部（または
全面）が点線図示のように脹出し始める。そして、溶融
が完了し、逆に冷却され始めると収縮するように変形す
る。この結果、加熱処理が施されてもキャビティ内の圧
力は一定になり、封止はんだ１０５に対しては外気と同
一の圧力が付与されるため、ボイド等を生じることはな
い。With such a structure, the sealing solder 105
With the start of melting, the part of the cap 104 (or the entire surface) begins to swell as shown by the dotted line. Then, when the melting is completed and conversely begins to be cooled, it deforms so as to contract. As a result, the pressure inside the cavity becomes constant even when the heat treatment is performed, and the same pressure as the outside air is applied to the sealing solder 105, so that no void or the like is generated.
【００１９】図２及び図３は図１の実施例の変形例を示
すものである。図１の構成ではキャップ１０４の天井部
が通常時には平坦であるとしたが、図２に示すように、
通常時は凹部形状をなし、加熱時に点線図示のように平
坦になるような変形特性を有するキャップ２０１であっ
てもよい。また、図３に示すように、通常時は凸部形状
を有し、加熱時に点線図示のように平坦になるような変
形特性を有するキャップ３０１であってもよい。2 and 3 show a modification of the embodiment shown in FIG. In the configuration of FIG. 1, the ceiling portion of the cap 104 is normally flat, but as shown in FIG.
The cap 201 may have a concave shape in a normal state and have a deforming characteristic such that it becomes flat as shown by a dotted line when heated. Further, as shown in FIG. 3, the cap 301 may have a convex shape in a normal state and have a deforming characteristic such that it becomes flat as shown by a dotted line when heated.
【００２０】このようなキャップ形状にしておけば、加
熱時でも通常時の最大高さ以上になることはないため
（図１の場合には、膨出により通常時の最大高さよりも
高くなる）、加熱時に治具に接触する等の事故を無くす
ことができる。With such a cap shape, the height does not exceed the normal maximum height even during heating (in the case of FIG. 1, the height becomes higher than the normal maximum height due to bulging). It is possible to eliminate an accident such as contact with a jig during heating.
【００２１】（実施例２）図４は本発明の他の実施例を
示す正面断面図である。(Embodiment 2) FIG. 4 is a front sectional view showing another embodiment of the present invention.
【００２２】本実施例では、アルミナ等の通常のパッケ
ージ用材料をキャップ４０１に用い、この一部（この例
では、天井部の中央）にダイヤフラム４０２を設けたと
ころに特徴がある。このダイヤフラム４０２は、封止は
んだ１０５の溶融開始直前に作動する特性を有してい
る。ダイヤフラム４０２は、加熱処理によって塑性変形
が生ぜず、かつ外気に接触しても化学的変化を生じない
ような形状及び材料を用い、或いは加工を施す必要があ
る。The present embodiment is characterized in that a usual packaging material such as alumina is used for the cap 401, and a diaphragm 402 is provided on a part of this (in this example, the center of the ceiling portion). The diaphragm 402 has a characteristic that it operates immediately before the melting of the sealing solder 105 starts. The diaphragm 402 needs to be formed or processed so as not to be plastically deformed by the heat treatment and not to be chemically changed even if it comes into contact with the outside air.
【００２３】この実施例においても、前記実施例と同様
に封止はんだ１０５の溶融開始に先立ってダイヤフラム
４０２が膨出するように作動し、封止はんだ１０５に内
圧が付与されないように機能する。したがって、封止は
んだ１０５にボイド等を生じさせることはない。Also in this embodiment, similarly to the above-mentioned embodiment, the diaphragm 402 swells before the start of melting of the sealing solder 105, and functions so as not to apply the internal pressure to the sealing solder 105. Therefore, no void or the like is generated in the sealing solder 105.
【００２４】なお、図４の実施例にあっては、ダイヤフ
ラム４０２に代え、前記実施例で用いた形状記憶合金、
或いはベローズを用いることもできる。In the embodiment of FIG. 4, instead of the diaphragm 402, the shape memory alloy used in the above embodiment,
Alternatively, bellows can be used.
【００２５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
【００２６】例えば、図１の構成においては、キャップ
の全体を形状記憶合金で構成するものとしたが、一部
（例えば、天井部）のみに用いてもよい。For example, in the configuration of FIG. 1, the cap is entirely made of the shape memory alloy, but it may be used only in a part (for example, the ceiling portion).
【００２７】[0027]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.
【００２８】すなわち、半導体チップを搭載したベース
に対し、前記半導体チップを内蔵するようにしてキャッ
プを前記ベースに被せ、その接合を封止用はんだにより
行う半導体装置であって、前記キャップの少なくとも一
部が、前記封止用はんだの溶融特性にほぼ合致した変形
特性を有するようにしたので、はんだ封止時にパッケー
ジの加熱を行っても、封止はんだに変形を生じることが
なく、ボイド等を発生することがない。また、製品歩留
りを向上させることも可能になる。That is, a semiconductor device in which a cap is mounted on a base on which a semiconductor chip is mounted so that the semiconductor chip is built in, and the bonding is performed by soldering for sealing, wherein at least one of the caps is provided. Since the portion has a deformation characteristic that substantially matches the melting characteristic of the sealing solder, even if the package is heated during solder sealing, the sealing solder does not deform and voids or the like are generated. It never happens. It also becomes possible to improve the product yield.
【図１】本発明による半導体装置の一実施例を示す正面
断面図である。FIG. 1 is a front sectional view showing an embodiment of a semiconductor device according to the present invention.
【図２】図１の実施例の変形例を示す正面断面図であ
る。FIG. 2 is a front sectional view showing a modified example of the embodiment of FIG.
【図３】図１の実施例の他の変形例を示す正面断面図で
ある。FIG. 3 is a front sectional view showing another modification of the embodiment of FIG.
【図４】本発明の他の実施例を示す正面断面図である。FIG. 4 is a front sectional view showing another embodiment of the present invention.
【図５】パッケージ内の加圧に伴うボイド発生を示す断
面図である。FIG. 5 is a cross-sectional view showing generation of voids due to pressurization inside the package.
１０１ ベース １０２ はんだバンプ １０３ 半導体チップ １０４ キャップ １０５ 封止はんだ ２０１ キャップ ３０１ キャップ ４０１ キャップ ４０２ ダイヤフラム ５０１ ベース ５０２ キャップ ５０３ はんだ ５０４ キャビティ ５０５ ボイド 101 Base 102 Solder Bump 103 Semiconductor Chip 104 Cap 105 Sealing Solder 201 Cap 301 Cap 401 Cap 402 Diaphragm 501 Base 502 Cap 503 Solder 504 Cavity 505 Void
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金田 好司 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 細江 英之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 小原 哲治 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Koji Kaneda 5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Inside Hiritsu Cho-LS Engineering Co., Ltd. (72) Inventor Hideyuki Hosoe Tokyo 2326 Imai, Ome City, Hitachi, Ltd. Device Development Center (72) Inventor Tetsuji Ohara 5-20-1, Josuihonmachi, Kodaira-shi, Tokyo Hirate Super LSI Engineering Co., Ltd.
Claims (4)
前記半導体チップを内蔵するようにしてキャップを前記
ベースに被せ、その接合を封止用はんだにより行う半導
体装置であって、前記キャップの少なくとも一部が、前
記封止用はんだの溶融特性にほぼ合致した変形特性を有
することを特徴とする半導体装置。1. A base on which a semiconductor chip is mounted,
A semiconductor device in which the base is covered with a cap such that the semiconductor chip is built in, and the bonding is performed by sealing solder, wherein at least a part of the cap substantially matches the melting characteristics of the sealing solder. A semiconductor device having the above-mentioned deformation characteristics.
は、形状記憶合金であることを特徴とする請求項１記載
の半導体装置。2. The semiconductor device according to claim 1, wherein the portion having the deformation characteristic of the cap is a shape memory alloy.
通常時には凹部または凸部をなし、加熱時には平坦な形
状に変形することを特徴とする請求項２記載の半導体装
置。3. The shape of the deformed portion of the shape memory alloy is
3. The semiconductor device according to claim 2, wherein the semiconductor device normally has a concave portion or a convex portion and is deformed into a flat shape when heated.
は、ダイヤフラムまたはベローズであることを特徴とす
る請求項１記載の半導体装置。4. The semiconductor device according to claim 1, wherein the portion of the cap having a deformation characteristic is a diaphragm or a bellows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5191003A JPH0745735A (en) | 1993-08-02 | 1993-08-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5191003A JPH0745735A (en) | 1993-08-02 | 1993-08-02 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745735A true JPH0745735A (en) | 1995-02-14 |
Family
ID=16267256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5191003A Withdrawn JPH0745735A (en) | 1993-08-02 | 1993-08-02 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745735A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800210B2 (en) | 2005-03-18 | 2010-09-21 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP4917149B2 (en) * | 2006-04-25 | 2012-04-18 | デルファイ・テクノロジーズ・ホールディング・エス．アー．エール．エル． | Protective encapsulation |
| CN103516326A (en) * | 2012-06-28 | 2014-01-15 | 太阳诱电株式会社 | Acoustic wave device built-in module and communication device |
| US9197190B2 (en) | 2012-10-30 | 2015-11-24 | Taiyo Yuden Co., Ltd. | Electronic component module |
-
1993
- 1993-08-02 JP JP5191003A patent/JPH0745735A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800210B2 (en) | 2005-03-18 | 2010-09-21 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP4917149B2 (en) * | 2006-04-25 | 2012-04-18 | デルファイ・テクノロジーズ・ホールディング・エス．アー．エール．エル． | Protective encapsulation |
| CN103516326A (en) * | 2012-06-28 | 2014-01-15 | 太阳诱电株式会社 | Acoustic wave device built-in module and communication device |
| KR101486144B1 (en) * | 2012-06-28 | 2015-01-23 | 다이요 유덴 가부시키가이샤 | Acoustic wave device built-in module and communication device |
| US9478213B2 (en) | 2012-06-28 | 2016-10-25 | Taiyo Yuden Co., Ltd. | Acoustic wave device built-in module and communication device |
| CN103516326B (en) * | 2012-06-28 | 2016-11-09 | 太阳诱电株式会社 | Acoustic wave device built-in module and communicator |
| TWI578699B (en) * | 2012-06-28 | 2017-04-11 | 太陽誘電股份有限公司 | Acoustic wave device built-in module and communication device |
| US9197190B2 (en) | 2012-10-30 | 2015-11-24 | Taiyo Yuden Co., Ltd. | Electronic component module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998035382A1 (en) | Resin sealed semiconductor device and method for manufacturing the same | |
| JPH08116007A (en) | Semiconductor device | |
| JP2677632B2 (en) | Ultra-thin surface mount resin-sealed semiconductor device | |
| JPH0745735A (en) | Semiconductor device | |
| JPH04249348A (en) | Resin sealed semiconductor device and manufacture thereof | |
| JP2897479B2 (en) | Lead frame | |
| JPS5814557A (en) | Semiconductor device | |
| JPH08204107A (en) | Resin sealed semiconductor device | |
| JP2785917B2 (en) | Semiconductor chip module | |
| JPH0574776A (en) | Mounting structure of semiconductor device | |
| JP2885726B2 (en) | Method for manufacturing semiconductor device | |
| JPH01125941A (en) | Lead frame for semiconductor device | |
| JPH0567722A (en) | Resin sealed semiconductor device | |
| JPS6224646A (en) | Semiconductor device | |
| JP2522165B2 (en) | Semiconductor device | |
| JPH1168015A (en) | Lead frame, semiconductor device provided therewith, and manufacture thereof | |
| JPH09148499A (en) | Semiconductor air-tightly sealing type of package, and its manufacture | |
| JPH11345901A (en) | Semiconductor package | |
| JPH04116857A (en) | Semiconductor device | |
| JPH01310566A (en) | Semiconductor device | |
| JPH01181450A (en) | Resin sealed semiconductor device | |
| JPH03116855A (en) | Package structure | |
| JPH0218955A (en) | Lead frame for semiconductor device | |
| JPH02117162A (en) | Semiconductor device | |
| JP2739797B2 (en) | TAB type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |