JPH0740784B2 - 直列共振コンバ−タ - Google Patents
直列共振コンバ−タInfo
- Publication number
- JPH0740784B2 JPH0740784B2 JP62025327A JP2532787A JPH0740784B2 JP H0740784 B2 JPH0740784 B2 JP H0740784B2 JP 62025327 A JP62025327 A JP 62025327A JP 2532787 A JP2532787 A JP 2532787A JP H0740784 B2 JPH0740784 B2 JP H0740784B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- mos
- resonance
- fet
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は特に大電力用に適し、スイッチング素子を制
御して直列共振電流の半波を流して直流を交流にDC−AC
変換回路で変換し、その変換された交流出力を全波整流
して直流出力を得る直列共振コンバータに関する。
御して直列共振電流の半波を流して直流を交流にDC−AC
変換回路で変換し、その変換された交流出力を全波整流
して直流出力を得る直列共振コンバータに関する。
「従来の技術」 従来において、直流‐直流(DC-DC)コンバータにおけ
る損失を低減するため、第4図に示すようにフォワード
タイプのコンバータの出力回路にMOS-FETが用いられて
いる。このコンバータは直流電源1が主スイッチ2を介
して主トランス3の1次側に接続され、主スイッチ2の
オン,オフと同期して主トランス3の2次側の整流用MO
S-FET4,5を交互にオン,オフさせることによりMOS-FET
で整流作用を行うものである。オン抵抗の小さいMOS-FE
Tを用いることにより、PNダイオードに比べて低損失化
を図るものである。
る損失を低減するため、第4図に示すようにフォワード
タイプのコンバータの出力回路にMOS-FETが用いられて
いる。このコンバータは直流電源1が主スイッチ2を介
して主トランス3の1次側に接続され、主スイッチ2の
オン,オフと同期して主トランス3の2次側の整流用MO
S-FET4,5を交互にオン,オフさせることによりMOS-FET
で整流作用を行うものである。オン抵抗の小さいMOS-FE
Tを用いることにより、PNダイオードに比べて低損失化
を図るものである。
主トランス3の2次側電圧Vt及び整流素子(MOS-FE
T)4,5に流れる電流i2,i3の波形を第5図に示す。主ト
ランス3の2次側に発生する電圧Vtが正の期間にMOS-
FET4をオン、MOS-FET5をオフさせて主トランス3の1次
側から2次側へ電力を供給し、出力リアクタ6を通じて
出力コンデンサ7に充電し、電圧Vtが負の期間はMOS-
FET4をオフ、MOS-FET5をオンさせることにより、出力リ
アクタ6に流れていた電流をMOS-FET5を通して出力コン
デンサ7に流すことができる。
T)4,5に流れる電流i2,i3の波形を第5図に示す。主ト
ランス3の2次側に発生する電圧Vtが正の期間にMOS-
FET4をオン、MOS-FET5をオフさせて主トランス3の1次
側から2次側へ電力を供給し、出力リアクタ6を通じて
出力コンデンサ7に充電し、電圧Vtが負の期間はMOS-
FET4をオフ、MOS-FET5をオンさせることにより、出力リ
アクタ6に流れていた電流をMOS-FET5を通して出力コン
デンサ7に流すことができる。
MOS-FET4,5には寄生要素としてボディーダイオードがあ
り、このダイオードはリカバリー時間が長いため、ボデ
ィーダイオードに電流が流れると逆電圧印加時に大きな
リカバリー電流が流れることになる。第6図に第4図の
電流切り替わり時の時間軸拡大図を示す。出力リアクタ
6に流れる電流は連続になるため、MOS-FET4,5を流れる
電流i2,i3が同時に流れる期間T1,T2がある。この期間
T1,T2は負荷電流によって変化するため、MOS-FET4,5の
ゲート信号G2,G3を期間T1,T2の変化にあわせて変化させ
ないとMOS-FET4,5のボディーダイオードに電流が流れて
リカバリー電流が大きくなり、高周波化時の損失が増大
するという問題があった。また、負荷電流の変化にあわ
せて期間T1,T2が変化するため、それに合わせてゲート
信号G2,G3を発生させることは非常に困難であった。
り、このダイオードはリカバリー時間が長いため、ボデ
ィーダイオードに電流が流れると逆電圧印加時に大きな
リカバリー電流が流れることになる。第6図に第4図の
電流切り替わり時の時間軸拡大図を示す。出力リアクタ
6に流れる電流は連続になるため、MOS-FET4,5を流れる
電流i2,i3が同時に流れる期間T1,T2がある。この期間
T1,T2は負荷電流によって変化するため、MOS-FET4,5の
ゲート信号G2,G3を期間T1,T2の変化にあわせて変化させ
ないとMOS-FET4,5のボディーダイオードに電流が流れて
リカバリー電流が大きくなり、高周波化時の損失が増大
するという問題があった。また、負荷電流の変化にあわ
せて期間T1,T2が変化するため、それに合わせてゲート
信号G2,G3を発生させることは非常に困難であった。
又特開昭60−183977号公報に示すように、トランスの2
次側の電圧を検出して、これによりFETゲートを開閉制
御しているものもあるが、これは微弱電力である信号の
整流用としては有効である。然しこれを電力用整流器と
して用いることは、トランスに流れる電流がトランスの
リアクタンスの影響を受けて電圧よりも時間的に大きく
遅れるために、ボディーダイオード電流が流れ電力変換
効率が悪くなるので使用することはできない。
次側の電圧を検出して、これによりFETゲートを開閉制
御しているものもあるが、これは微弱電力である信号の
整流用としては有効である。然しこれを電力用整流器と
して用いることは、トランスに流れる電流がトランスの
リアクタンスの影響を受けて電圧よりも時間的に大きく
遅れるために、ボディーダイオード電流が流れ電力変換
効率が悪くなるので使用することはできない。
この発明の目的は駆動方法が簡単で高効率化が図れるMO
S-FETを整流回路に用いた直列共振コンバータを提供す
ることにある。
S-FETを整流回路に用いた直列共振コンバータを提供す
ることにある。
「問題点を解決するための手段」 この発明によればDC-AC変換回路により半波の直列共振
電流の交流出力を得、その交流出力を整流する整流回路
にMOS-FETが用いられる。更にDA−AC変換回路の出力側
には主トランスの1次側が接続され、その主トランスの
2次側の両端は第1,第2MOS−FETをそれぞれ通じて出力
コンデンサの一端に接続され、その出力コンデンサの他
端は上記主トランスの2次側の中点に接続され、上記第
1,第2MOS−FETを流れる第1,第2電流検出器が設けら
れ、それら第1,第2電流検出器の検出出力が共振電流幅
検出回路へ供給され、この共振電流幅検出回路の出力に
より第1,第2MOS−FETが駆動制御される。従来の技術と
異なるのは簡単な駆動回路で低損失なMOS-FET整流回路
を実現できる点である。
電流の交流出力を得、その交流出力を整流する整流回路
にMOS-FETが用いられる。更にDA−AC変換回路の出力側
には主トランスの1次側が接続され、その主トランスの
2次側の両端は第1,第2MOS−FETをそれぞれ通じて出力
コンデンサの一端に接続され、その出力コンデンサの他
端は上記主トランスの2次側の中点に接続され、上記第
1,第2MOS−FETを流れる第1,第2電流検出器が設けら
れ、それら第1,第2電流検出器の検出出力が共振電流幅
検出回路へ供給され、この共振電流幅検出回路の出力に
より第1,第2MOS−FETが駆動制御される。従来の技術と
異なるのは簡単な駆動回路で低損失なMOS-FET整流回路
を実現できる点である。
「実施例」 第1図はこの発明の実施例を説明する回路図である。直
流電源1の両端に共振コンデンサ10,10′の直列回路が
接続され、共振用コンデンサ10,10′と並列にその電圧
をクランプするダイオード11,11′がそれぞれ接続され
る。直流電源1の両端に主スイッチ13,13′の直列回路
が接続され、共振用コンデンサ10,10′の接続と、主ス
イッチ13,13′の接続点との間に共振用リアクタ12を介
して主トランス14の1次側が接続される。主トランス14
の2次側の両端はMOS-FET整流素子15,15′を通じて互に
接続され、その接続点と、主トランス14の2次側の中点
との間に出力コンデンサ16が接続され、出力コンデンサ
16と並列に負荷17が接続される。制御回路18は負荷17の
電圧を検出して主スイッチ13,13′の動作周波数を変化
させることにより、定電圧制御を行う。共振電流幅検出
回路19は整流素子15,15′に流れる共振電流を検出器20,
20′により検出して共振電流の幅を求め、MOS-FET整流
素子15,15′を駆動する。
流電源1の両端に共振コンデンサ10,10′の直列回路が
接続され、共振用コンデンサ10,10′と並列にその電圧
をクランプするダイオード11,11′がそれぞれ接続され
る。直流電源1の両端に主スイッチ13,13′の直列回路
が接続され、共振用コンデンサ10,10′の接続と、主ス
イッチ13,13′の接続点との間に共振用リアクタ12を介
して主トランス14の1次側が接続される。主トランス14
の2次側の両端はMOS-FET整流素子15,15′を通じて互に
接続され、その接続点と、主トランス14の2次側の中点
との間に出力コンデンサ16が接続され、出力コンデンサ
16と並列に負荷17が接続される。制御回路18は負荷17の
電圧を検出して主スイッチ13,13′の動作周波数を変化
させることにより、定電圧制御を行う。共振電流幅検出
回路19は整流素子15,15′に流れる共振電流を検出器20,
20′により検出して共振電流の幅を求め、MOS-FET整流
素子15,15′を駆動する。
共振用コンデンサ10,10′、ダイオード11,11′、共振用
リアクタ12、主スイッチ13,13′は直列共振形のDC−AC
変換回路21を構成している。
リアクタ12、主スイッチ13,13′は直列共振形のDC−AC
変換回路21を構成している。
MOS-FET整流素子15,15′には寄生要素としてボディーダ
イオードがあるためソースからドレインに電流を流すよ
うに接続する。主スイッチ13,13′を半サイクルごとに
交互にオン、オフさせることにより、主トランス14に共
振電流を流す。すなわち共振用コンデンサ10が充電さ
れ、共振用コンデンサ10′が放電されている状態で、主
スイッチ13がオンになされると、直流電源1、及び共振
用コンデンサ10から主スイッチ13-共振用リアクタ12-主
トランス14の1次側‐共振用コンデンサ10′を通じる直
列共振電流が流れ、共振用コンデンサ10は放電し、共振
用コンデンサ10′は充電される。この共振電流がゼロに
なると主スイッチ13は自動的にオフになり、その後、主
スイッチ13′がオンにされ、同様に動作して共振電流が
流れ、共振用コンデンサ10は充電され、共振用コンデン
サ10′は放電され、かつ主トランス14の1次側に流れる
共振電流は反対方向となる。
イオードがあるためソースからドレインに電流を流すよ
うに接続する。主スイッチ13,13′を半サイクルごとに
交互にオン、オフさせることにより、主トランス14に共
振電流を流す。すなわち共振用コンデンサ10が充電さ
れ、共振用コンデンサ10′が放電されている状態で、主
スイッチ13がオンになされると、直流電源1、及び共振
用コンデンサ10から主スイッチ13-共振用リアクタ12-主
トランス14の1次側‐共振用コンデンサ10′を通じる直
列共振電流が流れ、共振用コンデンサ10は放電し、共振
用コンデンサ10′は充電される。この共振電流がゼロに
なると主スイッチ13は自動的にオフになり、その後、主
スイッチ13′がオンにされ、同様に動作して共振電流が
流れ、共振用コンデンサ10は充電され、共振用コンデン
サ10′は放電され、かつ主トランス14の1次側に流れる
共振電流は反対方向となる。
主トランス14の2次側に誘起された電圧がMOS-FET整流
素子15,15′により全波整流される。つまり主トランス1
4の2次側に電圧が誘起されると、その電圧の極性に応
じて、MOS-FET整流素子15,15′の一方がそのボディーダ
イオードを通じて電流が流れる。この時、主トランス14
の2次側に接続されているMOS-FET整流素子15,15′に流
れる電流I4,I5を第2図に示す。第2図に示すようにこ
れら電流I4,I5は正弦半波状であり、MOS-FET整流素子1
5,15′に同時に電流が流れない期間T3,T4がある。共振
電流I4,I5は直流電流1の電圧、負荷17の電圧、共振用
リアクタ12、共振用コンデンサ10,10′の各値によって
決まる。ダイオード11,11′が直流電源1の電圧に共振
用コンデンサ10,10′の電圧をクランプするためMOS-FET
15,15′を流れる電流は、正弦半波状となる。共振電流I
4,I5を検出器20,20′により検出し、共振電流が流れて
いる期間を共振電流幅検出回路19で求め、MOS-FET15,1
5′を第2図に示すような信号A,Bで駆動することによ
り、MOS-FETのボディーダイオードに電流を流すことな
く、MOS-FETをオンさせることができる。つまり駆動信
号A,Bの終りを共振電流I4,I5の終り(零になった時)と
一致させればよい。
素子15,15′により全波整流される。つまり主トランス1
4の2次側に電圧が誘起されると、その電圧の極性に応
じて、MOS-FET整流素子15,15′の一方がそのボディーダ
イオードを通じて電流が流れる。この時、主トランス14
の2次側に接続されているMOS-FET整流素子15,15′に流
れる電流I4,I5を第2図に示す。第2図に示すようにこ
れら電流I4,I5は正弦半波状であり、MOS-FET整流素子1
5,15′に同時に電流が流れない期間T3,T4がある。共振
電流I4,I5は直流電流1の電圧、負荷17の電圧、共振用
リアクタ12、共振用コンデンサ10,10′の各値によって
決まる。ダイオード11,11′が直流電源1の電圧に共振
用コンデンサ10,10′の電圧をクランプするためMOS-FET
15,15′を流れる電流は、正弦半波状となる。共振電流I
4,I5を検出器20,20′により検出し、共振電流が流れて
いる期間を共振電流幅検出回路19で求め、MOS-FET15,1
5′を第2図に示すような信号A,Bで駆動することによ
り、MOS-FETのボディーダイオードに電流を流すことな
く、MOS-FETをオンさせることができる。つまり駆動信
号A,Bの終りを共振電流I4,I5の終り(零になった時)と
一致させればよい。
MOS-FET整流素子15,15′に流れる電流I4,I5を検出し、
電流I4,I5が同時にオンしないように制御回路18によ
り、主スイッチ13,13′を制御する動作周波数を制御す
れば負荷電流が変化した場合にも共振電流I4,I5が同時
に流れるということはない。このため、MOS-FETターン
オフ時にリカバリー電流が流れず、高周波化時に従来の
ように損失が増加するといった問題はなくなり、従来の
フォワードコンバータのように整流素子4,5を同時オン
させたり、負荷電流の変化にあわせて同時オンの期間を
制御するといったような複雑な制御をする必要がなくな
る。
電流I4,I5が同時にオンしないように制御回路18によ
り、主スイッチ13,13′を制御する動作周波数を制御す
れば負荷電流が変化した場合にも共振電流I4,I5が同時
に流れるということはない。このため、MOS-FETターン
オフ時にリカバリー電流が流れず、高周波化時に従来の
ように損失が増加するといった問題はなくなり、従来の
フォワードコンバータのように整流素子4,5を同時オン
させたり、負荷電流の変化にあわせて同時オンの期間を
制御するといったような複雑な制御をする必要がなくな
る。
この結果から明らかなように、直列共振コンバータの整
流素子としてMOS-FETを用いることにより、従来の技術
に比べて簡単な駆動回路でMOS-FET整流素子のボディー
ダイオードに電流を流さずに駆動することができ高周波
化時にも損失を増加させることのない低損失なMOS-FET
整流回路を実現できる。なおMOS-FET15,15′に対する駆
動信号A,Bをそれぞれ共振電流I4,I5が流れている期間内
とするのは、MOS-FET15,15′の駆動信号が共振電流I4,I
5のオン幅以上になると出力コンデンサ16が電源となっ
て主トランス14を介して1次側に帰還電流を流し、損失
が増加するのを防止するためである。
流素子としてMOS-FETを用いることにより、従来の技術
に比べて簡単な駆動回路でMOS-FET整流素子のボディー
ダイオードに電流を流さずに駆動することができ高周波
化時にも損失を増加させることのない低損失なMOS-FET
整流回路を実現できる。なおMOS-FET15,15′に対する駆
動信号A,Bをそれぞれ共振電流I4,I5が流れている期間内
とするのは、MOS-FET15,15′の駆動信号が共振電流I4,I
5のオン幅以上になると出力コンデンサ16が電源となっ
て主トランス14を介して1次側に帰還電流を流し、損失
が増加するのを防止するためである。
直流を交流に変換する直列共振形のDC-AF変換回路21と
しては第1図に示したものに限らず、各種のものを用い
ることができる。またDC-AC変換回路21の出力交流を整
流回路へ供給する場合に主トランスを用いることなく、
4つのMOS-FET整流素子をブリッジ接続した全波整流回
路を用いてもよい。整流回路の損失をなるべく小とする
点からは主トランス14を使用した方がよい。
しては第1図に示したものに限らず、各種のものを用い
ることができる。またDC-AC変換回路21の出力交流を整
流回路へ供給する場合に主トランスを用いることなく、
4つのMOS-FET整流素子をブリッジ接続した全波整流回
路を用いてもよい。整流回路の損失をなるべく小とする
点からは主トランス14を使用した方がよい。
「発明の効果」 以上説明したように、直流共振コンバータの整流素子と
してMOS-FETを用いることにより簡単な駆動回路で低損
失な整流回路を大電力用に対しても実現できるため、直
列共振コンバータの一層の高効率化が可能となる。また
この整流素子としてファーストリカバリーダイオードを
用いた場合よりこの発明のコンバータは整流回路の損失
が少ない。すなわち直流電源1の電圧を250V、出力コン
デンサ16の出力電圧V0を−54Vとし、整流素子としてMOS
-FET15,15′を用いた場合と、その代りにファーストリ
カバリーダイオードを用いた場合との各整流回路の損失
を第3図に示す。MOS-FETのボディーダイオードに電流
を流すと損失が増加するため、MOS-FETのオン電圧がボ
ディーダイオードの順方向降下電圧より低くなるように
MOS-FET15,15′のオン抵抗を選んである。第3図より明
らかなように、ファーストリカバリーダイオードに比べ
MOS-FETでは低損失化が図られており、出力電流I0=10A
の時、損失はMOS-FETを用いる場合ファーストリカバリ
ーダイオードを用いる場合の約60%となっている。MOS-
FETはオン抵抗を並列接続により小さくすることができ
るので更に低損失化が可能である。
してMOS-FETを用いることにより簡単な駆動回路で低損
失な整流回路を大電力用に対しても実現できるため、直
列共振コンバータの一層の高効率化が可能となる。また
この整流素子としてファーストリカバリーダイオードを
用いた場合よりこの発明のコンバータは整流回路の損失
が少ない。すなわち直流電源1の電圧を250V、出力コン
デンサ16の出力電圧V0を−54Vとし、整流素子としてMOS
-FET15,15′を用いた場合と、その代りにファーストリ
カバリーダイオードを用いた場合との各整流回路の損失
を第3図に示す。MOS-FETのボディーダイオードに電流
を流すと損失が増加するため、MOS-FETのオン電圧がボ
ディーダイオードの順方向降下電圧より低くなるように
MOS-FET15,15′のオン抵抗を選んである。第3図より明
らかなように、ファーストリカバリーダイオードに比べ
MOS-FETでは低損失化が図られており、出力電流I0=10A
の時、損失はMOS-FETを用いる場合ファーストリカバリ
ーダイオードを用いる場合の約60%となっている。MOS-
FETはオン抵抗を並列接続により小さくすることができ
るので更に低損失化が可能である。
共振電流幅検出回路19により共振電流が流れている期間
を求めてMOS-FET115,15′を駆動することによりボディ
ーダイオードに電流を流すことなく、MOS-FETをオンさ
せることができる。
を求めてMOS-FET115,15′を駆動することによりボディ
ーダイオードに電流を流すことなく、MOS-FETをオンさ
せることができる。
第1図はこの発明の直列共振コンバータの構成例を示す
接続図、第2図は第1図の整流回路に流れる電流波形及
び駆動信号波形図、第3図は整流回路の損失特性図、第
4図はMOS-FETを整流回路に用いた従来のフォワードコ
ンバータを示す接続図、第5図は第4図のMOS-FET整流
回路の電圧、電流波形図、第6図は第5図の時間軸拡大
およびMOS-FET整流素子駆動信号を示す図である。
接続図、第2図は第1図の整流回路に流れる電流波形及
び駆動信号波形図、第3図は整流回路の損失特性図、第
4図はMOS-FETを整流回路に用いた従来のフォワードコ
ンバータを示す接続図、第5図は第4図のMOS-FET整流
回路の電圧、電流波形図、第6図は第5図の時間軸拡大
およびMOS-FET整流素子駆動信号を示す図である。
Claims (1)
- 【請求項1】スイッチング素子を制御して直列共振電流
を流し、直流を交流にDC−AC変換回路で変換し、その変
換された交流を整流素子により全波整流して直流出力を
得る直列共振コンバータにおいて、 上記DC−AC変換回路の出力側には主トランスの1次側が
接続され、その主トランスの2次側の両端は第1,第2MOS
-FETをそれぞれ通じて出力コンデンサの一端に接続さ
れ、その出力コンデンサの他端は上記主トランスの2次
側の中点に接続され、上記第1,第2MOS-FETを流れる第1,
第2電流検出器が設けられ、それら第1,第2電流検出器
の検出出力が共振電流幅検出回路へ供給され、この共振
電流幅検出回路の出力により上記共振電流が流れている
期間の上記第1,第2MOS-FETが駆動制御されることを特徴
とする直列共振コンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62025327A JPH0740784B2 (ja) | 1987-02-04 | 1987-02-04 | 直列共振コンバ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62025327A JPH0740784B2 (ja) | 1987-02-04 | 1987-02-04 | 直列共振コンバ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63194570A JPS63194570A (ja) | 1988-08-11 |
JPH0740784B2 true JPH0740784B2 (ja) | 1995-05-01 |
Family
ID=12162857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62025327A Expired - Lifetime JPH0740784B2 (ja) | 1987-02-04 | 1987-02-04 | 直列共振コンバ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0740784B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2029209C (en) * | 1989-11-22 | 1999-07-27 | Patrizio Vinciarelli | Zero-current switching forward power conversion with controllable energy transfer |
JP5220646B2 (ja) * | 2009-02-12 | 2013-06-26 | 新電元工業株式会社 | 直列共振コンバータの制御手段 |
JP5857489B2 (ja) * | 2011-07-15 | 2016-02-10 | サンケン電気株式会社 | 共振コンバータ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58207871A (ja) * | 1982-05-29 | 1983-12-03 | Nippon Telegr & Teleph Corp <Ntt> | 全波整流回路 |
JPS60183977A (ja) * | 1984-03-01 | 1985-09-19 | Mitsubishi Electric Corp | 高精度整流回路 |
-
1987
- 1987-02-04 JP JP62025327A patent/JPH0740784B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63194570A (ja) | 1988-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042740B2 (en) | Soft-switching half-bridge inverter power supply system | |
US9118259B2 (en) | Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current | |
US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
US5907481A (en) | Double ended isolated D.C.--D.C. converter | |
US5329439A (en) | Zero-voltage-switched, three-phase pulse-width-modulating switching rectifier with power factor correction | |
US7859870B1 (en) | Voltage clamps for energy snubbing | |
US6535407B1 (en) | DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit | |
KR101000561B1 (ko) | 직렬 공진형 컨버터 | |
WO2005025043A1 (ja) | 同期整流型dc−dcコンバータ | |
KR20030011337A (ko) | 자율적 1차 인버터를 구비한 스위치 모드 전원장치 | |
US20170025969A1 (en) | Synchronous rectifier phase control to improve load efficiency | |
JPH07222444A (ja) | Dc−dcコンバータ | |
US20230299665A1 (en) | Power converting device | |
JP4913395B2 (ja) | 変換器 | |
JP3555137B2 (ja) | 双方向dc−dcコンバータ | |
US5680301A (en) | Series/parallel resonant converter | |
US20060083029A1 (en) | Switching power supply | |
JPH0740784B2 (ja) | 直列共振コンバ−タ | |
JP5105819B2 (ja) | Dc−dcコンバータ | |
JPH0746903B2 (ja) | 共振型スイッチング電源回路 | |
JP2777892B2 (ja) | 共振型インバータ式x線装置 | |
JP2917857B2 (ja) | 共振型コンバータ装置 | |
JPH0327768A (ja) | 共振形dc―dcコンバータの制御方法 | |
JP3493256B2 (ja) | スイッチング電源 | |
JP2628059B2 (ja) | 直流電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |