JPH0738241B2 - Timing circuit - Google Patents
Timing circuitInfo
- Publication number
- JPH0738241B2 JPH0738241B2 JP16357787A JP16357787A JPH0738241B2 JP H0738241 B2 JPH0738241 B2 JP H0738241B2 JP 16357787 A JP16357787 A JP 16357787A JP 16357787 A JP16357787 A JP 16357787A JP H0738241 B2 JPH0738241 B2 JP H0738241B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- time constant
- voltage
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テープレコーダなどの記録機器における記
録、記録解除間の切換えなどに用いられるタイミング回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timing circuit used for recording and switching between recording cancellations in a recording device such as a tape recorder.
一般に、テープレコーダでは、記録時、磁気ヘッドに付
加された記録側のヘッドスイッチを閉じて記録モードと
し、磁気ヘッドに対して交流バイアスを加えるととも
に、記録増幅器から記録すべき音声信号を加え、また、
記録解除時には、交流バイアスを解除するとともに、記
録側のヘッドスイッチを開いて、記録増幅器を停止させ
て記録すべき音声信号を解除している。Generally, in a tape recorder, at the time of recording, a recording side head switch added to a magnetic head is closed to set a recording mode, an AC bias is applied to the magnetic head, an audio signal to be recorded is added from a recording amplifier, and ,
During recording cancellation, the AC bias is canceled, the recording side head switch is opened, and the recording amplifier is stopped to cancel the audio signal to be recorded.
ところで、記録解除状態から記録開始、記録状態から記
録解除の切換えにおいて、交流バイアス発振器の動作開
始およびその解除、磁気ヘッドのスイッチの開閉、記録
増幅器の動作開始の時期の設定によって、切換えノイズ
が発生し、記録開始時や記録解除時に動作が不安定にな
り、ノイズを記録してしまうといった不都合がある。By the way, when switching from the recording-released state to the recording start and from the recording-state to the recording release, switching noise is generated depending on the timing of starting and releasing the operation of the AC bias oscillator, opening and closing the switch of the magnetic head, and setting the timing of the operation of the recording amplifier However, there is an inconvenience that the operation becomes unstable at the start of recording or at the time of canceling the recording, and noise is recorded.
このため、記録開始はテープ走行開始後、緩やかに行
い、記録解除はテープ走行停止前に瞬時に行うような制
御が好ましく、このような制御をマイクロコンピュータ
など、システム制御を用いて行うことも可能であるが、
その場合、制御信号数の増加や制御信号の形態に応じて
制御回路が複雑化し、IC化に適さないなどの不都合があ
る。For this reason, it is preferable to control the recording to be started gently after the tape starts running and to cancel the recording instantaneously before stopping the tape running. Such control can also be performed using a system control such as a microcomputer. In Although,
In that case, there is an inconvenience that the control circuit becomes complicated according to the increase in the number of control signals and the form of the control signals, and it is not suitable for an IC.
また、単純に、記録開始と、記録解除との時定数を異な
らせた時定数回路を用いた場合、記録用に磁気ヘッドに
付加されたスイッチの切換えタイミングが交流バイアス
や記録信号の停止のタイミングと一致したり、逆転する
などの問題があり、そのスイッチの切換えによっては、
ノイズや不安定要素を生じる。Further, when a time constant circuit in which the time constants for recording start and recording are different are simply used, the switching timing of the switch added to the magnetic head for recording is the timing of stopping the AC bias or the recording signal. There is a problem such as matching with or reversing, depending on the switching of that switch,
It causes noise and instability.
そこで、この発明は、記録、記録解除などのモード切換
えのタイミングの最適化を実現したものである。Therefore, the present invention realizes optimization of timing of mode switching such as recording and recording cancellation.
この発明のタイミング回路は、第１図に示すように、制
御入力（制御入力信号VCN）に応じてキャパシタ８を第
１の時定数τ１で充電または放電するとともに、キャパ
シタ８を第１の時定数より小さい第２の時定数τ２で放
電または充電させた後、キャパシタ８の電圧が特定の電
圧（基準電圧VTHb）に移行したことを以て第３の時定数
τ３で放電または充電させる時定数回路４と、この時定
数回路４が発生する電圧Ｖτと第１の基準電圧VTH1との
比較に基づいて磁気ヘッド12の録音、録音解除を行う第
１の制御信号VC1を発生するとともに、時定数回路４が
発生する電圧Ｖτと第２の基準電圧VTH2との比較に基づ
いて磁気ヘッド12に対して記録信号の供給またはその解
除を行う第２の制御信号VC2を第１の制御信号の時間幅
内で発生する制御信号発生回路10とを備え、時定数回路
４が発生する電圧Ｖτに応じて交流バイアス発振器20を
制御し、記録を開始するとき、磁気ヘッド12に加える交
流バイアス出力VABを緩やかに立ち上げ、記録を解除す
るとき、交流バイアス出力VABを瞬時に解除するもので
ある。As shown in FIG. 1, the timing circuit of the present invention charges or discharges the capacitor 8 with a first time constant τ 1 in accordance with a control input (control input signal V CN ) and also causes the capacitor 8 to have a first After being discharged or charged with the second time constant τ 2 smaller than the time constant, the voltage of the capacitor 8 is shifted to a specific voltage (reference voltage V THb ), so that the capacitor 8 is discharged or charged with the third time constant τ 3 . Based on the time constant circuit 4 and the comparison between the voltage Vτ generated by the time constant circuit 4 and the first reference voltage V TH1 , the first control signal V C1 for recording and canceling the recording of the magnetic head 12 is generated. At the same time, based on the comparison between the voltage Vτ generated by the time constant circuit 4 and the second reference voltage V TH2 , the first control signal V C2 for supplying or releasing the recording signal to the magnetic head 12 Control signal generation that occurs within the control signal time width Circuit 10 and controls the AC bias oscillator 20 according to the voltage Vτ generated by the time constant circuit 4, and when recording is started, the AC bias output V AB applied to the magnetic head 12 is gently raised to perform recording. When releasing, the AC bias output V AB is instantly released.
時定数回路４に設定された各時定数τ１、τ２、τ３の
大きさをτ３＞τ２，τ１＞τ２に設定する。そして、
時定数τ１を以てキャパシタ８を充電させることにより
時定数τ１を以て緩やかに立ち上がる電圧Ｖτを発生さ
せ、また、キャパシタ８を時定数τ２を以て充電させ、
その電圧Ｖτが特定の電圧（たとえば基準電圧VTHb）に
移行したことを以て時定数τ３に切り換えることによ
り、時定数τ２で急峻に降下した後、前記特定の電圧
（たとえば基準電圧VTHb）から時定数τ３で緩やかに降
下する電圧Ｖτが得られる。The magnitudes of the respective time constants τ 1 , τ 2 , τ 3 set in the time constant circuit 4 are set to τ 3 > τ 2 , τ 1 > τ 2 . And
When generating a voltage Vτ which gradually rises with a constant tau 1 time by charging the capacitor 8 with a constant tau 1, also to charge the capacitor 8 with a time constant tau 2,
Since the voltage Vτ shifts to a specific voltage (for example, the reference voltage V THb ) and is switched to the time constant τ 3 , the voltage V τ sharply drops at the time constant τ 2 and then the specific voltage (for example, the reference voltage V THb ). From this, a voltage Vτ that gradually drops with a time constant τ 3 is obtained.
また、時定数τ１を放電時定数、時定数τ２、τ３を充
電時定数に設定した場合には、時定数τ１を以て緩やか
に降下する電圧Ｖτ、また、キャパシタ８を時定数τ２
を以て充電させ、その電圧Ｖτが特定の電圧（基準電圧
VTHb）に移行したことを以て時定数τ３に切り換えるこ
とにより、時定数τ２で急峻に立ち上った後、電圧（基
準電圧VTHb）から時定数τ３で緩やかに立ち上がる電圧
Ｖτを発生させることができる。Further, when the time constant τ 1 is set to the discharge time constant and the time constants τ 2 and τ 3 are set to the charge time constant, the voltage Vτ that gradually drops with the time constant τ 1 and the time constant τ 2 of the capacitor 8 are set.
Is charged with a voltage Vτ of a specific voltage (reference voltage
By switching to the time constant τ 3 due to the transition to V THb ), a voltage V τ that rises steeply at the time constant τ 2 and then gradually rises at the time constant τ 3 from the voltage (reference voltage V THb ) is generated. You can
そして、制御信号発生回路10は、時定数回路４が発生す
る電圧Ｖτと第１の基準電圧VTH1との比較に基づいて磁
気ヘッド12の記録、記録解除を行う第１の制御信号VC1
を発生し、時定数回路４が発生する電圧Ｖτと第２の基
準電圧VTH2との比較に基づいて磁気ヘッド12に対する記
録信号（オーディオ信号Vm）の供給またはその解除を行
う第２の制御信号VC2を発生する。Then, the control signal generation circuit 10 performs the first control signal V C1 for recording and canceling the recording of the magnetic head 12 based on the comparison between the voltage Vτ generated by the time constant circuit 4 and the first reference voltage V TH1.
And a second control for supplying or canceling a recording signal (audio signal V m ) to the magnetic head 12 based on the comparison between the voltage Vτ generated by the time constant circuit 4 and the second reference voltage V TH2. Generate signal V C2 .
また、時定数回路４が発生した電圧Ｖτに応じて電源回
路22が、記録時、緩やかに立ち上がるとともに、記録解
除時に急峻に降下する出力電圧VKを発生する。この結
果、交流バイアス発振器20は、電圧VKに追従した交流バ
イアス出力VABを発生し、または、その解除が行われ
る。In addition, the power supply circuit 22 generates an output voltage V K that rises gently during recording and sharply drops during recording cancellation according to the voltage Vτ generated by the time constant circuit 4. As a result, the AC bias oscillator 20 generates the AC bias output V AB that follows the voltage V K or cancels it.
そこで、記録開始では、まず、磁気ヘッド12を記録可能
状態（ヘッドスイッチ14の導通およびヘッドスイッチ16
の非導通）にするとともに、制御入力に応じて交流バイ
アス発振器20の交流バイアス出力VABを緩やかに立ち上
げ、次いで記録信号を供給状態（記録増幅器18を動作状
態）に移行させる。Therefore, at the start of recording, first, the magnetic head 12 is in a recordable state (conduction of the head switch 14 and head switch 16).
And the AC bias output V AB of the AC bias oscillator 20 is gently raised according to the control input, and then the recording signal is transferred to the supply state (the recording amplifier 18 is in the operating state).
また、記録解除では、磁気ヘッド12に対する記録信号の
解除（記録増幅器18の動作停止）を行うと同時に、制御
入力に応じて交流バイアス出力VABを急峻に解除し、次
いで、時定数回路４が第３の時定数τ３による電圧Ｖτ
を発生した後、磁気ヘッド12を切り離して（ヘッドスイ
ッチ14の非導通およびヘッドスイッチ16の導通）非記録
状態にする。In the recording cancellation, the recording signal to the magnetic head 12 is canceled (the operation of the recording amplifier 18 is stopped), and at the same time, the AC bias output V AB is sharply canceled according to the control input, and then the time constant circuit 4 Voltage Vτ according to the third time constant τ 3
After that, the magnetic head 12 is separated (non-conduction of the head switch 14 and conduction of the head switch 16) to bring it into a non-recording state.
第１図は、この発明のタイミング回路の実施例を示す。 FIG. 1 shows an embodiment of the timing circuit of the present invention.
このタイミング回路において、制御入力信号VCNは、記
録停止状態から記録モード、記録モードから記録停止を
行うためのモード切換え入力であって、制御入力端子２
から時定数回路４に唯一の制御入力として加えられる。In this timing circuit, the control input signal V CN is a mode switching input for performing the recording mode from the recording stop state and the recording stop from the recording mode, and the control input terminal 2
To the time constant circuit 4 as the only control input.
時定数回路４は、制御入力端子２に加えられた制御入力
信号VCNに基づき、外部接続端子６に付加されたキャパ
シタ８の充放電を第１、第２および第３の時定数τ１、
τ２、τ３を以て行い、時定数τ１〜τ３に応じた増加
または減少形態を持つ電圧Ｖτを出力する。すなわち、
記録を開始するとき、制御入力信号VCNのフロントエッ
ジに対応して時定数τ１で充電し、また、記録を停止さ
せるとき、制御入力信号VCNのバックエッジに対応して
時定数τ２でキャパシタ８を放電するとともに、キャパ
シタ８が特定電圧に到達することを以て、時定数τ３で
放電する。この結果、時定数τ１による緩やかな立上り
を持つ電圧、時定数τ２による急峻に降下する電圧の
後、時定数τ３による緩やかに降下する電圧を発生させ
るのである。The time constant circuit 4 charges and discharges the capacitor 8 added to the external connection terminal 6 based on the control input signal V CN applied to the control input terminal 2 to the first, second and third time constants τ 1 ,
tau 2, carried out with a tau 3, and outputs a voltage Vτ with increased or decreased embodiment according to the time constant τ 1 ~τ 3. That is,
When recording is started, it is charged with a time constant τ 1 corresponding to the front edge of the control input signal V CN , and when recording is stopped, it is charged with a time constant τ 2 corresponding to the back edge of the control input signal V CN. In addition to discharging the capacitor 8, the capacitor 8 discharges with a time constant τ 3 as the capacitor 8 reaches a specific voltage. As a result, a voltage having a gradual rise due to the time constant τ 1 and a voltage having a steep fall due to the time constant τ 2 are generated, followed by a voltage having a gradual fall due to the time constant τ 3 .
このように時定数回路４が発生した電圧Ｖτは、記録停
止状態から記録モード、または記録モードから記録解除
などのモード切換えのための制御信号を発生する制御信
号発生回路10に加えられる。制御信号発生回路10は、時
定数回路４からの電圧に応じて時間差を持つタイミング
で複数の制御信号を発生させるため、第１および第２の
基準電圧VTH1、VTH2（VTH1＜VTH2）を設定し、電圧Ｖτ
が基準電圧VTH1を超えたとき、第１の制御信号VC1を発
生し、電圧Ｖτが基準電圧VTH2を超えたとき、第２の制
御信号VC2を発生するとともに、第１の制御信号VC1に対
して逆相関係にある第３の制御信号VC3を発生する。The voltage Vτ generated by the time constant circuit 4 is applied to the control signal generation circuit 10 that generates a control signal for switching the mode from the recording stopped state to the recording mode or from the recording mode to recording cancellation. Since the control signal generation circuit 10 generates a plurality of control signals at timings having a time difference according to the voltage from the time constant circuit 4, the first and second reference voltages V TH1 , V TH2 (V TH1 <V TH2 ) Is set, and the voltage Vτ
When the voltage exceeds the reference voltage V TH1 , a first control signal V C1 is generated, and when the voltage Vτ exceeds the reference voltage V TH2 , a second control signal V C2 is generated and the first control signal is generated. A third control signal V C3 having an anti-phase relationship with V C1 is generated.
磁気ヘッド12は、ヘッドスイッチ14、16の切換えによっ
て記録、記録解除を選択的に行うように設定されてお
り、記録時、記録増幅器18から抵抗19を通して記録すべ
き信号としてのオーディオ信号Vmを加える。そこで、ヘ
ッドスイッチ14は制御信号VC1によって、また、ヘッド
スイッチ16は制御信号VC3によってそれぞれ開閉され、
記録増幅器18は制御信号VC2によって動作が制御され
る。すなわち、磁気ヘッド12は、ヘッドスイッチ14が
閉、ヘッドスイッチ16が開の場合に記録モード、また、
ヘッドスイッチ16が閉、ヘッドスイッチ14が開の場合に
再生モードとなる。The magnetic head 12 is set so as to selectively perform recording and recording cancellation by switching the head switches 14 and 16, and at the time of recording, an audio signal V m as a signal to be recorded from the recording amplifier 18 through the resistor 19. Add. Therefore, the head switch 14 is opened / closed by the control signal V C1 , and the head switch 16 is opened / closed by the control signal V C3 .
The operation of the recording amplifier 18 is controlled by the control signal V C2 . That is, the magnetic head 12 is in the recording mode when the head switch 14 is closed and the head switch 16 is open.
When the head switch 16 is closed and the head switch 14 is open, the reproduction mode is set.
また、時定数回路４の発生した電圧Ｖτは、交流バイア
ス発振器20を駆動する電源回路22に駆動入力として加え
られる。電源回路22は、時定数回路４が発生する電圧Ｖ
τに応じて立ち上がるとともに降下する増加減少特性を
持つ電圧VKを交流バイアス発振器20の駆動電圧として発
生する。Further, the voltage Vτ generated by the time constant circuit 4 is applied as a drive input to the power supply circuit 22 that drives the AC bias oscillator 20. The power supply circuit 22 uses the voltage V generated by the time constant circuit 4.
A voltage V K having an increasing / decreasing characteristic that rises and falls according to τ is generated as a driving voltage of the AC bias oscillator 20.
この電圧VKは、出力端子24から取り出されて交流バイア
ス発振器20に加えられる。キャパシタ26は、交流バイア
ス発振器20の発振時の電流変動を吸収するために設けら
れている。このため、交流バイアス発振器20は、記録
時、電圧VKに応じて緩やかに立ち上がる交流バイアス出
力VABを発振し、記録解除時、急峻に交流バイアス出力V
ABを解除する。そして、この交流バイアス出力VABは、
キャパシタ28および可変抵抗30を通して磁気ヘッド12に
加えられる。This voltage V K is taken out from the output terminal 24 and applied to the AC bias oscillator 20. The capacitor 26 is provided to absorb a current fluctuation when the AC bias oscillator 20 oscillates. Therefore, the AC bias oscillator 20 oscillates the AC bias output V AB that gradually rises according to the voltage V K during recording, and sharply changes the AC bias output V AB during recording cancellation.
Release AB . And this AC bias output V AB is
It is applied to the magnetic head 12 through the capacitor 28 and the variable resistor 30.
したがって、記録時、制御入力信号VCNに応じて録音テ
ープがローディングされて走行を開始させるとともに、
ヘッドスイッチ14を閉じて記録モードとし、緩やかな立
上りを持つ交流バイアス出力VABを発生させ、交流バイ
アス出力VABが定常状態に移行する直前に記録増幅器18
を動作させることにより、交流バイアス出力VABに記録
すべきオーディオ信号Vmを重畳させて磁気ヘッド12に加
えることができる。また、記録の解除時、制御入力信号
VCNに応じて記録増幅器18を瞬時に停止させるととも
に、交流バイアス出力VABを瞬時に解除し、交流バイア
ス出力VABを確実に停止させた後、ヘッドスイッチ14を
開いて記録モードを解除し、交流磁気テープの走行停
止、ローディングの解除を行うことができる。Therefore, at the time of recording, the recording tape is loaded according to the control input signal V CN to start running, and
The head switch 14 is closed to enter the recording mode, the AC bias output V AB having a gentle rise is generated, and immediately before the AC bias output V AB shifts to the steady state, the recording amplifier 18
Is operated, the audio signal V m to be recorded can be superimposed on the AC bias output V AB and applied to the magnetic head 12. Also, when recording is canceled, the control input signal
The recording amplifier 18 is instantly stopped according to V CN , the AC bias output V AB is instantly released, and the AC bias output V AB is securely stopped, and then the head switch 14 is opened to release the recording mode. It is possible to stop the running of the AC magnetic tape and release the loading.
そして、再生モードでは、ヘッドスイッチ16を閉じると
ともにヘッドスイッチ14を開き、磁気ヘッド12で検出さ
れた再生信号を再生増幅器32で増幅し、再生出力VPBと
して取り出すことができる。Then, in the reproduction mode, the head switch 16 is closed and the head switch 14 is opened, the reproduction signal detected by the magnetic head 12 is amplified by the reproduction amplifier 32, and can be taken out as the reproduction output V PB .
次に、第２図は、時定数回路４、制御信号発生回路10お
よび電源回路22をICで構成した具体的な回路構成例を示
す。Next, FIG. 2 shows a concrete circuit configuration example in which the time constant circuit 4, the control signal generation circuit 10 and the power supply circuit 22 are constituted by an IC.
時定数回路４は、制御入力信号VCNの検出を行う第１の
比較器40Aとともに、キャパシタ８の放電時の時定数τ
２、τ３を切り換えるための第２の比較器40Bを備えて
いる。The time constant circuit 4 includes the first comparator 40A that detects the control input signal V CN and the time constant τ when the capacitor 8 is discharged.
A second comparator 40B for switching 2 and τ 3 is provided.
制御入力信号VCNは、第３図のＡに示すように、パルス
で与えられており、比較器40Aに電圧源402によって設定
された基準電圧VTHaは、たとえば、制御入力信号VCNの
中点レベルに設定される。そこで、比較器40Aの差動対
を成すトランジスタ404、406において、制御入力信号V
CNのレベルが基準電圧VTHaより高い場合には、定電流源
408による定電流Ｉがトランジスタ404側に流れ、また、
制御入力信号VCNのレベルが基準電圧VTHaより低い場合
には、定電流Ｉがトランジスタ406側に流れる。The control input signal V CN is given as a pulse as shown in A of FIG. 3, and the reference voltage V THa set by the voltage source 402 in the comparator 40A is, for example, in the control input signal V CN . Set to point level. Therefore, in the transistors 404 and 406 forming the differential pair of the comparator 40A, the control input signal V
If the CN level is higher than the reference voltage V THa , the constant current source
A constant current I by 408 flows to the transistor 404 side, and
When the level of the control input signal V CN is lower than the reference voltage V THa , the constant current I flows to the transistor 406 side.
トランジスタ406側の定電流Ｉは、トランジスタ410、41
2からなる電流ミラー回路を通じて外部接続端子６から
キャパシタ８に流れてその充電電流となり、また、トラ
ンジスタ404に流れる定電流Ｉはトランジスタ414、416
からなる電流ミラー回路を通じて比較器40Bに流れ込
む。The constant current I on the side of the transistor 406 is
The constant current I flowing through the transistor 404 is the constant current I flowing through the transistor 404 through the current mirror circuit consisting of 2 from the external connection terminal 6 to the capacitor 8 to become its charging current.
Flows into the comparator 40B through a current mirror circuit consisting of
ところで、この時定数回路４では、キャパシタ８の容量
Ｃτを一定とすると、時定数τ１（充電時定数）が定電
流Ｉの値によって決定され、キャパシタ８は時定数τ１
を以て第３図のＢにB1で示すように緩やかに充電され、
その電圧Ｖτは、電源電圧VCCに到達して飽和する。By the way, in the time constant circuit 4, when the capacitance Cτ of the capacitor 8 is constant, the time constant τ 1 (charging time constant) is determined by the value of the constant current I, and the capacitor 8 has a time constant τ 1
Therefore, the battery is slowly charged as shown by B 1 in B of FIG.
The voltage Vτ reaches the power supply voltage V CC and is saturated.
また、トランジスタ416から比較器40Bに定電流Ｉが加え
られる場合、キャパシタ８は放電状態に移行する。この
場合、キャパシタ８の電圧Ｖτが比較器40Bに電圧源418
によって設定された基準電圧VTHbより高い場合には、差
動対を成すトランジスタ420、422、424、426のトランジ
スタ420、422側が導通し、供給された定電流Ｉは、トラ
ンジスタ422に流れ、また、電圧Ｖτが基準電圧VTHbよ
り低い場合には、トランジスタ424、426側が導通し、供
給された定電流Ｉは、トランジスタ426に流れる。Further, when the constant current I is applied from the transistor 416 to the comparator 40B, the capacitor 8 shifts to the discharging state. In this case, the voltage Vτ of the capacitor 8 is supplied to the comparator 40B by the voltage source 418.
When the voltage is higher than the reference voltage V THb set by, the transistors 420, 422, 424, 426 forming a differential pair become conductive, and the supplied constant current I flows to the transistor 422. , If the voltage Vτ is lower than the reference voltage V THb , the transistors 424 and 426 become conductive, and the supplied constant current I flows through the transistor 426.
トランジスタ422に流れる定電流Ｉは、トランジスタ42
8、430からなる電流ミラー回路に流れ、この場合、トラ
ンジスタ430のエミッタ面積をトランジスタ428のエミッ
タ面積のｍ倍に設定すると、定電流Ｉのｍ倍の定電流mI
がトランジスタ430に流れ、キャパシタ８から放電電流
として引かれる。このとき、時定数回路４には、定電流
mIによって第２の時定数τ２が設定され、キャパシタ８
は、第３図のＢにB2で示すように、時定数τ２によって
急峻に放電され、電圧Ｖτは急激に降下するのである。The constant current I flowing in the transistor 422 is
The current flows in a current mirror circuit composed of 8 and 430. In this case, if the emitter area of the transistor 430 is set to m times the emitter area of the transistor 428, the constant current mI is m times the constant current I.
Flows into the transistor 430 and is drawn as a discharge current from the capacitor 8. At this time, the time constant circuit 4 has a constant current
The second time constant τ 2 is set by mI, and the capacitor 8
Is discharged rapidly due to the time constant τ 2 as indicated by B 2 in FIG. 3B, and the voltage V τ drops sharply.
そして、キャパシタ８の電圧Ｖτが、時定数τ２によっ
て急激に放電された結果、基準電圧VTHbに移行すると、
トランジスタ420、422が遮断状態、トランジスタ424、4
26が導通状態に移行し、定電流Ｉはトランジスタ424か
らトランジスタ432、434からなる電流ミラー回路に流れ
る。この場合、トランジスタ434のエミッタ面積をトラ
ンジスタ432のエミッタ面積のｎ倍に設定すると、定電
流Ｉのｎ（＜ｍ）倍の定電流nIがトランジスタ434に流
れ、キャパシタ８から放電電流として引かれる。このと
き、時定数回路４には、定電流nIによって第３の時定数
τ３が設定され、キャパシタ８は、第３図のＢにB3で示
すように、時定数τ３を以て緩やかに放電し、電圧Ｖτ
は緩やかに降下するのである。なお、実施例では、ｎ＜
１としているため、B3の傾斜はB1より緩やかになる。Then, when the voltage Vτ of the capacitor 8 is rapidly discharged due to the time constant τ 2 and then shifts to the reference voltage V THb ,
Transistors 420 and 422 are cut off, transistors 424 and 4
26 is turned on and the constant current I flows from the transistor 424 to the current mirror circuit composed of the transistors 432 and 434. In this case, if the emitter area of the transistor 434 is set to n times the emitter area of the transistor 432, a constant current nI that is n (<m) times the constant current I flows to the transistor 434 and is drawn from the capacitor 8 as a discharge current. At this time, the third time constant τ 3 is set in the time constant circuit 4 by the constant current nI, and the capacitor 8 is gradually discharged with the time constant τ 3 as shown by B 3 in B of FIG. Voltage Vτ
Will fall slowly. In the embodiment, n <
Since it is 1, the slope of B 3 is gentler than that of B 1 .
このようにキャパシタ８によって得られた電圧Ｖτは、
制御信号発生回路10の比較器102、104に加えられて電圧
源106、108で設定された第１および第２の基準電圧
VTH1、VTH2と比較される。ところで、第３図のＢから明
らかなように、基準電圧VTH1は基準電圧VTHbより低く0V
に近い小さい値に設定され、また、基準電圧VTH2は基準
電圧VTHbより高く電源電圧VCC（電圧Ｖτの上限レベ
ル）に近い値に設定され、レベル関係は０＜VTH1＜VTHb
＜VTH2＜VCCに設定されている。Thus, the voltage Vτ obtained by the capacitor 8 is
First and second reference voltages applied to the comparators 102, 104 of the control signal generating circuit 10 and set by the voltage sources 106, 108
Compared to V TH1 , V TH2 . By the way, as is clear from FIG. 3B, the reference voltage V TH1 is lower than the reference voltage V THb by 0V.
The reference voltage V TH2 is set higher than the reference voltage V THb and close to the power supply voltage V CC (upper limit level of the voltage Vτ), and the level relationship is 0 <V TH1 <V THb.
<V TH2 <V CC is set.
そこで、キャパシタ８の電圧Ｖτが基準電圧VTH1を超え
ると、比較器102は、出力反転を生じ、第３図のＣに示
すように、ＨレベルからＬレベルに変わる第１の制御信
号VC1を発生し、この制御信号VC1のＬ区間tRECでヘッド
スイッチ14が閉じられる。また、キャパシタ８の電圧Ｖ
τが基準電圧VTH2を超えると、比較器104は、出力反転
を生じ、第３図のＥに示すように、第２の制御信号VC2
を発生し、この制御信号VC2のＨ区間tmで記録増幅器18
が動作する。この動作期間が実質的な記録期間である。
そして、比較器102の出力は、インバータ110で反転され
て取り出され、これは、第３図のＤに示すように、第１
の制御信号VC1の反転出力である第３の制御信号VC3とな
る。この制御信号VC3のＨ区間tRECでヘッドスイッチ16
が開かれる。Therefore, when the voltage Vτ of the capacitor 8 exceeds the reference voltage V TH1 , the comparator 102 causes output inversion, and as shown in C of FIG. 3, the first control signal V C1 which changes from H level to L level. And the head switch 14 is closed in the L section t REC of this control signal V C1 . In addition, the voltage V of the capacitor 8
When τ exceeds the reference voltage V TH2 , the comparator 104 causes the output inversion, and the second control signal V C2 is generated as shown in E of FIG.
And the recording amplifier 18 is generated in the H section t m of the control signal V C2.
Works. This operation period is a substantial recording period.
Then, the output of the comparator 102 is inverted and taken out by the inverter 110, which is the first output as shown in D of FIG.
It becomes the third control signal V C3 which is an inverted output of the control signal V C1 . In the H section t REC of this control signal V C3 , the head switch 16
Is opened.
また、キャパシタ８の電圧Ｖτは、トランジスタ412の
コレクタから取り出されて電源回路22に加えられる。電
源回路22は、ダーリントン接続されたトランジスタ22
2、224を以て構成されているので、第３図のＦに示すよ
うに、電圧Ｖτに応じた電圧VKを発生する。したがっ
て、交流バイアス発振器20は、電圧VKに応じて駆動され
ることになり、第３図のＧに示すように、緩やかに立ち
上がって定常状態に移行するとともに、急峻に解除され
る交流バイアス出力VABを発生する。電圧VKは、電圧Ｖ
τをダイオードの順方向降下電圧VFの２個分をレベルシ
フトしていること、交流バイアス発振器20が、ある特定
の電源電圧から駆動し始めることにより、発振波形は、
第３図のＧに示すように、ヘッドスイッチの記録期間内
で発振開始、停止するように設定されている。Further, the voltage Vτ of the capacitor 8 is taken out from the collector of the transistor 412 and added to the power supply circuit 22. The power supply circuit 22 is a Darlington-connected transistor 22.
Since it is composed of 2, 224, a voltage V K corresponding to the voltage V τ is generated as shown in F of FIG. Therefore, the AC bias oscillator 20 is driven according to the voltage V K , and as shown by G in FIG. 3, the AC bias output is gradually raised to a steady state, and the AC bias output is released sharply. Generate V AB . The voltage V K is the voltage V
Since τ is level-shifted by two forward voltage drops V F of the diode, and the AC bias oscillator 20 starts to drive from a specific power supply voltage, the oscillation waveform becomes
As shown in G of FIG. 3, the oscillation is set to start and stop within the recording period of the head switch.
そして、第３図のＥに示す制御信号VC2の区間tmによっ
て記録増幅器18が動作状態に制御されると、記録増幅器
18から磁気ヘッド12に対して第３図のＨに示すような記
録すべきオーディオ信号Vmが加えられる。すなわち、記
録時、磁気ヘッド12には、交流バイアス出力VABに重畳
してオーディオ信号Vmが加えられ、磁気ヘッド12を通じ
て磁気テープに記録されるのである。Then, when the recording amplifier 18 is controlled to the operating state by the section t m of the control signal V C2 shown in E of FIG.
An audio signal V m to be recorded as shown at H in FIG. 3 is applied from 18 to the magnetic head 12. That is, at the time of recording, the audio signal V m is applied to the magnetic head 12 so as to be superimposed on the AC bias output V AB , and is recorded on the magnetic tape through the magnetic head 12.
すなわち、ヘッドスイッチ14を閉じて記録モードとし、
かつ、記録時には緩やかな立上りを持つ交流バイアス出
力VABを発生させ、交流バイアス出力VABが定常状態に移
行する直前に記録増幅器18を動作させることにより、交
流バイアス出力VABとともにオーディオ信号Vmを磁気ヘ
ッド12に加える。また、記録解除時には、記録増幅器18
の動作を瞬時に解除するとともに、交流バイアス出力V
ABを瞬時に解除した後、ヘッドスイッチ14を開いて記録
モードを解除する。すなわち、記録解除時には、交流バ
イアス出力VABの解除時点とヘッドスイッチ14を開く時
点との間にタイミングマージンが設定され、安定したモ
ード切換えが行われるのである。That is, the head switch 14 is closed to enter the recording mode,
At the time of recording, an AC bias output V AB having a gentle rise is generated, and the recording amplifier 18 is operated immediately before the AC bias output V AB shifts to a steady state, so that the AC bias output V AB and the audio signal V m Is added to the magnetic head 12. When recording is canceled, the recording amplifier 18
Operation is instantly canceled and AC bias output V
After AB is released instantly, the head switch 14 is opened to release the recording mode. That is, when recording is canceled, a timing margin is set between the time when the AC bias output V AB is released and the time when the head switch 14 is opened, and stable mode switching is performed.
そして、緩やかに立ち上がり、急峻に降下する駆動電圧
を以て交流バイアス発振器20の動作およびその動作解除
が行われるので、記録開始や記録解除時に電源電圧VCC
から電源回路22を通じて交流バイアス発振器20に急激に
流れ込むラッシュ電流やショックノイズの発生を防止で
きる。Then, gradually rises, so steeply operation and its operation cancellation of the AC bias oscillator 20 with a descending drive voltage is performed, the power supply voltage V CC at the start of recording or recording released
It is possible to prevent the occurrence of rush current or shock noise that suddenly flows from the power supply circuit 22 to the AC bias oscillator 20.
また、第２図に示したように、時定数回路４、制御信号
発生回路10および電源回路22は、その構成上、IC化に適
した回路であるから、容易にIC化できるとともに、外付
け部品がキャパシタ８のみであり、部品点数が削減され
る。Further, as shown in FIG. 2, since the time constant circuit 4, the control signal generating circuit 10 and the power supply circuit 22 are circuits suitable for being integrated into an IC, they can be easily integrated into an IC and can be externally attached. Since the component is only the capacitor 8, the number of components is reduced.
そして、時定数回路４では、単一のキャパシタ８に対し
て電流切換えによって複数の時定数τ１、τ２、τ３を
設定するため、設定精度を高め、信頼性の高いタイミン
グ制御を行うことができるのである。In the time constant circuit 4, a plurality of time constants τ 1 , τ 2 , and τ 3 are set by switching the current to the single capacitor 8, so that the setting accuracy is improved and highly reliable timing control is performed. Can be done.
なお、実施例では第１の時定数τ１でキャパシタ８を充
電し、第２および第３の時定数τ２、τ３でキャパシタ
８を放電させて所定のタイミングを形成した場合につい
て説明したが、この発明は、第１の時定数τ１でキャパ
シタ８を放電し、第２および第３の時定数τ２、τ３で
キャパシタ８を充電してタイミングを形成しても同様の
動作を実現できる。In the embodiment, the case where the capacitor 8 is charged with the first time constant τ 1 and the capacitor 8 is discharged with the second and third time constants τ 2 and τ 3 to form a predetermined timing has been described. The present invention realizes the same operation even when the capacitor 8 is discharged with the first time constant τ 1 and the capacitor 8 is charged with the second and third time constants τ 2 and τ 3 to form the timing. it can.
この発明によれば、記録するとき、緩やかな立上りを持
つ交流バイアス出力を発生させて磁気ヘッドを記録モー
ドとし、交流バイアス出力が定常状態に移行する直前で
記録すべき信号を磁気ヘッドに加え、また、記録を解除
するとき、記録すべき信号および交流バイアス出力を解
除した後、磁気ヘッドを切り離すことができるので、記
録およびその解除に最適で信頼性の高いタイミングが得
られ、記録開始または記録解除時点のノイズ発生を防止
でき、また、IC化に適する回路として構成でき、時定数
を設定するためのキャパシタは単一でよいので、外付け
部品の削減を図ることできる。According to the present invention, when recording, an AC bias output having a gentle rise is generated to set the magnetic head to the recording mode, and a signal to be recorded is added to the magnetic head immediately before the AC bias output shifts to a steady state. In addition, when canceling recording, the magnetic head can be disconnected after canceling the signal to be recorded and the AC bias output, so optimum and highly reliable timing for recording and cancellation can be obtained, and recording start or recording It is possible to prevent the generation of noise at the time of releasing the circuit, can be configured as a circuit suitable for integration into an IC, and a single capacitor for setting the time constant is sufficient, so that external parts can be reduced.
第１図はこの発明のタイミング回路の実施例を示すブロ
ック図、第２図は第１図に示したタイミング回路におけ
る時定数回路、制御信号発生回路および電源回路の具体
的な回路構成例を示す回路図、第３図は第２図に示した
タイミング回路の動作を示す図である。 ４……時定数回路 ８……キャパシタ 10……制御信号発生回路 12……磁気ヘッド 20……交流バイアス発振器 22……電源回路FIG. 1 is a block diagram showing an embodiment of a timing circuit of the present invention, and FIG. 2 shows a concrete circuit configuration example of a time constant circuit, a control signal generating circuit and a power supply circuit in the timing circuit shown in FIG. FIG. 3 is a circuit diagram showing the operation of the timing circuit shown in FIG. 4 …… Time constant circuit 8 …… Capacitor 10 …… Control signal generation circuit 12 …… Magnetic head 20 …… AC bias oscillator 22 …… Power supply circuit
Claims (1)
数で充電または放電するとともに、前記キャパシタを前
記第１の時定数より小さい第２の時定数で放電または充
電させた後、キャパシタの電圧が特定の電圧に移行した
ことを以て前記第２の時定数より大きい第３の時定数で
放電または充電させる時定数回路と、 この時定数回路が発生する電圧と第１の基準電圧との比
較に基づいて磁気ヘッドの録音、録音解除を行う第１の
制御信号を発生するとともに、前記時定数回路が発生す
る電圧と第２の基準電圧との比較に基づいて前記磁気ヘ
ッドに対して記録信号の供給またはその解除を行う第２
の制御信号を前記第１の制御信号の時間幅内で発生する
制御信号発生回路とを備え、 前記時定数回路が発生する電圧に応じて交流バイアス発
振器を制御し、記録を開始するとき、前記磁気ヘッドに
加える交流バイアス出力を緩やかに立ち上げ、記録を解
除するとき、前記交流バイアス出力を瞬時に解除するタ
イミング回路。1. A capacitor is charged or discharged with a first time constant in response to a control input, and the capacitor is discharged or charged with a second time constant smaller than the first time constant. A time constant circuit for discharging or charging with a third time constant larger than the second time constant when the voltage has shifted to a specific voltage, and a comparison between the voltage generated by the time constant circuit and the first reference voltage. And a recording signal for the magnetic head based on a comparison between a voltage generated by the time constant circuit and a second reference voltage. Second to supply or release
A control signal generating circuit for generating the control signal of 1 within the time width of the first control signal, controlling the AC bias oscillator according to the voltage generated by the time constant circuit, and when starting recording, A timing circuit that instantly releases the AC bias output when recording is canceled by gradually raising the AC bias output applied to the magnetic head.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16357787A JPH0738241B2 (en) | 1987-06-30 | 1987-06-30 | Timing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16357787A JPH0738241B2 (en) | 1987-06-30 | 1987-06-30 | Timing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS648501A JPS648501A (en) | 1989-01-12 |
| JPH0738241B2 true JPH0738241B2 (en) | 1995-04-26 |
Family
ID=15776553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16357787A Expired - Lifetime JPH0738241B2 (en) | 1987-06-30 | 1987-06-30 | Timing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738241B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260904U (en) * | 1988-10-19 | 1990-05-07 |
-
1987
- 1987-06-30 JP JP16357787A patent/JPH0738241B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648501A (en) | 1989-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177814B1 (en) | Semiconductor integrated circuit device | |
| NL193415C (en) | Amplifier for controlling a coil of a magnetic head. | |
| JPH0738241B2 (en) | Timing circuit | |
| US7463742B2 (en) | Signal output circuit | |
| US20050162231A1 (en) | Signal output apparatus | |
| JPH0814881B2 (en) | Recording control circuit | |
| US3909635A (en) | Cycling timer apparatus with automatic interruption and hold | |
| JP4245252B2 (en) | Constant current drive control circuit | |
| JPS606892Y2 (en) | Tape recorder muting circuit | |
| JP3681484B2 (en) | Motor controller for electronic commutator DC motor to compensate for torque drop | |
| JPS6327767B2 (en) | ||
| JPS6127926B2 (en) | ||
| JP3192226B2 (en) | Pulse width / voltage conversion circuit | |
| JPS60125195A (en) | Drive control circuit for motor | |
| JPS6235Y2 (en) | ||
| JPH0333951Y2 (en) | ||
| JPH0413789Y2 (en) | ||
| JPS606895Y2 (en) | Tape recorder muting circuit | |
| JPS634288Y2 (en) | ||
| JPS6017046Y2 (en) | Tape recorder muting circuit | |
| JPS6128249Y2 (en) | ||
| JPS6020182Y2 (en) | Tape recorder pause device | |
| JPS6144264Y2 (en) | ||
| JPS6145621Y2 (en) | ||
| KR910007634Y1 (en) | Dolby noise eraze type distinction and control circuit |