JPH073739Y2 - Composite circuit component - Google Patents
Composite circuit componentInfo
- Publication number
- JPH073739Y2 JPH073739Y2 JP1986155536U JP15553686U JPH073739Y2 JP H073739 Y2 JPH073739 Y2 JP H073739Y2 JP 1986155536 U JP1986155536 U JP 1986155536U JP 15553686 U JP15553686 U JP 15553686U JP H073739 Y2 JPH073739 Y2 JP H073739Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- dielectric substrate
- trap
- ceramic
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Receiver Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） 本考案はカラーテレビ受像機のようなカラーテレビ信号
処理手段に用いられる複合回路部品に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a composite circuit component used in a color television signal processing means such as a color television receiver.
（従来の技術） 一般に、カラーテレビ受像機の信号回路系には、音声搬
送除去用の３端子のセラミックトラップと、このセラミ
ックトラップの２端子構成の結合用コンデンサと、色搬
送波除去用の２端子構成のトラップ及び映像信号遅延用
の３端子構成の遅延回路部からなる４種類の部品が組み
込まれている。(Prior Art) Generally, in a signal circuit system of a color television receiver, a three-terminal ceramic trap for removing an audio carrier, a coupling capacitor having a two-terminal structure of this ceramic trap, and a two-terminal for removing a color carrier wave are provided. Four types of parts, which are a trap having a configuration and a delay circuit section having a three-terminal configuration for delaying a video signal, are incorporated.
これら各部品はそれぞれ別々の仕様に基づき製造され信
号回路系の基板に組み込まれるものであるため、これら
各部品の最終出力である映像信号特性は、各々の部品に
よる信号のバラツキが重畳されたものとなり良好な特性
を得ることができないという問題がある。Since each of these parts is manufactured according to different specifications and incorporated into the circuit board of the signal circuit system, the video signal characteristics that are the final output of each of these parts are those in which signal variations due to each part are superimposed. Therefore, there is a problem that good characteristics cannot be obtained.
また、上述した各部品が信号処理系のプリント基板にそ
れぞれ別々に取り付けられるものであるため、これら全
体の占有面積が大きくなると共に、端子（電極）数も多
く製造工程が煩雑化するという問題もある。Further, since each of the above-mentioned components is separately mounted on the printed circuit board of the signal processing system, the area occupied by them as a whole is increased, and the number of terminals (electrodes) is large, which complicates the manufacturing process. is there.
（考案が解決しようとする問題点） 上述したように従来のこの種の回路部品は、合成した出
力特性が悪く、占有面積も大きくしかも端子数も多くな
るという問題がある。(Problems to be Solved by the Invention) As described above, the conventional circuit components of this type have problems that the combined output characteristics are poor, the occupied area is large, and the number of terminals is large.
そこで本考案は出力特性が良好で占有面積を小さくする
ことができ、しかも端子数も低減できる複合回路部品を
提供することを目的とするものである。Therefore, an object of the present invention is to provide a composite circuit component which has good output characteristics, can occupy a small area, and can reduce the number of terminals.
［考案の構成］ （問題点を解決するための手段） 本考案は、一枚の誘電体基板上に、カラーテレビ信号処
理の信号回路系を構成する音声搬送波除去用のセラミッ
クトラップ部、このセラミックトラップ部の結合用イン
ダクタ部、色搬送波除去用のトラップ部、映像信号遅延
用の遅延回路部及びこれ等各部に関連をもたせる接続電
極部とを有し、前記セラミックトラップ部は前記誘電体
基板の表裏に亘り、かつセラミックトラップ素子に並列
となるように配置されたコンデンサをトリミングするこ
とにより帯域幅を調整可能とされていることを特徴とす
るものである。[Structure of the Invention] (Means for Solving Problems) The present invention relates to a ceramic trap portion for removing an audio carrier wave, which constitutes a signal circuit system for color television signal processing, on a single dielectric substrate, and this ceramic. The ceramic trap portion has a coupling inductor portion of a trap portion, a trap portion for removing a color carrier, a delay circuit portion for delaying a video signal, and a connection electrode portion related to each of these portions, and the ceramic trap portion of the dielectric substrate. It is characterized in that the bandwidth can be adjusted by trimming a capacitor arranged across the front and back and in parallel with the ceramic trap element.
（作用） 次に上記構成の装置の作用を説明する。(Operation) Next, the operation of the apparatus having the above-described configuration will be described.
この複合回路部品は、カラーテレビ信号処理手段の信号
回路系を構成する音声搬送波除去用のセラミックトラッ
プと、このセラミックトラップ部の結合用インダクタ部
と、色搬送波除去用のトラップ部と、映像信号遅延用の
遅延回路部と、これら各部を関連付ける接続電極部とを
一枚の誘電体基板上に形成したことにより、これら各部
を個別に基板上に形成する場合に比較し最終的な出力信
号である映像信号の安定化を図れ、かつ、全体の占有面
積が小さく接続端子数も減少する。This composite circuit component includes a ceramic trap for removing an audio carrier wave forming a signal circuit system of a color television signal processing means, a coupling inductor section for the ceramic trap section, a trap section for removing a color carrier wave, and a video signal delay. The final output signal is obtained by forming the delay circuit section for use and the connection electrode section that associates these sections on a single dielectric substrate, as compared with the case where these sections are individually formed on the board. The video signal can be stabilized, and the entire occupied area is small and the number of connection terminals is also reduced.
しかもセラミックトラップ部のコンデンサをトリミング
することにより容易に帯域幅の調整ができる。Moreover, the bandwidth can be easily adjusted by trimming the capacitor of the ceramic trap portion.
（実施例） 以下に本考案の第１の実施例を第１図、第２図を参照し
て説明する。第１図はこの実施例の具体的構造を、第２
図は等価回路をそれぞれ示すものである。(Embodiment) A first embodiment of the present invention will be described below with reference to FIGS. 1 and 2. FIG. 1 shows the concrete structure of this embodiment,
The figures show equivalent circuits, respectively.
同図に示す複合回路部品は、一枚の誘電体基板（例えば
チタン酸バリウム系等）１に、カラーテレビ受像機のよ
うなカラーテレビ信号処理手段の信号回路系を構成する
音声搬送波除去用の帯域調整機能付セラミックトラップ
部CFと、このセラミックトラップ部CFの結合用インダク
タ部Ｌと、色搬送波除去用のトラップ部TRと、映像信号
遅延用の遅延回路部DLと、前記セラミックトラップ部C
F,結合用インダクタ部L,トラップ部TR及び遅延回路部DL
を電気的に接続すると共に外部回路にこれら各部を接続
する接続電極部とを組み込むことにより構成されてい
る。The composite circuit component shown in the figure has a dielectric substrate (for example, barium titanate system) 1 for removing an audio carrier wave which constitutes a signal circuit system of a color television signal processing means such as a color television receiver. Ceramic trap section CF with band adjustment function, coupling inductor section L of this ceramic trap section CF, trap section TR for removing color carrier, delay circuit section DL for video signal delay, and said ceramic trap section C
F, coupling inductor part L, trap part TR and delay circuit part DL
Are electrically connected to each other, and a connection electrode portion that connects these portions to an external circuit is incorporated.
前記セラミックトラップCFは、２個のセラミックトラッ
プ素子2a,2bを内蔵し、かつ、一方のセラミックトラッ
プ素子2aに入力信号を供給するための入力端子3a、他方
のセラミックトラップ素子2bから出力信号を取り出すた
めの出力端子3b及び両セラミックトラップ素子2a,2b共
通のアース端子3cを有し、第１図において誘電体基板１
の表面左上隅に配置されている。そして、前記誘電体基
板１の表面には、前記入力端子3aに一方の端部が接続さ
れ誘電体基板１の表面左下隅に他方の端部を望ませた第
１の電極層4aが形成されている。また、この第１の電極
層4aと平行配置に、かつ、一方の端部が前記出力端子3b
に接続され他方の端部を誘電体基板１の下端縁近傍に望
ませた第２の電極層4bが形成されている。The ceramic trap CF has two built-in ceramic trap elements 2a and 2b, and outputs an output signal from an input terminal 3a for supplying an input signal to one ceramic trap element 2a and the other ceramic trap element 2b. Has an output terminal 3b and a ground terminal 3c common to both ceramic trap elements 2a and 2b.
It is located in the upper left corner of the surface. Then, on the surface of the dielectric substrate 1, one end is connected to the input terminal 3a, and a first electrode layer 4a is formed at the lower left corner of the surface of the dielectric substrate 1 so that the other end is desired. ing. In addition, the first electrode layer 4a is arranged in parallel with one end of the output terminal 3b.
A second electrode layer 4b is formed on the other end of the dielectric substrate 1 in the vicinity of the lower end edge thereof.
前記供給用インダクタ部Ｌは、前記第1,第２の電極層4
a,4b間に搭載接続されたドラム状コア５及びこのドラム
状コアに巻回される第１のコイル６により構成されてい
る。The supply inductor portion L includes the first and second electrode layers 4
It is composed of a drum-shaped core 5 mounted and connected between a and 4b, and a first coil 6 wound around the drum-shaped core.
前記色搬送波除去用のトラップ部TRは、誘電体基板１の
表面略中央部に配置されたドラム状コア７及びこのドラ
ム状コア７に巻回された第２のコイル８からなるインダ
クタ９と、このインダクタ９に並列接続された第３のコ
ンデンサC3と、インダクタ９及び第３のコンデンサC3に
直列接続された第４のインダクタC4とにより構成されて
いる。すなわち、前記誘電体基板１の表面には、前記セ
ラミックトラップ部CFのアース端子3cに一方の端部が接
続されこの誘電体基板１の上端縁に他方の端部を望ませ
た第４の電極層4dと、前記インダクタ９の一方の端子か
らこの誘電体基板１の下端縁まで延在された第７の電極
層4gと、前記インダクタ９の他方の端子からＬ字状に屈
曲形成した第６の電極層4fとが設けられ、また、誘電体
基板１の裏面には、一方の端部を前記第４の電極層4dの
他方の端部に対応する位置に臨ませると共に他方の端部
を前記第６の電極層4fと誘電体基板１を介して交差する
ように形成した第５の電極層4eと、前記第６の電極層4
f,インダクタ９及び第７の電極層4gの裏面側に配置する
第８の電極層4hとが設けられている。そして、第７の電
極層4gと第８の電極層4hとは誘電体基板１の下端縁Ｘ部
分で接続されている。The trap section TR for removing the color carrier wave includes an inductor 9 including a drum core 7 arranged substantially in the center of the surface of the dielectric substrate 1 and a second coil 8 wound around the drum core 7. It is composed of a third capacitor C 3 connected in parallel with the inductor 9 and a fourth inductor C 4 connected in series with the inductor 9 and the third capacitor C 3 . That is, on the surface of the dielectric substrate 1, one end is connected to the ground terminal 3c of the ceramic trap CF, and the other end is desired at the upper edge of the dielectric substrate 1. A layer 4d, a seventh electrode layer 4g extending from one terminal of the inductor 9 to the lower edge of the dielectric substrate 1, and a sixth electrode layer bent from the other terminal of the inductor 9 in an L shape. And the other end of the dielectric substrate 1 is made to face one end of the fourth electrode layer 4d at a position corresponding to the other end of the fourth electrode layer 4d. A fifth electrode layer 4e formed so as to intersect the sixth electrode layer 4f with the dielectric substrate 1 in between, and a sixth electrode layer 4
f, the inductor 9, and the eighth electrode layer 4h arranged on the back surface side of the seventh electrode layer 4g. Then, the seventh electrode layer 4g and the eighth electrode layer 4h are connected at the lower end edge X portion of the dielectric substrate 1.
これにより、第６の電極層4fと第８の電極層4hとの重合
部分で誘電体基板１の表裏に亘る第３のコンデンサC
3が、また、第６の電極層4fと第５の電極層4eとの重合
部分で誘電体基板１の表裏に亘る第４のコンデンサC4が
それぞれ形成されるようになっている。As a result, the third capacitor C extending from the front surface to the back surface of the dielectric substrate 1 at the overlapping portion of the sixth electrode layer 4f and the eighth electrode layer 4h.
3 and the fourth capacitor C 4 extending over the front and back of the dielectric substrate 1 is formed at the overlapping portion of the sixth electrode layer 4f and the fifth electrode layer 4e.
前記遅延回路部DLは、誘電体基板１の表面で、かつ、前
記インダクタ９の右側方及び右側端部近くに配置された
それぞれコイル10,ドラム状コア11,コイル12,ドラム状
コア13からなる第1,第２の遅延用インダクタ14a,14b
と、３個のコンデンサC5，C6，C7とから構成されいて
る。即ち、前記第６の電極層4fは第１の遅延用インダク
タ14aの一方の入力端子に接続され、また、誘電体基板
１の表面には、第１の遅延用インダクタ14aの下方に位
置して第９の電極層4iが、この第９の電極層4iと第２の
遅延用インダクタ14bとの間に位置して第10の電極層4j
がそれぞれ設けられている。さらに、誘電体基板１の裏
面には、前記第５の電極層4eに引き続いて、かつ前記第
9,第10の電極層4i,4jの合計面積よりもさらに広面積の
第11の電極層4kと、この第11の電極層4kから誘電体基板
１の上端縁に向けて突出形成した第12の電極層4lとが形
成されている。そして、誘電体基板１の表面には、第1,
第２の遅延用インダクタ14a,14bを直列に接続する第13
の電極層4mが前記第12の電極層4lと誘電体基板１を介し
て交差するように形成されている。このように第９乃至
台13の各電極層4i,4j,4k,4l,4mを配置することにより、
第９の電極層4iと第11の電極層4kとでコンデンサC5が、
第10の電極層4jと第11の電極層4kとでコンデンサC6が、
第13の電極層4mと第12の電極層4lとによりコンデンサC6
がそれぞれ形成されるようになっている。前記第１の遅
延用インダクタ14aのコイル10の中間タップ10aは第９の
電極層4iに、第２の遅延用インダクタ14bのコイル12の
中間タップ12aは第10の電極層4jにそれぞれ接続されて
いる。The delay circuit section DL includes a coil 10, a drum core 11, a coil 12, and a drum core 13 which are arranged on the surface of the dielectric substrate 1 and near the right side and the right end of the inductor 9, respectively. First and second delay inductors 14a and 14b
And three capacitors C 5 , C 6 , and C 7 . That is, the sixth electrode layer 4f is connected to one input terminal of the first delay inductor 14a, and is located below the first delay inductor 14a on the surface of the dielectric substrate 1. The ninth electrode layer 4i is located between the ninth electrode layer 4i and the second delay inductor 14b, and the tenth electrode layer 4j
Are provided respectively. Further, on the back surface of the dielectric substrate 1, following the fifth electrode layer 4e, and
The eleventh electrode layer 4k having a larger area than the total area of the ninth and tenth electrode layers 4i and 4j, and the twelfth electrode layer 4k protruding from the eleventh electrode layer 4k toward the upper edge of the dielectric substrate 1. And an electrode layer 4l thereof are formed. Then, on the surface of the dielectric substrate 1,
Thirteenth connecting the second delay inductors 14a and 14b in series
The electrode layer 4m is formed so as to intersect with the twelfth electrode layer 4l via the dielectric substrate 1. By arranging the electrode layers 4i, 4j, 4k, 4l, 4m of the ninth to the table 13 in this way,
The capacitor C 5 is composed of the ninth electrode layer 4i and the eleventh electrode layer 4k,
The capacitor C 6 in the tenth electrode layer 4j and the eleventh electrode layer 4k,
The capacitor C 6 is formed by the 13th electrode layer 4m and the 12th electrode layer 4l.
Are formed respectively. The middle tap 10a of the coil 10 of the first delay inductor 14a is connected to the ninth electrode layer 4i, and the middle tap 12a of the coil 12 of the second delay inductor 14b is connected to the tenth electrode layer 4j. There is.
尚、第１図中、4nは第２の遅延用インダクタ14bから出
力信号を取り出すための第14の電極層、Ｙは前記第4,第
５の電極層4d,4eを接続する接続部である。In FIG. 1, 4n is a 14th electrode layer for extracting an output signal from the second delay inductor 14b, and Y is a connecting portion for connecting the fourth and fifth electrode layers 4d, 4e. .
前記接続電極部は、上述した第１乃至台14の電極層4a乃
至4nと、第１の電極層4aから誘電体基板１の下端縁外方
に突出配置した第１の接続端子15aと、前記第２の電極
層4bから誘電体基板１の下端縁外方に突出配置した第２
の接続端子15bと、前記第７の電極層4gから誘電体基板
１の下端縁外方に突出配置した第３の接続端子15cと、
前記第11の電極層4kから誘電体基板１の下端外方に突出
配置した第４の接続端子15dと、前記第14の電極層4nか
ら誘電体基板１の下端縁外方に突出配置した第５の接続
端子15eとを有し、第２図の等価回路で示すように第４
の接続端子15dをセラミックトラップ部CF,遅延回路DL及
びトラップ部TRを構成する第４のコンデンサC4の共通接
地端子として使用するようになっている。The connection electrode portion includes the electrode layers 4a to 4n of the above-described first to platform 14, the first connection terminal 15a projecting from the first electrode layer 4a to the outside of the lower end edge of the dielectric substrate 1, and The second electrode layer 4b is arranged so as to project from the lower end edge of the dielectric substrate 1 to the outside.
Connection terminal 15b, and a third connection terminal 15c projecting from the seventh electrode layer 4g outside the lower end edge of the dielectric substrate 1,
A fourth connection terminal 15d protruding from the eleventh electrode layer 4k to the outside of the lower end of the dielectric substrate 1 and a fourteenth connecting terminal 15d protruding from the fourteenth electrode layer 4n to the outside of the lower end edge of the dielectric substrate 1. 5 connection terminal 15e, and the fourth terminal as shown in the equivalent circuit of FIG.
The connection terminal 15d is used as a common ground terminal of the fourth capacitor C 4 forming the ceramic trap portion CF, the delay circuit DL and the trap portion TR.
次に上記構成の複合回路部品の作用を説明する。Next, the operation of the composite circuit component having the above configuration will be described.
第２の接続端子15bと第３の接続端子15cとを直結した状
態で第１の接続端子15aからカラーテレビ信号を入力す
る。このカラーテレビ信号に対してセラミックトラップ
部CFにより音声搬送波が除去される。A color television signal is input from the first connection terminal 15a in a state where the second connection terminal 15b and the third connection terminal 15c are directly connected. The ceramic carrier CF removes the sound carrier from the color television signal.
そして、音声搬送波が除去されたカラーテレビ信号は、
トラップ部TRに至り、ここで色搬送波が除去された後、
遅延回路部DLに転送され、コイル10,12と３個のコンデ
ンサC5，C6，C7により定まるインピーダンスの作用で所
定の遅延時間が与えられて第５の接続端子15eより出力
される。Then, the color television signal from which the sound carrier is removed is
After reaching the trap section TR, where the color carrier is removed,
It is transferred to the delay circuit section DL, and given a predetermined delay time by the action of the impedance determined by the coils 10 and 12 and the three capacitors C 5 , C 6 and C 7 , and is output from the fifth connection terminal 15e.
以上詳述した本実施例の複合回路部品は、セラミックト
ラップ部CFと、このセラミックトラップ部CFの結合用イ
ンダクタ部Ｌと、色搬送波除去用トラップ部TRと、映像
信号遅延用の遅延回路部DLと、これら各部を電気的に接
続すると共にカラーテレビ信号の入力，映像信号の出力
及び設置を行う接続電極部とを、一枚の誘電体基板１に
組み込んだものあるから、これら各部を個別的に誘電体
基板に組み込む従来例に比較し、接続端子の数も半減さ
せることができると共に、全体の占有面積も大幅に低減
することができる。The composite circuit component of this embodiment described in detail above includes the ceramic trap portion CF, the coupling inductor portion L of the ceramic trap portion CF, the color carrier wave removing trap portion TR, and the delay circuit portion DL for delaying the video signal. And a connection electrode part for electrically connecting these parts and for inputting a color television signal, outputting a video signal, and installing the same, are incorporated into one dielectric substrate 1. Therefore, these parts are individually provided. In comparison with the conventional example in which the dielectric substrate is incorporated, the number of connection terminals can be halved and the overall occupied area can be significantly reduced.
次に本考案の第２の実施例を第３図及び第４図を参照し
て説明する。尚、第３図，第４図に示す複合回路部品に
おいて第１図，第２図に示すものと同一の機能を有する
ものには同一の符号を付しその詳細な説明は省略する。Next, a second embodiment of the present invention will be described with reference to FIGS. 3 and 4. The composite circuit parts shown in FIGS. 3 and 4 having the same functions as those shown in FIGS. 1 and 2 are designated by the same reference numerals, and their detailed description will be omitted.
この第２の実施例における複合回路部品が第１の実施例
のものと異なる点は、以下の通りである。すなわち、前
記誘電体基板１の裏面には、前記セラミックトラップ部
CFに近接する位置で、かつ、前記第1,第２の電極層4a,4
bに対し直交配置に第３の電極層4c（第３図で点線で示
す）が形成され、第１の電極層4aと第３の電極層4cとの
重合部分により誘電体基板１の表裏に亘る第１のコンデ
ンサC1が、第２の電極層4bと第３の電極層4cとの重合部
分により誘電体基板１の表裏に亘る第２のコンデンサC2
がそれぞれ形成され、これら両コンデンサC1，C2の静電
容量を第1,第2,第３の各電極層4a,4b,4cによる各重合部
分をトリミングすることにより調整し、両セラミックト
ラップ素子2a,2bの結合インピーダンスを可変してセラ
ミックトラップ部CFの帯域幅を変えるようになってい
る。The difference of the composite circuit component in the second embodiment from that of the first embodiment is as follows. That is, the ceramic trap portion is formed on the back surface of the dielectric substrate 1.
At a position close to CF and at the first and second electrode layers 4a, 4
A third electrode layer 4c (shown by a dotted line in FIG. 3) is formed in an orthogonal arrangement with respect to b, and is formed on the front and back surfaces of the dielectric substrate 1 by the overlapping portion of the first electrode layer 4a and the third electrode layer 4c. The first capacitor C 1 across the second capacitor C 2 across the front and back of the dielectric substrate 1 by the overlapping portion of the second electrode layer 4b and the third electrode layer 4c.
Are formed respectively, and the capacitances of these capacitors C 1 and C 2 are adjusted by trimming the overlapping portions of the first, second and third electrode layers 4a, 4b and 4c, and the ceramic traps The bandwidth of the ceramic trap portion CF is changed by changing the coupling impedance of the elements 2a and 2b.
このような構成の複合回路部品によれば、第１の実施例
の複合回路部品の機能にさらにトリミングによる帯域幅
調整機能を付加するこができる。According to the composite circuit component having such a configuration, a bandwidth adjusting function by trimming can be added to the function of the composite circuit component of the first embodiment.
本考案は上述した実施例に限定されることなくその要旨
の範囲内で種々の変形が可能である。The present invention is not limited to the above-mentioned embodiments, and various modifications can be made within the scope of the invention.
本考案の応用例としては第５図に等価的に示すものを上
げることができる。尚、第５図に示す複合回路部品にお
いて、第４図に示すものと同一の機能を有するものには
同一の符号を付し、その詳細な説明は省略する。As an application example of the present invention, one equivalently shown in FIG. 5 can be cited. In the composite circuit component shown in FIG. 5, components having the same functions as those shown in FIG. 4 are designated by the same reference numerals, and detailed description thereof will be omitted.
第５図に示す複合回路部品が第４図に示すものと相違す
る点は、帯域幅調整用の第1,第２のコンデンサC1，C2を
省略したこと、第２の接続端子15bと第３の接続端子15c
とを直結したこと、セラミックトラップ部CFの接地と遅
延回部部DLの接地とを別々にしたことである。The difference between the composite circuit component shown in FIG. 5 and that shown in FIG. 4 is that the first and second capacitors C 1 and C 2 for bandwidth adjustment are omitted, and the second connection terminal 15b Third connection terminal 15c
That is, the ceramic trap part CF and the delay circuit part DL are separately grounded.
このような複合回路部品によれば、セラミックトラップ
部の帯域幅調整はできなくなるものの、外部への接続端
子を第２図に示す場合よりさらに少ない４個とすること
ができ、信号回路系の製造工程をより簡略化することが
できる。According to such a composite circuit component, although the bandwidth of the ceramic trap portion cannot be adjusted, the number of connection terminals to the outside can be reduced to four, which is smaller than that shown in FIG. The process can be further simplified.
［考案の効果］ 以上詳述した本考案によれば、占有面積が小さく外部回
路への接続端子数も少ないと共に、音声搬送波除去の際
の帯域調整も容易な複合回路部品を提供することができ
る。[Advantages of the Invention] According to the present invention described in detail above, it is possible to provide a composite circuit component which occupies a small area, has a small number of connection terminals to an external circuit, and can be easily adjusted in band when removing an audio carrier. .
第１図は本考案の第１の実施例における複合回路部品の
具体的構成を示す平面図、第２図は同上の等価回路図、
第３図は本考案の第２の実施例おける複合回路部品の具
体的構成を示す平面図、第４図は同上の等価回路図、第
５図は本考案の複合回路部品の応用例を示す等価回路で
ある。 １……誘電体基板、C1……第１のコンデンサ、C2……第
２のコンデンサ、CF……セラミックトラップ部、Ｌ……
結合用インダクタ部、TR……トラップ部、DL……遅延回
路部。FIG. 1 is a plan view showing a concrete structure of a composite circuit component according to a first embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of the same.
FIG. 3 is a plan view showing a concrete structure of the composite circuit component in the second embodiment of the present invention, FIG. 4 is an equivalent circuit diagram of the same as above, and FIG. 5 is an application example of the composite circuit component of the present invention. It is an equivalent circuit. 1 ...... dielectric substrate, C 1 ...... first capacitor, C 2 ...... second capacitor, CF ...... ceramic trap portion, L ......
Coupling inductor part, TR ... Trap part, DL ... Delay circuit part.
Claims (1)
処理の信号回路系を構成する音声搬送波除去用のセラミ
ックトラップ部、このセラミックトラップ部の結合用イ
ンダクタ部、色搬送波除去用のトラップ部、映像信号遅
延用の遅延回路部及びこれ等各部に関連をもたせる接続
電極部とを有し、前記セラミックトラップ部は前記誘電
体基板の表裏に亘り、かつセラミックトラップ素子に並
列となるように配置されたコンデンサをトリミングする
ことにより帯域幅を調整可能とされていることを特徴と
する複合回路部品。1. A ceramic trap portion for removing a sound carrier wave, which constitutes a signal circuit system for color television signal processing, an inductor portion for coupling the ceramic trap portion, and a trap for removing a color carrier wave, on a single dielectric substrate. Section, a delay circuit section for delaying a video signal, and a connection electrode section associated with each of these sections, the ceramic trap section extending over the front and back of the dielectric substrate and parallel to the ceramic trap element. A composite circuit component characterized in that the bandwidth can be adjusted by trimming the arranged capacitors.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986155536U JPH073739Y2 (en) | 1986-10-09 | 1986-10-09 | Composite circuit component |
| US07/074,003 US4807036A (en) | 1986-07-18 | 1987-07-16 | Complex circuit component for a video signal circuit in a television receiver set |
| KR1019870007756A KR910001167B1 (en) | 1986-07-18 | 1987-07-16 | Image signal processing device for color television |
| DE3723483A DE3723483C2 (en) | 1986-07-18 | 1987-07-16 | COMPLEX CIRCUIT COMPONENT FOR VIDEO SIGNAL CIRCUIT IN A COLOR TELEVISION RECEIVER |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986155536U JPH073739Y2 (en) | 1986-10-09 | 1986-10-09 | Composite circuit component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361891U JPS6361891U (en) | 1988-04-23 |
| JPH073739Y2 true JPH073739Y2 (en) | 1995-01-30 |
Family
ID=31076331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986155536U Expired - Lifetime JPH073739Y2 (en) | 1986-07-18 | 1986-10-09 | Composite circuit component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073739Y2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016061151A (en) * | 2014-09-12 | 2016-04-25 | 株式会社東芝 | Guide vane for hydraulic machine and repairing method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51109735A (en) * | 1975-03-20 | 1976-09-28 | Tdk Electronics Co Ltd | Toratsupukairo deireirainfukugososhi |
-
1986
- 1986-10-09 JP JP1986155536U patent/JPH073739Y2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016061151A (en) * | 2014-09-12 | 2016-04-25 | 株式会社東芝 | Guide vane for hydraulic machine and repairing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6361891U (en) | 1988-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6311704Y2 (en) | ||
| JPH03262313A (en) | Band pass filter | |
| JPH07321550A (en) | Antenna system | |
| JP2000512470A (en) | Integrated dual frequency noise attenuator | |
| JPH073739Y2 (en) | Composite circuit component | |
| JPH03272213A (en) | High frequency branching filter | |
| JPH04284606A (en) | Filter element | |
| JP2000261271A (en) | Lamination type low pass filter | |
| JPH0747848Y2 (en) | Composite parts | |
| US4807036A (en) | Complex circuit component for a video signal circuit in a television receiver set | |
| JP3650433B2 (en) | Antenna switch | |
| JP3508329B2 (en) | Chip type noise filter | |
| JPH0115153Y2 (en) | ||
| JPH03234101A (en) | High frequency filter | |
| JPH03278594A (en) | Circuit having thick film magnetic field coupling coil | |
| JP2000059168A (en) | Laminated type lc noise filter | |
| JPH0645188A (en) | Thick film composite part and manufacture thereof | |
| JPH0339936Y2 (en) | ||
| JPH10190304A (en) | Dielectric filter | |
| JP3097386U (en) | Television tuner | |
| JPH051136Y2 (en) | ||
| JP2000209058A (en) | High frequency signal divider | |
| JPH0510412Y2 (en) | ||
| JPH03272198A (en) | High frequency circuit with lc built in multilayer circuit substrate | |
| JP3097061U (en) | Intermediate frequency circuit of television tuner |