JPH073691Y2 - 分流回路 - Google Patents
分流回路Info
- Publication number
- JPH073691Y2 JPH073691Y2 JP1862589U JP1862589U JPH073691Y2 JP H073691 Y2 JPH073691 Y2 JP H073691Y2 JP 1862589 U JP1862589 U JP 1862589U JP 1862589 U JP1862589 U JP 1862589U JP H073691 Y2 JPH073691 Y2 JP H073691Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- current source
- base
- shunt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】 （イ） 産業上の利用分野 本考案は、利用回路に供給する動作電流を分流する為の
分流回路に関するもので、特にミューティング回路等に
利用して好適な分流回路に関する。
分流回路に関するもので、特にミューティング回路等に
利用して好適な分流回路に関する。
（ロ） 従来の技術 昭和60年３月20日付で発行された「'85三洋半導体ハン
ドブック モノリシックバイポーラ集積回路編」第91頁
には、ミューティング回路を備えるカーラジオ用ICLA11
40の回路ブロック図が記載されている。しかして、前記
ミューティング回路には、第２図に示す如き分流回路が
使用されている。第２図において、第1,第２及び第３電
流源（１），（２）及び（３）に流れる電流を、I1,I2
及びI0とし、第１及び第２駆動トランジスタ（４）及び
（５）のベース・エミッタ間電圧をVBE1及びVBE2とし、
差動接続された第１及び第２トランジスタ（６）及び
（７）のコレクタ電流をIC1及びIC2とすれば、 の関係が成り立つ。前記第（１）乃至第（４）式より、 となり、前記第（５）及び第（６）式から となる。前記第（７）式から、第１及び第２トランジス
タ（６）及び（７）のコレクタ電流と第１及び第２電流
源（１）及び（２）に流れる電流は、逆比例することに
なり、例えば前記第１電流源（１）に流れる電流I1を大
にすれば、第１トランジスタ（６）のコレクタ電流IC1
を小にすることが出来、制御信号を用いて、前記第１電
流源（１）に流れる電流を急激又は連続的に変化させれ
ば、利用回路（８）にハードミュート又はソフトミュー
トをかけることが出来る。
ドブック モノリシックバイポーラ集積回路編」第91頁
には、ミューティング回路を備えるカーラジオ用ICLA11
40の回路ブロック図が記載されている。しかして、前記
ミューティング回路には、第２図に示す如き分流回路が
使用されている。第２図において、第1,第２及び第３電
流源（１），（２）及び（３）に流れる電流を、I1,I2
及びI0とし、第１及び第２駆動トランジスタ（４）及び
（５）のベース・エミッタ間電圧をVBE1及びVBE2とし、
差動接続された第１及び第２トランジスタ（６）及び
（７）のコレクタ電流をIC1及びIC2とすれば、 の関係が成り立つ。前記第（１）乃至第（４）式より、 となり、前記第（５）及び第（６）式から となる。前記第（７）式から、第１及び第２トランジス
タ（６）及び（７）のコレクタ電流と第１及び第２電流
源（１）及び（２）に流れる電流は、逆比例することに
なり、例えば前記第１電流源（１）に流れる電流I1を大
にすれば、第１トランジスタ（６）のコレクタ電流IC1
を小にすることが出来、制御信号を用いて、前記第１電
流源（１）に流れる電流を急激又は連続的に変化させれ
ば、利用回路（８）にハードミュート又はソフトミュー
トをかけることが出来る。
（ハ） 考案が解決しようとする課題 第２図の分流回路の場合、分流比を大にする為には、第
１電流源（１）に流れる電流I1の最大値I1MAXと最小値I
1MINとの比I1MAX/I1MINを大にしなければならない。例
えば、40dBの分流比を得る為には、I1MAX/I1MINを100と
すれば良く、消費電流を低く抑える為に前記最大値I
1MAXを1mAとすれば、前記最小値I1MINは10μＡとなる。
その際、第２電流源（２）に流れる電流は、100μＡに
設定される。
１電流源（１）に流れる電流I1の最大値I1MAXと最小値I
1MINとの比I1MAX/I1MINを大にしなければならない。例
えば、40dBの分流比を得る為には、I1MAX/I1MINを100と
すれば良く、消費電流を低く抑える為に前記最大値I
1MAXを1mAとすれば、前記最小値I1MINは10μＡとなる。
その際、第２電流源（２）に流れる電流は、100μＡに
設定される。
上述の例において、第３電流源（３）に流れる電流IOを
1mAとすれば、第１トランジスタ（６）のコレクタ電流
は、第１電流源（１）に流れる電流が1mAのとき900μ
Ａ、10μＡのとき９μＡとなり、40dBの分流を行なうこ
とが出来る。その際、第１トランジスタ（６）の電流増
幅率βが十分大（例えば600）であれば、前記第１トラ
ンジスタ（６）のベース電流が1.5μＡ程度となり、第
１電流源（１）に流れる電流を10μＡにした場合におい
ても悪影響を小に抑えることが出来る。
1mAとすれば、第１トランジスタ（６）のコレクタ電流
は、第１電流源（１）に流れる電流が1mAのとき900μ
Ａ、10μＡのとき９μＡとなり、40dBの分流を行なうこ
とが出来る。その際、第１トランジスタ（６）の電流増
幅率βが十分大（例えば600）であれば、前記第１トラ
ンジスタ（６）のベース電流が1.5μＡ程度となり、第
１電流源（１）に流れる電流を10μＡにした場合におい
ても悪影響を小に抑えることが出来る。
しかしながら、電流増幅率βを200程度に設定すると、
前記第１トランジスタ（６）の電流増幅率βが、バラツ
キ等により50程度に低下したとき、前記第１トランジス
タ（６）のベース電流が20μＡと大になり、第１駆動ト
ランジスタ（４）のエミッタ電流が合計30μＡとなって
しまうので、前記第１駆動トランジスタ（４）のベース
・エミッタ間電圧が大となり、第１トランジスタ（６）
のベース電圧が低下する。その結果、十分な分流比がと
れなくなり、ミューティング回路として利用した場合、
十分なミュートを行なえなくなるという問題があった。
前記第１トランジスタ（６）の電流増幅率βが、バラツ
キ等により50程度に低下したとき、前記第１トランジス
タ（６）のベース電流が20μＡと大になり、第１駆動ト
ランジスタ（４）のエミッタ電流が合計30μＡとなって
しまうので、前記第１駆動トランジスタ（４）のベース
・エミッタ間電圧が大となり、第１トランジスタ（６）
のベース電圧が低下する。その結果、十分な分流比がと
れなくなり、ミューティング回路として利用した場合、
十分なミュートを行なえなくなるという問題があった。
（ニ） 課題を解決するための手段 本考案は、上述の点に鑑み成されたもので、差動接続さ
れた第１及び第２トランジスタと、該第１及び第２トラ
ンジスタをそれぞれ駆動する第１及び第２駆動トランジ
スタと、該第１及び第２駆動トランジスタのエミッタに
それぞれ接続された第１及び第２電流源と、前記第１及
び第２駆動トランジスタのベースにバイアス電圧を供給
するバイアス源と、該バイアス源と前記第２駆動トラン
ジスタのベースとの間に挿入された第１抵抗とを備える
点を特徴とする。
れた第１及び第２トランジスタと、該第１及び第２トラ
ンジスタをそれぞれ駆動する第１及び第２駆動トランジ
スタと、該第１及び第２駆動トランジスタのエミッタに
それぞれ接続された第１及び第２電流源と、前記第１及
び第２駆動トランジスタのベースにバイアス電圧を供給
するバイアス源と、該バイアス源と前記第２駆動トラン
ジスタのベースとの間に挿入された第１抵抗とを備える
点を特徴とする。
また、本考案は、前記バイアス源と前記第１駆動トラン
ジスタのベースとの間に第２抵抗を挿入した点を特徴と
する。
ジスタのベースとの間に第２抵抗を挿入した点を特徴と
する。
更に、前記第１定電流源に流れる電流の最大値I1MAXと
前記第２定電流源に流れる電流I2との比I1MAX/I2と、前
記第１及び第２抵抗の抵抗値R1及びR2の比R2/R1とを等
しく設定したことを特徴とする。
前記第２定電流源に流れる電流I2との比I1MAX/I2と、前
記第１及び第２抵抗の抵抗値R1及びR2の比R2/R1とを等
しく設定したことを特徴とする。
（ホ） 作用 本考案に依れば、第２駆動トランジスタのベースに第１
抵抗が挿入されている為に、第１トランジスタの電流増
幅率が低下し、かつ第１定電流源に流れる電流が小にな
った場合に、前記電流増幅率の低下に起因する前記第１
トランジスタのベース電流の影響を防止することが出
来、十分な分流比を確保することが出来る。
抵抗が挿入されている為に、第１トランジスタの電流増
幅率が低下し、かつ第１定電流源に流れる電流が小にな
った場合に、前記電流増幅率の低下に起因する前記第１
トランジスタのベース電流の影響を防止することが出
来、十分な分流比を確保することが出来る。
また、本考案に依れば、第１駆動トランジスタのベース
に第２抵抗が挿入されている為に、第１電流源に流れる
電流が大になった場合に、前記第１駆動トランジスタの
エミッタ電圧、すなわち第１トランジスタのベース電圧
を十分に低下させることが出来る。その為、第１抵抗を
挿入したことによる分流範囲の減少を補償することが出
来る。特に、第１及び第２電流源に流れる電流の比I
1MAX/I2と第１及び第２抵抗の比R1/R2を等しく設定すれ
ば、トランジスタの電流増幅率が変化しても分流範囲を
設計通りに保つことが出来る。
に第２抵抗が挿入されている為に、第１電流源に流れる
電流が大になった場合に、前記第１駆動トランジスタの
エミッタ電圧、すなわち第１トランジスタのベース電圧
を十分に低下させることが出来る。その為、第１抵抗を
挿入したことによる分流範囲の減少を補償することが出
来る。特に、第１及び第２電流源に流れる電流の比I
1MAX/I2と第１及び第２抵抗の比R1/R2を等しく設定すれ
ば、トランジスタの電流増幅率が変化しても分流範囲を
設計通りに保つことが出来る。
（ヘ） 実施例 第１図は、本考案の一実施例を示す回路図で、（9）は
エミッタが共通接続された第１及び第２トランジスタ
（10）及び（11）と、該第１及び第２トランジスタ（1
0）及び（11）の共通エミッタに接続された基準電流源
（12）とから成る差動増幅部、（13）は前記第１トラン
ジスタ（10）のコレクタに接続された利用回路、（14）
は前記第１トランジスタ（10）を駆動する第１駆動トラ
ンジスタ、（15）は前記第２トランジスタ（11）を駆動
する第２駆動トランジスタ、（16）は前記第１駆動トラ
ンジスタ（14）のエミッタ電流を定める第１電流源、
（17）は前記第２駆動トランジスタ（15）のエミッタ電
流を定める第２電流源、（18）は前記第１及び第２駆動
トランジスタ（14）及び（15）のベースにバイアス電圧
を供給するバイアス源、（19）は該バイアス源（18）と
前記第２駆動トランジスタ（15）のベースとの間に挿入
された第１抵抗、及び（20）は前記バイアス源（18）と
前記第１駆動トランジスタ（14）のベースとの間に挿入
された第２抵抗である。
エミッタが共通接続された第１及び第２トランジスタ
（10）及び（11）と、該第１及び第２トランジスタ（1
0）及び（11）の共通エミッタに接続された基準電流源
（12）とから成る差動増幅部、（13）は前記第１トラン
ジスタ（10）のコレクタに接続された利用回路、（14）
は前記第１トランジスタ（10）を駆動する第１駆動トラ
ンジスタ、（15）は前記第２トランジスタ（11）を駆動
する第２駆動トランジスタ、（16）は前記第１駆動トラ
ンジスタ（14）のエミッタ電流を定める第１電流源、
（17）は前記第２駆動トランジスタ（15）のエミッタ電
流を定める第２電流源、（18）は前記第１及び第２駆動
トランジスタ（14）及び（15）のベースにバイアス電圧
を供給するバイアス源、（19）は該バイアス源（18）と
前記第２駆動トランジスタ（15）のベースとの間に挿入
された第１抵抗、及び（20）は前記バイアス源（18）と
前記第１駆動トランジスタ（14）のベースとの間に挿入
された第２抵抗である。
制御信号に応じて第１電流源（16）に流れる電流を変化
させ、該第１電流源（16）に流れる電流を小にしたとす
れば、第１駆動トランジスタ（14）のベース・エミッタ
間電圧が小になる。その為、第１トランジスタ（10）の
ベース電圧が第２トランジスタ（11）のベース電圧より
も大になり、基準電流源（12）に流れる電流は、ほとん
ど第１トランジスタ（10）を介して利用回路（13）に供
給される。一方、第１電流源（16）に流れる電流を大に
すると、第１駆動トランジスタ（14）のベース・エミッ
タ間電圧が大になる。その為、第１トランジスタ（10）
のベース電圧が第２トランジスタ（11）のベース電圧よ
りも小になり、基準電流源（12）に流れる電流は、ほと
んど第２トランジスタ（11）に流れ、利用回路（13）に
は電流が供給されない。第１電流源（16）に流れる電流
が最小値と最大値との間の値となる場合、それに応じて
基準電流源（12）に流れる電流が、第１及び第２トラン
ジスタ（10）及び（11）に分流され、前記第１トランジ
スタ（10）のコレクタ電流が利用回路（13）に供給され
る。
させ、該第１電流源（16）に流れる電流を小にしたとす
れば、第１駆動トランジスタ（14）のベース・エミッタ
間電圧が小になる。その為、第１トランジスタ（10）の
ベース電圧が第２トランジスタ（11）のベース電圧より
も大になり、基準電流源（12）に流れる電流は、ほとん
ど第１トランジスタ（10）を介して利用回路（13）に供
給される。一方、第１電流源（16）に流れる電流を大に
すると、第１駆動トランジスタ（14）のベース・エミッ
タ間電圧が大になる。その為、第１トランジスタ（10）
のベース電圧が第２トランジスタ（11）のベース電圧よ
りも小になり、基準電流源（12）に流れる電流は、ほと
んど第２トランジスタ（11）に流れ、利用回路（13）に
は電流が供給されない。第１電流源（16）に流れる電流
が最小値と最大値との間の値となる場合、それに応じて
基準電流源（12）に流れる電流が、第１及び第２トラン
ジスタ（10）及び（11）に分流され、前記第１トランジ
スタ（10）のコレクタ電流が利用回路（13）に供給され
る。
第１及び第２抵抗（19）及び（20）を挿入した場合、第
１及び第２トランジスタ（10）及び（11）のベース間電
圧ΔVBは、 となる。しかして、第１及び第２駆動トランジスタ（1
4）及び（15）の電流増幅率βが大のときは、前記第
（８）式の第１項が略零になるので、第１及び第２抵抗
（19）及び（20）は回路動作に影響を及ぼさない。一
方、前記電流増幅率βが小になると、第１トランジスタ
（10）のベース電流が大になり、第１電流源（16）に流
れる電流が小になっても、第１駆動トランジスタ（14）
のベース・エミッタ間電圧VBE1が十分に小とならず、第
１トランジスタ（10）のベース電圧が十分に上がらな
い。その時、第２駆動トランジスタ（15）の電流増幅率
βも低下しているので、そのベース電流が大になり、第
１抵抗（19）の電圧降下が増大する。その為、第２トラ
ンジスタ（11）のベース電圧も低下し、前記第（８）式
のベース間電圧ΔVBの補正が行なわれる。従って、第１
抵抗（19）は、トランジスタの電流増幅率が低下し、か
つ第１電流源（16）に流れる電流が小になったとき生じ
る分流比の悪化を防止する役割を成す。
１及び第２トランジスタ（10）及び（11）のベース間電
圧ΔVBは、 となる。しかして、第１及び第２駆動トランジスタ（1
4）及び（15）の電流増幅率βが大のときは、前記第
（８）式の第１項が略零になるので、第１及び第２抵抗
（19）及び（20）は回路動作に影響を及ぼさない。一
方、前記電流増幅率βが小になると、第１トランジスタ
（10）のベース電流が大になり、第１電流源（16）に流
れる電流が小になっても、第１駆動トランジスタ（14）
のベース・エミッタ間電圧VBE1が十分に小とならず、第
１トランジスタ（10）のベース電圧が十分に上がらな
い。その時、第２駆動トランジスタ（15）の電流増幅率
βも低下しているので、そのベース電流が大になり、第
１抵抗（19）の電圧降下が増大する。その為、第２トラ
ンジスタ（11）のベース電圧も低下し、前記第（８）式
のベース間電圧ΔVBの補正が行なわれる。従って、第１
抵抗（19）は、トランジスタの電流増幅率が低下し、か
つ第１電流源（16）に流れる電流が小になったとき生じ
る分流比の悪化を防止する役割を成す。
次に、第１電流源（16）に流れる電流が大になった場
合、第１駆動トランジスタ（14）のベース・エミッタ間
電圧VBE1が増大し、第１トランジスタ（10）のベース電
圧が低下するが、トランジスタの電流増幅率が低下して
いる場合、第１抵抗（19）に起因して第２トランジスタ
（11）のベース電圧が低下しているので、前記ベース間
電圧ΔVBの変化範囲が狭くなり、十分な分流を行なえな
くなる。第２抵抗（20）はその補償を行なう為に配置さ
れている。すなわち、第１電流源（16）に流れる電流I1
が大になり、電流増幅率βが小になると、前記第１駆動
トランジスタ（14）のベース電流が増加し、第２抵抗
（20）の電圧降下が増加する。その為、第１トランジス
タ（10）のベース電圧が低下し、前記第１抵抗（19）に
起因する電圧低下を補償することが出来る。
合、第１駆動トランジスタ（14）のベース・エミッタ間
電圧VBE1が増大し、第１トランジスタ（10）のベース電
圧が低下するが、トランジスタの電流増幅率が低下して
いる場合、第１抵抗（19）に起因して第２トランジスタ
（11）のベース電圧が低下しているので、前記ベース間
電圧ΔVBの変化範囲が狭くなり、十分な分流を行なえな
くなる。第２抵抗（20）はその補償を行なう為に配置さ
れている。すなわち、第１電流源（16）に流れる電流I1
が大になり、電流増幅率βが小になると、前記第１駆動
トランジスタ（14）のベース電流が増加し、第２抵抗
（20）の電圧降下が増加する。その為、第１トランジス
タ（10）のベース電圧が低下し、前記第１抵抗（19）に
起因する電圧低下を補償することが出来る。
ところで、電流増幅率βが小のとき、第２駆動トランジ
スタ（15）のベース電流は となり、第１駆動トランジスタ（14）のベース電流は となる。従って、第１電流源（16）に流れる電流I1が最
大値I1MAXとなるとき、 となる様に、第１及び第２抵抗（19）及び（20）の抵抗
値を定めれば、電流増幅率βの変化に関わらず、ベース
間電圧ΔVBの変化範囲を一定に定めることが出来る。例
えば、前記第（９）式において、I1MAX＝1mA、I2＝100
μＡとすれば、R1/R2＝10となり、R1＝50KΩとした場
合、R2＝5KΩとなる。
スタ（15）のベース電流は となり、第１駆動トランジスタ（14）のベース電流は となる。従って、第１電流源（16）に流れる電流I1が最
大値I1MAXとなるとき、 となる様に、第１及び第２抵抗（19）及び（20）の抵抗
値を定めれば、電流増幅率βの変化に関わらず、ベース
間電圧ΔVBの変化範囲を一定に定めることが出来る。例
えば、前記第（９）式において、I1MAX＝1mA、I2＝100
μＡとすれば、R1/R2＝10となり、R1＝50KΩとした場
合、R2＝5KΩとなる。
第１図の利用回路としては、例えば第３図に示す如きFM
検波回路が用いられる。第３図において、入力端子（2
1）に印加される被検波信号は、トランジスタ（22）及
び（23）から成る初段増幅部（24）で増幅され、トラン
ジスタ（25）乃至（28）から成る分流段（29）を介して
後段乗算部（30）を構成するトランジスタ（31）乃至
（34）のエミッタに印加される。一方、被検波信号の搬
送波と等しい周波数を有し、位相が90度ずれた検波信号
が前記乗算部（30）を構成するトランジスタ（31）乃至
（34）のベースに印加される為、前記被検波信号と検波
信号との乗算が行なわれ、出力端子（35）に検波出力信
号が発生する。
検波回路が用いられる。第３図において、入力端子（2
1）に印加される被検波信号は、トランジスタ（22）及
び（23）から成る初段増幅部（24）で増幅され、トラン
ジスタ（25）乃至（28）から成る分流段（29）を介して
後段乗算部（30）を構成するトランジスタ（31）乃至
（34）のエミッタに印加される。一方、被検波信号の搬
送波と等しい周波数を有し、位相が90度ずれた検波信号
が前記乗算部（30）を構成するトランジスタ（31）乃至
（34）のベースに印加される為、前記被検波信号と検波
信号との乗算が行なわれ、出力端子（35）に検波出力信
号が発生する。
しかして、前記増幅部（24）の電流源を構成するトラン
ジスタ（36）及び（37）が、第１図の第１及び第２トラ
ンジスタ（10）及び（11）に該当し、第１図における第
１電流源（16）に流れる電流を小にすれば、トランジス
タ（36）がオン、トランジスタ（37）がオフになり、前
記増幅部（24）及び乗算部（30）が正常に動作してFM検
波が行なわれる。また、第１電流源（16）に流れる電流
を最大にすれば、トランジスタ（36）がオフ、トランジ
スタ（37）がオンとなり、前記増幅部（24）に動作電流
が供給されないので、ミューティング状態となる。前記
第１電流源（16）に流れる電流を最小から最大に急激に
変化させれば、ハードミュートを行なうことが出来、連
続的に変化させればソフトミュートを行なうことが出来
る。
ジスタ（36）及び（37）が、第１図の第１及び第２トラ
ンジスタ（10）及び（11）に該当し、第１図における第
１電流源（16）に流れる電流を小にすれば、トランジス
タ（36）がオン、トランジスタ（37）がオフになり、前
記増幅部（24）及び乗算部（30）が正常に動作してFM検
波が行なわれる。また、第１電流源（16）に流れる電流
を最大にすれば、トランジスタ（36）がオフ、トランジ
スタ（37）がオンとなり、前記増幅部（24）に動作電流
が供給されないので、ミューティング状態となる。前記
第１電流源（16）に流れる電流を最小から最大に急激に
変化させれば、ハードミュートを行なうことが出来、連
続的に変化させればソフトミュートを行なうことが出来
る。
（ト） 考案の効果 以上述べた如く、本考案に依れば、第２駆動トランジス
タのベースに第１抵抗を配置しているので、トランジス
タの電流増幅率が低下しても十分な分流比が得られる分
流回路を提供出来る。また、前記第１抵抗の挿入に起因
する悪影響を、第１駆動トランジスタのベースに挿入さ
れる第２抵抗により補償しているので、分流範囲の変化
を防止し得る分流回路を提供出来る。更に、前記第１及
び第２抵抗の電圧降下が等しくなる様に、第１及び第２
抵抗の値を定めれば、より確実な補償を行ない得る。従
って、本考案に依れば、トランジスタの電流増幅率がバ
ラツキ易いIC（集積回路）に用いて好適な分流回路を提
供出来る。
タのベースに第１抵抗を配置しているので、トランジス
タの電流増幅率が低下しても十分な分流比が得られる分
流回路を提供出来る。また、前記第１抵抗の挿入に起因
する悪影響を、第１駆動トランジスタのベースに挿入さ
れる第２抵抗により補償しているので、分流範囲の変化
を防止し得る分流回路を提供出来る。更に、前記第１及
び第２抵抗の電圧降下が等しくなる様に、第１及び第２
抵抗の値を定めれば、より確実な補償を行ない得る。従
って、本考案に依れば、トランジスタの電流増幅率がバ
ラツキ易いIC（集積回路）に用いて好適な分流回路を提
供出来る。
第１図は、本考案の一実施例を示す回路図、第２図は従
来の分流回路を示す回路図、及び第３図は第１図の利用
回路の一例を示す回路図である。 （10），（11）……第1,第２トランジスタ、（14），
（15）……第1,第２駆動トランジスタ、（16），（17）
……第1,第２電流源、（19），（20）……第1,第２抵
抗。
来の分流回路を示す回路図、及び第３図は第１図の利用
回路の一例を示す回路図である。 （10），（11）……第1,第２トランジスタ、（14），
（15）……第1,第２駆動トランジスタ、（16），（17）
……第1,第２電流源、（19），（20）……第1,第２抵
抗。
Claims (3)
- 【請求項１】利用回路に供給する動作電流を分流する分
流回路であって、 コレクタが前記利用回路に接続された第１トランジスタ
と、 該第１トランジスタに差動接続された第２トランジスタ
と、 前記第１及び第２トランジスタの共通エミッタに接続さ
れた被分流源となる基準定電流源と、 前記第１トランジスタを駆動する第１駆動トランジスタ
と、 該第１駆動トランジスタのエミッタに接続された第１電
流源と、 前記第２トランジスタを駆動する第２駆動トランジスタ
と、 該第２駆動トランジスタのエミッタに接続された第２電
流源と、 前記第１及び第２駆動トランジスタのベースにバイアス
電圧を供給するバイアス源と、 該バイアス源と前記第２駆動トランジスタのベースとの
間に挿入された第１抵抗 とを備え前記第１電流源に流れる電流を変化させること
により、分流比を変化させる様にしたことを特徴とする
分流回路。 - 【請求項２】前記バイアス源と前記第１駆動トランジス
タのベースとの間に第２抵抗を挿入したことを特徴とす
る請求項第１項記載の分流回路。 - 【請求項３】前記第１電流源に流れる電流の最大値I
1MAXと前記第２電流源に流れる電流I2との比I1MAX/I
2と、前記第１及び第２抵抗の抵抗値R1及びR2の比R1/R2
とを等しく設定したことを特徴とする請求項第２項記載
の分流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1862589U JPH073691Y2 (ja) | 1989-02-20 | 1989-02-20 | 分流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1862589U JPH073691Y2 (ja) | 1989-02-20 | 1989-02-20 | 分流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02111922U JPH02111922U (ja) | 1990-09-07 |
| JPH073691Y2 true JPH073691Y2 (ja) | 1995-01-30 |
Family
ID=31233440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1862589U Expired - Lifetime JPH073691Y2 (ja) | 1989-02-20 | 1989-02-20 | 分流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073691Y2 (ja) |
-
1989
- 1989-02-20 JP JP1862589U patent/JPH073691Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02111922U (ja) | 1990-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001522566A (ja) | 直線性と帯域幅が改善された可変利得増幅器 | |
| US4520282A (en) | Electronic impedance circuit including a compensation arrangement for d.c. offset | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4612513A (en) | Differential amplifier | |
| JPH073691Y2 (ja) | 分流回路 | |
| US5973564A (en) | Operational amplifier push-pull output stage with low quiescent current | |
| EP0426120B1 (en) | Amplification circuit with improved linearity | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JPH0145766B2 (ja) | ||
| JP2588164B2 (ja) | 反転増幅器 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPS6161568B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPH0326670Y2 (ja) | ||
| JPH057886B2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP3272063B2 (ja) | 定電流回路 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JPH033404B2 (ja) | ||
| JPH0347010B2 (ja) | ||
| JPH05343933A (ja) | 電圧電流変換回路 |