JPH0732370B2 - APD light receiving circuit - Google Patents

APD light receiving circuit

Info

Publication number
JPH0732370B2
JPH0732370B2 JP2313283A JP31328390A JPH0732370B2 JP H0732370 B2 JPH0732370 B2 JP H0732370B2 JP 2313283 A JP2313283 A JP 2313283A JP 31328390 A JP31328390 A JP 31328390A JP H0732370 B2 JPH0732370 B2 JP H0732370B2
Authority
JP
Japan
Prior art keywords
apd
circuit
light receiving
bias voltage
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2313283A
Other languages
Japanese (ja)
Other versions
JPH04183124A (en
Inventor
文秀 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2313283A priority Critical patent/JPH0732370B2/en
Publication of JPH04183124A publication Critical patent/JPH04183124A/en
Publication of JPH0732370B2 publication Critical patent/JPH0732370B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はAPD受光回路に係り、特に光入力レベルに対し
て一定の出力を与えると共に周波数帯域を補償するダイ
ナミック・レンジの広いAPD受光回路に関する。
The present invention relates to an APD photodetector circuit, and more particularly to a dynamic range for compensating a frequency band while providing a constant output with respect to an optical input level. Wide APD light receiving circuit.

(従来の技術) 受光回路は光通信において広く使用されているが、近年
光通信の高速化および長距離化に伴い、受光回路の高感
度化が要求されるようになってきた。このため、光電変
換素子としてはフォトダイオード(PD)に代わって増幅
機能を有するアバランシェ・フォトダイオード(以下AP
Dという)が広く用いられるようになってきた。
(Prior Art) A light receiving circuit is widely used in optical communication, but in recent years, as the speed and the distance of optical communication have increased, it has been required to increase the sensitivity of the light receiving circuit. Therefore, as a photoelectric conversion element, an avalanche photodiode (hereinafter referred to as AP
(D) has become widely used.

一般に、光信号の送受信を複数の加入者と行う場合、伝
送距離や出力レベルが加入者毎に異なるため、受信レベ
ルに大きな差異を生ずる場合がある。この場合、受信レ
ベルがある程度以上になると受光回路の後段の増幅回路
が飽和し、ダイナミック・レンジを制限することにな
る。
Generally, when transmitting and receiving an optical signal with a plurality of subscribers, the transmission distance and the output level are different for each subscriber, so that a large difference may occur in the reception level. In this case, when the reception level exceeds a certain level, the amplification circuit in the subsequent stage of the light receiving circuit is saturated and limits the dynamic range.

そこで受光回路には、そのフロントエンドに自動利得制
御回路(AGC回路)を備えたものが用いられている。
Therefore, as the light receiving circuit, one having an automatic gain control circuit (AGC circuit) at its front end is used.

第4図は、AGC回路を備えた従来のAPD受光回路の一例を
示す回路図で、本回路は実開昭64−25247号公報に開示
されている。この回路は電源端子7とアース端子6との
間に定電流回路10、APD1および負荷抵抗3を直列接続し
た構成となっている。さらに定電流回路10と、APD1との
接続点とアース端子6との間に位相補償用のコンデンサ
2が接続されている。そして出力はAPD1と負荷抵抗3と
の接続点から取出される。
FIG. 4 is a circuit diagram showing an example of a conventional APD light receiving circuit equipped with an AGC circuit, and this circuit is disclosed in Japanese Utility Model Laid-Open No. 64-25247. This circuit has a configuration in which a constant current circuit 10, an APD 1 and a load resistor 3 are connected in series between a power supply terminal 7 and a ground terminal 6. Furthermore, a capacitor 2 for phase compensation is connected between the connection point between the constant current circuit 10 and the APD 1 and the ground terminal 6. The output is taken out from the connection point between the APD 1 and the load resistance 3.

定電流回路10は、ディプレッションタイプFET4と抵抗5
とで構成されており、抵抗5をFET4のソースに挿入する
ことにより、自動的に利得調整が行われるように構成さ
れている。光ファイバまたは空間中を伝送されてきた光
入力8は、APD1により光電流に変換され、そのバイアス
電圧VRで定まる増幅率Mで増幅された電気信号IS9が出
力電流として流れる。
The constant current circuit 10 includes a depletion type FET 4 and a resistor 5
In addition, the gain adjustment is automatically performed by inserting the resistor 5 into the source of the FET 4. The optical input 8 transmitted through the optical fiber or space is converted into a photocurrent by the APD 1 , and the electric signal I S 9 amplified by the amplification factor M determined by the bias voltage V R flows as an output current.

ここで、光入力8が増加すると、それに伴って信号電流
ISが増加し、負荷抵抗RL3および抵抗RSでの電圧降下が
大きくなる。したがってAPD1のバイアス電圧VRおよび増
倍率Mは減少し、電気信号IS9を押さえる方向に働くた
め、両者が均衡する点で電気信号ISの大きさが定まる。
Here, when the optical input 8 increases, the signal current increases accordingly.
As I S increases, the voltage drop across load resistance R L 3 and resistance R S increases. Therefore, the bias voltage V R and the multiplication factor M of the APD 1 decrease and work in the direction of suppressing the electric signal I S 9, and the magnitude of the electric signal I S is determined at the point where they are balanced.

一方、電源(VC1)端子7とAPD1との間にはデプレッシ
ョンタイプのFET4を用いた定電流回路10が存在している
ためFET4および抵抗IS5によりその飽和電流量Iaが定ま
る。そのため、光入力8が増加し信号電流IS9が飽和電
流Iaに達すると、それ以降は光入力8を増加させても電
流量は増加せず逆に定電流回路10内での電圧降下が生ず
るため、定電流回路10とAPD1との接続点の電位VBおよび
バイアス電圧VRは減少する。
On the other hand, since the constant current circuit 10 using the depletion type FET 4 exists between the power supply (V C1 ) terminal 7 and the APD 1, the saturation current amount Ia is determined by the FET 4 and the resistor I S 5. Therefore, when the optical input 8 increases and the signal current I S 9 reaches the saturation current Ia, even if the optical input 8 is increased thereafter, the amount of current does not increase, and conversely the voltage drop in the constant current circuit 10 occurs. As a result, the potential V B and the bias voltage V R at the connection point between the constant current circuit 10 and APD1 decrease.

第5図は光入力に対する各種の電気的出力特性を示した
図である。図に示すようにAPD1の信号電流ISは光強度Pr
oで飽和電流Iaに達して一定となった後も、電位VB、バ
イアス電圧VRおよび暗電流Idは減少することがわかる。
FIG. 5 is a diagram showing various electrical output characteristics with respect to an optical input. As shown in the figure, the signal current I S of APD1 is
It can be seen that even after reaching the saturation current Ia at o and becoming constant, the potential V B , the bias voltage V R, and the dark current Id decrease.

このようにして、第4図に示すような簡潔な回路を用い
て、光入力に対して一定の振幅を持つ電気信号を取出す
ことができる。
In this way, a simple circuit as shown in FIG. 4 can be used to extract an electric signal having a constant amplitude with respect to the optical input.

(発明が解決しようとする課題) しかし上述した従来のAPD受光回路を用いた場合、前述
したように光入力の増加に伴ってAPDのバイアス電圧VR
が減少するため、その周波数特性fCは劣化する。したが
って従来の受光回路を使用する場合には、所要帯域に対
しAPDの遮断周波数fCに余裕のあることが必要となって
くる。このようにAPDの遮断周波数を高く設定すること
は、APDに対し要求される仕様を厳しくすることにな
る。
(Problems to be Solved by the Invention) However, when the above-described conventional APD light receiving circuit is used, as described above, the bias voltage V R of the APD increases as the optical input increases.
, The frequency characteristic f C deteriorates. Therefore, when the conventional light receiving circuit is used, it is necessary that the cutoff frequency f C of the APD has a margin with respect to the required band. Setting the cutoff frequency of the APD high in this way makes the specifications required for the APD strict.

また、光入力に応じて周波数特性が変化するため、後段
に接続されるシステム内に、その補償を行う回路、例え
ば高い周波数帯域でのゲイン増加のための回路が必要と
なる。
Further, since the frequency characteristic changes according to the optical input, a circuit for performing the compensation, for example, a circuit for increasing the gain in a high frequency band, is required in the system connected in the subsequent stage.

本発明は、上述した問題点を解消するためになされたも
ので、光通信用のAPD受光回路としてAGC回路を有し、か
つ広い周波数帯域にわたって安定に動作するAPD受光回
路を提供することを目的とする。
The present invention has been made to solve the above problems, and an object thereof is to provide an APD light receiving circuit that has an AGC circuit as an APD light receiving circuit for optical communication and that operates stably over a wide frequency band. And

〔発明の構成〕[Structure of Invention]

(課題を解決するための手段) 本発明にかかるAPD受光回路によれば、第1および第2
電源端子間に順に直列接続された定電流回路およびアバ
ランシェ・フォトダイオード(APD)と、前記APDとその
負荷抵抗との接続点に接続され、光入力の増加に伴う前
記APDに印加されるバイアス電圧の減少に応答してドレ
イン・ソース間抵抗が減少する第1のFETと、このFETの
ドレイン・ソース間に接続されたコンデンサとから成
り、前記バイアス電圧の減少に応答して前記APD出力信
号に対する遮断周波数を高める等化回路と、を備えたこ
とを特徴とする。
(Means for Solving the Problems) According to the APD light receiving circuit of the present invention, the first and second
A constant current circuit and an avalanche photodiode (APD) that are connected in series between power supply terminals in sequence, and a bias voltage that is connected to the connection point between the APD and its load resistance and that is applied to the APD as the optical input increases. Of a first FET whose drain-source resistance decreases in response to a decrease in the bias voltage and a capacitor connected between the drain and the source of the FET, and which responds to the decrease in the bias voltage with respect to the APD output signal. And an equalization circuit for increasing the cutoff frequency.

また、本発明にかかるAPD受光回路によれば、第1およ
び第2電源端子間に順に直列接続された定電流回路およ
びアバランシェ・フォトダイオード(APD)と、直列接
続された第1及び第2の2個のダイオードとこの直列接
続された第1及び第2のダイオードに並列接続されたコ
ンデンサからなり、前記第1及び第2のダイオードの接
続中点がバイアス電圧供給点に接続され、前記第1のダ
イオードのアノードが前記APDとその負荷抵抗との接続
点に接続され、光入力の増加に伴う前記APDに印加され
るバイアス電圧の減少に応答して少なくとも前記第2の
ダイオードの抵抗が減少することにより前記APD出力信
号に対する遮断周波数を高める等化回路と、を備えたこ
とを特徴とする。
Further, according to the APD light receiving circuit of the present invention, a constant current circuit and an avalanche photodiode (APD) connected in series between the first and second power supply terminals in sequence, and the first and second series connected. It comprises two diodes and a capacitor connected in parallel to the first and second diodes connected in series, and a connection midpoint of the first and second diodes is connected to a bias voltage supply point, and The anode of the diode is connected to the connection point between the APD and its load resistance, and at least the resistance of the second diode decreases in response to a decrease in the bias voltage applied to the APD as the optical input increases. Accordingly, an equalization circuit for increasing the cutoff frequency for the APD output signal is provided.

バイアス電圧の減少はFETを介して等化回路に伝達され
ることが好ましい。
The decrease in bias voltage is preferably transmitted to the equalization circuit via the FET.

(作 用) 本発明による回路では光入力の増幅に伴ってAPDに印加
されるバイアス電圧が減少するが、この減少に応じて等
化回路の遮断周波数が高くなり、帯域が広がる。したが
って、この等化回路を介して出力を取出すことにより、
帯域劣化を補償することができる。
(Operation) In the circuit according to the present invention, the bias voltage applied to the APD decreases as the optical input is amplified, but the cutoff frequency of the equalization circuit increases and the band is widened in accordance with this decrease. Therefore, by taking the output through this equalization circuit,
Band degradation can be compensated.

(実施例) 第1図は、本発明に係るAPD受光回路の一実施例を示す
回路図である。また第2図は、この回路を用いた時の光
入力に対する周波数特性を示した図である。
(Embodiment) FIG. 1 is a circuit diagram showing an embodiment of an APD light receiving circuit according to the present invention. Further, FIG. 2 is a diagram showing a frequency characteristic with respect to an optical input when this circuit is used.

なお、第4図に示す従来の回路の構成部分と同一部分に
は同一符号を付し、その詳細説明は省略する。
The same components as those of the conventional circuit shown in FIG. 4 are designated by the same reference numerals, and detailed description thereof will be omitted.

本発明では、第4図に示す従来の回路の出力段に、等化
回路30およびAPDのバイアス電圧変化をとり出す部分を
付加した点が特徴となっている。等化回路30はエンハン
スメント・タイプFET31とコンデンサ32とを並列接続し
た構成となっており、エンハンスメント・タイプFET31
のゲートにはAPD1のカソードと定電流回路10の接続点で
あるB点の電圧変動がインバータを介して伝達されるよ
うな構成となっている。
The present invention is characterized in that the output stage of the conventional circuit shown in FIG. 4 is provided with a portion for taking out the bias voltage change of the equalizing circuit 30 and the APD. The equalization circuit 30 has a configuration in which an enhancement type FET 31 and a capacitor 32 are connected in parallel.
The voltage fluctuations at the point B, which is the connection point between the cathode of the APD 1 and the constant current circuit 10, is transmitted to the gate of the gate through the inverter.

ここでインバータは、エンハンスメント・タイプのFET1
9と抵抗RD20とを直列接続して電圧VC2を供給する電源端
子18に接続した構成となっている。そして抵抗20とFET1
9との接続点DはFET31のゲートに接続されている。
Here, the inverter is an enhancement type FET1.
9 and a resistor R D 20 are connected in series and connected to a power supply terminal 18 which supplies a voltage V C2 . And resistor 20 and FET1
The connection point D with 9 is connected to the gate of the FET 31.

またFET19のゲートはB点に接続されている。また出力
端子には位相補償用のコイル33が図に示すように接続さ
れている。
The gate of the FET 19 is connected to the point B. A coil 33 for phase compensation is connected to the output terminal as shown in the figure.

このような構成において、APD1に入射した光信号8は、
電気信号に変換増幅され、その電流は定電流回路10より
供給される。光信号8が増加して信号電流IS9が定電流
回路10の飽和電流Iaを越えると、定電流回路10内での電
圧降下が生ずるため負荷抵抗RL3内での電圧降下が一定
であるにもかかわらず、APD1のバイアス電圧VRは減少す
る。したがって信号電流IS9が飽和電流Iaを越えるとAPD
1の増倍率Mは減少し、負帰還がかかることになり出力
電流増幅は一定となる。
In such a configuration, the optical signal 8 incident on the APD 1 is
The electric signal is converted and amplified, and the current is supplied from the constant current circuit 10. When the optical signal 8 increases and the signal current I S 9 exceeds the saturation current Ia of the constant current circuit 10, a voltage drop occurs in the constant current circuit 10 and the voltage drop in the load resistance R L 3 becomes constant. Nevertheless, the bias voltage V R of APD1 decreases. Therefore, if the signal current I S 9 exceeds the saturation current Ia, the APD
The multiplication factor M of 1 decreases, negative feedback is applied, and the output current amplification becomes constant.

一方B点での電位VBは、光入力8の増加とともに減少す
るため、FET19のゲート電圧は下がりドレイン・ソース
間電流IDS1は減少する。
On the other hand, the potential V B at the point B decreases as the optical input 8 increases, so the gate voltage of the FET 19 decreases and the drain-source current I DS1 decreases.

すると抵抗RD20での電圧降下が小さくなりD点の電位は
上昇する。したがってFET31のゲート電圧は増加するた
め、一方で、VDSは殆ど一定であるため、FET31のドレ
イン・ソース間抵抗RDSは減少する。これによりコンデ
ンサ32とFET31のドレイン・ソース間抵抗RDSとで決定さ
れるCR定数で決まる周波数が大きくなり、遮断周波数が
高くなるため帯域劣化を補償することが可能となる。
Then, the voltage drop at the resistor R D 20 becomes small and the potential at the point D rises. Therefore, since the gate voltage of the FET 31 increases, on the other hand, since V DS is almost constant, the drain-source resistance R DS of the FET 31 decreases. As a result, the frequency determined by the CR constant determined by the capacitor 32 and the drain-source resistance R DS of the FET 31 is increased, and the cutoff frequency is increased, so that band deterioration can be compensated.

第2図は光入力に対する周波数特性の変化を示してお
り、図に示すように従来の周波数特性fC(改善前)に比
べ本発明による周波数特性f′(改善後)は光入力に
対し、ほぼ一定の値を保っており帯域劣化の補償効果が
得られることを示している。
Figure 2 shows the change of the frequency characteristics with respect to the optical input, the frequency characteristic f 'C (after improvement) according to the invention compared with the conventional frequency characteristic f C (before improvement) as shown in the figure to the optical input , Which shows that the compensation effect for the band deterioration is obtained because the value is kept almost constant.

第3図は本発明の他の実施例を示す回路図である。この
実施例では、第1図における等化回路30の代わりに等化
回路30′を用いている他の構成および動作は同じであ
る。
FIG. 3 is a circuit diagram showing another embodiment of the present invention. In this embodiment, the equalizing circuit 30 'is used in place of the equalizing circuit 30 in FIG. 1 and the other structures and operations are the same.

等化回路30′はFET31の代わりに直列接続された2つの
ダイオード35および36を用いているダイオード35のアノ
ードはコンデンサ32の一端と共にAPD1と負荷抵抗3の接
続点に接続され、ダイオード36のカソードはコンデンサ
32の代端と共に出力点に接続されている。また、ダイオ
ード35および36の接続中点はD点に接続されている。
The equalizer circuit 30 'uses two diodes 35 and 36 connected in series instead of the FET 31. The anode of the diode 35 is connected to the connection point of the APD1 and the load resistor 3 together with one end of the capacitor 32, and the cathode of the diode 36. Is a capacitor
It is connected to the output point together with 32 proxies. The midpoint of connection between the diodes 35 and 36 is connected to point D.

このような構成の場合、D点の変化によるダイオード36
の抵抗値変化が十分に(例えば2倍)生ずれば十分に等
化回路としての機能を果たすことになる。
In the case of such a configuration, the diode 36 due to the change of the point D
If the change in the resistance value of 1 occurs sufficiently (for example, twice), the function of the equalizing circuit will be sufficiently fulfilled.

以上の実施例ではディプレッション型のトランジスタを
用いた定電流回路を用いているが、APDのバイアスに注
意しさえすればどのような型式の定電流回路も使用する
ことができる。
Although the constant current circuit using the depletion type transistor is used in the above embodiments, any type of constant current circuit can be used as long as attention is paid to the bias of the APD.

〔発明の効果〕〔The invention's effect〕

以上実施例に基づいて詳細に説明したように、本発明で
は光入力の増加に伴うバイアス電圧減少に応答して遮断
周波数が変化し、簡潔な回路構成の等化回路を構成し、
この等化回路を介して出力を取出すようにしたため、光
入力に対し一定の出力を得ることができるのは勿論、周
波数帯域の補償もされた広いダイナミックレンジを有す
るAPD受光回路を得ることができる。
As described in detail based on the above embodiments, in the present invention, the cutoff frequency is changed in response to the decrease in the bias voltage with the increase of the optical input, and the equalization circuit having a simple circuit configuration is configured.
Since the output is taken out through this equalization circuit, it is possible to obtain a constant output with respect to the optical input, and it is also possible to obtain an APD light receiving circuit having a wide dynamic range in which the frequency band is also compensated. .

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明に係るAPD受光回路の一実施例を示す
回路図、第2図は光入力に対する周波数特性の変化を示
す図、第3図は本発明の他の実施例を示す回路図。第4
図は従来のAPD受光回路の一例を示す回路図、第5図は
光入力に対する各種出力の変化を示す特性図である。 1……APD、3……負荷抵抗、4……ディプレッション
・タイプFET、5……抵抗、6……アース端子、7……
電源端子、8……光入力、9……信号電流、10……定電
流回路、19……エンハンスメント・タイプFET、20……
抵抗、30……等化回路、31……エンハンスメント・タイ
プFET、32……コンデンサ、35、36……ダイオード。
FIG. 1 is a circuit diagram showing an embodiment of an APD light receiving circuit according to the present invention, FIG. 2 is a diagram showing a change in frequency characteristic with respect to an optical input, and FIG. 3 is a circuit showing another embodiment of the present invention. Fig. Fourth
FIG. 5 is a circuit diagram showing an example of a conventional APD light receiving circuit, and FIG. 5 is a characteristic diagram showing changes in various outputs with respect to light input. 1 ... APD, 3 ... load resistance, 4 ... depletion type FET, 5 ... resistor, 6 ... ground terminal, 7 ...
Power supply terminal, 8 ... Optical input, 9 ... Signal current, 10 ... Constant current circuit, 19 ... Enhancement type FET, 20 ...
Resistance, 30 ... Equalization circuit, 31 ... Enhancement type FET, 32 ... Capacitor, 35, 36 ... Diode.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】第1および第2電源端子間に順に直列接続
された定電流回路およびアバランシェ・フォトダイオー
ド(APD)と、 前記APDとその負荷抵抗との接続点に接続され、光入力
の増加に伴う前記APDに印加されるバイアス電圧の減少
に応答してドレイン・ソース間抵抗が減少する第1のFE
Tと、このFETのドレイン・ソース間に接続されたコンデ
ンサとから成り、前記バイアス電圧の減少に応答して前
記APD出力信号に対する遮断周波数を高める等化回路
と、 を備えたことを特徴とするAPD受光回路。
1. A constant current circuit and an avalanche photodiode (APD) serially connected in series between a first power supply terminal and a second power supply terminal, and a connection point between the APD and its load resistance to increase an optical input. A first FE in which the drain-source resistance decreases in response to a decrease in the bias voltage applied to the APD due to
T and a capacitor connected between the drain and source of the FET, and an equalization circuit for increasing the cutoff frequency for the APD output signal in response to the decrease in the bias voltage. APD light receiving circuit.
【請求項2】前記バイアス電圧の減少が第2のFETを介
して前記第1のFETのゲートに伝達されることを特徴と
する特許請求の範囲第1項記載のAPD受光回路。
2. The APD light receiving circuit according to claim 1, wherein the decrease in the bias voltage is transmitted to the gate of the first FET through the second FET.
【請求項3】第1および第2電源端子間に順に直列接続
された定電流回路およびアバランシェ・フォトダイオー
ド(APD)と、 直列接続された第1及び第2の2個のダイオードとこの
直列接続された第1及び第2のダイオードに並列接続さ
れたコンデンサからなり、前記第1及び第2のダイオー
ドの接続中点がバイアス電圧供給点に接続され、前記第
1のダイオードのアノードが前記APDとその負荷抵抗と
の接続点に接続され、光入力の増加に伴う前記APDに印
加されるバイアス電圧の減少に応答して少なくとも前記
第2のダイオードの抵抗が減少することにより前記APD
出力信号に対する遮断周波数を高める等化回路と、 を備えたことを特徴とするAPD受光回路。
3. A constant current circuit and an avalanche photodiode (APD) connected in series between a first power supply terminal and a second power supply terminal, and first and second two diodes connected in series and this series connection. The first and second diodes are connected in parallel, the middle point of connection of the first and second diodes is connected to a bias voltage supply point, and the anode of the first diode is connected to the APD. The APD is connected to a connection point with the load resistance, and at least the resistance of the second diode decreases in response to a decrease in the bias voltage applied to the APD as the optical input increases.
An APD light receiving circuit, comprising: an equalization circuit for increasing a cutoff frequency for an output signal.
【請求項4】前記バイアス電圧の減少がFETを介して前
記第1及び第2のダイオードの接続中点に伝達されるこ
とを特徴とする特許請求の範囲第3項記載のAPD受光回
路。
4. The APD light receiving circuit according to claim 3, wherein the decrease in the bias voltage is transmitted to a connection midpoint of the first and second diodes via a FET.
JP2313283A 1990-11-19 1990-11-19 APD light receiving circuit Expired - Lifetime JPH0732370B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2313283A JPH0732370B2 (en) 1990-11-19 1990-11-19 APD light receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2313283A JPH0732370B2 (en) 1990-11-19 1990-11-19 APD light receiving circuit

Publications (2)

Publication Number Publication Date
JPH04183124A JPH04183124A (en) 1992-06-30
JPH0732370B2 true JPH0732370B2 (en) 1995-04-10

Family

ID=18039349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2313283A Expired - Lifetime JPH0732370B2 (en) 1990-11-19 1990-11-19 APD light receiving circuit

Country Status (1)

Country Link
JP (1) JPH0732370B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590974B2 (en) * 2004-08-09 2010-12-01 住友電気工業株式会社 Optical receiver circuit
JP2014057154A (en) * 2012-09-11 2014-03-27 Mitsubishi Electric Corp Power amplifier

Also Published As

Publication number Publication date
JPH04183124A (en) 1992-06-30

Similar Documents

Publication Publication Date Title
JP4590974B2 (en) Optical receiver circuit
US5844445A (en) Feedback type pre-amplifier
JPH05304422A (en) Preamplifier for optical communication
JPH0548964B2 (en)
JPH10200342A (en) Bias voltage supply circuit
US4599527A (en) Device for stabilizing gain of a photosensitive avalanche member
JPH0732370B2 (en) APD light receiving circuit
US4642453A (en) Apparatus for increasing the dynamic range in an integrating optoelectric receiver
JP3661122B2 (en) Photoelectric conversion circuit
JPS6079839A (en) Optical reception circuit
JP2003163544A (en) Feedback amplifier circuit and receiver using the same
JPS6057726B2 (en) Gain control method for optical signal receiver
JP3826779B2 (en) Optical receiver circuit
JPH09260960A (en) Optical receiving amplifier
JPH03106133A (en) Optical transmission circuit
JPH04225611A (en) Wide dynamic range light receiving circuit
EP0911964A1 (en) Optical receiver circuit
JPH0348522A (en) Optical receiver circuit
KR100221655B1 (en) Optical signal detecting method and detector
JP3470887B2 (en) Photoelectric conversion circuit
JP2536412B2 (en) Optical AGC circuit
JP2662216B2 (en) Optical receiving circuit
JP2000357929A (en) Preamplifier circuit
JPH0644196Y2 (en) Optical receiver
JPS60111540A (en) Temperature compensating circuit of apd