JPH0732366B2 - Wireless transmitter - Google Patents
Wireless transmitterInfo
- Publication number
- JPH0732366B2 JPH0732366B2 JP62024851A JP2485187A JPH0732366B2 JP H0732366 B2 JPH0732366 B2 JP H0732366B2 JP 62024851 A JP62024851 A JP 62024851A JP 2485187 A JP2485187 A JP 2485187A JP H0732366 B2 JPH0732366 B2 JP H0732366B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission power
- frequency divider
- controlled oscillator
- voltage
- amplification unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmitters (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、送信波として周波数シンセサイザーの出力を
直接用いる方式の無線送信機に関し、さらに詳しくは送
信電力増幅部の電源を入れた瞬間に生ずる送信周波数の
ドリフトを極力おさえるようにした無線送信機に関す
る。Description: TECHNICAL FIELD The present invention relates to a wireless transmitter of the type that directly uses the output of a frequency synthesizer as a transmission wave, and more specifically, it occurs when the power of a transmission power amplifier is turned on. The present invention relates to a wireless transmitter that suppresses drift of transmission frequency as much as possible.
[従来の技術] 近年、PLL(フェーズロックループ)回路を用いた周波
数シンセサイザーが安価に構成できるようになり、これ
にともない小型の無線送信機にも送信専用の周波数シン
セサイザーを用いることが一般的になっている。[Prior Art] In recent years, a frequency synthesizer using a PLL (phase-locked loop) circuit has become possible to be constructed at low cost, and as a result, it is common to use a frequency synthesizer dedicated to transmission even in a small radio transmitter. Has become.
すなわち、この種の無線送信機は、周波数シンセサイザ
ーに用いる電圧制御発振器(以下、ときに「VCO」と略
す)の発振周波数を送信波と同一にし、かつ、VCOに直
接変調をかけることにより送信波を得る構成となってお
り、逓倍方式,ミキサー方式等を用いた無線送信機に比
べて、ハーモニック以外の送信スプリアスを簡単になく
すことができ、送信機における無調整化および特性向上
の実現に大きく貢献している。In other words, this type of wireless transmitter makes the oscillation frequency of the voltage-controlled oscillator (hereinafter sometimes abbreviated as "VCO") used in the frequency synthesizer the same as the transmission wave, and also directly modulates the VCO It is possible to easily eliminate transmission spurs other than harmonics compared to a radio transmitter using a multiplication method, a mixer method, etc. Have contributed.
第2図は周波数シンセサイザーを用いた従来の無線送信
機を示すブロック図である。FIG. 2 is a block diagram showing a conventional wireless transmitter using a frequency synthesizer.
周波数シンセサイザー10は、基準発振器1,固定分周器2,
位相比較器3,低周波信号変調器4,ローパスフィルタ5,VO
C6,プリスケーラ8,可変分周器7で構成されている。The frequency synthesizer 10 includes a reference oscillator 1, a fixed frequency divider 2,
Phase comparator 3, low frequency signal modulator 4, low pass filter 5, VO
It is composed of C6, prescaler 8 and variable frequency divider 7.
VCO6から送出された送信波は、プリドライバアンプ21お
よびパワーアンプ22からなる送信電力増幅部20で増幅さ
れて出力端子24から送出される。The transmission wave transmitted from the VCO 6 is amplified by the transmission power amplification section 20 including the pre-driver amplifier 21 and the power amplifier 22 and transmitted from the output terminal 24.
ここで、周波数シンセサイザー10は、電源入後ロックし
て周波数が安定するまでに時間がかかるため、常時電源
を投入した状態にしてある。このため、送信制御は送信
電力増幅部20の電源をON,OFFすることにより行なってい
た。すなわち、送信電力増幅部20への電力供給は、スイ
ッチ23を介して電源端子25から行なわれ、スイッチ23を
端子26からの制御信号によりON,OFFすることで投入,遮
断を行なっていた。Here, since it takes time for the frequency synthesizer 10 to lock after power is turned on and the frequency becomes stable, the frequency synthesizer 10 is always in a state in which the power is turned on. Therefore, the transmission control is performed by turning on and off the power of the transmission power amplification unit 20. That is, power is supplied to the transmission power amplification unit 20 from the power supply terminal 25 via the switch 23, and the switch 23 is turned on / off by a control signal from the terminal 26 to turn on / off the switch.
また周波数シンセサイザー10の出力は、送信電力増幅部
20を電源をON,OFFした場合に生ずるVOC6の負荷インピー
ダンスの変化を出来るだけ小さくするため、バッファ15
を介して送信電力増幅部20に入力していた。The output of the frequency synthesizer 10 is the transmission power amplifier.
In order to minimize the change in the load impedance of VOC6 that occurs when the power of 20 is turned on and off, buffer 15
It was input to the transmission power amplification unit 20 via.
[解決すべき問題点] 上述した従来の無線送信機では、送信のために送信電力
増幅部20に電源を投入した瞬間、VCOの負荷状態が急激
に変化するため、周波数シンセサイザーの周波数が若干
ドリフトする。[Problems to be solved] In the above-described conventional wireless transmitter, the load state of the VCO changes abruptly at the moment when the transmission power amplification unit 20 is turned on for transmission, and thus the frequency of the frequency synthesizer slightly drifts. To do.
このドリフトの状態は、周波数シンセサイザー10のルー
プ特性により固有のパターン(送電電力増幅部20に電源
が投入され、送信電力増幅部20の安定状態が急激に変化
し、VCO6から送信電力増幅部20を見たときの負荷インピ
ーダンスが急激に変わり、周波数シンセサイザ10のPLL
ループがこの変化に追従しようとする際の過渡状態のパ
ターン)を示し、ときにはドリフト周波数がもとの周波
数から大きく離れたり、ドリフトする時間が非常に長く
なることがある。The state of this drift is a unique pattern due to the loop characteristic of the frequency synthesizer 10 (power is turned on to the transmission power amplification unit 20, the stable state of the transmission power amplification unit 20 is rapidly changed, and the transmission power amplification unit 20 is changed from the VCO 6 to the transmission power amplification unit 20. The load impedance as seen suddenly changes and the PLL of the frequency synthesizer 10
The loop shows a transient state pattern when it tries to follow this change), and sometimes the drift frequency greatly deviates from the original frequency or the drift time becomes very long.
周波数ドリフトが大きいと、送信波は自分の帯域からは
ずれ送信スプリアスとして他の妨害を与えることにな
る。また、送信の最初にデータ信号を送出することの多
い昨今では、このデータ信号をできるだけ短い時間に確
実に送る必要があるため、周波数ドリフトはできるだけ
離調を小さく時間を短くすることが要求される。If the frequency drift is large, the transmitted wave deviates from its own band and causes other interference as a transmission spurious. In addition, in recent years, when a data signal is often transmitted at the beginning of transmission, it is necessary to reliably transmit this data signal in the shortest possible time. Therefore, frequency drift requires that the detuning be as small as possible and the time be as short as possible. .
この問題を解決する手段として、VCOに接続されるバッ
ファの段数を多くして、送信電力増幅部の電源投入によ
るVCOの負荷インピーダンス変化をできるだけ小さくす
る構成も考えられる。しかし、バッファ段の数を増加す
ると、それにともないバッファのためのスペースおよび
消費電力が増加し、装置の大型化および経済性の低下に
つながるため問題となっていた。As a means for solving this problem, it is conceivable to increase the number of stages of buffers connected to the VCO so as to minimize the change in load impedance of the VCO due to power-on of the transmission power amplifier. However, when the number of the buffer stages is increased, the space for the buffer and the power consumption are increased accordingly, which leads to an increase in the size of the device and a decrease in economical efficiency, which has been a problem.
本発明は上述した問題点にかんがみてなされたもので、
周波数シンセサイザーにおけるVCOの負荷インピーダン
ス変化を小さく抑えるとともに、装置の小型化および低
消費電力を維持を実現できる無線送信機の提供を目的と
する。The present invention has been made in consideration of the above problems,
It is an object of the present invention to provide a wireless transmitter that can reduce a change in load impedance of a VCO in a frequency synthesizer and can reduce the size of the device and maintain low power consumption.
[問題点の解決手段] 上記目的を達成するため本発明は、外部から変調をかけ
ることのできる電圧制御発振器、位相比較器、上記電圧
制御発振器と位相比較器との間に設けられたループフィ
ルタ、上記電圧制御発振器の出力側から上記位相比較器
へのフィードバック線路に設けられた可変分周器、およ
び固定分周器を介して上記位相比較器に基準信号を送出
する基準発振器からなるPLL周波数シンセサイザーと、
このPLL周波数シンセサイザーにおける上記電圧制御発
振器の出力を増幅して送信波とする送信電力増幅器とを
備えた無線送信機において、上記位相比較器と上記ルー
プフィルタとの間に位相同期ループを開閉するためのス
イッチを設け、上記電圧制御発振器と上記可変分周器と
の間に第一クロックゲートを設け、上記基準発振器と上
記固定分周器との間に第二クロックゲートを設け、か
つ、上記スイッチおよび第一,第二クロックゲートを、
上記送信電力増幅部の電源投入直前に断とするととも
に、電源投入から所定時間経過して上記送信電力増幅部
が安定した後に接とする制御部を具備した構成としてあ
る。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a voltage-controlled oscillator capable of being externally modulated, a phase comparator, and a loop filter provided between the voltage-controlled oscillator and the phase comparator. , A PLL frequency comprising a variable frequency divider provided in a feedback line from the output side of the voltage controlled oscillator to the phase comparator, and a reference oscillator for transmitting a reference signal to the phase comparator via a fixed frequency divider. A synthesizer,
In a radio transmitter including a transmission power amplifier that amplifies the output of the voltage controlled oscillator in the PLL frequency synthesizer to generate a transmission wave, for opening and closing a phase locked loop between the phase comparator and the loop filter. Switch is provided, a first clock gate is provided between the voltage controlled oscillator and the variable frequency divider, a second clock gate is provided between the reference oscillator and the fixed frequency divider, and the switch is provided. And the first and second clock gates,
The transmission power amplifier is turned off immediately before the power is turned on, and is connected after the transmission power amplifier is stabilized for a predetermined time after the power is turned on.
[実施例] 以下、本発明の一実施例について図面を参照して説明す
る。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.
第1図は本実施例に係る無線送信機を示すブロック図で
ある。なお、第1図において、先に示した第2図と同一
部分には同一符号を付してある。FIG. 1 is a block diagram showing a wireless transmitter according to this embodiment. In FIG. 1, the same parts as those in FIG. 2 shown above are designated by the same reference numerals.
第1図に示す無線送信号機は周波数シンセサイザー10,
送信電力増幅部20,制御部30から構成されている。The radio transmitter shown in FIG. 1 is a frequency synthesizer 10,
The transmission power amplification unit 20 and the control unit 30 are included.
周波数シンセサイザー10は、電圧制御発振器(VCO)6,
位相比較器3,ローパスフィルタ(ループフィルタ)5か
らなるPLL回路を基本とし、位相比較器3の入力側に固
定分周器2を介して基準発振器1を設け、またフィール
ドバック線路にプリスケーラ8および可変分周器7を設
けた一般的構成となっている。なお、VCO6は、低周波変
調器4により外部から変調をかけることができる。図中
9は変調端子である。Frequency synthesizer 10 is a voltage controlled oscillator (VCO) 6,
Based on a PLL circuit including a phase comparator 3 and a low-pass filter (loop filter) 5, a reference oscillator 1 is provided on the input side of the phase comparator 3 via a fixed frequency divider 2, and a prescaler 8 and It has a general configuration in which a variable frequency divider 7 is provided. The VCO 6 can be externally modulated by the low frequency modulator 4. In the figure, 9 is a modulation terminal.
さらに、本実施例に係る無線送信機では、周波数シンセ
サイザー10の上記一般的構成に加え、次のような構成が
されている。すなわち、位相比較器3とローパスフィル
タ5の間に、この間の接続を開閉するアナログスイッチ
11が設けてある。また、プリスケーラ8と可変分周器7
の間に、フィードバックされた信号をON(導通)または
OFF(遮断)する第一クロックゲード12が設けてあり、
基準発振器1と固定分周器2の間に、発振信号の伝達を
ON(導通)またはOFF(遮断)する第二クロックゲート1
3が設けてある。Further, the wireless transmitter according to the present embodiment has the following configuration in addition to the above general configuration of the frequency synthesizer 10. That is, between the phase comparator 3 and the low-pass filter 5, an analog switch that opens and closes the connection therebetween.
11 is provided. In addition, the prescaler 8 and the variable frequency divider 7
The signal fed back is turned ON (conduction) or
There is a first clock gate 12 that turns off (shuts off),
Transmit the oscillation signal between the reference oscillator 1 and the fixed frequency divider 2.
Second clock gate 1 that turns on (conducts) or turns off (shuts off)
3 is provided.
送信電力増幅部20は、プリドライバアンプ21およびパワ
ーアンプ22からなり、周波数シンセサイザー10のVCO6か
ら送出された送信波を増幅し、送信出力端子24へと伝達
する。The transmission power amplification unit 20 includes a pre-driver amplifier 21 and a power amplifier 22, and amplifies the transmission wave transmitted from the VCO 6 of the frequency synthesizer 10 and transmits it to the transmission output terminal 24.
周波数シンセサイザー10には、常に電力が供給されてい
る。また、送信電力増幅部20には、電源スイッチ23を介
して電源端子25から出力が供給されている。Power is constantly supplied to the frequency synthesizer 10. Further, the transmission power amplification unit 20 is supplied with an output from a power supply terminal 25 via a power supply switch 23.
制御部30は、電源スイッチ23のON,OFF制御をして、送信
電力増幅部20を作動あるいは停止させる。また、この送
信電力増幅部20の電源投入動作に関連して、周波数シン
セサイザー10におけるアナログスイッチ11,第一,第二
クロックゲート12,13のON,OFF制御を行なう。The control unit 30 controls ON / OFF of the power switch 23 to operate or stop the transmission power amplification unit 20. Further, in connection with the power-on operation of the transmission power amplifier 20, ON / OFF control of the analog switch 11, the first and second clock gates 12 and 13 in the frequency synthesizer 10 is performed.
すなわち、電源スイッチ23をONにして送信電力増幅部20
への電源投入動作を行なう直前に、これらスイッチ11,
クロックゲート12,13をOFF(遮断)して周波数シンセサ
イザー10のPLLループを開ループとする。これにより、
送信電力増幅部20への電源投入で、送信電力増幅部20の
安定状態が急激に変化しても、周波数シンセサイザー10
をこの状態変化に追従させる必要がない。That is, the power switch 23 is turned on and the transmission power amplifier 20
Just before turning on the power to the switch 11,
The clock gates 12 and 13 are turned off (interrupted) to open the PLL loop of the frequency synthesizer 10. This allows
Even if the stable state of the transmission power amplification unit 20 suddenly changes when the transmission power amplification unit 20 is powered on, the frequency synthesizer 10
Need not follow this state change.
また、送信電力増幅部20の電源を投入してから所定時間
経過後にスイッチ11,クロックゲート12,13をON(導通)
となるように制御して周波数シンセサイザー10のPLLル
ープを閉ループとする。これにより、送信電力増幅部20
の電源投入後、一定時間経過して送信電力増幅部20が安
定した状態となってから周波数シンセサイザー10のPLL
ループが閉ループとなる。Also, the switch 11, the clock gates 12 and 13 are turned on (conduction) after a lapse of a predetermined time after the power of the transmission power amplifier 20 is turned on.
The PLL loop of the frequency synthesizer 10 is controlled to be a closed loop. As a result, the transmission power amplifier 20
After the power was turned on for a certain period of time, the transmission power amplifier 20 became stable, and then the PLL of the frequency synthesizer 10
The loop becomes a closed loop.
例えば、OFFとする時間は、電源投入1msec前とし、ONに
する時間は、電源投入から5msec経過後に設定すればよ
い。ただし、これに限定されるものではない。For example, the turning-off time may be set 1 msec before the power is turned on, and the turning-on time may be set 5 msec after the power is turned on. However, it is not limited to this.
このように、周波数シンセサイザー10のPLLループは、
送信電力増幅部20の電源投入時の急激な変化をともなう
過渡状態を通過することなく、次の安定状態に移行する
ことができる。Thus, the PLL loop of frequency synthesizer 10
It is possible to shift to the next stable state without passing through a transient state accompanied by a sudden change when the power of the transmission power amplification unit 20 is turned on.
上述したように、送信電力増幅部20への電源投入直前
に、アナログスイッチ11をOFFとすると、VCO6はローパ
スフィルター5によりチャージされた電圧によりフリー
ランとなる。このため、周波数シンセサイザー10は開ル
ープ動作となっているので、VCO6の負荷インピーダンス
の変化は非常に小さくなる。さらにこのとき、第一,第
二クロックゲート12,13もOFFとなるため、固定分周器2,
位相比較器3,可変分周器7は周波数シンセサイザー10が
同期状態にあるときのままの状態を維持している。As described above, when the analog switch 11 is turned off immediately before the power supply to the transmission power amplification unit 20 is turned on, the VCO 6 becomes free run due to the voltage charged by the low pass filter 5. Therefore, the frequency synthesizer 10 operates in open loop, and the change in the load impedance of the VCO 6 becomes very small. Further, at this time, since the first and second clock gates 12 and 13 are also turned off, the fixed frequency divider 2,
The phase comparator 3 and the variable frequency divider 7 maintain the same state as when the frequency synthesizer 10 is in the synchronization state.
次に電源投入から所定時間経過後、アナログスイッチ1
1,第二クロックゲート12,13をONにしたとき、VCO6は、
ローパスフィルター5によりチャージされた電圧により
フリーラン状態となっており、かつ、送信電力増幅部20
の電源ONによる負荷インピーダンス変化の影響を受け
て、発振周波数が若干変化している。しかし、その変化
周波数は、周波数シンセサイザー10のループ特性に関係
がないため固有パターンがなく非常に小さいもので、そ
のため極めて短い時間で再び同期状態になる。Next, after a lapse of a predetermined time from turning on the power, the analog switch 1
1, when the second clock gate 12, 13 is turned on, VCO6
It is in the free-run state due to the voltage charged by the low-pass filter 5, and the transmission power amplification unit 20
The oscillation frequency changes slightly under the influence of the load impedance change caused by turning on the power. However, the changing frequency is very small because there is no specific pattern because it does not relate to the loop characteristic of the frequency synthesizer 10, and therefore the synchronizing state is restored again in an extremely short time.
また、スイッチ11,第一,第二クロックゲート12,13は、
周波数の低い部位でかつデジタル的扱いが可能であるか
ら、CMOS LSIを用いることができ、小型化および低消
費電力の実現を可能とする。Also, the switch 11, the first and second clock gates 12 and 13 are
Since it can be handled digitally at a low frequency part, CMOS LSI can be used, which enables downsizing and low power consumption.
[発明の効果] 以上説明したように本発明によれば、周波数シンセサイ
ザーにおけるVCOの負荷インピーダンス変化を小さくで
きるため、極めて短い時間で再び同期状態となり精度向
上を実現できる効果がある。また、スイッチ,第一,第
二クロックゲートは、CMOS LSI等の小型部品を用いる
ことができるため、装置の小型化および低消費電力の維
持を図ることができる。[Effects of the Invention] As described above, according to the present invention, the change in the load impedance of the VCO in the frequency synthesizer can be made small, so that there is an effect that the synchronization state is restored again in an extremely short time and the accuracy can be improved. Further, since small components such as CMOS LSI can be used for the switches and the first and second clock gates, it is possible to downsize the device and maintain low power consumption.
第1図は本発明の実施例に係る無線送信器を示すブロッ
ク図、第2図は従来例を示すブロック図である。 1:基準発振器、2:固定分周器 3:位相比較器、4:低周波変調器 5:ローパスフィルター、6:電圧制御発振器 7:可変分周器、8:プリスケーラ 9:変調素子、11:アナログスイッチ 12:第一クロックゲート 13:第二クロックゲート 20:送信電力増幅部 21:プリドライバーアンプ 22:パワーアンプ、23:電源スイッチ 24:送信出力端子、25:電源端子 30:制御部FIG. 1 is a block diagram showing a wireless transmitter according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional example. 1: Reference oscillator, 2: Fixed frequency divider 3: Phase comparator, 4: Low frequency modulator 5: Low pass filter, 6: Voltage controlled oscillator 7: Variable frequency divider, 8: Prescaler 9: Modulation element, 11: Analog switch 12: First clock gate 13: Second clock gate 20: Transmission power amplification section 21: Pre-driver amplifier 22: Power amplifier, 23: Power switch 24: Transmission output terminal, 25: Power supply terminal 30: Control section
Claims (1)
御発振器、位相比較器、上記電圧制御発振器と位相比較
器との間に設けられたループフィルタ、上記電圧制御発
振器の出力側から上記位相比較器へのフィードバック線
路に設けられた可変分周器、および固定分周器を介して
上記位相比較器に基準信号を送出する基準発振器からな
るPLL周波数シンセサイザーと、このPLL周波数シンセサ
イザーにおける上記電圧制御発振器の出力を増幅して送
信波とする送信電力増幅器とを備えた無線送信機におい
て、 上記位相比較器と上記ループフィルタとの間に位相同期
ループを開閉するためのスイッチを設け、 上記電圧制御発振器と上記可変分周器との間に第一クロ
ックゲートを設け、 上記基準発振器と上記固定分周器との間に第二クロック
ゲートを設け、 かつ、上記スイッチおよび第一,第二クロックゲート
を、上記送信電力増幅部の電源投入直前に断とするとと
もに、電源投入から所定時間経過して上記送信電力増幅
部が安定した後に接とする制御部を 具備したことを特徴とする無線送信機。1. A voltage-controlled oscillator capable of being externally modulated, a phase comparator, a loop filter provided between the voltage-controlled oscillator and the phase comparator, and the phase comparison from the output side of the voltage-controlled oscillator. Frequency synthesizer comprising a variable frequency divider provided in the feedback line to the frequency divider, and a reference oscillator for transmitting a reference signal to the phase comparator via a fixed frequency divider, and the voltage controlled oscillator in this PLL frequency synthesizer In a wireless transmitter including a transmission power amplifier that amplifies the output of the device 1 to a transmission wave, a switch for opening and closing a phase locked loop is provided between the phase comparator and the loop filter, and the voltage controlled oscillator A first clock gate between the variable frequency divider and the variable frequency divider, and a second clock gate between the reference oscillator and the fixed frequency divider. And disconnecting the switch and the first and second clock gates immediately before turning on the power of the transmission power amplification unit, and connecting the transmission power amplification unit after the transmission power amplification unit has stabilized for a predetermined time. A wireless transmitter comprising a control unit for controlling the operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62024851A JPH0732366B2 (en) | 1987-02-06 | 1987-02-06 | Wireless transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62024851A JPH0732366B2 (en) | 1987-02-06 | 1987-02-06 | Wireless transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63193724A JPS63193724A (en) | 1988-08-11 |
JPH0732366B2 true JPH0732366B2 (en) | 1995-04-10 |
Family
ID=12149716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62024851A Expired - Lifetime JPH0732366B2 (en) | 1987-02-06 | 1987-02-06 | Wireless transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0732366B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0752850B2 (en) * | 1988-01-19 | 1995-06-05 | 日本電気株式会社 | Transmitter |
KR920001543B1 (en) * | 1988-02-29 | 1992-02-18 | 가부시끼가이샤 도시바 | Radio telecommunication apparatus |
FI86933C (en) * | 1991-03-06 | 1992-10-26 | Telenokia Oy | Method and apparatus for controlling a radio transmitter |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61269421A (en) * | 1985-04-24 | 1986-11-28 | Nippon Telegr & Teleph Corp <Ntt> | Initial phase matching type phase locked loop circuit |
-
1987
- 1987-02-06 JP JP62024851A patent/JPH0732366B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63193724A (en) | 1988-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970055561A (en) | Phase-Locked Loop with Controllable Response Time | |
EP1657813A4 (en) | Wide-band modulation pll, timing error correction system of wide-band modulation pll, modulation timing error correction method and method for adjusting radio communication apparatus having wide-band modulation pll | |
AU2002257363A1 (en) | Tunable voltage controlled oscillator circuit having aided acquisition and methods for operating the same | |
JPH10308667A (en) | Pll frequency synthesizer | |
JPH0732366B2 (en) | Wireless transmitter | |
JPH0752850B2 (en) | Transmitter | |
US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
EP0622908A2 (en) | Switching circuit for transmit-receive | |
JPS61269421A (en) | Initial phase matching type phase locked loop circuit | |
DE60102238D1 (en) | PHASE LOCK CIRCUIT | |
GB1312387A (en) | Injection-type frequency-locked oscillator apparatus | |
JP2643766B2 (en) | PLL circuit | |
US7173497B1 (en) | Sampling voltage controlled oscillator | |
JPS6059780B2 (en) | PLL circuit out-of-synchronization detection circuit | |
JPH01141419A (en) | Pll circuit | |
KR0122728B1 (en) | A circuit for frequency shifting adjustment in wireless transceiver | |
JP2927801B2 (en) | PLL circuit | |
JPH05175858A (en) | Pll circuit | |
JPS62128211A (en) | Frequency synthesizer | |
JPS62245727A (en) | Frequency synthesizer transmission equipment | |
JPS63131705A (en) | Synthesizer modulation circuit | |
JP2000269845A (en) | Digital radio | |
JPH09153797A (en) | Pll circuit | |
KR20000007762A (en) | Open loop type phase synchronizing loop synthesizer | |
JPH06224753A (en) | Transmitter |