JPH07321116A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH07321116A JPH07321116A JP6131358A JP13135894A JPH07321116A JP H07321116 A JPH07321116 A JP H07321116A JP 6131358 A JP6131358 A JP 6131358A JP 13135894 A JP13135894 A JP 13135894A JP H07321116 A JPH07321116 A JP H07321116A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- film
- layer
- bump
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、高密度実装を目的とす
るコンピュータなどに利用されるフリップチップ型の半
導体装置に関し、特に、そのバンプ電極部分の構造に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip-chip type semiconductor device used in a computer or the like for high-density mounting, and more particularly to a structure of a bump electrode portion thereof.
【０００２】[0002]
【従来の技術】近年、コストダウンのためコンピュータ
などの電子機器の高密度実装化が望まれている。そのな
かでバンプ電極（はんだバンプ突起電極）を用いたフリ
ップチップ実装技術は高性能で高密度の実装方法として
着目されている。このフリップチップ実装技術は、半導
体チップの電極取り出し部分に半球状の電極（バンプ電
極）を形成して、外部の基板にそのバンプ電極と対応す
るパターンを設けておき、はんだ付けするものである。
このバンプ電極は半導体チップが微細化していくと必然
的にバンプ電極も小型化することになり、例えば特開平
4-217323号公報で示されるように、電極の取り出し部分
にバリアメタルとしてチタン(Ti)をスパッタ法などで形
成した後にバンプ電極材を蒸着法もしくはメッキ法など
で形成したものが知られている。上記の方法はバンプ電
極をマスクとしてエッチングで余分な膜を除去すること
ができ、プロセスを簡単にすることを目的としている。2. Description of the Related Art In recent years, high-density packaging of electronic devices such as computers has been desired for cost reduction. Among them, the flip-chip mounting technology using bump electrodes (solder bump protruding electrodes) is attracting attention as a high-performance and high-density mounting method. In this flip-chip mounting technique, a hemispherical electrode (bump electrode) is formed on an electrode lead-out portion of a semiconductor chip, a pattern corresponding to the bump electrode is provided on an external substrate, and soldering is performed.
As the semiconductor chip becomes finer, the bump electrode is inevitably downsized.
As disclosed in Japanese Patent Publication No. 4-217323, it is known that titanium (Ti) is formed as a barrier metal in the electrode extraction portion by a sputtering method or the like, and then a bump electrode material is formed by an evaporation method or a plating method. . The above method aims to simplify the process by removing the extra film by etching using the bump electrode as a mask.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、その後
のプロセスで水素と窒素の混合ガス中での熱処理を行う
ため、チタン(Ti)が水素脆化を起こし、バンプ電極下の
周囲のチタン(Ti)が脆くなり、その部分の機械的強度の
劣化が生じるという問題がある。もともとバンプ電極は
フリップチップ自体を外部基板上に支えることになるた
め、バンプ電極の機械的強度が維持される必要があるか
らである。そのため、高集積化によるバンプ数の増加に
対し、バンプ電極の根元径を上記の理由から微細化が困
難である。これはチップ上におけるバンプ専有面積比率
の増大になり、コスト的にも不利な点となる。However, since heat treatment is performed in a mixed gas of hydrogen and nitrogen in the subsequent process, titanium (Ti) causes hydrogen embrittlement, and titanium (Ti) around the bump electrodes is surrounded. Becomes brittle and the mechanical strength of that part deteriorates. This is because the bump electrode originally supports the flip chip itself on the external substrate, and therefore the mechanical strength of the bump electrode needs to be maintained. For this reason, it is difficult to miniaturize the root diameter of the bump electrode for the above reasons against the increase in the number of bumps due to high integration. This increases the area occupied by the bumps on the chip, which is a disadvantage in terms of cost.
【０００４】従って本発明の目的は、フリップチップに
おいて、水素脆化によるバンプ電極の機械的強度の劣化
を防止することであり、それによってバンプ電極の根元
径をより微細化したフリップチップタイプの半導体装置
を提供することである。Therefore, an object of the present invention is to prevent the mechanical strength of bump electrodes from deteriorating due to hydrogen embrittlement in a flip chip, thereby making the root diameter of the bump electrodes smaller. It is to provide a device.
【０００５】[0005]
【課題を解決するための手段】上記の課題を解決するた
め本発明の構成は、フリップチップ上に形成した機能素
子と外部基板とのコンタクトをとるためのバンプ電極を
有する半導体装置において、フリップチップ表面の絶縁
膜に設けられたコンタクトホールと、該コンタクトホー
ルの底に形成された金属膜と、該金属膜上に、前記バン
プ電極の形成層の下部にバリア層として形成された窒化
チタン(TiN) 層と、前記窒化チタン(TiN) 層の上に設け
られた、バンプ成長用下地膜と、前記パンプ成長用下地
膜上にホトレジストの開口部を設けて成長させ、後に該
ホトレジストを除去することで形成される金属製のバン
プ電極とからなることである。また関連発明の構成は、
前記バンプ成長用下地膜として、銅(Cu)、パラジウム(P
d)、ニッケル(Ni)、もしくは金(Au)のいずれかが単独に
使用される、または下層にニッケル(Ni)と上層に金(A
u)、下層にパラジウム(Pd)と上層に金(Au)、もしくは下
層にタングステン(W)と上層に銅(Cu)のいずれかの組が
二層構造で使用されることを特徴とする。本発明はま
た、前記バンプ電極の根元径が、30μm 以上であること
を特徴とする。In order to solve the above problems, the structure of the present invention is a flip chip in a semiconductor device having bump electrodes for making contact between a functional element formed on the flip chip and an external substrate. A contact hole provided in the surface insulating film, a metal film formed at the bottom of the contact hole, and a titanium nitride (TiN) formed as a barrier layer on the metal film and below the bump electrode formation layer. ) Layer, and a titanium nitride (TiN) layer, a bump growth underlayer film, and a bump growth underlayer film on which a photoresist opening is provided to grow, and then the photoresist is removed. And a bump electrode made of metal formed in. The structure of the related invention is
As the underlayer film for bump growth, copper (Cu), palladium (P
d), nickel (Ni), or gold (Au) alone, or nickel (Ni) in the lower layer and gold (A
u), palladium (Pd) in the lower layer and gold (Au) in the upper layer, or tungsten (W) in the lower layer and copper (Cu) in the upper layer are used in a two-layer structure. The present invention is also characterized in that the root diameter of the bump electrode is 30 μm or more.
【０００６】また上記の構造を形成する製造方法の構成
は、フリップチップ上に形成した機能素子と外部基板と
のコンタクトをとるためのバンプ電極を有する半導体装
置の製造方法において、フリップチップ表面の絶縁膜に
コンタクトホールを設け、コンタクトホールの底に金属
膜を形成し、該金属膜上に、前記バンプ電極の形成層の
下部にバリア層として窒化チタン(TiN) 層を形成し、前
記窒化チタン(TiN) 層の上にバンプ成長用下地膜を設
け、前記パンプ成長用下地膜上にホトレジストの開口部
を設けて、後で該ホトレジストを除去することで金属製
のバンプ電極を成長させ形成させることを特徴とする。Further, the structure of the manufacturing method for forming the above structure is the same as the method for manufacturing a semiconductor device having a bump electrode for making a contact between a functional element formed on the flip chip and an external substrate. A contact hole is formed in the film, a metal film is formed on the bottom of the contact hole, and a titanium nitride (TiN) layer is formed as a barrier layer on the metal film below the bump electrode formation layer. A bump growth underlayer film is provided on the TiN) layer, a photoresist opening is provided on the bump growth underlayer film, and the photoresist is subsequently removed to grow and form a metal bump electrode. Is characterized by.
【０００７】[0007]
【作用および発明の効果】本発明の請求項１によれば、
バリアメタルとして、窒化チタン(TiN) という、絶縁膜
と密着性が高く、水素脆化がない材料を用いることで、
バンプ電極の根元の下地部分が劣化することがなく、バ
ンプ電極の根元径を従来より小さくすることができる。
また請求項２によれば、バンプ成長用下地膜として特定
な安定した材料を利用するので、安定してバンプを成長
させることができるとともに、成長後も安定した構造を
保つことができて、下地膜としての役割を十分に果た
す。さらに請求項３の構成によれば、バンプの大きさを
従来よりも小さい30μm 程度までにすることができ、微
細化に十分貢献できる。そして請求項４の製造方法によ
れば、上記の構造のバンプ電極を具体的に形成すること
ができ、フリップチップを微細化させることに対応でき
る。According to claim 1 of the present invention,
By using titanium nitride (TiN), which has high adhesion to the insulating film and does not cause hydrogen embrittlement, as the barrier metal,
The base portion of the base of the bump electrode is not deteriorated, and the base diameter of the bump electrode can be made smaller than before.
Further, according to claim 2, since a specific stable material is used as the underlayer film for bump growth, the bumps can be grown stably, and a stable structure can be maintained after the growth. Fully fulfill its role as a formation. Further, according to the structure of claim 3, the size of the bump can be reduced to about 30 μm, which is smaller than the conventional size, and it can sufficiently contribute to miniaturization. According to the manufacturing method of the fourth aspect, the bump electrode having the above structure can be specifically formed, and it is possible to deal with miniaturization of the flip chip.
【０００８】[0008]
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。 （構成）図１は、本発明のフリップチップ上のバンプ電
極１００を模式的に示した構成断面図である。Si基板１
上の酸化膜２のコンタクト孔部分に形成してある、アル
ミ配線などの金属膜３は、窒化硅素膜（Si3N4 膜）など
の絶縁膜４で周囲が保護されており、バンプ電極１００
を形成するコンタクト孔（ホール）として形成されてい
る。この孔の底、即ち金属膜３上に、バリア層である窒
化チタン(TiN) 層が形成してあり、その上にバンプ成長
用下地膜１２として、ここでは銅(Cu)膜が形成してあ
る。そしてその上にバンプ電極２０が成長させてあり、
ここでは下地と同じ銅(Cu)で構成してある。バンプ電極
は成長するに従って下地のある孔よりも広がるため、根
元部分はちょうど首のように細く、頭がキノコのように
広がった形状となることが多い。そしてこのフリップチ
ップを外部基板にはんだ付けする時にこのキノコ上の頭
の部分にはんだが付く（図示しない）。EXAMPLES The present invention will be described below based on specific examples. (Structure) FIG. 1 is a schematic sectional view of a bump electrode 100 on a flip chip according to the present invention. Si substrate 1
The metal film 3 such as an aluminum wiring formed in the contact hole portion of the upper oxide film 2 has its periphery protected by an insulating film 4 such as a silicon nitride film (Si 3 N 4 film).
Is formed as a contact hole (hole). A titanium nitride (TiN) layer, which is a barrier layer, is formed on the bottom of the hole, that is, on the metal film 3, and a copper (Cu) film is formed as the bump growth base film 12 on the barrier film. is there. And the bump electrode 20 is grown on it,
Here, it is made of the same copper (Cu) as the base. Since the bump electrode expands more than the underlying hole as it grows, the root is often thin, just like a neck, and the head has a shape like a mushroom. Then, when the flip chip is soldered to the external substrate, the solder is attached to the head portion on the mushroom (not shown).
【０００９】このバンプ電極の形成方法を図２の製造工
程中の構成断面図を用いて説明する。図２(a) はバンプ
電極１００を作り込む前のフリップチップの表面（バン
プ電極形成部分）で、フリップチップはまだ個々に分離
されてなく、ウエハの状態にある。ウエハはシリコン基
板１を覆う酸化膜２ないしリン(P) 並びにボロンシリケ
ートガラス(PBSG)膜の上に配設された、通常は若干のシ
リコン(Si)並びに銅(Cu)を含有するアルミ(Al)からなる
0.5 〜1.5 μm 程度の厚みの金属膜３が設けられてい
て、その一部が１〜２ミクロンの膜厚の窒化硅素(Si
3N4) などの絶縁膜４に、所定の方形や円形等のパター
ンで開口された窓５内に露出している。この状態からが
バンプ電極の形成工程であり、図２(b) では、ウエハの
表面の絶縁膜４の窓５内で、金属膜３に導電接触するバ
リアメタル１１およびバンプ成長用下地膜１２との多層
膜をスパッタ法等により全面被着させる。A method of forming this bump electrode will be described with reference to the sectional views of the structure during the manufacturing process shown in FIG. FIG. 2A shows the surface of the flip chip (bump electrode forming portion) before the bump electrode 100 is formed. The flip chip is not yet separated into individual wafers but is in a wafer state. The wafer is an aluminum film (Al) containing a small amount of silicon (Si) and copper (Cu), which is usually disposed on the oxide film 2 or phosphorus (P) film covering the silicon substrate 1 and the boron silicate glass (PBSG) film. ) Consists of
A metal film 3 having a thickness of 0.5 to 1.5 μm is provided, and a part of the metal film 3 has a thickness of 1 to 2 μm.
An insulating film 4 such as 3 N 4 ) is exposed in a window 5 opened in a predetermined rectangular or circular pattern. From this state, the bump electrode forming step is performed. In FIG. 2B, the barrier metal 11 and the bump growth base film 12 that are in conductive contact with the metal film 3 are formed in the window 5 of the insulating film 4 on the surface of the wafer. The entire surface of the multilayer film is deposited by a sputtering method or the like.
【００１０】このバリアメタル１１の材料として、金属
膜３の材料であるアルミ、およびはんだ成分に対するバ
リア効果を有する材料で、窒化チタン(TiN) を用いる。
この窒化チタン(TiN) は、LSI 配線におけるバリアメタ
ルとして用いられており、この窒化チタン(TiN) 膜を形
成する技術は従来と同様である。ただしLSI 配線におい
ては水素脆化防止を目的とするものではなく、単にバリ
アを目的としているのみである。The barrier metal 11 is made of aluminum, which is the material of the metal film 3, and titanium nitride (TiN), which is a material having a barrier effect against solder components.
This titanium nitride (TiN) is used as a barrier metal in LSI wiring, and the technique for forming this titanium nitride (TiN) film is the same as the conventional technique. However, the purpose of LSI wiring is not to prevent hydrogen embrittlement, but merely to serve as a barrier.
【００１１】このバリアメタル１１層の上のバンプ成長
用下地膜１２として、バリアメタル１１と馴染みがあ
り、かつバンプ電極２０とも馴染みのある金属材料が用
いられ、通常、銅(Cu)、パラジウム(Pd)、ニッケル(N
i)、金(Au)などを単独で用いられるか、もしくはバンプ
成長用下地膜１２を複数層として適切な材料、例えば、
ニッケル(Ni)またはパラジウム(Pd)の上に金(Au)、ある
いはタングステン(W) 上に銅(Cu)というような組み合わ
せで用いられる。そして、バリアメタル１１の膜厚とし
ては普通0.05〜0.6 μm 、バンプ成長用下地膜１２とし
ては0.2 〜1.5 μm程度形成されることが多い。なお、
この実施例では銅(Cu)を用いている。As the underlayer film 12 for bump growth on the barrier metal 11 layer, a metal material that is familiar to the barrier metal 11 and also familiar to the bump electrode 20 is used. Usually, copper (Cu), palladium ( Pd), nickel (N
i), gold (Au), etc. may be used alone, or an appropriate material such as a plurality of layers of the bump growth base film 12 may be used, for example,
Used in combinations such as gold (Au) on nickel (Ni) or palladium (Pd), or copper (Cu) on tungsten (W). The film thickness of the barrier metal 11 is usually 0.05 to 0.6 μm, and the underlying film 12 for bump growth is often formed to be 0.2 to 1.5 μm. In addition,
In this embodiment, copper (Cu) is used.
【００１２】次に図２(c) に示すように、バンプ電極を
形成する部分にホトレジスト膜２１を全面的にコーティ
ングし、ホトプロセスによってメッキ用の窓を開口す
る。そしてこの開口部に電解メッキによってバンプ電極
２０を成長させる。その場合、バンプ成長用下地膜１２
をメッキ電極として利用する。そしてバンプ電極２０を
３〜50μm の厚さに成長させる。このバンプ電極２０の
材料は、通常、銅(Cu)もしくは金(Au)、または銅(Cu)の
上に金メッキという組み合わせが用いられることが多
い。なお、この実施例では銅(Cu)を用いている。Next, as shown in FIG. 2C, a photoresist film 21 is entirely coated on the portion where the bump electrode is to be formed, and a plating window is opened by a photo process. Then, the bump electrode 20 is grown in this opening by electrolytic plating. In that case, the bump growth base film 12
Is used as a plating electrode. Then, the bump electrode 20 is grown to a thickness of 3 to 50 μm. The material of the bump electrode 20 is usually copper (Cu) or gold (Au), or a combination of copper (Cu) and gold plating is often used. In this example, copper (Cu) is used.
【００１３】そして図２(d) で示すように、まずホトレ
ジスト２１を除去した後、バンプ電極２０をマスクとし
てバンプ成長用下地膜１２およびバリアメタル１１の複
合層をエッチングで除去する。この場合、バンプ電極２
０をマスクとするということは、バンプ電極２０の直下
部にあたるバンプ成長用下地膜１２およびバリアメタル
１１の層は除去されないということである。これは、こ
れらの層がバンプ電極２０に比べて圧倒的に薄く、エッ
チングの際に、バンプ電極２０の下側までエッチングが
浸透するようなエッチング時間をかけないことによって
浸食除去されないためである。Then, as shown in FIG. 2D, the photoresist 21 is first removed, and then the composite layer of the bump growth base film 12 and the barrier metal 11 is removed by etching using the bump electrode 20 as a mask. In this case, the bump electrode 2
Using 0 as a mask means that the layers of the bump-growing base film 12 and the barrier metal 11 which are directly below the bump electrode 20 are not removed. This is because these layers are overwhelmingly thinner than the bump electrode 20 and are not eroded and removed by not performing etching time such that the etching penetrates to the lower side of the bump electrode 20 during etching.
【００１４】その後、フリップチップのトランジスタ等
の機能素子の特性を回復するため、窒素ガスをパージガ
スとし、水素ガスをフォーミングガスとした窒素水素混
合ガス中にて、350 〜450 ℃、5 〜60分の熱処理を行
う。なお、この窒素水素混合ガス中での熱処理は、チッ
プをパッケージなどに組付けるアセンブリーはんだ組付
け工程においても実施されることがある。Thereafter, in order to restore the characteristics of the functional element such as the flip-chip transistor, in a nitrogen-hydrogen mixed gas using nitrogen gas as a purge gas and hydrogen gas as a forming gas, 350 to 450 ° C., 5 to 60 minutes. Heat treatment of. The heat treatment in the nitrogen-hydrogen mixed gas may be carried out also in the assembly solder assembling step of assembling the chip into a package or the like.
【００１５】このようにバリアメタル１１を窒化チタン
(TiN) で構成すると、水素脆化がないために、以下のよ
うな効果を有する。図３は、バリアメタルとして従来利
用されているチタン(Ti)と、本発明の窒化チタン(TiN)
との、窒素水素混合ガス中での熱処理による、同一径
（160 μm 径）のバンプ電極に対する引っ張り強度の比
較図である。図３から判るように、従来のチタン(Ti)の
場合、熱処理後にほぼ強度が半分に減少するのに比べ、
窒化チタン(TiN) の場合は、ほぼ熱処理前の引っ張り強
度をほぼ維持している。即ち、窒化チタン(TiN) の場合
は水素脆化が生じないため密着性が良く、形成したまま
の引っ張り強度が保持されつづけ、劣化しない。As described above, the barrier metal 11 is formed of titanium nitride.
When composed of (TiN), there is no hydrogen embrittlement, and therefore the following effects are obtained. FIG. 3 shows titanium (Ti) conventionally used as a barrier metal and titanium nitride (TiN) of the present invention.
FIG. 6 is a comparison diagram of tensile strengths of a bump electrode having the same diameter (160 μm diameter) by heat treatment in a nitrogen-hydrogen mixed gas. As can be seen from FIG. 3, in the case of conventional titanium (Ti), the strength is almost halved after heat treatment,
In the case of titanium nitride (TiN), the tensile strength before heat treatment is almost maintained. That is, in the case of titanium nitride (TiN), hydrogen embrittlement does not occur, so that the adhesion is good and the tensile strength as formed is maintained and does not deteriorate.
【００１６】また逆に、バンプ電極の根元径を変化させ
た場合、従来のチタン(Ti)の場合と本発明の窒化チタン
(TiN) の場合との引っ張り強度の比較図（図４）は、当
然ながら、窒化チタン(TiN) の場合が細い根元径まで、
強度を保持している。従って、図４に示す下限値 30( g
f/バンプ）とすると、従来のチタン(Ti)では約100 μm
の径が必要であったバンプ電極が、本発明の窒化チタン
(TiN) により30μm 以上あれば十分であることがわか
る。実際に利用する場合は限度値を用いることはあまり
なく、安全を見込んだ根元径を目的に応じて用いる。な
お、径の上限としては、微細化を問題としているので、
限定されるものではない。On the contrary, when the root diameter of the bump electrode is changed, the conventional titanium (Ti) and the titanium nitride of the present invention are used.
The comparison of tensile strength with (TiN) (Fig. 4) shows that titanium nitride (TiN) has a narrow root diameter.
Holds strength. Therefore, the lower limit value 30 (g
f / bump) is about 100 μm for conventional titanium (Ti)
The bump electrode that required the diameter of
It can be seen from (TiN) that 30 μm or more is sufficient. When actually using, the limit value is rarely used, and the root diameter for safety is used according to the purpose. As the upper limit of the diameter, since miniaturization is a problem,
It is not limited.
【００１７】また図５は、同一のバリアメタル厚さに対
して、バンプ電極を成長させた場合に生じるバリアメタ
ル膜に発生する全応力を、従来のチタン(Ti)と本発明の
窒化チタン(TiN) とで違いを比較したものである。図５
に示すように、従来のチタン(Ti)の場合は、バンプ電極
の膜厚が増大するにつれて全応力が、例えば限度の一例
である400(N/m)に至ってしまうが、窒化チタン(TiN) の
場合は十分限度内に収まり、窒化チタン(TiN) のバリア
メタル１１膜が絶縁膜４と密着性が高いことを示し、従
ってバンプ電極（ここでは銅(Cu)）の剥がれを防ぐこと
ができ、フリップチップの剥がれなどの工程中の不良を
抑制する。なお、全応力の−（マイナス）の意味は働く
力が圧縮応力になっていることを示す。FIG. 5 shows the total stress generated in the barrier metal film when the bump electrode is grown for the same barrier metal thickness, as compared with the conventional titanium (Ti) and the titanium nitride of the present invention (Ti). This is a comparison of the differences with TiN). Figure 5
As shown in, in the case of conventional titanium (Ti), as the film thickness of the bump electrode increases, the total stress reaches 400 (N / m), which is an example of the limit, but titanium nitride (TiN) In the case of, the value is well within the limit, indicating that the titanium nitride (TiN) barrier metal 11 film has high adhesion to the insulating film 4, and therefore peeling of the bump electrode (here copper (Cu)) can be prevented. , In-process defects such as flip chip peeling are suppressed. In addition, the meaning of- (minus) of the total stress indicates that the working force is a compressive stress.
【００１８】請求項でいうコンタクトホールとは、図２
(a) の５に相当する部分ということである。また、バリ
ア層に用いる金属材料がバリアメタルである。The term "contact hole" used in the claims refers to FIG.
This is the part corresponding to 5 in (a). The metal material used for the barrier layer is a barrier metal.
【図１】本発明のフリップチップ上のバンプ電極を模式
的に示した構成断面図。FIG. 1 is a structural cross-sectional view schematically showing bump electrodes on a flip chip according to the present invention.
【図２】バンプ電極の製造工程中の構成断面図。FIG. 2 is a structural cross-sectional view of a bump electrode during a manufacturing process.
【図３】バリアメタルの窒素水素混合ガス中での熱処理
によるバンプ電極に対する引っ張り強度の比較図。FIG. 3 is a comparative diagram of the tensile strength of a bump electrode by heat treatment of a barrier metal in a nitrogen-hydrogen mixed gas.
【図４】バンプ電極の根元径を変化させた場合のチタン
(Ti)の場合と本発明の窒化チタン(TiN) の場合との引っ
張り強度の比較図。FIG. 4 Titanium when the root diameter of the bump electrode is changed
FIG. 3 is a comparison diagram of the tensile strengths of (Ti) and titanium nitride (TiN) of the present invention.
【図５】同一のバリアメタル厚さに対してバンプ電極を
成長させた場合に生じるバリアメタル膜に発生する全応
力の、チタン(Ti)と窒化チタン(TiN) との違いの比較
図。FIG. 5 is a comparison diagram of the difference between titanium (Ti) and titanium nitride (TiN) in the total stress generated in the barrier metal film when a bump electrode is grown for the same barrier metal thickness.
１００ バンプ電極 １ Si基板 ２ 酸化膜またはＰＢＳＧ膜 ３ 金属膜 ４ 絶縁膜（Si3N4 膜） ５ 開口部 １１ バリアメタル（窒化チタン(TiN) ） １２ バンプ成長用下地膜（銅(Cu)） ２０ バンプ電極材料（銅(Cu)）100 bump electrode 1 Si substrate 2 oxide film or PBSG film 3 metal film 4 insulating film (Si 3 N 4 film) 5 opening 11 barrier metal (titanium nitride (TiN)) 12 base film for bump growth (copper (Cu)) 20 Bump electrode material (copper (Cu))
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 雄介 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 田中 和夫 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 新美 彰浩 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Yusuke Watanabe 1-1, Showa-cho, Kariya city, Aichi Prefecture, Nihon Denso Co., Ltd. (72) Inventor, Kazuo Tanaka 1-1-cho, Showa-cho, Kariya city, Aichi prefecture Co., Ltd. (72) Inventor Akihiro Niimi 1-1-1, Showa-cho, Kariya city, Aichi prefecture Nihon Denso Co., Ltd.
Claims (4)
部基板とのコンタクトをとるためのバンプ電極を有する
半導体装置において、 フリップチップ表面の絶縁膜に設けられたコンタクトホ
ールと、 該コンタクトホールの底に形成された金属膜と、 該金属膜上に、前記バンプ電極の形成層の下部にバリア
層として形成された窒化チタン(TiN) 層と、 前記窒化チタン(TiN) 層の上に設けられた、バンプ成長
用下地膜と、 前記パンプ成長用下地膜上にホトレジストの開口部を設
けて成長させ、後に該ホトレジストを除去することで形
成される金属製のバンプ電極とからなることを特徴とす
る半導体装置。1. A semiconductor device having a bump electrode for making contact between a functional element formed on a flip chip and an external substrate, comprising: a contact hole provided in an insulating film on the surface of the flip chip; and a bottom of the contact hole. A metal film formed on the metal film, a titanium nitride (TiN) layer formed as a barrier layer under the bump electrode formation layer, and a titanium nitride (TiN) layer formed on the metal film. A bump growth underlayer film, and a bump electrode made of metal formed by forming an opening of a photoresist on the underlayer film for bump growth to grow and then removing the photoresist. Semiconductor device.
パラジウム(Pd)、ニッケル(Ni)、もしくは金(Au)のいず
れかが単独に使用される、または下層にニッケル(Ni)と
上層に金(Au)、下層にパラジウム(Pd)と上層に金(Au)、
もしくは下層にタングステン(W) と上層に銅(Cu)のいず
れかの組が二層構造で使用されることを特徴とする請求
項１に記載の半導体装置。2. The underlayer film for growing bumps is made of copper (Cu),
Either palladium (Pd), nickel (Ni), or gold (Au) is used alone, or nickel (Ni) in the lower layer and gold (Au) in the upper layer, palladium (Pd) in the lower layer and gold in the upper layer (Au),
2. The semiconductor device according to claim 1, wherein any combination of tungsten (W) as a lower layer and copper (Cu) as an upper layer is used in a two-layer structure.
あることを特徴とする請求項１乃至２に記載の半導体装
置。3. The semiconductor device according to claim 1, wherein a root diameter of the bump electrode is 30 μm or more.
部基板とのコンタクトをとるためのバンプ電極を有する
半導体装置の製造方法において、 フリップチップ表面の絶縁膜にコンタクトホールを設
け、 コンタクトホールの底に金属膜を形成し、 該金属膜上に、前記バンプ電極の形成層の下部にバリア
層として窒化チタン(TiN) 層を形成し、 前記窒化チタン(TiN) 層の上にバンプ成長用下地膜を設
け、 前記パンプ成長用下地膜上にホトレジストの開口部を設
けて、後で該ホトレジストを除去することで金属製のバ
ンプ電極を成長させ形成させることを特徴とする半導体
装置の製造方法。4. A method of manufacturing a semiconductor device having a bump electrode for making contact between a functional element formed on a flip chip and an external substrate, wherein a contact hole is provided in an insulating film on the surface of the flip chip, and the bottom of the contact hole is provided. A metal film is formed on the metal film, a titanium nitride (TiN) layer is formed as a barrier layer under the bump electrode formation layer, and a bump growth base film is formed on the titanium nitride (TiN) layer. And forming an opening of a photoresist on the base film for pump growth, and removing the photoresist later to grow and form a bump electrode made of metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6131358A JPH07321116A (en) | 1994-05-19 | 1994-05-19 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6131358A JPH07321116A (en) | 1994-05-19 | 1994-05-19 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321116A true JPH07321116A (en) | 1995-12-08 |
Family
ID=15056066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6131358A Pending JPH07321116A (en) | 1994-05-19 | 1994-05-19 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321116A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071342A (en) * | 2009-01-08 | 2009-04-02 | Eudyna Devices Inc | Semiconductor device |
-
1994
- 1994-05-19 JP JP6131358A patent/JPH07321116A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071342A (en) * | 2009-01-08 | 2009-04-02 | Eudyna Devices Inc | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE46618E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| US7323406B2 (en) | Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures | |
| US7098126B2 (en) | Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints | |
| US8785317B2 (en) | Wafer level packaging of semiconductor chips | |
| JP4564166B2 (en) | Method for forming wafer passivation layer | |
| US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
| JP2002190550A (en) | Method of manufacturing semiconductor device | |
| KR20060042012A (en) | Semiconductor device and manufacturing method thereof | |
| JP2003203940A (en) | Semiconductor chip and wiring base board and manufacturing method of them, semiconductor wafer, semiconductor device, circuit base board and electronic instrument | |
| US20030052415A1 (en) | Solder bump structure and a method of forming the same | |
| CN110707013A (en) | Method for manufacturing large tin ball by electroplating method | |
| JP2012190939A (en) | Semiconductor device and manufacturing method of the same | |
| JPH07321116A (en) | Semiconductor device and manufacture thereof | |
| JP2005303176A (en) | Semiconductor device and its manufacturing method | |
| US11152321B2 (en) | Semiconductor device having a copper pillar interconnect structure | |
| JP2725611B2 (en) | Semiconductor device | |
| JP2000164617A (en) | Chip-sized package and its manufacture | |
| JPH11186309A (en) | Semiconductor device and manufacture of the semiconductor device | |
| JP2633580B2 (en) | Bump, bump forming method, and semiconductor element | |
| JPH09148331A (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
| JP2000040715A (en) | Flip-chip packaged semiconductor device and manufacture thereof | |
| JPH03268385A (en) | Solder bump and manufacture thereof | |
| JPH0684919A (en) | Bump electrode for face down bonding of flip chip type semiconductor device and its production | |
| JP2007317860A (en) | Semiconductor device | |
| KR100597994B1 (en) | Solder bump for semiconductor package and fabrication method thereof |