JPH0731502B2 - Musical tone signal generator - Google Patents

Description

【発明の詳細な説明】 この発明は、時間と共に楽音波形が変化して、音色に変
化をもたせるようにした楽音波形信号発生装置に関す
る。The present invention relates to a musical tone waveform signal generating apparatus in which a musical tone waveform changes with time to change a tone color.

従来より、１つの楽音を発生するのに、複数の楽音生成
回路を駆動し、同時に複数の異なる楽音信号を得、それ
を合成して発音するようにしたものがある。Conventionally, in order to generate one musical tone, there is a technique in which a plurality of musical tone generating circuits are driven, a plurality of different musical tone signals are simultaneously obtained, and these are synthesized to generate a tone.

このような電子楽器では、１つの楽音生成回路を用いる
ものに対し基本的に２倍以上の回路手段を必要とし、回
路規模が大きくなるという欠点があつた。Such an electronic musical instrument has a drawback in that it basically requires twice or more circuit means as compared with a musical tone generating circuit that uses one musical tone generating circuit, resulting in a large circuit scale.

この発明は上述した事情を背景にしてなされたもので、
その目的とするところは、少い回路で音色変化の豊富な
楽音波形を生成可能とした楽音波形信号発生装置を提供
することである。The present invention has been made in the background of the above circumstances,
It is an object of the present invention to provide a musical tone waveform signal generator capable of generating a musical tone waveform with a wide variety of tone colors with a small number of circuits.

以下、図面を参照してこの発明の一実施例を説明する。
第１図は、時分割処理方式によつて最大８音までの楽音
を同時に生成可能な８音ポリフオニツクの電子楽器のブ
ロツク回路図である。図において、アドレスカウンタ１
は図示しないタイミング信号発生回路が出力するチヤン
ネル指定のタイミング信号C2、C1、C0を入力してチヤン
ネルが指定され、そしてその計数出力はα波形メモリ２
およびβ波形メモリ３の各アドレス入力端子A₃〜A₀に印
加される。このアドレスカウンタ１は、例えばシフトレ
ジスタとアダーの組合せ、あるいはRAMとアダーの組合
せにより構成される。α波形メモリ２は、例えば第３図
（ａ）に示す三角波の波形を記憶し、またその波形は16
ステツプのステツプ波形データとして出力端子D₂〜D₀か
ら読出されると、トランスフアーゲート4₂〜4₀を介し乗
算器７の入力端子a₂〜a₀に印加される。他方、β波形メ
モリ３は、例えば第３図（ｂ）に示すパルス波の波形を
記憶し、またその波形は16ステツプのステツプ波形デー
タとして出力端子D₂〜D₀から読出されると、トランスフ
アーゲート5₂〜5₀を介し乗算器７の入力端子a₂〜a₀に印
加される。なお、トランスフアーゲート4₂〜4₀はタイミ
ング信号ｔαにより直接開閉制御され、またトランスフ
アーゲート5₂〜5₀はタイミング信号ｔαをインバータ６
を介しそのゲートに印加されて開閉制御される。また前
記タイミング信号ｔαは８チヤンネルの楽音生成チヤン
ネルの各チヤンネルタイミングを前半と後半に２分割す
る信号である。An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a block circuit diagram of an eight-tone polyphonic electronic musical instrument capable of simultaneously generating up to eight musical tones by the time-division processing method. In the figure, address counter 1
Is a channel designated by inputting timing signals C2, C1, C0 designating a channel output from a timing signal generation circuit (not shown), and the count output is the α waveform memory 2
And the address input terminals A _{3 to} A ₀ of the β waveform memory 3 are applied. The address counter 1 is composed of, for example, a combination of shift registers and adders, or a combination of RAM and adders. The α waveform memory 2 stores, for example, the triangular wave waveform shown in FIG.
When read from the output terminal D ₂ to D ₀ as step waveform data of step, is applied to the input terminal a ₂ ~a ₀ multiplier 7 via the transformer Sulfur gate 4 _{2-4 0.} On the other hand, the β waveform memory 3 stores, for example, the waveform of the pulse wave shown in FIG. 3 (b), and when the waveform is read from the output terminals D _{2 to} D ₀ as 16-step step waveform data, it is transferred. It is applied to the input terminal a ₂ ~a ₀ multiplier 7 via the Ageto 5 _{2-5 0.} Incidentally, trans Sulfur gate 4 _{2-4 0} is opened and closed directly controlled by the timing signal t alpha, also trans Sulfur gate 5 _{2-5 0} timing signal t alpha inverter 6
The voltage is applied to the gate via the gate to control the opening and closing. The timing signal t.alpha. Is a signal that divides each channel timing of the tone generation channel of 8 channels into the first half and the second half.

エンベロープカウンタ８はタイミング信号C2〜C0を入力
してチヤンネルを指定されてアツプカウント動作を実行
し、その計数出力はゲート回路９の入力端子b₆〜b₀へ印
加される。尚、このエンベロープカウンタ８も、例えば
シフトレジスタとアダーの組合せ、あるいはRAMとアダ
ーの組合せにより構成される。そして、このゲート回路
９には前記タイミング信号ｔαと、キーボード（図示
略）付近に設けられている４つの切替え接点を有するエ
ンベロープ制御スイツチ（図示略）の設定状態あるいは
制御部（図示せず）内部に記憶されている情報に応じて
制御部が出力する制御信号Ｍβ_１〜Ｍα_３（後述）とが
更に入力端子a₀,a₁〜a₆へ印加される。而してゲート回
路９は前記制御信号Ｍβ_１〜Ｍα_３に応じてエンベロー
プカウンタ８からの計数出力から各チヤンネルタイミン
グの前半と後半とで夫々１種類づつ、アタツク、デイケ
イ、リリースの各部から成るエンベロープ波形データを
作成して出力端子S₆〜S₀から出力し、乗算器７の入力端
子b₆〜b₀へ印加する。乗算器７は入力端子a₂〜a₀へのス
テツプ波形データと入力端子b₆〜b₀へのエンベロープ波
形データとを乗算し、その結果データを累算器10へ与え
る。累算器10は８チヤンネル分の前記結果データを累算
し、その累算結果データを楽音波形信号として音響変換
回路（図示略）に出力し、これにより時分割処理による
８チヤンネル分の合成された楽音がスピーカから放音さ
れる。Envelope counter 8 executes the up-counting operation is designated the channel by inputting a timing signal C2 to C0, the count output is applied to the input terminal b ₆ ~b ₀ of the gate circuit 9. The envelope counter 8 is also composed of, for example, a combination of shift registers and adders, or a combination of RAM and adders. The gate circuit 9 has the timing signal tα and the setting state of an envelope control switch (not shown) having four switching contacts provided near the keyboard (not shown) or the inside of a control unit (not shown). The control signals Mβ _{1 to} Mα ₃ (described later) output from the control unit in accordance with the information stored in the above are further applied to the input terminals a ₀ and a _{1 to} a ₆ . Thus, the gate circuit 9 has _one envelope each of the first half and the second half of each channel timing from the count output from the envelope counter 8 according to the control signals Mβ _{1 to} Mα ₃ , and an envelope composed of an attack, a delay, and a release. creating a waveform data output from the output terminal S ₆ to S _0, is applied to the input terminal b ₆ ~b ₀ multiplier 7. The multiplier 7 multiplies the envelope waveform data to step waveform data and the input terminal b ₆ ~b ₀ to the input terminal a ₂ ~a _0, gives the resulting data to the accumulator 10. The accumulator 10 accumulates the above result data for 8 channels, and outputs the accumulated result data to a sound conversion circuit (not shown) as a musical tone waveform signal, thereby combining 8 channels by time division processing. Sound is emitted from the speaker.

次に第２図によりゲート回路９の詳細な構成を説明す
る。切替え回路11₆、11₅、…、11₀は共に同一構成から
成り、夫々にはエンベロープカウンタ８の計数出力の７
ビツト目、６ビツト目、…、１ビツト目の各ビツトデー
タが入力している。そしてこれらビツトデータは、前述
した制御信号Ｍβ_１〜Ｍα_３の出力状態に応じてその値
が制御され、前記出力端子S₆〜S₀からエンベロープ波形
データとして出力する。即ち、制御信号Ｍβ_１、Ｍ
α_１、Ｍβ_２、Ｍα_２、Ｍβ_３、Ｍα_３が夫々、アンド
ゲート12、13、14、15、16、17の各一端に入力する。ま
たアンドゲート12、14、16の各他端にはタイミング信号
ｔαがインバータ18、19、20を夫々介し入力し、更にア
ンドゲート13、15、17の各他端には夫々、タイミング信
号ｔαが直接入力する。そしてアンドゲート12、13の各
出力はオアゲート21に入力し、アンドゲート14、15の各
出力はオアゲート22に入力し、アンドゲート16、17の各
出力はオアゲート23に入力する。そしてオアゲート21、
22、23の各出力は共にノアゲート24に入力し、またその
出力は切替え回路11₆〜11₀の入力ラインL₁に入力する。
更にオアゲート21、22、23の各出力はまた夫々、切替え
回路11₆〜11₀の入力ラインL₂、L₃、L₄に入力する。Next, the detailed configuration of the gate circuit 9 will be described with reference to FIG. Switching circuit 11 _6, 11 _5, ..., 11 ₀ consists both the same configuration, the count output of the envelope counter 8 respectively 7
Bit data of 6th bit, 6th bit, ..., 1st bit are input. The values of these bit data are controlled according to the output states of the control signals Mβ _{1 to} Mα ₃ described above, and are output as envelope waveform data from the output terminals S _{6 to} S ₀ . That is, the control signals Mβ ₁ , M
α ₁ , Mβ ₂ , Mα ₂ , Mβ ₃ and Mα ₃ are input to the respective one ends of AND gates 12, 13, 14, 15, 16 and 17, respectively. Further, the timing signal tα is input to the other ends of the AND gates 12, 14, 16 through the inverters 18, 19, 20 respectively, and the timing signal tα is further input to the other ends of the AND gates 13, 15, 17 respectively. Enter directly. The outputs of the AND gates 12 and 13 are input to the OR gate 21, the outputs of the AND gates 14 and 15 are input to the OR gate 22, and the outputs of the AND gates 16 and 17 are input to the OR gate 23. And OR gate 21,
Each output of the 22, 23 are both input to the NOR gate 24 and its output is input to an input line L ₁ of the switching circuit 11 _{6-11 0.}
Furthermore the outputs of the OR gates 21, 22 and 23 are also respectively input to the switching circuit 11 input lines L ₂ of _{6 ~11 0, L 3, L} 4.

前述したように切替え回路11₆〜11₀は同一構成であるの
で同一部に同一参照番号を付して以下に説明すると、前
記入力ラインL₁、L₂、L₃、L₄は夫々、トランスフアーゲ
ート25、26、27、28の各ゲートに接続されている。When the circuit 11 _{6-11 0} switch as described above will be described below are denoted by the same reference numerals to the same portions are the same configuration, the input line _{L 1, L 2, L 3} , L 4 are each, Toransufu It is connected to each gate of argate 25, 26, 27, 28.

そしてトランスフアーゲート25には夫々、エンベロープ
カウンタ８からの対応する各ビツトデータが直接入力
し、またトランスフアーゲート26には夫々、前記ビツト
データがインバータ29を介し入力する。更にトランスフ
アーゲート27には“0"信号が入力し、またトランスフア
ーゲート28には“1"信号が入力する。そしてトランスフ
アーゲート25〜28の各出力信号は対応する出力端子S₆〜
S₀へ入力し、乗算器７へ送出される。The corresponding bit data from the envelope counter 8 is directly input to the transfer gate 25, and the bit data is input to the transfer gate 26 via the inverter 29. Further, a "0" signal is input to the transfer gate 27, and a "1" signal is input to the transfer gate 28. The output signals of the transfer gates 25 to 28 are output from the corresponding output terminals S ₆ to
It is input to S ₀ and sent to the multiplier 7.

次に前記実施例の動作を第４図ないし第６図を参照して
説明する。タイミング信号発生回路はタイミング信号C
2、C1、C0を第６図（ａ）、（ｂ）、（ｃ）に示すよう
に夫々出力し、アドレスカウンタ１およびエンベロープ
カウンタ８へ印加する。即ち、前記タイミング信号C2、
C1、C0は時分割処理の１周期の間にその値が０〜７まで
変化してチヤンネル（ch）０〜７のチヤンネルタイミン
グを夫々与えるものである。そしてアドレスカウンタ１
およびエンベロープカウンタ８はこれに応じて共に、各
チヤンネルタイミングで個別に夫々のアツプカウント動
作を実行し、アドレスカウンタ１では各チヤンネルタイ
ミングでの計数出力をアドレスデータとしてα波形メモ
リ２、β波形メモリ３の各アドレス入力端子A₃〜A₀に印
加する一方、エンベロープカウンタ８では各チヤンネル
タイミングでの計数出力をゲート回路９の入力端子b₆〜
b₀へ印加するものである。更にタイミング信号ｔαは第
６図（ｄ）に示すように、各チヤンネルタイミングの前
半において“1"、後半において“0"として夫々出力し、
トランスフアーゲート4₂〜4₀へ直接、およびトランスフ
アーゲート5₂〜5₀へインバータ６を介し印加され、また
ゲート回路９へも印加される。これにより各チヤンネル
タイミングの前半においてはトランスフアーゲート4₂〜
4₀が開成し、α波形メモリ２から読出されたα波形（三
角波）の各ステツプの波形データが乗算器７の入力端子
a₂〜a₀へ入力し、また各チヤンネルタイミングの後半で
はトランスフアーゲート5₂〜5₀が開成し、β波形メモリ
３から読出されたβ波形（パルス波）の各ステツプの波
形データが前記入力端子a₂〜a₀へ印加される（第６図
（ｅ）参照）。Next, the operation of the above embodiment will be described with reference to FIGS. Timing signal generator circuit is timing signal C
2, C1 and C0 are output respectively as shown in FIGS. 6 (a), (b) and (c) and applied to the address counter 1 and the envelope counter 8. That is, the timing signal C2,
The values of C1 and C0 change from 0 to 7 during one cycle of the time division processing and give channel timings of channels (ch) 0 to 7, respectively. And address counter 1
In response to this, the envelope counter 8 and the envelope counter 8 individually perform their respective up-counting operations at each channel timing, and the address counter 1 uses the count output at each channel timing as the address data as the α waveform memory 2 and the β waveform memory 3 each address while applied to the input terminal a ₃ to a _0, the input terminal b ₆ of the gate circuit 9 counts output of each channel timing in an envelope counter 8 to the
It is applied to b ₀ . Further, as shown in FIG. 6 (d), the timing signal tα is output as “1” in the first half of each channel timing and “0” in the second half, respectively.
Direct trans Sulfur gate 4 _{2-4 0,} and trans fir to the gate 5 _{2-5 0} is applied through an inverter 6, and also applied to the gate circuit 9. Thus transformer Sulfur gates 4 ₂ - in the first half of each channel timing
4 ₀ is opened, alpha input terminal of the waveform data of each step multipliers 7 of the waveform memory 2 from the read out alpha wave (triangular wave)
a ₂ input to ~a _0, also transfected Sulfur gate 5 _{2-5 0} opened in the second half of each channel timing, waveform data of each step of the read-out β waveform from β waveform memory 3 (pulse wave) is the It is applied to the input terminals a _{2 to} a ₀ (see FIG. 6 (e)).

茲で、音色選択スイツチ（図示略）の選択により例えば
第５図の種類Ａに示すエンベロープ波形が選択される
と、制御部は同図に示す制御信号Ｍβ_１〜Ｍα_３を出力
してゲート回路９の入力端子a₁〜a₆に印加する。即ち、
エンベロープカウンタ８の計数出力がエンベロープのア
タツク状態S1のときには、制御信号Ｍβ_２のみが“1"と
して出力し、その他の制御信号Ｍβ₁,Mα_１、Ｍα_２、
Ｍβ_３、Ｍα_３は共に“0"として出力する。このための
第２図のゲート回路９では、タイミング信号ｔαが“1"
の各チヤンネルタイミングの前半ではアンドゲート12〜
17が各出力は共に“0"となり、したがつてオアゲート21
〜23の各出力も共に“0"となる。したがつてノアゲート
24の出力が“1"となり、切替え回路11₆〜11₀の入力ライ
ンL₁のみに“1"信号が入力し、各トランスフアーゲート
25が開成する。そしてこれによりエンベロープカウンタ
８からの計数出力がそのままゲート回路９の出力端子S₆
〜S₀へ出力し、乗算器７の入力端子b₆〜b₀へ印加され
る。またタイミング信号ｔαが“0"の各チヤンネルタイ
ミングの後半ではアンドゲート14の出力のみが“1"とな
り、且つアンドゲート12、13、15〜17の各出力は共に
“0"となる。したがつて切替え回路11₆〜11₀の入力ライ
ンL₃のみに“1"信号が入力し、他の入力ラインL₁、L₂、
L₄には“0"信号が入力する。このため各トラスフアーゲ
ート27のみが開成し、ゲート回路９の出力端子S₆〜S₀へ
はオール“0"データが出力することになり、エンベロー
プカウンタ８からの計数出力は無効とされる。When, for example, the envelope waveform shown in type A in FIG. 5 is selected by selecting a tone color selection switch (not shown), the control unit outputs the control signals Mβ _{1 to} Mα ₃ shown in FIG. 9 input terminals a _{1 to} a ₆ are applied. That is,
When the count output of the envelope counter 8 is the attack state S1 of the envelope, only the control signal Mβ ₂ is output as “1”, and the other control signals Mβ ₁ , Mα ₁ , Mα ₂ ,
Both Mβ ₃ and Mα ₃ are output as “0”. For this purpose, in the gate circuit 9 of FIG. 2, the timing signal tα is "1".
In the first half of each channel timing of AND gate 12 ~
Each output of 17 becomes “0”, and accordingly OR gate 21
Each output of ~ 23 is also "0". Therefore, Noah Gate
24 output is "1", the switching circuit 11 _6-11 input line L ₁ only "1" in the ₀ to the signal input, the transformers Sulfur gates
25 opens. As a result, the count output from the envelope counter 8 is directly output to the output terminal S ₆ of the gate circuit 9.
To S ₀ and applied to input terminals b _{6 to} b _{0 of} the multiplier 7. Further, in the latter half of each channel timing when the timing signal tα is "0", only the output of the AND gate 14 becomes "1" and all the outputs of the AND gates 12, 13, 15 to 17 become "0". The While connexion switching circuit 11 _{6-11 0} input line L ₃ only "1" signal is input, the other input line L _1, L _2,
The “0” signal is input to L ₄ . Therefore only the truss Sulfur gate 27 is opened, will be output from all "0" data to the output terminal S ₆ to S ₀ of the gate circuit 9, the count output from the envelope counter 8 is invalidated.

前記エンベロープのアタツク状態S1が終了して次にデイ
ケイ状態S2になると、制御部は制御信号Ｍα_１のみを
“1"として出力し、且つその他の制御信号Ｍβ_１、Ｍβ
_２〜Ｍα_３は“0"として出力する。このためタイミング
信号ｔαが“1"の各チヤンネルタイミングの前半では、
ゲート回路９ではアンドゲート12〜17のうちアンドゲー
ト13の出力のみが“1"となり、これにより切替え回路11
₆〜11₀の入力ラインL₂のみに“1"信号が入力して各トラ
ンスフアーゲート26のみを開成する。したがつてエンベ
ロープカウンタ８からの計数出力は各ビツトの値を各イ
ンバータ29により反転されて、即ち、前記計数出力の反
転データがゲート回路９の出力端子S₆〜S₀から出力す
る。他方、チヤンネルタイミングの後半では、アンドゲ
ート12〜17の各出力は共に“0"となり、したがつて入力
ラインL₁のみに“1"信号が入力する。このためエンベロ
ープカウンタ８の計数出力がそのまま出力端子S₆〜S₀か
ら出力する。When the attack state S1 of the envelope is finished and then the decay state S2 is entered, the control unit outputs only the control signal Mα ₁ as “1”, and the other control signals Mβ ₁ and Mβ.
_{2 to} Mα ₃ are output as “0”. Therefore, in the first half of each channel timing when the timing signal tα is “1”,
In the gate circuit 9, only the output of the AND gate 13 of the AND gates 12 to 17 becomes "1", which causes the switching circuit 11 to operate.
_{6-11 0} input line L ₂ only "1" signal to open only the transformers Sulfur gate 26 enter. Therefore, the count output from the envelope counter 8 is obtained by inverting the value of each bit by each inverter 29, that is, the inverted data of the count output is output from the output terminals S _{6 to} S _{0 of the} gate circuit 9. On the other hand, in the second half of the channel timing, the output are both "0" and the AND gates 12 to 17, the although input connexion input line L ₁ only "1" signal. Therefore count output of the envelope counter 8 is outputted as it is from the output terminal S ₆ to S _0.

前記エンベロープのリリース状態S₃になると、制御部は
制御信号Ｍβ_１、Ｍα_２を“1"として出力し、その他の
制御信号Ｍα_１、Ｍβ_２、Ｍβ₃Mα_３は共に“0"として
出力する。このためタイミング信号ｔαが“1"の各チヤ
ンネルタイミングの前半では、アンドゲート12〜17のう
ちアンドゲート15の出力のみが“1"となり、入力ライン
L₃のみに“1"信号が入力して各トランスフアーゲート27
が開成する。このため出力端子S₆〜S₀へはオール“0"デ
ータが出力し、エンベロープカウンタ８の計数出力は無
効とされる。他方、各チヤンネルタイミングの後半で
は、アンドゲート12〜17のうちアンドゲート12のみの出
力が“1"となり、入力ラインL₂にのみ“1"信号が入力し
て各トランスフアーゲート26を開成する。このためエン
ベロープカウンタ８の計数出力の反転データが出力端子
S₆〜S₀へ出力する。When the envelope release state S ₃ is reached, the control unit outputs the control signals Mβ ₁ and Mα ₂ as “1”, and outputs the other control signals Mα ₁ , Mβ ₂ and Mβ ₃ Mα ₃ as “0”. . Therefore, in the first half of each channel timing when the timing signal tα is “1”, only the output of the AND gate 15 of the AND gates 12 to 17 becomes “1”, and the input line
L ₃ only "1" signal to input the transformers Sulfur gates 27
Opens. Thus the all "0" data is output to the output terminal S ₆ to S _0, count output of the envelope counter 8 is invalidated. On the other hand, in the latter half of each channel timing, only the AND gate 12 of the AND gates 12 to 17 outputs “1”, and the “1” signal is input only to the input line L ₂ to open each transfer gate 26. . Therefore, the inverted data of the count output of the envelope counter 8 is output to the output terminal.
And outputs it to the S ₆ ~S _0.

以上のようにして前記音色選択スイツチの選択により第
５図の種類Ａに示すエンベロープ波形が選択されると同
図の信号αの項のエンベロープ波形にみられるように、
各チヤンネルタイミングの前半では、アタツク、デイケ
イ、リリースの各状態において夫々、エンベロープカウ
ンタ８の計数出力がそのまま、前記計数出力の反転デー
タ、オール“0"データがエンベロープ波形データとして
ゲート回路９の出力端子S₆〜S₀から出力し、乗算器７の
入力端子b₆〜b₀へ印加されることになる。而してこのと
き乗算器７の入力端子a₂〜a₀へはα波形メモリ２から読
出されたα波形（三角波）の各ステツプの波形データが
印加されているから、前記エンベロープ波形データは前
記α波形に対するエンベロープ波形データということに
なる。そして乗算器７は両データを乗算し、その結果デ
ータを累算器10へ与える。As described above, when the envelope waveform shown in type A in FIG. 5 is selected by the selection of the tone color selection switch, as shown in the envelope waveform of the signal α in FIG.
In the first half of each channel timing, the count output of the envelope counter 8 remains unchanged in each of the attack, delay, and release states, and the inverted data of the count output and all "0" data are output to the output terminal of the gate circuit 9 as envelope waveform data. It is output from S _{6 to} S ₀ and applied to the input terminals b _{6 to} b _{0 of} the multiplier 7. At this time, since the waveform data of each step of the α waveform (triangular wave) read from the α waveform memory 2 is applied to the input terminals a _{2 to} a _{0 of the} multiplier 7, the envelope waveform data is This is envelope waveform data for the α waveform. Then, the multiplier 7 multiplies both data and gives the resulting data to the accumulator 10.

他方、第５図の信号βの項のエンベロープ波形にみられ
るように、各チヤンネルタイミングの後半では、アタツ
ク、デイケイ、リリースの各状態において夫々、オール
“0"データ、エンベロープカウンタ８の計数出力がその
まま、前記計数出力の反転データがエンベロープ波形デ
ータとして出力し、乗算器７の入力端子b₆〜b₀へ印加さ
れる。而してこのとき乗算器７の入力端子a₂〜a₀にはβ
波形メモリ３からのβ波形（パルス波）のステツプ波形
データが印加されているから、前記エンベロープ波形デ
ータはβ波形に対するエンベロープ波形データというこ
とになる。そして乗算器７は両データを乗算し、その結
果データを累算器10へ与える。On the other hand, as can be seen from the envelope waveform of the signal β in FIG. 5, in the latter half of each channel timing, all “0” data and the count output of the envelope counter 8 are respectively in the attack, decay, and release states. As it is, the inverted data of the count output is output as envelope waveform data and applied to the input terminals b _{6 to} b _{0 of} the multiplier 7. At this time, β is applied to the input terminals a _{2 to} a ₀ of the multiplier 7.
Since the step waveform data of the β waveform (pulse wave) from the waveform memory 3 is applied, the envelope waveform data is the envelope waveform data for the β waveform. Then, the multiplier 7 multiplies both data and gives the resulting data to the accumulator 10.

このようにして乗算器７の出力端子S₈〜S₀からは第６図
（ｉ）にみられるように、各チヤンネルタイミングch
0、ch1、…、ch7の前半に於いてα波形に対する前記結
果データが出力し、また後半に於いてはβ波形に対する
前記結果データが出力し、累算器10へ与えられることに
なる。このため累算器10は各チヤンネルタイミングに於
いてその１ステツプ内の前半と後半の各結果データを累
算し、その累算結果データを楽音波形信号として音響変
換回路（図示略）に出力し、その楽音が放音される。Thus, from the output terminals S _{8 to} S _{0 of} the multiplier 7, as shown in FIG. 6 (i), each channel timing ch
In the first half of 0, ch1, ..., Ch7, the result data for the α waveform is output, and in the second half, the result data for the β waveform is output and supplied to the accumulator 10. For this reason, the accumulator 10 accumulates each result data of the first half and the latter half in one step at each channel timing, and outputs the accumulated result data to the acoustic conversion circuit (not shown) as a musical tone waveform signal. , The musical sound is emitted.

したがつてキーボード上のあるキーが実際にオンされた
ときには、制御部はそのキーに対し何れか１つのチヤン
ネルを割当てる。而してそのチヤンネル割当時から該チ
ヤンネルタイミングにおいて前記アドレスカウンタ１、
エンベロープカウンタ８、乗算器７、累算器10が上述し
た動作を開始し、α波形メモリ２、β波形メモリ３から
は上述したオンキーの音高に対応してα波形とβ波形が
読出される。またゲート回路９からはキーオン中はアタ
ツク、デイケイの各部のエンベロープ波形データが前記
α波形、β波形に対し夫々出力し、この結果、前記オン
キーの楽音が放音される。また例えばキーオフされると
各エンベロープ波形はリリース状態として出力され、前
記楽音が消音してゆく。Therefore, when a key on the keyboard is actually turned on, the control unit assigns any one channel to the key. Therefore, the address counter 1, at the channel timing from the time of the channel allocation,
The envelope counter 8, the multiplier 7, and the accumulator 10 start the above-mentioned operation, and the α-waveform and the β-waveform are read from the α-waveform memory 2 and the β-waveform memory 3 corresponding to the pitch of the ON key described above. . Further, during key-on, the gate circuit 9 outputs envelope waveform data of each part of attack and decay to the α waveform and β waveform, respectively, and as a result, the tone of the on-key is emitted. Also, for example, when the key is turned off, each envelope waveform is output as a released state, and the musical tone is muted.

第４図は、α波形、β波形が夫々第３図に示す三角波及
びパルス波であり、且つ音色選択スイツチが第５図に示
す種類Ａのエンベロープ波形を指定している上述した例
において累算器10から出力する楽音波形信号の変化の模
様を示している。即ち、第４図（ａ）、（ｂ）、（ｃ）
はアタツク状態S1を示す。この場合、α波形に対するエ
ンベロープ波形のみが有効であるから、キーオン後から
エンベロープ波形の振幅値が増大するにしたがつて三角
波のみの楽音波形信号の振幅値も第４図（ａ）→（ｂ）
→（ｃ）と順に示すように増大する。FIG. 4 shows the accumulation in the above example in which the α waveform and the β waveform are the triangular wave and the pulse wave shown in FIG. 3, respectively, and the timbre selection switch specifies the type A envelope waveform shown in FIG. The pattern of changes in the tone waveform signal output from the instrument 10 is shown. That is, FIG. 4 (a), (b), (c)
Indicates the attack state S1. In this case, since only the envelope waveform for the α waveform is effective, as the amplitude value of the envelope waveform increases after key-on, the amplitude value of the musical tone waveform signal having only the triangular wave is also shown in FIG. 4 (a) → (b).
→ It increases as shown in order of (c).

第４図（ｄ）、（ｅ）、（ｆ）はデイケイ状態S2を示
す。即ち、このデイケイ状態S2ではα波形のエンベロー
プ波形の振幅値はその最大値から最小値へ向けて減少
し、他方、β波形のエンベロープ波形はその振幅値は最
小値から最大値へ向けて増大する。したがつて第４図
（ｄ）に示すように、デイケイ状態S2の開始後は、楽音
波形信号にはα波形（三角波）を主成分としてβ波形
（パルス波）がそれに付加された形状を有し、またデイ
ケイ状態S2の半ばでは、第４図（ｅ）に示すように両波
形の成分は半々となり、更にデイケイ状態S2の後半では
第４図（ｆ）に示すように、β波形の成分の方が主とな
る。FIGS. 4 (d), (e) and (f) show the decay state S2. That is, in this decay state S2, the amplitude value of the envelope waveform of the α waveform decreases from its maximum value to its minimum value, while the envelope waveform of the β waveform increases its amplitude value from its minimum value to its maximum value. . Therefore, as shown in FIG. 4 (d), after the start of the decay state S2, the tone waveform signal has a shape in which the α waveform (triangular wave) is the main component and the β waveform (pulse wave) is added thereto. Further, in the middle of the decay state S2, the components of both waveforms are half and half as shown in FIG. 4 (e), and in the latter half of the decay state S2, as shown in FIG. 4 (f), the components of the β waveform. Is the main one.

第４図（ｇ）、（ｈ）、（ｉ）はリリース状態S3を示
す。即ち、このリリース状態S3では、α波形のエンベロ
ープ波形は「０」であり、β波形のエンベロープ波形の
みがその振幅値が最大値から最小値へ向けて減少してゆ
く。このためパルス波のみの楽音信号の振幅値が第４図
（ｇ）→（ｈ）→（ｉ）と順に示すように次第に減少し
てゆく。4 (g), (h), and (i) show the release state S3. That is, in this release state S3, the envelope waveform of the α waveform is “0”, and only the envelope waveform of the β waveform has its amplitude value decreasing from the maximum value to the minimum value. Therefore, the amplitude value of the tone signal of only the pulse wave gradually decreases as shown in FIG. 4 (g) → (h) → (i).

第５図の種類Ｂ、Ｃ、Ｄは夫々、他の音色選択スイツチ
が選択された時、ゲート回路９からα波形、β波形に対
し夫々出力するエンベロープ波形の形状と、制御信号Ｍ
β_１〜Ｍα_３の各出力状態を示している。これら種類
Ｂ、Ｃ、Ｄの各場合におけるゲート回路９の動作は種類
Ａの場合と同様であるから、その説明は省略する。The types B, C, and D of FIG. 5 are respectively the shape of the envelope waveform output from the gate circuit 9 for the α waveform and the β waveform when the other tone color selection switches are selected, and the control signal M.
Each output state of β _{1 to} Mα ₃ is shown. Since the operation of the gate circuit 9 in each of these types B, C, and D is the same as that of the type A, the description thereof is omitted.

尚、前記実施例ではα、βの２つの波形メモリを設けて
各チヤンネルタイミングを２分割したが、３以上の波形
メモリを設けて各チヤンネルタイミングを３以上に分割
してもよい。勿論波形メモリは１つのROMあるいはRAMを
アドレス信号によつて分割し、複数の波形情報を読出す
ことが出来るようにしてもよい。また波形は三角波、パ
ルス波に限らないことは勿論である。そして、波形メモ
リに記憶する情報としては振幅値のほか差分値等でも良
い。更にエンベロープ波形の形状、組み合せの数も前記
実施例に限定されないことも勿論である。In the above embodiment, two waveform memories α and β are provided to divide each channel timing into two, but three or more waveform memories may be provided to divide each channel timing into three or more. Of course, in the waveform memory, one ROM or RAM may be divided by address signals so that a plurality of waveform information can be read. Further, it goes without saying that the waveform is not limited to the triangular wave and the pulse wave. The information stored in the waveform memory may be the difference value or the like in addition to the amplitude value. Further, it goes without saying that the shape of the envelope waveform and the number of combinations are not limited to those in the above embodiment.

この発明は以上説明したように、複数の波形を記憶する
波形メモリを設け、この波形メモリから１つの楽音に対
して異なる複数の波形を時分割的に読出し、そして各波
形に対して夫々異なるエンベロープ波形を付与するよう
にし、而して前記波形メモリから読み出された各波形に
対応するエンベロープ波形を付与し、その結果、得られ
る複数の波形を合成して出力するようにした楽音波形信
号発生装置を提供したから、複数の波形が合成された楽
音信号が得られ、その結果、得られる楽音の音色が自然
楽器のように非常に豊かになる利点がある。その場合、
回路構成は最小のものでよいからLSI化に最適であり、
電子楽器の小型化、コストダウンにも寄与できるもので
ある。またこの発明の電子楽器に複数の楽音を同時に得
べく時分割処理方式を適用すれば、音色豊かな楽音が多
数、同時生成され、演奏上好都合となる利点もある。As described above, the present invention is provided with a waveform memory for storing a plurality of waveforms, reads a plurality of different waveforms for one musical tone in a time division manner from the waveform memory, and outputs different envelopes for each waveform. Generating a musical tone waveform signal by applying a waveform, and by applying an envelope waveform corresponding to each waveform read from the waveform memory, and as a result, synthesizing and outputting a plurality of obtained waveforms Since the apparatus is provided, there is an advantage that a musical tone signal in which a plurality of waveforms are synthesized is obtained, and as a result, the tone color of the obtained musical tone becomes very rich like a natural musical instrument. In that case,
Since the circuit configuration is the smallest, it is most suitable for LSI.
It can also contribute to downsizing and cost reduction of electronic musical instruments. Further, if a time-division processing method is applied to the electronic musical instrument of the present invention in order to obtain a plurality of musical tones at the same time, a large number of musical tones with rich timbres are simultaneously generated, which is convenient for performance.

【図面の簡単な説明】[Brief description of drawings]

第１図はこの発明の一実施例の要部のブロツク回路図、
第２図はゲート回路９の具体的回路図、第３図（ａ）、
（ｂ）は夫々、α波形、β波形を示す図、第４図（ａ）
〜（ｉ）は夫々、種類Ａのエンベロープが前記α波形、
β波形に設定されている場合に生成される楽音波形信号
の生成過程の状態を示す図、第５図は４種類のエンベロ
ープとそのときに出力する制御信号Ｍβ_１〜Ｍα_３の内
容を示す図、第６図は動作を説明するタイムチヤートで
ある。 １……アドレスカウンタ、２……α波形メモリ、３……
β波形メモリ、７……乗算器、８……エンベロープカウ
ンタ、９……ゲート回路、10……累算器。FIG. 1 is a block circuit diagram of an essential part of an embodiment of the present invention.
2 is a specific circuit diagram of the gate circuit 9, FIG. 3 (a),
FIG. 4B is a diagram showing an α waveform and a β waveform, respectively, and FIG. 4A.
~ (I), the type A envelope is the α waveform,
FIG. 5 is a diagram showing the state of the generation process of the tone waveform signal generated when the waveform is set to β waveform, and FIG. 5 is a diagram showing the contents of four types of envelopes and the control signals Mβ _{1 to} Mα ₃ output at that time. , FIG. 6 is a time chart for explaining the operation. 1 ... Address counter, 2 ... α waveform memory, 3 ...
β waveform memory, 7 ... Multiplier, 8 ... Envelope counter, 9 ... Gate circuit, 10 ... Accumulator.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】複数の波形を記憶した波形メモリ手段と、 一定周期信号を発生する信号出力手段と、 この信号出力手段からの一定周期信号の変化に応答して
上記波形メモリ手段からそれぞれ異なる波形データを時
分割的に読み出す波形読み出し手段と、 時間の経過とともにカウント値が可変するカウント手段
と、 このカウント手段から得られるカウント値の変化の度合
いを変更して複数の異なるカウントデータを出力する変
更手段と、 この変更手段からの複数の異なるカウントデータを上記
信号出力手段からの一定周期信号に変化に応答して出力
するカウント出力手段と、 このカウント出力手段からの各カウントデータと上記波
形読み出し手段からの対応する波形データとを乗算する
乗算手段と、 この乗算手段からの出力波形データを累算合成して出力
する累算手段と、 を有することを特徴とする楽音波形信号発生装置。1. A waveform memory means for storing a plurality of waveforms, a signal output means for generating a constant period signal, and different waveforms from the waveform memory means in response to a change in the constant period signal from the signal output means. A waveform reading means for reading data in a time division manner, a counting means for changing a count value with the passage of time, and a change for changing a degree of change of the count value obtained from the counting means to output a plurality of different count data. Means, a count output means for outputting a plurality of different count data from the changing means in response to a change in a fixed period signal from the signal output means, each count data from the count output means and the waveform reading means. Multiplication means for multiplying the corresponding waveform data from and the output waveform data from this multiplication means is accumulated. A musical sound waveform signal generating device comprising: an accumulating means for synthesizing and outputting.