JPH0730548A - Data transfer system between high speed modules - Google Patents
Data transfer system between high speed modulesInfo
- Publication number
- JPH0730548A JPH0730548A JP5170745A JP17074593A JPH0730548A JP H0730548 A JPH0730548 A JP H0730548A JP 5170745 A JP5170745 A JP 5170745A JP 17074593 A JP17074593 A JP 17074593A JP H0730548 A JPH0730548 A JP H0730548A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- cable
- module
- stripline
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、データ転送システムに
おける高速モジュール間データ転送方式に関し、特に二
組の高速モジュール間で高速データを転送するデータ転
送システムにおける高速モジュール間データ転送方式に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-speed inter-module data transfer system in a data transfer system, and more particularly to a high-speed inter-module data transfer system in a data transfer system for transferring high-speed data between two sets of high-speed modules.
【０００２】広帯域サービス総合ディジタル網（Ｂ−Ｉ
ＳＤＮ）の実用化に伴い、大容量のＡＴＭ交換機の実現
が要望されるが、この種のＡＴＭ交換機においては、高
速〔例えば毎秒１０9 ビット程度〕のデータを、スイッ
チモジュール等の高速モジュール間で転送することが必
要となる。Broadband service integrated digital network (BI)
With the practical application of SDN), it is required to realize a large-capacity ATM switch. In this type of ATM switch, high-speed (eg, about 10 9 bits per second) data is transferred between high-speed modules such as switch modules. It is necessary to transfer.
【０００３】[0003]
【従来の技術】図７は従来あるデータ転送システムの一
例を示す図である。図７において、ＡＴＭ交換機の具備
する二組のスイッチモジュール（１）が、同軸フラット
ケーブル（２）により直接接続されており、例えば毎秒
１０9 ビット程度の高速データを並列転送している。2. Description of the Related Art FIG. 7 is a diagram showing an example of a conventional data transfer system. In FIG. 7, two sets of switch modules (1) included in an ATM exchange are directly connected by a coaxial flat cable (2), and transfer high-speed data of, for example, about 10 9 bits per second in parallel.
【０００４】なお同軸フラットケーブル（２）と各スイ
ッチモジュール（１）とを接続する為に、コネクタ（１
１）が設けられている。In order to connect the coaxial flat cable (2) and each switch module (1), a connector (1
1) is provided.
【０００５】[0005]
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来あるデータ転送システムにおいては、スイ
ッチモジュール（１）間を同軸フラットケーブル（２）
で直接接続していた為、高速データが転送途中で減衰
し、スイッチモジュール（１）間の距離が制限される問
題があった。As is apparent from the above description, in the conventional data transfer system, the coaxial flat cable (2) is provided between the switch modules (1).
Since it was directly connected by, the high speed data was attenuated during the transfer and the distance between the switch modules (1) was limited.
【０００６】また同軸フラットケーブル（２）は、コネ
クタ（１１）を介して各スイッチモジュール（１）に接
続されていた為、コネクタ（１１）部分でインピーダン
ス不整合が生じ、転送データの波形に歪みを生ずる問題
もあった。Further, since the coaxial flat cable (2) is connected to each switch module (1) through the connector (11), impedance mismatch occurs at the connector (11) portion and the waveform of the transfer data is distorted. There was also a problem that caused.
【０００７】本発明は、転送データの減衰および波形歪
みを極力防止可能な高速モジュール間データ転送方式を
実現することを目的とする。An object of the present invention is to realize a high-speed inter-module data transfer system capable of preventing attenuation and waveform distortion of transfer data as much as possible.
【０００８】[0008]
【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１００は本発明の対象とな
る二組の高速モジュールである。FIG. 1 is a diagram showing the principle of the present invention. In FIG. 1, reference numeral 100 denotes two sets of high-speed modules which are objects of the present invention.
【０００９】本発明の対象となるデータ転送システムで
は、二組の高速モジュール（１００）間で高速データを
転送する。２００は、本発明により設けられたストリッ
プラインケーブルである。In the data transfer system of the present invention, high speed data is transferred between two sets of high speed modules (100). 200 is a stripline cable provided by the present invention.
【００１０】３００は、本発明によりストリップライン
ケーブル（２００）に一定間隔で挿入される中継モジュ
ール（３００）である。Reference numeral 300 denotes a relay module (300) inserted into the stripline cable (200) at regular intervals according to the present invention.
【００１１】[0011]
【作用】ストリップラインケーブル（２００）は、高速
モジュール（１００）間を接続する。The stripline cable (200) connects between the high speed modules (100).
【００１２】中継モジュール（３００）は、ストリップ
ラインケーブル（２００）を経由して転送される高速デ
ータの波形を補正する。以上で高速データは、ストリッ
プラインケーブル（２００）および中継モジュール（３
００）を経由して、高速モジュール（１００）間を転送
される。The relay module (300) corrects the waveform of the high speed data transferred via the stripline cable (200). As described above, the high-speed data can be transferred to the strip line cable (200) and the relay module (3
00) to be transferred between the high speed modules (100).
【００１３】なお中継モジュール（３００）は、ストリ
ップラインケーブル（２００）を経由して転送されるク
ロック信号を、単安定マルチバイブレータを用いて再生
することにより、クロック信号のパルス幅〔従ってクロ
ック信号のデューティ比〕を一定に維持することが考慮
される。The relay module (300) regenerates the clock signal transferred via the stripline cable (200) by using a monostable multivibrator, so that the pulse width of the clock signal [hence the clock signal It is considered that the duty ratio] is kept constant.
【００１４】また高速モジュール（１００）または中継
モジュール（３００）内の配線をストリップラインで構
成し、ストリップラインケーブル内のストリップライン
と、高速モジュール（１００）または中継モジュール
（３００）内の配線とを圧着固定して接続することが考
慮される。Further, the wiring in the high speed module (100) or the relay module (300) is constituted by strip lines, and the strip line in the strip line cable and the wiring in the high speed module (100) or the relay module (300) are connected. It is considered to crimp-fix and connect.
【００１５】従って、ストリップラインケーブルを経由
して高速モジュール間を転送される高速データは、一定
間隔で挿入されている中継モジュールにより波形補正さ
れる為、高速モジュール間の距離が高速データの減衰に
より制限されなくなり、またストリップラインケーブル
内のストリップラインが、同様のストリップライン構成
を有する高速モジュール内配線と圧着して接続される
為、ストリップラインケーブルと高速モジュールとの接
続点において、インピーダンス不整合に起因する波形歪
みの生ずる可能性も減少する。Therefore, since the high-speed data transferred between the high-speed modules via the stripline cable is waveform-corrected by the relay module inserted at regular intervals, the distance between the high-speed modules is reduced by the attenuation of the high-speed data. There is no limitation, and the stripline in the stripline cable is connected by crimping with the wiring in the high-speed module that has the same stripline configuration, so there is impedance mismatch at the connection point between the stripline cable and the high-speed module. The possibility of waveform distortion due to the reduction is also reduced.
【００１６】[0016]
【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例によるデータ転送システム
を示す図であり、図３は図２におけるストリップライン
ケーブルの一例を示す図であり、図４は図２における接
続部の一例を示す図であり、図５は図２における中継モ
ジュールの一例を示す図であり、図６は図３におけるク
ロック再生経過の一例を示す図である。なお、全図を通
じて同一符号は同一対象物を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 2 is a diagram showing a data transfer system according to an embodiment of the present invention, FIG. 3 is a diagram showing an example of a stripline cable in FIG. 2, and FIG. 4 is a diagram showing an example of a connecting portion in FIG. 5 is a diagram showing an example of the relay module in FIG. 2, and FIG. 6 is a diagram showing an example of the clock recovery process in FIG. The same reference numerals denote the same objects throughout the drawings.
【００１７】図２においては、図１における高速モジュ
ール（１００）としてスイッチモジュール（１）が示さ
れており、また図１におけるストリップラインケーブル
（２００）としてストリップラインケーブル（３）が二
組のスイッチモジュール（１）間を接続する為に設けら
れ、また図１における中継モジュール（３００）として
中継モジュール（４）がストリップラインケーブル
（３）に一定間隔で挿入され、更にスイッチモジュール
（１）および中継モジュール（４）と、ストリップライ
ンケーブル（３）とは、接続部（５）を介して接続され
ている。In FIG. 2, a switch module (1) is shown as the high-speed module (100) in FIG. 1, and a stripline cable (3) as the stripline cable (200) in FIG. 1 has two sets of switches. A relay module (4) is provided to connect the modules (1), and the relay module (4) is inserted as a relay module (300) in FIG. 1 into the stripline cable (3) at regular intervals. The module (4) and the stripline cable (3) are connected via a connecting portion (5).
【００１８】ストリップラインケーブル（３）は、図３
(a) に示される如く、ポリイミドから成る絶縁材内に並
行して配列された、銅箔から成る七本のストリップライ
ン（３１）乃至（３７）と、ストリップライン（３１）
乃至（３７）を上下から挟む電源線（３８）および地気
線（３０）とを具備しており、ストリップライン（３
１）はクロック信号（Ｃ）の転送用に使用され、ストリ
ップライン（３２）乃至（３７）は高速データの並列転
送用に使用される。The stripline cable (3) is shown in FIG.
As shown in (a), seven strip lines (31) to (37) made of copper foil and a strip line (31) are arranged in parallel in an insulating material made of polyimide.
To (37) are sandwiched from above and below by a power line (38) and a ground line (30), and the strip line (3
1) is used for the transfer of the clock signal (C), and the strip lines (32) to (37) are used for the parallel transfer of high speed data.
【００１９】またストリップラインケーブル（３）の、
スイッチモジュール（１）または中継モジュール（４）
との接続部（５）は、図３(b) に示される如く、各スト
リップライン（３１）乃至（３７）を電源線（３８）側
に直角に折曲げ、電源線（３８）に設けた矩形の窓から
電源線（３８）と同一面に出現させている。The strip line cable (3)
Switch module (1) or relay module (4)
As shown in FIG. 3 (b), the connection part (5) with is provided on the power supply line (38) by bending the strip lines (31) to (37) at right angles to the power supply line (38) side. It is made to appear on the same surface as the power supply line (38) through the rectangular window.
【００２０】またスイッチモジュール（１）または中継
モジュール（４）の内部配線も、ストリップラインケー
ブル（３）との接続部（５）において、ストリップライ
ンケーブル（３）内のストリップライン（３１）乃至
（３７）、電源線（３８）および地気線（３０）と同様
に構成させて置く。The internal wiring of the switch module (1) or the relay module (4) also has strip lines (31) to (31) in the strip line cable (3) at the connection portion (5) with the strip line cable (3). 37), the power line (38) and the ground line (30).
【００２１】例えばストリップラインケーブル（３）と
中継モジュール（４）とを、接続部（５）を介して接続
する場合は、図４に示される如く、ストリップラインケ
ーブル（３）の接続部（５）と、中継モジュール（４）
の接続部（５）とを、圧着ネジ（５１）、圧着板（５
２）および圧着ナット（５３）により圧着固定すること
により、ストリップラインケーブル（３）内の各ストリ
ップライン（３１）乃至（３７）と、中継モジュール
（４）内のストリップライン配線（４０１）乃至（４０
７）とが、恰も連続した七本のストリップラインの如く
接続されることとなり、接続部（５）により接続される
ストリップラインケーブル（３）内の各ストリップライ
ン（３１）乃至（３７）と、中継モジュール（４）内の
ストリップライン配線（４０１）乃至（４０７）との間
に、従来あるコネクタ（１１）〔図７〕による接続の如
きインピーダンス不整合は生じない。For example, when the stripline cable (3) and the relay module (4) are connected via the connecting portion (5), as shown in FIG. 4, the connecting portion (5) of the stripline cable (3) is connected. ) And a relay module (4)
To the connection part (5) of the crimping screw (51) and the crimping plate (5
2) and crimp nuts (53) for crimping and fixing, so that the striplines (31) to (37) in the stripline cable (3) and the stripline wirings (401) to (401) in the relay module (4). 40
7) will be connected like seven consecutive striplines, and each stripline (31) to (37) in the stripline cable (3) connected by the connecting part (5), There is no impedance mismatch between the stripline wirings (401) to (407) in the relay module (4) as in the conventional connection by the connector (11) [FIG. 7].
【００２２】また電源線（３８）も、中継モジュール
（４）側の電源配線（４０８）と、接続部（５）におい
て圧着接続されることにより、スイッチモジュール
（１）から中継モジュール（４）に、ストリップライン
ケーブル（３）を経由して給電可能となる。The power supply line (38) is also crimp-connected to the power supply wiring (408) on the relay module (4) side at the connection portion (5), so that the switch module (1) is switched to the relay module (4). Power can be supplied via the stripline cable (3).
【００２３】ストリップラインケーブル（３）とスイッ
チモジュール（１）との接続部（５）も、図４に示され
ると同様に構成される。一方中継モジュール（４）は、
図５に示される如く、クロック再生部（４１）、フリッ
プフロップ（ＦＦ）（４２）およびドライバ（４３）を
具備している。The connection portion (5) between the stripline cable (3) and the switch module (1) is also constructed in the same manner as shown in FIG. On the other hand, the relay module (4)
As shown in FIG. 5, it comprises a clock recovery unit (41), a flip-flop (FF) (42) and a driver (43).
【００２４】クロック再生部（４１）は、単安定マルチ
バイブレータ（ＭＶ）により構成され、入力側のストリ
ップラインケーブル（３ｉ）〔なお添字（ｉ）は入力側
を示し、また添字（ｏ）で出力側を示す、以下同様〕内
のストリップライン（３１）から到着する入力クロック
（Ｃｉ）を、図６に示す如く再生し、フリップフロップ
（ＦＦ）（４２）に伝達すると共に、ドライバ（４３）
を介して出力側のストリップラインケーブル（３ｏ）内
のストリップライン（３１）に送出する。The clock recovery section (41) is composed of a monostable multivibrator (MV), and has a stripline cable (3i) on the input side (note that the subscript (i) indicates the input side and the subscript (o) outputs it. The input clock (Ci) arriving from the strip line (31) in the above] is reproduced as shown in FIG. 6 and transmitted to the flip-flop (FF) (42) and the driver (43).
To the stripline (31) in the output stripline cable (3o).
【００２５】図６において、単安定マルチバイブレータ
（ＭＶ）は、入力クロック（Ｃｉ）の立上がりにより起
動され、一定の遅延時間（Ｔｄ）の後にセット状態とな
って出力クロック（Ｃｏ）を立上げ、単安定マルチバイ
ブレータ（ＭＶ）の特性により定まるセット時間（Ｔ
ｓ）の間、セット状態を維持した後にリセットされ、出
力クロック（Ｃｏ）を立下げる。以上の過程を、入力ク
ロック（Ｃｉ）のクロック周期（Ｔｃ）毎に繰返す。In FIG. 6, the monostable multivibrator (MV) is activated by the rising edge of the input clock (Ci), enters a set state after a certain delay time (Td), and raises the output clock (Co). Set time (T) determined by the characteristics of the monostable multivibrator (MV)
During the period (s), it is reset after maintaining the set state, and the output clock (Co) falls. The above process is repeated for each clock cycle (Tc) of the input clock (Ci).
【００２６】その結果、クロック再生部（４１）から
は、入力クロック（Ｃｉ）と同一のクロック周期（Ｔ
ｃ）を有し、セット時間（Ｔｓ）に等しい一定のパルス
幅を有する出力クロック（Ｃｏ）が出力される。As a result, the same clock cycle (T) as that of the input clock (Ci) is output from the clock recovery section (41).
An output clock (Co) having a constant pulse width equal to the set time (Ts) is output.
【００２７】フリップフロップ（ＦＦ）（４２）は、入
力側のストリップラインケーブル（３ｉ）のストリップ
ライン（３２）乃至（３７）から到着する高速データ
を、出力クロック（Ｃｏ）に同期して波形補正し、出力
側のストリップラインケーブル（３ｏ）のストリップラ
イン（３２）乃至（３７）に送出する。The flip-flop (FF) (42) waveform-corrects the high-speed data arriving from the strip lines (32) to (37) of the strip line cable (3i) on the input side in synchronization with the output clock (Co). Then, it is sent to the strip lines (32) to (37) of the output side strip line cable (3o).
【００２８】ドライバ（４３）は、クロック再生部（４
１）から出力される出力クロック（Ｃｏ）を、出力側の
ストリップラインケーブル（３ｏ）のストリップライン
（３１）に送出する。The driver (43) includes a clock recovery unit (4
The output clock (Co) output from 1) is sent to the strip line (31) of the output strip line cable (3o).
【００２９】なおストリップライン（３２）乃至（３
７）から到着する高速データ間の位相差が、例えばフリ
ップフロップ（ＦＦ）（４２）、或いはストリップライ
ン（３２）乃至（３７）における遅延時間（Ｔｄ）の変
動に起因して所定以上に増大した場合には、中継モジュ
ール（４）内にビット同期部（４４）を追加し、高速デ
ータ間のビット同期をとる。Strip lines (32) to (3)
The phase difference between the high-speed data arriving from 7) is increased more than a predetermined value due to the variation of the delay time (Td) in the flip-flop (FF) (42) or the strip lines (32) to (37). In this case, a bit synchronization unit (44) is added in the relay module (4) to establish bit synchronization between high speed data.
【００３０】以上の説明から明らかな如く、本実施例に
よれば、二組のスイッチモジュール（１）と、一定の間
隔で挿入された中継モジュール（４）とは、ストリップ
ラインケーブル（３）により接続部（５）を介して接続
され、各中継モジュール（４）はストリップラインケー
ブル（３）を経由してスイッチモジュール（１）から給
電されて動作可能となり、一方のスイッチモジュール
（１）からストリップラインケーブル（３）に送出され
た高速データおよびクロック信号（Ｃ）を波形補正し乍
ら、他方のスイッチモジュール（１）に転送することが
可能となる。As is clear from the above description, according to this embodiment, the two sets of switch modules (1) and the relay modules (4) inserted at regular intervals are connected by the strip line cable (3). The relay module (4) is connected via the connection portion (5), and the relay module (4) is supplied with power from the switch module (1) via the strip line cable (3) to be operable, and is stripped from one switch module (1). The high-speed data and clock signal (C) sent to the line cable (3) can be waveform-corrected and transferred to the other switch module (1).
【００３１】またスイッチモジュール（１）または中継
モジュール（４）とストリップラインケーブル（３）と
は接続部（５）によりインピーダンス不整合を極力生ず
ること無く接続される為、波形歪が生ずる恐れも減少可
能となる。Further, since the switch module (1) or the relay module (4) and the stripline cable (3) are connected by the connecting portion (5) without causing impedance mismatch as much as possible, the risk of waveform distortion is reduced. It will be possible.
【００３２】なお、図２はあく迄本発明の一実施例に過
ぎず、例えば本発明の対象となる高速モジュール（１０
０）、ストリップラインケーブル（２００）および中継
モジュール（３００）は、図示されるスイッチモジュー
ル（１）、ストリップラインケーブル（３）および中継
モジュール（４）に限定されることは無く、なお、図２
はあく迄本発明の一実施例に過ぎず、またストリップラ
インケーブル（３）と中継モジュール（４）との接続部
（５）の構成は図示されるものに限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。It is to be noted that FIG. 2 is merely an embodiment of the present invention, and for example, a high-speed module (10
0), the stripline cable (200) and the relay module (300) are not limited to the switch module (1), the stripline cable (3) and the relay module (4) shown in FIG.
Until now, this is merely one embodiment of the present invention, and the structure of the connecting portion (5) between the stripline cable (3) and the relay module (4) is not limited to that shown in the drawings, and other configurations are possible. Many variations are considered, but in any case, the effect of the present invention does not change.
【００３３】[0033]
【発明の効果】以上、本発明によれば、前記データ転送
システムにおいて、ストリップラインケーブルを経由し
て高速モジュール間を転送される高速データは、一定間
隔で挿入されている中継モジュールにより波形補正され
る為、高速モジュール間の距離が高速データの減衰によ
り制限されなくなり、またストリップラインケーブル内
のストリップラインが、同様のストリップライン構成を
有する高速モジュール内配線と圧着して接続される為、
ストリップラインケーブルと高速モジュールとの接続点
において、インピーダンス不整合に起因する波形歪みの
生ずる可能性も減少する。As described above, according to the present invention, in the data transfer system, the high speed data transferred between the high speed modules via the strip line cable is waveform-corrected by the relay module inserted at a constant interval. Therefore, the distance between high-speed modules is not limited by the attenuation of high-speed data, and the stripline in the stripline cable is connected by crimping with the high-speed module wiring having the same stripline configuration.
The possibility of waveform distortion due to impedance mismatch at the connection between the stripline cable and the high speed module is also reduced.
【図１】 本発明の原理を示す図FIG. 1 is a diagram showing the principle of the present invention.
【図２】 本発明の一実施例によるデータ転送システム
を示す図FIG. 2 is a diagram showing a data transfer system according to an embodiment of the present invention.
【図３】 図２におけるストリップラインケーブルの一
例を示す図FIG. 3 is a diagram showing an example of a stripline cable in FIG.
【図４】 図２における接続部の一例を示す図FIG. 4 is a diagram showing an example of a connecting portion in FIG.
【図５】 図２における中継モジュールの一例を示す図5 is a diagram showing an example of a relay module in FIG.
【図６】 図３におけるクロック再生経過の一例を示す
図FIG. 6 is a diagram showing an example of a clock recovery process in FIG.
【図７】 従来あるデータ転送システムの一例を示す図FIG. 7 is a diagram showing an example of a conventional data transfer system.
１ スイッチモジュール ２ 同軸フラットケーブル ３、２００ ストリップラインケーブル ４、３００ 中継モジュール ５ 接続部 １１ コネクタ ３０ 地気線 ３１乃至３７ ストリップライン ３８ 電源線 ４１ クロック再生部 ４２ フリップフロップ（ＦＦ） ４３ ドライバ ４４ ビット同期部 ５１ 圧着ネジ ５２ 圧着板 ５３ 圧着ナット １００ 高速モジュール ４０１乃至４０７ ストリップライン配線 ４０８ 電源配線 1 Switch Module 2 Coaxial Flat Cable 3,200 Stripline Cable 4,300 Relay Module 5 Connection Section 11 Connector 30 Geoelectric Line 31 to 37 Stripline 38 Power Supply Line 41 Clock Recovery Section 42 Flip Flop (FF) 43 Driver 44 Bit Synchronization Part 51 Crimping screw 52 Crimping plate 53 Crimping nut 100 High-speed module 401 to 407 Stripline wiring 408 Power wiring
フロントページの続き (72)発明者 天野 光治 福岡県福岡市博多区博多駅前１丁目４番４ 号 富士通九州通信システム株式会社内Front Page Continuation (72) Inventor Koji Amano 1-4-4 Hakataekimae, Hakata-ku, Fukuoka City, Fukuoka Prefecture Fujitsu Kyushu Communication Systems Limited
Claims (3)
速データを転送するデータ転送システムにおいて、 前記高速モジュール（１００）間をストリップラインケ
ーブル（２００）で接続し、 前記高速モジュール（１００）間を接続するストリップ
ラインケーブル（２００）に、前記ストリップラインケ
ーブル（２００）を経由して転送される高速データの波
形を補正する中継モジュール（３００）を一定の間隔で
挿入し、 前記高速データを、前記ストリップラインケーブル（２
００）および中継モジュール（３００）を経由して前記
高速モジュール（１００）間で転送することを特徴とす
る高速モジュール間データ転送方式。1. A data transfer system for transferring high-speed data between two sets of high-speed modules (100), wherein the high-speed modules (100) are connected by a stripline cable (200), and the high-speed modules (100) are connected to each other. A relay module (300) for correcting the waveform of the high speed data transferred via the strip line cable (200) is inserted into the strip line cable (200) connecting the The strip line cable (2
00) and the relay module (300) to transfer between the high speed modules (100).
ストリップラインケーブル（２００）を経由して転送さ
れるクロック信号を、単安定マルチバイブレータを用い
て再生することにより、クロック信号のパルス幅を一定
に維持することを特徴とする請求項１記載の高速モジュ
ール間データ転送方式。2. The relay module (300) reproduces the clock signal transferred via the stripline cable (200) by using a monostable multivibrator, thereby making the pulse width of the clock signal constant. 2. The high-speed inter-module data transfer method according to claim 1, wherein
継モジュール（３００）内の配線をストリップラインで
構成し、前記ストリップラインケーブル内のストリップ
ラインと、前記高速モジュール（１００）または前記中
継モジュール（３００）内の配線とを圧着固定して接続
することを特徴とする請求項１記載の高速モジュール間
データ転送方式。3. The wiring in the high-speed module (100) or the relay module (300) is configured by a stripline, and the stripline in the stripline cable and the high-speed module (100) or the relay module (300). 2. The high-speed inter-module data transfer system according to claim 1, wherein the internal wiring is connected by crimping and fixing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170745A JPH0730548A (en) | 1993-07-12 | 1993-07-12 | Data transfer system between high speed modules |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170745A JPH0730548A (en) | 1993-07-12 | 1993-07-12 | Data transfer system between high speed modules |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730548A true JPH0730548A (en) | 1995-01-31 |
Family
ID=15910608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5170745A Withdrawn JPH0730548A (en) | 1993-07-12 | 1993-07-12 | Data transfer system between high speed modules |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730548A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113002B2 (en) | 2003-05-15 | 2006-09-26 | Fujikura Ltd. | Transmission cable structure for GHz frequency band signals and connector used for transmission of GHz frequency band signals |
-
1993
- 1993-07-12 JP JP5170745A patent/JPH0730548A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113002B2 (en) | 2003-05-15 | 2006-09-26 | Fujikura Ltd. | Transmission cable structure for GHz frequency band signals and connector used for transmission of GHz frequency band signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU602397B2 (en) | Switching network | |
| EP0301499A3 (en) | Digital data processor with fault tolerant peripheral bus communications | |
| CN102157863B (en) | Controller area network active bus terminator | |
| JPS62114021A (en) | Back plane having back plane bus | |
| EP1014615B1 (en) | Full duplex transmission | |
| JPH02244930A (en) | Circuit scrambling method and circuit scrambling device for communication network | |
| JPS6029267B2 (en) | Digital signal distribution equipment | |
| JPH0730548A (en) | Data transfer system between high speed modules | |
| SE8701889L (en) | SYSTEM FOR TIME MULTIPLEX TRANSFER OF INFORMATION BETWEEN VEHICLE COMPONENTS | |
| JP2758251B2 (en) | Digital multiplex converter | |
| US4803699A (en) | Bus apparatus with a plurality of transmitters | |
| US5048061A (en) | Method for transmitting information over a bidirectional link, and apparatus for performing the method | |
| US4078153A (en) | Clock signal and auxiliary signal transmission system | |
| US6650144B2 (en) | Line driver for supplying symmetrical output signals to a two-wire communication bus | |
| JP3534937B2 (en) | Data communication method and control data communication device | |
| US5636222A (en) | Broadcast method and system with cell tag information for multiple self-routing | |
| EP0814609A2 (en) | Method of configuring a communication system | |
| KR960009912B1 (en) | Serial communication apparatus | |
| JPH0730570A (en) | Data transfer system | |
| JPH0548536A (en) | Parallel optical transmitter | |
| JP2621592B2 (en) | User / network interface method | |
| JPH042024B2 (en) | ||
| JP3845302B2 (en) | Multi-connection interface circuit | |
| JP3068125B2 (en) | Bus type optical transmission line communication station | |
| JPH09212267A (en) | Bus connection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |