JPH0730452A - 受信回路 - Google Patents
受信回路Info
- Publication number
- JPH0730452A JPH0730452A JP5171740A JP17174093A JPH0730452A JP H0730452 A JPH0730452 A JP H0730452A JP 5171740 A JP5171740 A JP 5171740A JP 17174093 A JP17174093 A JP 17174093A JP H0730452 A JPH0730452 A JP H0730452A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reception
- detection
- electric field
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Circuits Of Receivers In General (AREA)
- Mobile Radio Communication Systems (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 簡単な構成で不要な電力消費を削減できる受
信回路の提供。 【構成】 能動素子を含む能動回路1であって、受信信
号の処理に係るものと、受信信号に基づいて受信機の受
信状態を検出する検出回路2と、能動回路のバイアス制
御を行うバイアス制御回路3とを備え、バイアス制御回
路は検出回路が所定以上の受信状態を検出していること
により能動回路における消費電力を少なくするようにバ
イアス制御を行う。バイアス制御回路は、検出回路の出
力と所定の基準値とを比較する1又は2以上のコンパレ
ータ回路により構成されている。
信回路の提供。 【構成】 能動素子を含む能動回路1であって、受信信
号の処理に係るものと、受信信号に基づいて受信機の受
信状態を検出する検出回路2と、能動回路のバイアス制
御を行うバイアス制御回路3とを備え、バイアス制御回
路は検出回路が所定以上の受信状態を検出していること
により能動回路における消費電力を少なくするようにバ
イアス制御を行う。バイアス制御回路は、検出回路の出
力と所定の基準値とを比較する1又は2以上のコンパレ
ータ回路により構成されている。
Description
【0001】
【産業上の利用分野】本発明は受信回路に関し、更に詳
しくは電池等により動作するような通信端末装置に好適
する受信回路に関する。今日、特に携帯用の通信端末装
置においては、電池によるより長時間の使用が要望され
ており、このために通信端末装置における消費電力の削
減は重要な課題となっている。勿論、通常の電源により
動作する通信装置においても消費電力の一層の削減が望
まれている。
しくは電池等により動作するような通信端末装置に好適
する受信回路に関する。今日、特に携帯用の通信端末装
置においては、電池によるより長時間の使用が要望され
ており、このために通信端末装置における消費電力の削
減は重要な課題となっている。勿論、通常の電源により
動作する通信装置においても消費電力の一層の削減が望
まれている。
【0002】
【従来の技術】従来の受信回路においては、専らSN比
の改善等に設計の主眼が置かれており、例えば受信信号
の増幅回路、周波数変換回路等については、受信機が保
証するところの最低の受信電界強度においても規定の通
信品質が得られるだけのSN比、ゲイン等を確保できる
ように設計されている。
の改善等に設計の主眼が置かれており、例えば受信信号
の増幅回路、周波数変換回路等については、受信機が保
証するところの最低の受信電界強度においても規定の通
信品質が得られるだけのSN比、ゲイン等を確保できる
ように設計されている。
【0003】
【発明が解決しようとする課題】しかるに、一般に受信
電力(受信電界強度)のダイナミックレンジはかなり広
い。にも係わらず、従来は、比較的大きな受信信号が入
力していても受信回路では最低の受信電力で必要となる
ような過剰バイアスを常時行っており、このために従来
の受信回路では不要な電力消費が発生していた。
電力(受信電界強度)のダイナミックレンジはかなり広
い。にも係わらず、従来は、比較的大きな受信信号が入
力していても受信回路では最低の受信電力で必要となる
ような過剰バイアスを常時行っており、このために従来
の受信回路では不要な電力消費が発生していた。
【0004】従って、本発明の目的は、簡単な構成で不
要な電力消費を削減できる受信回路を提供することにあ
る。
要な電力消費を削減できる受信回路を提供することにあ
る。
【0005】
【課題を解決するための手段】上記の課題は図1の構成
により解決される。即ち、本発明の受信回路は、能動素
子を含む能動回路1であって、受信信号の処理に係るも
のと、受信信号に基づいて受信機の受信状態を検出する
検出回路2と、能動回路1のバイアス制御を行うバイア
ス制御回路3とを備え、バイアス制御回路3は検出回路
2が所定以上の受信状態を検出していることにより能動
回路1における消費電力を少なくするようにバイアス制
御を行うものである。
により解決される。即ち、本発明の受信回路は、能動素
子を含む能動回路1であって、受信信号の処理に係るも
のと、受信信号に基づいて受信機の受信状態を検出する
検出回路2と、能動回路1のバイアス制御を行うバイア
ス制御回路3とを備え、バイアス制御回路3は検出回路
2が所定以上の受信状態を検出していることにより能動
回路1における消費電力を少なくするようにバイアス制
御を行うものである。
【0006】
【作用】図1の(A)において、一例として、能動回路
1が受信信号の増幅素子としてNPNトランジスタQを
備えている場合を説明する。この場合の能動回路1が消
費する電力は、電源VCCよりトランジスタQに供給され
る平均電力と考えて良く、この平均電力はトランジスタ
Qのバイアス動作点Qに依存する。
1が受信信号の増幅素子としてNPNトランジスタQを
備えている場合を説明する。この場合の能動回路1が消
費する電力は、電源VCCよりトランジスタQに供給され
る平均電力と考えて良く、この平均電力はトランジスタ
Qのバイアス動作点Qに依存する。
【0007】図1の(B)のトランジスタQの出力特性
において、トランジスタQのベースに比較的大きいバイ
アス電圧VBLを加えると、その動作点はQL になり、こ
の時に電源VCCからトランジスタQに供給される平均電
力PCCL =VCCICQL である。またバイアス電圧VBLよ
り小さいVBHを加えると、その動作点はQH になり、こ
の時に電源VCCからトランジスタQに供給される平均電
力PCCH =VCCICQHである。ここで、ICQL >ICQH
であるから、PCCL >PCCH になり、従って、ベースバ
イアス電圧VB (即ち、ベースバイアス電流IB )を変
えることで能動回路1における消費電力PCCを変えられ
る。
において、トランジスタQのベースに比較的大きいバイ
アス電圧VBLを加えると、その動作点はQL になり、こ
の時に電源VCCからトランジスタQに供給される平均電
力PCCL =VCCICQL である。またバイアス電圧VBLよ
り小さいVBHを加えると、その動作点はQH になり、こ
の時に電源VCCからトランジスタQに供給される平均電
力PCCH =VCCICQHである。ここで、ICQL >ICQH
であるから、PCCL >PCCH になり、従って、ベースバ
イアス電圧VB (即ち、ベースバイアス電流IB )を変
えることで能動回路1における消費電力PCCを変えられ
る。
【0008】一方、受信信号の電力(例えば受信電界強
度)が十分に大きい時は、トランジスタQの動作点をQ
H にしても、該QH を中心として比較的大きな小振幅信
号i bHが入力するので、トランジスタQの出力には十分
な増幅信号が得られ、受信機の受信状態はあまり劣化し
ない。また受信電力が小さい時は、トランジスタQの動
作点をQL にすれば、該QL を中心として比較的小さな
小振幅信号ibLが入力しても、一般に動作点QL におけ
る小信号電流増幅率hfeは動作点QH におけるhfeより
も大きいので十分にゲインを稼げる。従って、受信機の
受信状態を所望に保てる。
度)が十分に大きい時は、トランジスタQの動作点をQ
H にしても、該QH を中心として比較的大きな小振幅信
号i bHが入力するので、トランジスタQの出力には十分
な増幅信号が得られ、受信機の受信状態はあまり劣化し
ない。また受信電力が小さい時は、トランジスタQの動
作点をQL にすれば、該QL を中心として比較的小さな
小振幅信号ibLが入力しても、一般に動作点QL におけ
る小信号電流増幅率hfeは動作点QH におけるhfeより
も大きいので十分にゲインを稼げる。従って、受信機の
受信状態を所望に保てる。
【0009】そこで、図1の(A)において、検出回路
2は受信信号に基づいて受信機の受信状態(図の例では
受信電界強度)を検出する。そして、バイアス制御回路
3は検出回路2が所定以上の受信状態(受信電界強度)
を検出していることにより、実用上の受信品質の劣化の
ない範囲内で、能動回路1の消費電力を少なくするよう
にバイアスを制御する。
2は受信信号に基づいて受信機の受信状態(図の例では
受信電界強度)を検出する。そして、バイアス制御回路
3は検出回路2が所定以上の受信状態(受信電界強度)
を検出していることにより、実用上の受信品質の劣化の
ない範囲内で、能動回路1の消費電力を少なくするよう
にバイアスを制御する。
【0010】なお、能動素子としてPNPトランジスタ
又はP/NチャネルのFET等を備える能動回路1につ
いても同様に考えられる。好ましくは、能動回路1は、
受信信号の増幅回路、減衰回路、周波数変換回路、フィ
ルタ回路、復調回路、又は受信信号を直接入力しない回
路であって該受信信号の処理に直接関係する回路であ
る。
又はP/NチャネルのFET等を備える能動回路1につ
いても同様に考えられる。好ましくは、能動回路1は、
受信信号の増幅回路、減衰回路、周波数変換回路、フィ
ルタ回路、復調回路、又は受信信号を直接入力しない回
路であって該受信信号の処理に直接関係する回路であ
る。
【0011】また好ましくは、検出回路2は、受信信号
の受信電界強度、復調ベースバンド信号の振幅変動、位
相ジッタ、又は復調データの誤り検出情報に基づいて受
信状態を検出する。この場合に、例えば受信電界強度
は、入力IN側の受信信号S2から検出し又は図示の如
く出力OUT側の受信信号S1 から検出しても良い。ま
た信号S3 は例えば後段の不図示の復調回路からのもの
である。
の受信電界強度、復調ベースバンド信号の振幅変動、位
相ジッタ、又は復調データの誤り検出情報に基づいて受
信状態を検出する。この場合に、例えば受信電界強度
は、入力IN側の受信信号S2から検出し又は図示の如
く出力OUT側の受信信号S1 から検出しても良い。ま
た信号S3 は例えば後段の不図示の復調回路からのもの
である。
【0012】また好ましくは、バイアス制御回路3は、
検出回路2の出力と所定の基準値とを比較する1又は2
以上のコンパレータ回路により構成されている。2以上
のコンパレータ回路を使用した場合は、受信機の受信状
態に応じたきめの細かいバイアス制御と、きめの細かい
消費電力の削減制御とが同時に可能になる。また好まし
くは、コンパレータ回路の動作閾値はヒステリシス特性
を有する。図1の(A)に示す如く、例えば検出回路2
が出力OUT側の受信電界強度を検出しているような場
合には、バイアスを下げるとこれに応じて検出受信電界
強度が下がり、直ちにバイアスを上げなくてはならない
と言うように制御がバタ付く恐れがある。そこで、この
場合のコンパレータ回路の動作閾値はこのような制御の
バタ付きを防止するためにヒステリシス特性を有する。
検出回路2の出力と所定の基準値とを比較する1又は2
以上のコンパレータ回路により構成されている。2以上
のコンパレータ回路を使用した場合は、受信機の受信状
態に応じたきめの細かいバイアス制御と、きめの細かい
消費電力の削減制御とが同時に可能になる。また好まし
くは、コンパレータ回路の動作閾値はヒステリシス特性
を有する。図1の(A)に示す如く、例えば検出回路2
が出力OUT側の受信電界強度を検出しているような場
合には、バイアスを下げるとこれに応じて検出受信電界
強度が下がり、直ちにバイアスを上げなくてはならない
と言うように制御がバタ付く恐れがある。そこで、この
場合のコンパレータ回路の動作閾値はこのような制御の
バタ付きを防止するためにヒステリシス特性を有する。
【0013】また好ましくは、能動回路1に加えたバイ
アス電圧VB と、該能動回路1の出力より検出された受
信電界強度の検出電圧VA とに基づいて、バイアス電圧
の変化分により生じた受信電界強度の検出電圧の変化分
を補償し、もって不連続の無い補正受信電界強度信号を
生成する補正回路4を更に備える。従って、能動回路1
のバイアス電圧を途中で変えても実際の受信電界強度に
応じた不連続の無い補正受信電界強度信号をシステムに
提供できる。
アス電圧VB と、該能動回路1の出力より検出された受
信電界強度の検出電圧VA とに基づいて、バイアス電圧
の変化分により生じた受信電界強度の検出電圧の変化分
を補償し、もって不連続の無い補正受信電界強度信号を
生成する補正回路4を更に備える。従って、能動回路1
のバイアス電圧を途中で変えても実際の受信電界強度に
応じた不連続の無い補正受信電界強度信号をシステムに
提供できる。
【0014】また好ましくは、図9に示すように、複数
の受信系を切り替えてフェージングによる影響の軽減を
図るダイバーシチ選択形受信回路において、複数系の受
信信号を夫々に増幅する複数の受信増幅部31と、各受
信増幅部31における受信電界強度を夫々に検出する複
数の検出回路2と、検出回路2が所定以上の受信電界強
度を検出していることにより対応する受信増幅部31に
おける消費電力を少なくするようにバイアス制御を行う
複数のバイアス制御回路3と、受信増幅部31に加えた
バイアス電圧と、同じ系の検出回路2の検出電圧とに基
づいてバイアス電圧の変化分により生じた受信電界強度
の検出電圧の変化分を補償し、もって不連続の無い補正
受信電界強度信号を生成する複数の補正回路4と、各補
正回路4の補正受信電界強度信号を比較することにより
最大の受信系を抽出する抽出回路33と、抽出回路33
の出力に対応する受信系を選択する選択回路34とを備
える。従って、ダイバーシチ選択形受信回路における無
駄な消費電力も有効に削減できる。
の受信系を切り替えてフェージングによる影響の軽減を
図るダイバーシチ選択形受信回路において、複数系の受
信信号を夫々に増幅する複数の受信増幅部31と、各受
信増幅部31における受信電界強度を夫々に検出する複
数の検出回路2と、検出回路2が所定以上の受信電界強
度を検出していることにより対応する受信増幅部31に
おける消費電力を少なくするようにバイアス制御を行う
複数のバイアス制御回路3と、受信増幅部31に加えた
バイアス電圧と、同じ系の検出回路2の検出電圧とに基
づいてバイアス電圧の変化分により生じた受信電界強度
の検出電圧の変化分を補償し、もって不連続の無い補正
受信電界強度信号を生成する複数の補正回路4と、各補
正回路4の補正受信電界強度信号を比較することにより
最大の受信系を抽出する抽出回路33と、抽出回路33
の出力に対応する受信系を選択する選択回路34とを備
える。従って、ダイバーシチ選択形受信回路における無
駄な消費電力も有効に削減できる。
【0015】また好ましくは、図10に示すように、複
数の受信系を切り替えてフェージングによる影響の軽減
を図るダイバーシチ選択形受信回路において、複数系の
受信信号を夫々に増幅する複数の受信増幅部31と、各
受信増幅部31における受信電界強度を夫々に検出する
複数の検出回路2と、各検出回路2の検出出力を比較す
ることにより最大の受信系を抽出する抽出回路35と、
抽出回路35の出力に対応する検出回路2の検出出力を
選択するスイッチ回路36と、スイッチ回路36の出力
が所定の基準値を越えていることにより複数の受信増幅
部31における消費電力を少なくするようにバイアス制
御を行うバイアス制御回路3と、抽出回路35の出力に
対応する受信系を選択する選択回路34とを備える。従
って、簡単な回路構成にも係わらず、ダイバーシチ選択
の利益を損なわずに、しかもより多くの無駄な消費電力
の削減が可能になる。
数の受信系を切り替えてフェージングによる影響の軽減
を図るダイバーシチ選択形受信回路において、複数系の
受信信号を夫々に増幅する複数の受信増幅部31と、各
受信増幅部31における受信電界強度を夫々に検出する
複数の検出回路2と、各検出回路2の検出出力を比較す
ることにより最大の受信系を抽出する抽出回路35と、
抽出回路35の出力に対応する検出回路2の検出出力を
選択するスイッチ回路36と、スイッチ回路36の出力
が所定の基準値を越えていることにより複数の受信増幅
部31における消費電力を少なくするようにバイアス制
御を行うバイアス制御回路3と、抽出回路35の出力に
対応する受信系を選択する選択回路34とを備える。従
って、簡単な回路構成にも係わらず、ダイバーシチ選択
の利益を損なわずに、しかもより多くの無駄な消費電力
の削減が可能になる。
【0016】また好ましくは、選択回路34が選択して
いない受信系であって、かつ受信電界強度の検出に係わ
らない部分の回路の電源を遮断し、又はパワーセーブモ
ードにするように構成する。また好ましくは、図11に
示すように、複数の受信系の信号を合成してフェージン
グによる影響の軽減を図るダイバーシチ選択形受信回路
において、複数系の受信信号を夫々に増幅する複数の受
信増幅部31と、受信増幅部31の出力の位相調整を行
う移相調整部37,38と、位相の揃った各受信信号を
合成する合成部39と、合成部39の出力に基づいて受
信機の受信状態を検出する検出回路2と、検出回路2が
所定以上の受信状態を検出していることにより複数の受
信増幅部31における消費電力を少なくするようにバイ
アス制御を行うバイアス制御回路3とを備える。
いない受信系であって、かつ受信電界強度の検出に係わ
らない部分の回路の電源を遮断し、又はパワーセーブモ
ードにするように構成する。また好ましくは、図11に
示すように、複数の受信系の信号を合成してフェージン
グによる影響の軽減を図るダイバーシチ選択形受信回路
において、複数系の受信信号を夫々に増幅する複数の受
信増幅部31と、受信増幅部31の出力の位相調整を行
う移相調整部37,38と、位相の揃った各受信信号を
合成する合成部39と、合成部39の出力に基づいて受
信機の受信状態を検出する検出回路2と、検出回路2が
所定以上の受信状態を検出していることにより複数の受
信増幅部31における消費電力を少なくするようにバイ
アス制御を行うバイアス制御回路3とを備える。
【0017】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図2は実施例の受信回
路の一部構成を示す図で、図において11 は増幅回路、
21 は受信電界強度の検出回路、31 はバイアス制御回
路、CMPはヒステリシス付きのコンパレータ、41 は
補正回路、AMPは演算増幅器である。なお、検出回路
21 は受信波を包絡線検波し、その検波出力の所定時間
に渡っての平均値を出力するような回路でも良い。また
図3は実施例のバイアス制御動作を説明する図であり、
以下、図2,3を参照して動作を説明する。
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図2は実施例の受信回
路の一部構成を示す図で、図において11 は増幅回路、
21 は受信電界強度の検出回路、31 はバイアス制御回
路、CMPはヒステリシス付きのコンパレータ、41 は
補正回路、AMPは演算増幅器である。なお、検出回路
21 は受信波を包絡線検波し、その検波出力の所定時間
に渡っての平均値を出力するような回路でも良い。また
図3は実施例のバイアス制御動作を説明する図であり、
以下、図2,3を参照して動作を説明する。
【0018】図2において、入力INのFM変調波信号
は、増幅回路11 で増幅され、出力OUTに出力され
る。検出回路21 は増幅されたFM変調波信号の受信電
界強度を検出して対応する検出電圧VA を出力する。バ
イアス制御回路31 は検出電圧VA と基準電圧VREF と
を比較し、VA ≦VREF の間は一定の相対的に高いバイ
アス電圧VBLを出力する。この場合のトランジスタQの
動作点はコレクタ電流I C の大きい方に位置し、このた
めにトランジスタQに供給される平均電力(消費電力)
は相対的に大きいが、この領域では小信号電流増幅率h
feも大のため、受信電界強度が規定の最低の場合でも受
信機に所要の受信品質(例えば所定以上のSINAD)
が得られる。一方、VA >VREF になると、バイアス制
御回路31はVBLよりも低い一定のバイアス電圧VBHを
出力する。この場合のトランジスタQの動作点はIC の
小さい方に位置し、このためにトランジスタQに供給さ
れる平均電力は相対的に小さくなる。この場合でも受信
信号パワーは大きいので、受信機には所要の受信品質が
得られる。
は、増幅回路11 で増幅され、出力OUTに出力され
る。検出回路21 は増幅されたFM変調波信号の受信電
界強度を検出して対応する検出電圧VA を出力する。バ
イアス制御回路31 は検出電圧VA と基準電圧VREF と
を比較し、VA ≦VREF の間は一定の相対的に高いバイ
アス電圧VBLを出力する。この場合のトランジスタQの
動作点はコレクタ電流I C の大きい方に位置し、このた
めにトランジスタQに供給される平均電力(消費電力)
は相対的に大きいが、この領域では小信号電流増幅率h
feも大のため、受信電界強度が規定の最低の場合でも受
信機に所要の受信品質(例えば所定以上のSINAD)
が得られる。一方、VA >VREF になると、バイアス制
御回路31はVBLよりも低い一定のバイアス電圧VBHを
出力する。この場合のトランジスタQの動作点はIC の
小さい方に位置し、このためにトランジスタQに供給さ
れる平均電力は相対的に小さくなる。この場合でも受信
信号パワーは大きいので、受信機には所要の受信品質が
得られる。
【0019】次に、図3に従い、受信信号パワーの変化
に沿った動作を説明する。検出電圧VA は受信信号パワ
ーに比例しており、受信電界強度が弱い時は受信信号パ
ワーが増すとVALの軌跡上を上昇し、やがてVAL>V
REFHになると、バイアス電圧VBLはΔVB だけ減少し、
一定のVBHになる。その結果、検出電圧VALはΔVA だ
け減少し、その時点のVAHに下がる。その後、更に受信
信号パワーが増すと検出電圧VA はVAHの軌跡上を上昇
する。バイアス制御回路31 のコンパレータはヒステリ
シス特性を有しており、バイアス電圧VBLがVBHに変化
すると、内部の動作閾値電圧はVREFHからVREFLに変化
する。この状態で受信信号パワーが減ると、検出電圧V
A はVAHの軌跡上を下降する。そして、やがてVAH<V
REFLになると、バイアス電圧VBHはΔVB だけ増加し、
一定のVBLになる。その結果、検出電圧VAHはΔVA だ
け増加し、その時点のVALに上昇する。その後、更に受
信信号パワーが減ると検出電圧VA はVALの軌跡上を下
降する。
に沿った動作を説明する。検出電圧VA は受信信号パワ
ーに比例しており、受信電界強度が弱い時は受信信号パ
ワーが増すとVALの軌跡上を上昇し、やがてVAL>V
REFHになると、バイアス電圧VBLはΔVB だけ減少し、
一定のVBHになる。その結果、検出電圧VALはΔVA だ
け減少し、その時点のVAHに下がる。その後、更に受信
信号パワーが増すと検出電圧VA はVAHの軌跡上を上昇
する。バイアス制御回路31 のコンパレータはヒステリ
シス特性を有しており、バイアス電圧VBLがVBHに変化
すると、内部の動作閾値電圧はVREFHからVREFLに変化
する。この状態で受信信号パワーが減ると、検出電圧V
A はVAHの軌跡上を下降する。そして、やがてVAH<V
REFLになると、バイアス電圧VBHはΔVB だけ増加し、
一定のVBLになる。その結果、検出電圧VAHはΔVA だ
け増加し、その時点のVALに上昇する。その後、更に受
信信号パワーが減ると検出電圧VA はVALの軌跡上を下
降する。
【0020】このようにバイアス制御回路31 のコンパ
レータは動作閾値にヒステリシス特性を有しているの
で、VA >VREF の検出によりバイアス電圧VB を下
げ、これにより検出電圧VA が下がっても直ちにVA <
VREF を検出することは無い。補正回路4は、バイアス
電圧VB を切り換えることによる受信電界強度の検出電
圧VA にずれ(不連続)が生じるのを補正する。即ち、
図3によれば、バイアス電圧VB の推移と受信電界強度
の検出電圧VA の推移との間には次の関係がある。
レータは動作閾値にヒステリシス特性を有しているの
で、VA >VREF の検出によりバイアス電圧VB を下
げ、これにより検出電圧VA が下がっても直ちにVA <
VREF を検出することは無い。補正回路4は、バイアス
電圧VB を切り換えることによる受信電界強度の検出電
圧VA にずれ(不連続)が生じるのを補正する。即ち、
図3によれば、バイアス電圧VB の推移と受信電界強度
の検出電圧VA の推移との間には次の関係がある。
【0021】 VAL=VAH+ΔVA VBL=VBH+ΔVB また図2により、補正回路41 の演算増幅器(AMP)
の出力電圧VO は、 VO =(1+R2 /R1 )VB −(R2 /R1 )VA である。そして、該出力電圧VO は、受信電界強度が強
い時は、 VOH=(1+R2 /R1 )VBH−(R2 /R1 )VAH で推移する。また受信電界強度が弱い時は、 VOL=(1+R2 /R1 )VBL−(R2 /R1 )VAL =(1+R2 /R1 )(VBH+ΔVB )−(R2 /R1 )(VAH+ΔVA ) =(1+R2 /R1 )VBH−(R2 /R1 )VAH +(1+R2 /R1 )ΔVB −(R2 /R1 )ΔVA で推移する。そこで、ΔVA >ΔVB の関係が成り立つ
場合には、 (1+R2 /R1 )ΔVB −(R2 /R1 )ΔVA =0 を満足するようにR1 ,R2 を選んで置けば、VOHとV
OLの関係式は一致することとなり、従って、VOHとVOL
の推移は一直線に重なる。
の出力電圧VO は、 VO =(1+R2 /R1 )VB −(R2 /R1 )VA である。そして、該出力電圧VO は、受信電界強度が強
い時は、 VOH=(1+R2 /R1 )VBH−(R2 /R1 )VAH で推移する。また受信電界強度が弱い時は、 VOL=(1+R2 /R1 )VBL−(R2 /R1 )VAL =(1+R2 /R1 )(VBH+ΔVB )−(R2 /R1 )(VAH+ΔVA ) =(1+R2 /R1 )VBH−(R2 /R1 )VAH +(1+R2 /R1 )ΔVB −(R2 /R1 )ΔVA で推移する。そこで、ΔVA >ΔVB の関係が成り立つ
場合には、 (1+R2 /R1 )ΔVB −(R2 /R1 )ΔVA =0 を満足するようにR1 ,R2 を選んで置けば、VOHとV
OLの関係式は一致することとなり、従って、VOHとVOL
の推移は一直線に重なる。
【0022】なお、ΔVA <ΔVB の関係が成り立つ場
合には、VA をAMPの+端子に、かつVB をAMPの
−端子に接続すれば良い。また、補正回路41 はディジ
タル回路で構成しても良い。例えば受信電界強度の検出
電圧VA をA/D変換してデータ「VA 」とする。一
方、バイアス電圧V B は例えばVBL=1,VBH=0の2
値信号に変換する。そして、演算回路(不図示)は、V
B =1の時は、「VA 」−ΔVA を行い、またVB =0
の時は「VA」をそのまま出力する。この場合の補正出
力A´はVAHと一直線になる。又は、VB =1の時は
「VA 」をそのまま出力し、またVB =0の時は
「VA 」+ΔV A を行う。この場合の補正出力A´はV
ALと一直線になる。
合には、VA をAMPの+端子に、かつVB をAMPの
−端子に接続すれば良い。また、補正回路41 はディジ
タル回路で構成しても良い。例えば受信電界強度の検出
電圧VA をA/D変換してデータ「VA 」とする。一
方、バイアス電圧V B は例えばVBL=1,VBH=0の2
値信号に変換する。そして、演算回路(不図示)は、V
B =1の時は、「VA 」−ΔVA を行い、またVB =0
の時は「VA」をそのまま出力する。この場合の補正出
力A´はVAHと一直線になる。又は、VB =1の時は
「VA 」をそのまま出力し、またVB =0の時は
「VA 」+ΔV A を行う。この場合の補正出力A´はV
ALと一直線になる。
【0023】また、この実施例の基準値VREF は、コン
パレータのヒステリシス特性も考慮した上で、FM復調
器の性能を測る一つの指標であるSINADが所定の基
準値よりも小さくならないような値に予め設定されてい
る。また、上記実施例ではFM変調波信号について述べ
たが、他のFSK,PSK、ASK、QAM等の変調方
式でも受信電界強度等は検出可能なので、同様にして本
発明を適用できる。
パレータのヒステリシス特性も考慮した上で、FM復調
器の性能を測る一つの指標であるSINADが所定の基
準値よりも小さくならないような値に予め設定されてい
る。また、上記実施例ではFM変調波信号について述べ
たが、他のFSK,PSK、ASK、QAM等の変調方
式でも受信電界強度等は検出可能なので、同様にして本
発明を適用できる。
【0024】また、上記実施例では受信電界強度の検出
は増幅回路11 の後段で行っているが、例えば増幅回路
11 の前段で検出を行っても良く、この場合はバイアス
制御回路31 のコンパレータはヒステリシス特性を有す
る必要はない。図4は他の例の能動回路への適用例を説
明する図で、図4の(A)において、12 はミキサ(周
波数変換回路)、7はローカル発振器、13 はミキサ1
2 における諸変動の影響が前段のローカル発振器7に及
ばないためのバッファアンプ(緩衝増幅器)、5はアク
ティブ回路によるバンドパスフィルタ(BPF)、6は
レベル変換回路である。
は増幅回路11 の後段で行っているが、例えば増幅回路
11 の前段で検出を行っても良く、この場合はバイアス
制御回路31 のコンパレータはヒステリシス特性を有す
る必要はない。図4は他の例の能動回路への適用例を説
明する図で、図4の(A)において、12 はミキサ(周
波数変換回路)、7はローカル発振器、13 はミキサ1
2 における諸変動の影響が前段のローカル発振器7に及
ばないためのバッファアンプ(緩衝増幅器)、5はアク
ティブ回路によるバンドパスフィルタ(BPF)、6は
レベル変換回路である。
【0025】この例では、ミキサ12 の入力において高
周波受信信号RFにローカル発振器7の局発信号LO を
インジェクションし、これをトランジスタQM の非線形
特性を利用して非線形増幅している。トランジスタQM
の出力信号は(ωRF±ωLO)の成分を含んでおり、バン
ドパスフィルタ5により例えば(ωRF−ωLO)の中間周
波信号IFを抽出している。
周波受信信号RFにローカル発振器7の局発信号LO を
インジェクションし、これをトランジスタQM の非線形
特性を利用して非線形増幅している。トランジスタQM
の出力信号は(ωRF±ωLO)の成分を含んでおり、バン
ドパスフィルタ5により例えば(ωRF−ωLO)の中間周
波信号IFを抽出している。
【0026】図4の(B)はトランジスタQM の入力特
性を示しており、得られた中間周波信号IFの受信電界
強度が小さい時は、ベースバイアス電圧VB を相対的に
高くして、例えばVBEL とする。これにより入力特性の
動作点はQL となり、これに伴ってそのエミッタI
E (即ち、コレクタIC )は増加し、トランジスタQM
の消費電力は相対的に増加するが、出力の中間周波信号
IFには利得が得られる。また中間周波信号IFの受信
電界強度が大きい時は、ベースバイアス電圧VB を相対
的に低くし、例えばVBEH とする。これにより入力特性
の動作点はQH となり、これに伴ってそのエミッタ電流
IE 減少し、これによりトランジスタQM の消費電力を
低減できる。
性を示しており、得られた中間周波信号IFの受信電界
強度が小さい時は、ベースバイアス電圧VB を相対的に
高くして、例えばVBEL とする。これにより入力特性の
動作点はQL となり、これに伴ってそのエミッタI
E (即ち、コレクタIC )は増加し、トランジスタQM
の消費電力は相対的に増加するが、出力の中間周波信号
IFには利得が得られる。また中間周波信号IFの受信
電界強度が大きい時は、ベースバイアス電圧VB を相対
的に低くし、例えばVBEH とする。これにより入力特性
の動作点はQH となり、これに伴ってそのエミッタ電流
IE 減少し、これによりトランジスタQM の消費電力を
低減できる。
【0027】なお、この例ではバイアス制御回路31 の
バイアス制御電圧VB はトランジスタQM をカットオフ
付近にバイアスするものであるから、レベル変換回路6
を介してバッファアンプ13 のバイアスを図2の場合と
同様にして同時に制御している。このように、本発明は
受信信号を直接入力しない回路であって該受信信号の処
理に直接関係するようなバッファアンプ13 にも適用可
能である。また同様にして、アクティブ回路によるバン
ドパスフィルタ5のバイアスを制御しても良いし、更に
は後段の不図示の復調回路等に適用しても良い。
バイアス制御電圧VB はトランジスタQM をカットオフ
付近にバイアスするものであるから、レベル変換回路6
を介してバッファアンプ13 のバイアスを図2の場合と
同様にして同時に制御している。このように、本発明は
受信信号を直接入力しない回路であって該受信信号の処
理に直接関係するようなバッファアンプ13 にも適用可
能である。また同様にして、アクティブ回路によるバン
ドパスフィルタ5のバイアスを制御しても良いし、更に
は後段の不図示の復調回路等に適用しても良い。
【0028】図5は更に他の例の能動回路を示す図で、
該図は能動素子としてダイオードを有するダイオードア
ッテネータ(減衰器)14 を示している。端子INの入
力信号は端子CONTに加える制御信号に従って減衰量
を制御され、端子OUTに出力される。この場合でも、
端子BIASに加えるバイアス電圧が低ければアッテネ
ータ14 による消費電力は減少し、バイアス電圧が高け
れば消費電力は増大する。
該図は能動素子としてダイオードを有するダイオードア
ッテネータ(減衰器)14 を示している。端子INの入
力信号は端子CONTに加える制御信号に従って減衰量
を制御され、端子OUTに出力される。この場合でも、
端子BIASに加えるバイアス電圧が低ければアッテネ
ータ14 による消費電力は減少し、バイアス電圧が高け
れば消費電力は増大する。
【0029】図6はFETによる能動回路への適用例を
説明する図である。図6の(A)において、増幅段を構
成するFETQは例えばガリウム砒素(GaAs)によ
るNチャネルのFETであり、該FETにはVGS=0V
でもかなりのドレイン電流ID が流れる。そこで、通常
は、例えばVB =0Vにバイアスしておくと、その時の
ソース電流IS により抵抗RS に逆起電力が生じ、これ
によりゲートはソースに対してより負にバイアスされ、
FETQは所定の動作点に保たれる。そして、受信機の
受信状態が良い場合にはVB を負の電圧に制御する。こ
れにより、ソース電流IS (即ち、ドレイン電流ID )
は減少し、従って、FETQに加えられる平均電力を低
減できる。
説明する図である。図6の(A)において、増幅段を構
成するFETQは例えばガリウム砒素(GaAs)によ
るNチャネルのFETであり、該FETにはVGS=0V
でもかなりのドレイン電流ID が流れる。そこで、通常
は、例えばVB =0Vにバイアスしておくと、その時の
ソース電流IS により抵抗RS に逆起電力が生じ、これ
によりゲートはソースに対してより負にバイアスされ、
FETQは所定の動作点に保たれる。そして、受信機の
受信状態が良い場合にはVB を負の電圧に制御する。こ
れにより、ソース電流IS (即ち、ドレイン電流ID )
は減少し、従って、FETQに加えられる平均電力を低
減できる。
【0030】ところで、受信機によっては負のバイアス
電圧VB の生成が困難な場合も少なからず有る。そこ
で、図6の(B)では、ソース抵抗RS1と並列に抵抗R
S2を設け、これをFET(GaAsとは限らない)によ
るスイッチQ2 を介してGNDに接続している。今、F
ETQ1 のゲートは不図示の固定バイアス回路によりV
G =0Vにバイアスされているとする。一方、通常の受
信状態では、FETQ2のゲートに加えるバイアス制御
信号BはHIGHレベルであり、これによりFETQ2
は導通している。例えばこの場合の抵抗RS1と抵抗RS2
の合成抵抗を100Ωとし、かつこの状態でソース電流
IS =5mAが流れたとすると、FETQ 1 のソース電
圧VS は500mVになる。そして、受信機の受信状態
が良い場合は、バイアス制御信号BをLOWレベルに
し、これによりFETQ2 はカットオフする。例えばこ
の場合の抵抗RS1を200Ωとし、もしソース電流IS
=5mAが流れたとすると、FETQ1 のソース電圧V
S は1Vになる。しかし、これではFETQ1 のVGSは
より深く負にバイアスされることになるから、実際には
IS =5mAは流れない。従って、FETQ1 のドレイ
ン電流ID は減少し、もって負のバイアス電圧を使用し
なくても消費電力を低減できる。
電圧VB の生成が困難な場合も少なからず有る。そこ
で、図6の(B)では、ソース抵抗RS1と並列に抵抗R
S2を設け、これをFET(GaAsとは限らない)によ
るスイッチQ2 を介してGNDに接続している。今、F
ETQ1 のゲートは不図示の固定バイアス回路によりV
G =0Vにバイアスされているとする。一方、通常の受
信状態では、FETQ2のゲートに加えるバイアス制御
信号BはHIGHレベルであり、これによりFETQ2
は導通している。例えばこの場合の抵抗RS1と抵抗RS2
の合成抵抗を100Ωとし、かつこの状態でソース電流
IS =5mAが流れたとすると、FETQ 1 のソース電
圧VS は500mVになる。そして、受信機の受信状態
が良い場合は、バイアス制御信号BをLOWレベルに
し、これによりFETQ2 はカットオフする。例えばこ
の場合の抵抗RS1を200Ωとし、もしソース電流IS
=5mAが流れたとすると、FETQ1 のソース電圧V
S は1Vになる。しかし、これではFETQ1 のVGSは
より深く負にバイアスされることになるから、実際には
IS =5mAは流れない。従って、FETQ1 のドレイ
ン電流ID は減少し、もって負のバイアス電圧を使用し
なくても消費電力を低減できる。
【0031】図6の(C)では、デュアルゲート端子の
FETを使用しており、ゲートG1にはバイアス制御電
圧VB を加えてドレイン電流ID を定電流制御する。ま
たゲートG2 には受信信号RFを加え、上記定電流制御
の下で信号増幅を行う。図6の(D)は図6の(C)と
同等の回路をディスクリートのFETQ1 とQ2 とで構
成したものである。
FETを使用しており、ゲートG1にはバイアス制御電
圧VB を加えてドレイン電流ID を定電流制御する。ま
たゲートG2 には受信信号RFを加え、上記定電流制御
の下で信号増幅を行う。図6の(D)は図6の(C)と
同等の回路をディスクリートのFETQ1 とQ2 とで構
成したものである。
【0032】図6の(E)では、定電流源回路(CC
S)8を備えている。この場合のFETQ2 は可変抵抗
素子として機能し、ゲートに加えたバイアス制御電圧V
B に応じてそのソース−ドレイン間の抵抗値を変化させ
る。その結果、FETQ1 にはFETQ2 のソース−ド
レイン間に生じる逆起電力VDS(即ち、FETQ1 のV
GS)に応じた電流が流れ、もし抵抗値が一定に保たれて
いるなら、FETQ1 を流れる電流も一定に保たれる。
従って、バイアス制御電圧VB を変えることにより消費
電力を低減できる。
S)8を備えている。この場合のFETQ2 は可変抵抗
素子として機能し、ゲートに加えたバイアス制御電圧V
B に応じてそのソース−ドレイン間の抵抗値を変化させ
る。その結果、FETQ1 にはFETQ2 のソース−ド
レイン間に生じる逆起電力VDS(即ち、FETQ1 のV
GS)に応じた電流が流れ、もし抵抗値が一定に保たれて
いるなら、FETQ1 を流れる電流も一定に保たれる。
従って、バイアス制御電圧VB を変えることにより消費
電力を低減できる。
【0033】図7は他の実施例の検出回路を説明する図
で、図において、11はアンテナ、12は高周波増幅回
路(RFA)、13,15はミキサ、14,16はバン
ドパスフィルタ(BPF)、17は中間周波増幅回路
(IFA)、18は例えばQPSKの復調部(QDE
M)、19は自動周波数制御回路(AFC)、20は電
圧制御発振器(VCO)、21は復号部、211 ,21
2 は復号器(DEC)、22はビットタイミング再生部
(BTR)、221 はエッジ検出部(ED)、22 2 は
位相比較回路(PD)、223 はループフィルタ(L
F)、224 は電圧制御発振器(VCO)、そして、2
2 は他の実施例の検出回路である。
で、図において、11はアンテナ、12は高周波増幅回
路(RFA)、13,15はミキサ、14,16はバン
ドパスフィルタ(BPF)、17は中間周波増幅回路
(IFA)、18は例えばQPSKの復調部(QDE
M)、19は自動周波数制御回路(AFC)、20は電
圧制御発振器(VCO)、21は復号部、211 ,21
2 は復号器(DEC)、22はビットタイミング再生部
(BTR)、221 はエッジ検出部(ED)、22 2 は
位相比較回路(PD)、223 はループフィルタ(L
F)、224 は電圧制御発振器(VCO)、そして、2
2 は他の実施例の検出回路である。
【0034】この検出回路22 は、例えば自動周波数制
御回路19における搬送波再生ジッタを検出するような
ものでも良い。即ち、受信周波数が変動し、又はVCO
20が位相同期前の状態では受信機の受信状態が悪いの
でその旨の検出信号Aを出力する。この場合の受信回路
は電力削減を行わない。同様にして、検出回路22 は、
ビットタイミング再生部22における復調ベースバンド
信号I(Qでも良い)の変化点のジッタを検出するよう
なものでも良い。更には、検出回路22 は、復調ベース
バンド信号I,Qの振幅とそれらの復号信号QH ,IH
との間の振幅の変動を検出するようなものでも良い。更
には、例えば復号部21として軟判定ビタビ復号器を使
用し、ここで検出されるビット誤り率等に応じて受信機
の受信状態を判別し、バイアス制御回路3に通信品質を
に応じた電圧、コード、周波数、パルス列等の信号で連
続的、又は断続的に送るものであっても良い。更には、
受信された「ユニクワード」を内部の固定パターンと比
較し、誤りの状態を検出するようなものでも良い。この
場合のバイアス制御回路3は、必ずしもコンパレータは
必要なく、検出回路22 から送られるコード、周波数、
パルス列等をデコードして対応するバイアス制御電圧V
B を形成するものでも良い。
御回路19における搬送波再生ジッタを検出するような
ものでも良い。即ち、受信周波数が変動し、又はVCO
20が位相同期前の状態では受信機の受信状態が悪いの
でその旨の検出信号Aを出力する。この場合の受信回路
は電力削減を行わない。同様にして、検出回路22 は、
ビットタイミング再生部22における復調ベースバンド
信号I(Qでも良い)の変化点のジッタを検出するよう
なものでも良い。更には、検出回路22 は、復調ベース
バンド信号I,Qの振幅とそれらの復号信号QH ,IH
との間の振幅の変動を検出するようなものでも良い。更
には、例えば復号部21として軟判定ビタビ復号器を使
用し、ここで検出されるビット誤り率等に応じて受信機
の受信状態を判別し、バイアス制御回路3に通信品質を
に応じた電圧、コード、周波数、パルス列等の信号で連
続的、又は断続的に送るものであっても良い。更には、
受信された「ユニクワード」を内部の固定パターンと比
較し、誤りの状態を検出するようなものでも良い。この
場合のバイアス制御回路3は、必ずしもコンパレータは
必要なく、検出回路22 から送られるコード、周波数、
パルス列等をデコードして対応するバイアス制御電圧V
B を形成するものでも良い。
【0035】図8は他の実施例のバイアス制御回路の回
路図である。図8の(A)では、バイアス制御回路32
は検出回路2の出力電圧VA と複数の異なる基準値V
REF1〜VREFnとを夫々に比較する複数のコンパレータを
含んでいる。一例の基準値はVREF1<VREF2<…<V
REFnと等間隔に選ばれており、また抵抗R1 〜Rn の各
抵抗値は等しい。この場合の演算増幅器AMPは検出電
圧VA のリニアな増加に応じて段階的に下降するような
バイアス制御電圧VB を形成する。このようなバイアス
制御回路32 は、受信電界強度のリニアな増加と共に増
幅回路11 における消費電力のきめ細かい段階的な削減
を行い、かつ増幅回路11 の出力の受信電界強度を略一
定に保つように動作する。このため、この構成は受信機
の受信品質が常に一定になるような状態を保ちつつ、そ
の都度、必要なだけの不要な消費電力を削減すると言う
特徴のある回路になる。
路図である。図8の(A)では、バイアス制御回路32
は検出回路2の出力電圧VA と複数の異なる基準値V
REF1〜VREFnとを夫々に比較する複数のコンパレータを
含んでいる。一例の基準値はVREF1<VREF2<…<V
REFnと等間隔に選ばれており、また抵抗R1 〜Rn の各
抵抗値は等しい。この場合の演算増幅器AMPは検出電
圧VA のリニアな増加に応じて段階的に下降するような
バイアス制御電圧VB を形成する。このようなバイアス
制御回路32 は、受信電界強度のリニアな増加と共に増
幅回路11 における消費電力のきめ細かい段階的な削減
を行い、かつ増幅回路11 の出力の受信電界強度を略一
定に保つように動作する。このため、この構成は受信機
の受信品質が常に一定になるような状態を保ちつつ、そ
の都度、必要なだけの不要な消費電力を削減すると言う
特徴のある回路になる。
【0036】なお、各基準値や各抵抗値の選択は自由で
あり、よって入力の電圧VA に応じた様々な態様のバイ
アス制御電圧VB を生成できる。更に、図8の(B)の
バイアス制御回路33 は差動増幅回路(AMP)より成
っており、更にきめ細かい制御が可能になる。また図8
の(C)は、コンパレータ10と図8の(A)又は
(B)に示すようなバイアス制御回路32 又は33 とを
組合わせたものであり、ここでは、例えば入力側の受信
電界強度が基準値VREFaよりも大きい時は、アナログス
イッチ(ASW)9の接点a−c間を接続することによ
り増幅後の受信信号の受信電界強度を一定にするような
バイアス制御電圧VB を出力し、入力側の受信電界強度
が基準値VREFaよりも小さい時は、アナログスイッチ9
の接点b−c間を接続することによりバイアス制御電圧
VB を一定の電圧VC に保つ回路構成である。受信電力
がある程度大きい時は受信品質を一定に保ちつつ実際の
受信電力に応じた消費電力の削減を行うが、バイアス電
圧を上げても出力の受信電力が大きくならない程に入力
の受信電力が小さくなったような場合には、むしろバイ
アス制御電圧を一定にして、不必要な電流を流さないも
のである。
あり、よって入力の電圧VA に応じた様々な態様のバイ
アス制御電圧VB を生成できる。更に、図8の(B)の
バイアス制御回路33 は差動増幅回路(AMP)より成
っており、更にきめ細かい制御が可能になる。また図8
の(C)は、コンパレータ10と図8の(A)又は
(B)に示すようなバイアス制御回路32 又は33 とを
組合わせたものであり、ここでは、例えば入力側の受信
電界強度が基準値VREFaよりも大きい時は、アナログス
イッチ(ASW)9の接点a−c間を接続することによ
り増幅後の受信信号の受信電界強度を一定にするような
バイアス制御電圧VB を出力し、入力側の受信電界強度
が基準値VREFaよりも小さい時は、アナログスイッチ9
の接点b−c間を接続することによりバイアス制御電圧
VB を一定の電圧VC に保つ回路構成である。受信電力
がある程度大きい時は受信品質を一定に保ちつつ実際の
受信電力に応じた消費電力の削減を行うが、バイアス電
圧を上げても出力の受信電力が大きくならない程に入力
の受信電力が小さくなったような場合には、むしろバイ
アス制御電圧を一定にして、不必要な電流を流さないも
のである。
【0037】図9は他の実施例の受信回路のブロック図
であり、該図は複数の受信系を切り替えてフェージング
による影響の軽減を図るダイバーシチ選択形受信回路を
示している。図において111 ,112 はアンテナ、3
11 ,312 は受信増幅部、321,322 は復調部、
33はコンパレータ(CMP)より成る抽出回路、34
はセレクタ(SEL)より成る選択回路、211,212は
受信電界強度の検出回路(D)、311,312はバイアス
制御回路(CMP)、411,412は補正回路(AM
P)、Iはインバータ回路である。
であり、該図は複数の受信系を切り替えてフェージング
による影響の軽減を図るダイバーシチ選択形受信回路を
示している。図において111 ,112 はアンテナ、3
11 ,312 は受信増幅部、321,322 は復調部、
33はコンパレータ(CMP)より成る抽出回路、34
はセレクタ(SEL)より成る選択回路、211,212は
受信電界強度の検出回路(D)、311,312はバイアス
制御回路(CMP)、411,412は補正回路(AM
P)、Iはインバータ回路である。
【0038】2つの受信系で受信増幅及び復調を夫々独
立に行うと共に、受信電界強度の検出及びこれに基づく
バイアス制御も夫々独立う。即ち、消費電力の削減は夫
々の系で独自に行う。この状態で、補正回路411,412
は不連続の無い補正受信電界強度信号を夫々に生成し、
抽出回路33は両補正受信電界強度信号を比較すること
により受信電界強度が大きい方の受信系を抽出する。そ
して、選択回路34は抽出回路33が抽出した系の受信
復調信号を選択して出力する。
立に行うと共に、受信電界強度の検出及びこれに基づく
バイアス制御も夫々独立う。即ち、消費電力の削減は夫
々の系で独自に行う。この状態で、補正回路411,412
は不連続の無い補正受信電界強度信号を夫々に生成し、
抽出回路33は両補正受信電界強度信号を比較すること
により受信電界強度が大きい方の受信系を抽出する。そ
して、選択回路34は抽出回路33が抽出した系の受信
復調信号を選択して出力する。
【0039】また、この例の復調部321 ,322 は、
受信電界強度の検出に係わらない部分の回路に該当して
いるので、選択回路34が選択していない受信系の復調
部321 又は322 の電源を遮断し、又はパワーセーブ
モード(即ち、動作パラメータ保持部等への一部給電を
残すモード)にするこにより、消費電力の一層の削減を
図る。なお、復調部は、図示のように各受信系に設ける
のでは無く、選択回路34の後段に1個設けるようにし
ても良い。
受信電界強度の検出に係わらない部分の回路に該当して
いるので、選択回路34が選択していない受信系の復調
部321 又は322 の電源を遮断し、又はパワーセーブ
モード(即ち、動作パラメータ保持部等への一部給電を
残すモード)にするこにより、消費電力の一層の削減を
図る。なお、復調部は、図示のように各受信系に設ける
のでは無く、選択回路34の後段に1個設けるようにし
ても良い。
【0040】図10は更に他の実施例の受信回路のブロ
ック図であり、上記同様にダイバーシチ選択形受信回路
を示している。図において35はコンパレータ(CM
P)より成る抽出回路、36はアナログスイッチ(AS
W)である。抽出回路35は各検出回路211,212で検
出した受信電界強度を比較することにより該強度が大き
い方の受信系を抽出する。アナログスイッチ36は抽出
回路35が抽出した系の受信電界強度信号を選択出力す
る。そして、バイアス制御回路31 はアナログスイッチ
36の出力の検出電圧VA が所定の基準値VREF を越え
ていることにより全受信増幅部311 ,312 における
消費電力を少なくするようにバイアス制御を行う。ま
た、選択回路34は抽出回路35が抽出した系の受信復
調信号を選択して出力する。
ック図であり、上記同様にダイバーシチ選択形受信回路
を示している。図において35はコンパレータ(CM
P)より成る抽出回路、36はアナログスイッチ(AS
W)である。抽出回路35は各検出回路211,212で検
出した受信電界強度を比較することにより該強度が大き
い方の受信系を抽出する。アナログスイッチ36は抽出
回路35が抽出した系の受信電界強度信号を選択出力す
る。そして、バイアス制御回路31 はアナログスイッチ
36の出力の検出電圧VA が所定の基準値VREF を越え
ていることにより全受信増幅部311 ,312 における
消費電力を少なくするようにバイアス制御を行う。ま
た、選択回路34は抽出回路35が抽出した系の受信復
調信号を選択して出力する。
【0041】こうすれば、少なくとも何れか1の受信系
の受信電界強度の検出電圧VA が基準値VREF を越えて
いる間は、全受信増幅部311 ,312 の消費電力を少
なくするようにバイアス制御するので、不要な消費電力
の一層の削減が図れる。図11は更に他の実施例の受信
回路のブロック図であり、該図は復調前の受信波を合成
するタイプのダイバーシチ受信回路を示している。
の受信電界強度の検出電圧VA が基準値VREF を越えて
いる間は、全受信増幅部311 ,312 の消費電力を少
なくするようにバイアス制御するので、不要な消費電力
の一層の削減が図れる。図11は更に他の実施例の受信
回路のブロック図であり、該図は復調前の受信波を合成
するタイプのダイバーシチ受信回路を示している。
【0042】図において371 ,372 は夫々受信信号
の位相を検出する位相検出部、38 1 ,382 は検出さ
れた位相に従って両受信信号の位相を合わせるように移
相する移相部、39は位相の揃った各受信信号を合成す
る合成部である。この例では合成後の受信電界強度に基
づいて全受信増幅部311 ,312 のバイアス制御を行
っている。勿論、復調部32における他の受信状態を示
す信号に基づいて全受信増幅部311 ,312 のバイア
ス制御を行っても良い。
の位相を検出する位相検出部、38 1 ,382 は検出さ
れた位相に従って両受信信号の位相を合わせるように移
相する移相部、39は位相の揃った各受信信号を合成す
る合成部である。この例では合成後の受信電界強度に基
づいて全受信増幅部311 ,312 のバイアス制御を行
っている。勿論、復調部32における他の受信状態を示
す信号に基づいて全受信増幅部311 ,312 のバイア
ス制御を行っても良い。
【0043】なお、上記図9〜図11の実施例では2系
統のダイバーシチ受信回路を示したが、受信経路は3系
統以上あっても良い。また、上記図9〜図11の実施例
ではスペースダイバーシチの場合を説明したが、本発明
は他の例えば周波数ダイバーシチ、偏波ダイバーシチ、
角度ダイバーシチ(スペースダイバーシチの変形)にも
適用できる。
統のダイバーシチ受信回路を示したが、受信経路は3系
統以上あっても良い。また、上記図9〜図11の実施例
ではスペースダイバーシチの場合を説明したが、本発明
は他の例えば周波数ダイバーシチ、偏波ダイバーシチ、
角度ダイバーシチ(スペースダイバーシチの変形)にも
適用できる。
【0044】また、上記実施例ではエミッタ接地(ソー
ス接地)形の能動回路について述べたが、本発明は他の
種類の接地形の能動回路にも適用できる。また、上記実
施例では複数の特徴的な構成例を示したが、本発明思想
を逸脱しない範囲内で、各部の具体的構成の変更、各実
施例で示した特徴的部分の組合せの変更等を行うことが
可能である。
ス接地)形の能動回路について述べたが、本発明は他の
種類の接地形の能動回路にも適用できる。また、上記実
施例では複数の特徴的な構成例を示したが、本発明思想
を逸脱しない範囲内で、各部の具体的構成の変更、各実
施例で示した特徴的部分の組合せの変更等を行うことが
可能である。
【0045】
【発明の効果】以上述べた如く本発明によれば、受信機
の受信電力が大きい、又は受信品質が良好な場合には、
その受信回路、又は受信信号を直接入力しない回路であ
って該受信信号の処理に直接関係する回路のバイアス電
圧を該回路の消費電力を少なくする方向に変えるので、
通信品質を実用上において劣化させることなく消費電力
を減少することができる。従って、特に電池で動作する
ような携帯機の使用時間の延長に寄与するところが大き
い。また、通常の電源により動作する受信機においても
電力節約に寄与する。
の受信電力が大きい、又は受信品質が良好な場合には、
その受信回路、又は受信信号を直接入力しない回路であ
って該受信信号の処理に直接関係する回路のバイアス電
圧を該回路の消費電力を少なくする方向に変えるので、
通信品質を実用上において劣化させることなく消費電力
を減少することができる。従って、特に電池で動作する
ような携帯機の使用時間の延長に寄与するところが大き
い。また、通常の電源により動作する受信機においても
電力節約に寄与する。
【図1】図1は本発明の原理を説明する図である。
【図2】図2は実施例の受信回路の一部構成を示す図で
ある。
ある。
【図3】図3は実施例のバイアス制御動作を説明する図
である。
である。
【図4】図4は他の例の能動回路への適用例を説明する
図である。
図である。
【図5】図5は更に他の例の能動回路を示す図である。
【図6】図6はFETによる能動回路への適用例を説明
する図である。
する図である。
【図7】図7は他の実施例の検出回路を説明する図であ
る。
る。
【図8】図8は他の実施例のバイアス制御回路の回路図
である。
である。
【図9】図9は他の実施例の受信回路のブロック図であ
る。
る。
【図10】図10は更に他の実施例の受信回路のブロッ
ク図である。
ク図である。
【図11】図11は更に他の実施例の受信回路のブロッ
ク図である。
ク図である。
1 能動回路 2 検出回路 3 バイアス制御回路
Claims (10)
- 【請求項1】 能動素子を含む能動回路(1)であっ
て、受信信号の処理に係るものと、 受信信号に基づいて受信機の受信状態を検出する検出回
路(2)と、 能動回路(1)のバイアス制御を行うバイアス制御回路
(3)とを備え、 バイアス制御回路(3)は検出回路(2)が所定以上の
受信状態を検出していることにより能動回路(1)にお
ける消費電力を少なくするようにバイアス制御を行うこ
とを特徴とする受信回路。 - 【請求項2】 能動回路(1)は、受信信号の増幅回
路、減衰回路、周波数変換回路、フィルタ回路、復調回
路、又は受信信号を直接入力しない回路であって該受信
信号の処理に直接関係する回路であることを特徴とする
請求項1の受信回路。 - 【請求項3】 検出回路(2)は、受信信号の受信電界
強度、復調ベースバンド信号の振幅変動、位相ジッタ、
又は復調データの誤り検出情報に基づいて受信状態を検
出することを特徴とする請求項1の受信回路。 - 【請求項4】 バイアス制御回路(3)は、検出回路
(2)の出力と所定の基準値とを比較する1又は2以上
のコンパレータ回路により構成されていることを特徴と
する請求項1の受信回路。 - 【請求項5】 コンパレータ回路の動作閾値はヒステリ
シス特性を有することを特徴とする請求項4の受信回
路。 - 【請求項6】 能動回路(1)に加えたバイアス電圧
と、該能動回路(1)の出力より検出された受信電界強
度の検出電圧とに基づいて、バイアス電圧の変化分によ
り生じた受信電界強度の検出電圧の変化分を補償し、も
って不連続の無い補正受信電界強度信号を生成する補正
回路(4)を更に備えることを特徴とする請求項1の受
信回路。 - 【請求項7】 複数の受信系を切り替えてフェージング
による影響の軽減を図るダイバーシチ選択形受信回路に
おいて、 複数系の受信信号を夫々に増幅する複数の受信増幅部
(31)と、 各受信増幅部(31)における受信電界強度を夫々に検
出する複数の検出回路(2)と、 検出回路(2)が所定以上の受信電界強度を検出してい
ることにより対応する受信増幅部(31)における消費
電力を少なくするようにバイアス制御を行う複数のバイ
アス制御回路(3)と、 受信増幅部(31)に加えたバイアス電圧と、同じ系の
検出回路(2)の検出電圧とに基づいてバイアス電圧の
変化分により生じた受信電界強度の検出電圧の変化分を
補償し、もって不連続の無い補正受信電界強度信号を生
成する複数の補正回路(4)と、 各補正回路(4)の補正受信電界強度信号を比較するこ
とにより最大の受信系を抽出する抽出回路(33)と、 抽出回路(33)の出力に対応する受信系を選択する選
択回路(34)とを備えることを特徴とする受信回路。 - 【請求項8】 複数の受信系を切り替えてフェージング
による影響の軽減を図るダイバーシチ選択形受信回路に
おいて、 複数系の受信信号を夫々に増幅する複数の受信増幅部
(31)と、 各受信増幅部(31)における受信電界強度を夫々に検
出する複数の検出回路(2)と、 各検出回路(2)の検出出力を比較することにより最大
の受信系を抽出する抽出回路(35)と、 抽出回路(35)の出力に対応する検出回路(2)の検
出出力を選択するスイッチ回路(36)と、 スイッチ回路(36)の出力が所定の基準値を越えてい
ることにより複数の受信増幅部(31)における消費電
力を少なくするようにバイアス制御を行うバイアス制御
回路(3)と、 抽出回路(35)の出力に対応する受信系を選択する選
択回路(34)とを備えることを特徴とする受信回路。 - 【請求項9】 選択回路(34)が選択していない受信
系であって、かつ受信電界強度の検出に係わらない部分
の回路の電源を遮断し、又はパワーセーブモードにする
ように構成したことを特徴とする請求項7又は8の受信
回路。 - 【請求項10】 複数の受信系の信号を合成してフェー
ジングによる影響の軽減を図るダイバーシチ選択形受信
回路において、 複数系の受信信号を夫々に増幅する複数の受信増幅部
(31)と、 受信増幅部(31)の出力の位相調整を行う移相調整部
(37,38)と、 位相の揃った各受信信号を合成する合成部(39)と、 合成部(39)の出力に基づいて受信機の受信状態を検
出する検出回路(2)と、 検出回路(2)が所定以上の受信状態を検出しているこ
とにより複数の受信増幅部(31)における消費電力を
少なくするようにバイアス制御を行うバイアス制御回路
(3)とを備えることを特徴とする受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5171740A JPH0730452A (ja) | 1993-07-12 | 1993-07-12 | 受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5171740A JPH0730452A (ja) | 1993-07-12 | 1993-07-12 | 受信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0730452A true JPH0730452A (ja) | 1995-01-31 |
Family
ID=15928810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5171740A Withdrawn JPH0730452A (ja) | 1993-07-12 | 1993-07-12 | 受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0730452A (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008065877A1 (fr) * | 2006-11-29 | 2008-06-05 | Panasonic Corporation | Dispositif de réception |
JP2011239466A (ja) * | 2006-12-14 | 2011-11-24 | Csr Plc | Fm信号の品質測定 |
KR101412866B1 (ko) * | 2012-08-14 | 2014-06-26 | 삼성전기주식회사 | 무선 주파수 수신 장치 및 그의 저전력 동작 방법 |
US8774334B2 (en) | 2011-11-09 | 2014-07-08 | Qualcomm Incorporated | Dynamic receiver switching |
US8995591B2 (en) | 2013-03-14 | 2015-03-31 | Qualcomm, Incorporated | Reusing a single-chip carrier aggregation receiver to support non-cellular diversity |
US9026070B2 (en) | 2003-12-18 | 2015-05-05 | Qualcomm Incorporated | Low-power wireless diversity receiver with multiple receive paths |
US9118439B2 (en) | 2012-04-06 | 2015-08-25 | Qualcomm Incorporated | Receiver for imbalanced carriers |
US9154179B2 (en) | 2011-06-29 | 2015-10-06 | Qualcomm Incorporated | Receiver with bypass mode for improved sensitivity |
US9154357B2 (en) | 2012-05-25 | 2015-10-06 | Qualcomm Incorporated | Multiple-input multiple-output (MIMO) low noise amplifiers for carrier aggregation |
US9172402B2 (en) | 2012-03-02 | 2015-10-27 | Qualcomm Incorporated | Multiple-input and multiple-output carrier aggregation receiver reuse architecture |
US9178669B2 (en) | 2011-05-17 | 2015-11-03 | Qualcomm Incorporated | Non-adjacent carrier aggregation architecture |
US9252827B2 (en) | 2011-06-27 | 2016-02-02 | Qualcomm Incorporated | Signal splitting carrier aggregation receiver architecture |
US9300420B2 (en) | 2012-09-11 | 2016-03-29 | Qualcomm Incorporated | Carrier aggregation receiver architecture |
US9362958B2 (en) | 2012-03-02 | 2016-06-07 | Qualcomm Incorporated | Single chip signal splitting carrier aggregation receiver architecture |
US9450665B2 (en) | 2005-10-19 | 2016-09-20 | Qualcomm Incorporated | Diversity receiver for wireless communication |
US9543903B2 (en) | 2012-10-22 | 2017-01-10 | Qualcomm Incorporated | Amplifiers with noise splitting |
US9867194B2 (en) | 2012-06-12 | 2018-01-09 | Qualcomm Incorporated | Dynamic UE scheduling with shared antenna and carrier aggregation |
US10177722B2 (en) | 2016-01-12 | 2019-01-08 | Qualcomm Incorporated | Carrier aggregation low-noise amplifier with tunable integrated power splitter |
-
1993
- 1993-07-12 JP JP5171740A patent/JPH0730452A/ja not_active Withdrawn
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9026070B2 (en) | 2003-12-18 | 2015-05-05 | Qualcomm Incorporated | Low-power wireless diversity receiver with multiple receive paths |
US9450665B2 (en) | 2005-10-19 | 2016-09-20 | Qualcomm Incorporated | Diversity receiver for wireless communication |
WO2008065877A1 (fr) * | 2006-11-29 | 2008-06-05 | Panasonic Corporation | Dispositif de réception |
JP2011239466A (ja) * | 2006-12-14 | 2011-11-24 | Csr Plc | Fm信号の品質測定 |
US9178669B2 (en) | 2011-05-17 | 2015-11-03 | Qualcomm Incorporated | Non-adjacent carrier aggregation architecture |
US9252827B2 (en) | 2011-06-27 | 2016-02-02 | Qualcomm Incorporated | Signal splitting carrier aggregation receiver architecture |
US9154179B2 (en) | 2011-06-29 | 2015-10-06 | Qualcomm Incorporated | Receiver with bypass mode for improved sensitivity |
US8774334B2 (en) | 2011-11-09 | 2014-07-08 | Qualcomm Incorporated | Dynamic receiver switching |
US9172402B2 (en) | 2012-03-02 | 2015-10-27 | Qualcomm Incorporated | Multiple-input and multiple-output carrier aggregation receiver reuse architecture |
US9362958B2 (en) | 2012-03-02 | 2016-06-07 | Qualcomm Incorporated | Single chip signal splitting carrier aggregation receiver architecture |
US9118439B2 (en) | 2012-04-06 | 2015-08-25 | Qualcomm Incorporated | Receiver for imbalanced carriers |
US9160598B2 (en) | 2012-05-25 | 2015-10-13 | Qualcomm Incorporated | Low noise amplifiers with cascode divert switch for carrier aggregation |
US9166852B2 (en) | 2012-05-25 | 2015-10-20 | Qualcomm Incorporated | Low noise amplifiers with transformer-based signal splitting for carrier aggregation |
US9154356B2 (en) | 2012-05-25 | 2015-10-06 | Qualcomm Incorporated | Low noise amplifiers for carrier aggregation |
US9154357B2 (en) | 2012-05-25 | 2015-10-06 | Qualcomm Incorporated | Multiple-input multiple-output (MIMO) low noise amplifiers for carrier aggregation |
US9867194B2 (en) | 2012-06-12 | 2018-01-09 | Qualcomm Incorporated | Dynamic UE scheduling with shared antenna and carrier aggregation |
KR101412866B1 (ko) * | 2012-08-14 | 2014-06-26 | 삼성전기주식회사 | 무선 주파수 수신 장치 및 그의 저전력 동작 방법 |
US9300420B2 (en) | 2012-09-11 | 2016-03-29 | Qualcomm Incorporated | Carrier aggregation receiver architecture |
US9543903B2 (en) | 2012-10-22 | 2017-01-10 | Qualcomm Incorporated | Amplifiers with noise splitting |
US9837968B2 (en) | 2012-10-22 | 2017-12-05 | Qualcomm Incorporated | Amplifier circuits |
US8995591B2 (en) | 2013-03-14 | 2015-03-31 | Qualcomm, Incorporated | Reusing a single-chip carrier aggregation receiver to support non-cellular diversity |
US10177722B2 (en) | 2016-01-12 | 2019-01-08 | Qualcomm Incorporated | Carrier aggregation low-noise amplifier with tunable integrated power splitter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0730452A (ja) | 受信回路 | |
AU669757B2 (en) | Receiver with an AGC circuit capable of expanding a dynamic range | |
US6650878B1 (en) | Automatic gain control circuit and receiver having the same | |
KR100567709B1 (ko) | 수신장치 | |
US5999578A (en) | Automatic gain control circuit of radio receiver | |
KR100734368B1 (ko) | 디지털 방송 수신 단말기의 전력 제어 장치 및 제어 방법 | |
JP2004530350A (ja) | 高度統合通信レシーバのagc方法 | |
KR20010032937A (ko) | 프로그램 가능한 다이나믹 레인지 수신기 | |
JP4079197B1 (ja) | 受信装置とこれを用いた受信システム | |
JP4350689B2 (ja) | チューナ回路およびデジタル放送受信機 | |
JP4280102B2 (ja) | Ofdm受信機及びその制御装置 | |
US20100014618A1 (en) | Receiving device | |
JPH11506896A (ja) | 無線受信器の改良及び無線受信器に関連した改良 | |
JP2002016462A (ja) | 受信回路及び受信利得制御方法 | |
JP2001036349A (ja) | Pll検波回路 | |
JP3470043B2 (ja) | 自動利得制御回路および衛星放送受信チューナ | |
JPH11298348A (ja) | 受信装置 | |
JP4042328B2 (ja) | 高周波信号受信装置 | |
JP2009177568A (ja) | 受信装置とこれを用いた電子機器 | |
KR100353450B1 (ko) | 이동통신단말장치에서의수신성능향상및높은다이나믹레인지를위한장치및방법 | |
US8509717B2 (en) | Frequency modulation receiver and receiving method thereof | |
GB2250402A (en) | Power saving arrangement for a radiotelephone | |
JP2003152572A (ja) | Fm受信機 | |
JP2001044861A (ja) | 受信装置 | |
JP4812854B2 (ja) | 受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |