JPH07302212A - Emulator - Google Patents

Abstract

PURPOSE:To interrupt the execution of a user program by detecting whether or not the AC timing of signals to be a target is satisfied and to check the timing margin of the various kinds of the signals. CONSTITUTION:When speck signals ATS generated from the AC timing speck of a microcomputer are at a low level, in the case code data prepared by sampling data signals DATA and expectated value data at the point of time of the completion of a bus cycle do not coincide, break signals are inputted to the microcomputer 11 for evaluation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、エミュレーション技術
さらにはマイクロコンピュ−タもしくはそのマイクロコ
ンピュ−タと同等の機能を有する評価用マイクロコンピ
ュ−タ（以下、評価用マイコンと称する）を搭載し、そ
のマイクロコンピュータの機能を代行し、マイクロコン
ピュータ応用システムのデバッグを可能とするエミュレ
ータに適用して特に有効な技術に関し、例えばエミュレ
ーションのターゲットとなるユーザシステムの信号タイ
ミングを調べユーザプログラムの実行を中断する方法
（ブレーク機能）及び回路に利用して好適な技術に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is equipped with an emulation technology, a micro computer or an evaluation micro computer (hereinafter referred to as an evaluation microcomputer) having a function equivalent to that of the micro computer. A technique particularly effective when applied to an emulator that substitutes the function of the microcomputer and enables debugging of a microcomputer application system. For example, the signal timing of the user system that is the target of emulation is checked and the execution of the user program is interrupted. The present invention relates to a technique suitable for use in a method (break function) and a circuit.

【０００２】[0002]

【従来の技術】マイクロコンピュータ応用機器の開発に
おいて、その応用システム（ユーザシステム）および応
用プログラム（ユーザプログラム）のデバッグやそのシ
ステムの詳細な評価を行なうため、エミュレータが使用
されている。かかるエミュレータは、ターゲットシステ
ムのマイクロコンピュータの機能を代行する評価用マイ
クロコンピュータと、エミュレーションや各種デバッグ
機能を実現するためのエミュレーション制御部、ユーザ
プログラムの実行やトレースの停止条件を設定し、条件
が成立したときにユーザプログラムもしくはトレースを
停止させるブレーク制御部、トレースメモリ、応用機器
（ユーザシステム）のメモリが用意されていない場合に
貸し出しされる代行メモリ、ホストコンピュータとの間
でデータ通信を行なうためのシリアルインタフェースお
よびそれらの制御を司るマスタマイクロコンピュータな
どから構成される。2. Description of the Related Art In the development of microcomputer application equipment, an emulator is used to debug the application system (user system) and application program (user program) and perform detailed evaluation of the system. Such an emulator sets an evaluation microcomputer that substitutes the functions of the microcomputer of the target system, an emulation control unit that realizes emulation and various debugging functions, a user program execution and trace stop condition, and the condition is satisfied. A break control unit that stops the user program or trace when it does, a trace memory, a substitute memory that is lent out when the memory of the application device (user system) is not prepared, and data communication with the host computer It consists of a serial interface and a master microcomputer that controls them.

【０００３】エミュレータにおいては、通常、オペレー
タがプログラムの実行を中断したいアドレス値、データ
値等をブレークポイントとしてブレークポインタと呼ば
れるレジスタに設定することにより、ブレーク機能を実
行できるようにされている。ブレーク機能では、プログ
ラム実行時にマイクロコンピュータのプログラムカウン
タがブレークポインタに設定されたアドレスと一致した
とき、またはバス上の信号がブレークポインタに設定さ
れたアクセスアドレスもしくはアクセスデータと一致し
たときにプログラムの実行を中断する。なお、エミュレ
ータに関しては、昭和６０年１０月１日、日立マイクロ
コンピュータエンジニアリング（株）発行の「日立マイ
コン技報」VOL.2 NO.2 P21〜P27に記載がある。In the emulator, the operator normally sets the address value, the data value, etc. at which the execution of the program is to be interrupted as a break point in a register called a break pointer so that the break function can be executed. The break function executes the program when the program counter of the microcomputer matches the address set in the break pointer during program execution, or when the signal on the bus matches the access address or access data set in the break pointer. To suspend. The emulator is described in "Hitachi Microcomputer Technical Report" VOL.2 NO.2 P21-P27 issued by Hitachi Microcomputer Engineering Co., Ltd. on October 1, 1985.

【０００４】[0004]

【発明が解決しようとする課題】従来、エミュレータの
機能のうちブレーク機能ではアドレスバス、データバス
等の条件をブレークポイントとして設定可能であるが、
ユーザシステムからエミュレータ内の評価用マイコンに
入力される信号がユーザシステムに搭載するマイクロコ
ンピュ−タのＡＣタイミング規定値（例えばメモリのリ
ードデータのセットアップ時間等）を満足しているかど
うかの判定結果をブレーク条件として設定するようなこ
とはできなかった。そのため、従来、開発したマイクロ
コンピュータ応用システムのハードウェアにおける入出
力信号のタイミングマージンなどの評価は、エミュレー
タではなくオシロスコープ等を用いて行なわざるを得な
いため極めて効率が悪かった。Conventionally, in the break function of emulator functions, conditions such as an address bus and a data bus can be set as break points.
The judgment result of whether or not the signal input from the user system to the evaluation microcomputer in the emulator satisfies the AC timing specified value (for example, the setup time of the read data of the memory) of the microcomputer installed in the user system. It was not possible to set it as a break condition. Therefore, the evaluation of the timing margin of the input / output signals in the hardware of the developed microcomputer application system has conventionally been forced to be performed by using an oscilloscope or the like instead of the emulator, which is extremely inefficient.

【０００５】本発明の目的は、ユーザシステムからエミ
ュレータ内評価用マイコンに入力される信号がユーザシ
ステムに搭載するマイクロコンピュ−タのＡＣタイミン
グ規定値を満足しているかどうか容易に判定できるよう
にして、ユーザシステムの不具合を早期発見可能なエミ
ュレーション技術を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述および添附図面から明らかになるであろ
う。An object of the present invention is to make it possible to easily determine whether or not the signal input from the user system to the evaluation microcomputer in the emulator satisfies the AC timing specified value of the microcomputer mounted in the user system. , To provide an emulation technology capable of early detection of a defect in a user system. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【０００６】[0006]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本発明は、ユーザシステムに搭
載されるマイクロコンピュータのＡＣタイミングスペッ
ク情報をエミュレータ内に記憶しておき、その記憶情報
をもとにユーザシステムから評価用マイコンに入力され
る信号とを順次比較し検出することでタイミングの相違
を検出し、一致しない場合に評価用マイコンをブレーク
させるようにしたものである。また、好ましくは上記解
析手段を、ターゲットとなる信号のタイミングスペック
情報をデータとして記憶する記憶手段と、当該記憶手段
に記憶された上記タイミングスペック情報とサンプリン
グされた信号とを比較する比較手段とにより構成する。
更に、上記解析手段は、ターゲットとなる信号のサンプ
リング履歴を記憶する履歴記憶手段を備えるようにして
もよい。The typical ones of the inventions disclosed in the present application will be outlined below. That is, according to the present invention, the AC timing specification information of the microcomputer mounted in the user system is stored in the emulator, and the signals input from the user system to the evaluation microcomputer are sequentially compared based on the stored information. Then, the timing difference is detected by the detection, and the evaluation microcomputer is broken when the timings do not match. In addition, preferably, the analysis means includes a storage means for storing timing specification information of a target signal as data and a comparison means for comparing the timing specification information stored in the storage means with a sampled signal. Constitute.
Further, the analysis means may include history storage means for storing the sampling history of the target signal.

【０００７】[0007]

【作用】本発明によれば、マイクロコンピュータのＡＣ
タイミングスペック情報をエミュレータ内に記憶してお
き、ユーザプログラム実行時常に信号を監視しタイミン
グ異常があった場合にユーザプログラムが中断させるこ
とができるので、従来のようにタイミング異常を発見す
るためオシロスコープ等で波形を観測する必要が無くな
る。また、上記解析手段を、ターゲットとなる信号のタ
イミングスペック情報を記憶する記憶手段と、当該記憶
手段に記憶された上記タイミングスペック情報とサンプ
リングされた信号とを比較する比較手段とにより構成す
れば、簡単なハードウェアにて上記機能を実現すること
ができる。更に、上記解析手段にターゲットとなる信号
のサンプリング履歴を記憶する履歴記憶手段を設けるよ
うにすれば、比較手段の構成を簡略化し簡単な構成の比
較手段によってより正確な判定を行なうことができる。According to the present invention, the AC of the microcomputer
The timing specification information is stored in the emulator, the signal is constantly monitored when the user program is executed, and the user program can be interrupted if there is a timing abnormality. There is no need to observe the waveform at. Further, if the analyzing means is composed of a storage means for storing timing specification information of a target signal and a comparing means for comparing the timing specification information stored in the storage means with a sampled signal, The above functions can be realized with simple hardware. Furthermore, if the analysis means is provided with a history storage means for storing the sampling history of the target signal, the structure of the comparison means can be simplified and more accurate determination can be performed by the comparison means having a simple structure.

【０００８】[0008]

【実施例】以下、本発明の一実施例を詳細に説明する。
本実施例では、マイクロコンピュータでユーザシステム
内のメモリからデータをリードした場合のセットアップ
時間がスペックを満足するかどうか調べ、満足しない場
合にブレークさせるようにしたエミュレータについて説
明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below.
In the present embodiment, an emulator will be described which checks whether or not the setup time when the microcomputer reads data from the memory in the user system satisfies the specifications, and breaks the setup time when the specifications are not satisfied.

【０００９】図１にはターゲットとなる信号がＡＣタイ
ミングスペックを満足しているか検出する手順の一例を
示すフローチャートが示されている。まず、図１の実施
例について説明する。この実施例においては、エミュレ
ータを起動させてから、マイクロコンピュータのＡＣタ
イミングスペック情報を磁気ディスク内に記憶させる
（ステップＳ１）。次に、磁気ディスク内に記憶されて
いる上記ＡＣタイミングスペック情報を半導体メモリも
しくはレジスタ等からなる格納部に格納させる（ステッ
プＳ２）。しかる後、上記格納部の中からターゲットと
なる信号に関するＡＣタイミングスペック情報を読み出
してブレークポインタ（レジスタ）に設定してから（ス
テップＳ３）、ユーザプログラムをスタートさせる（ス
テップＳ４）。そして、ターゲットとなる信号をサンプ
リングして上記ブレークポインタ内のＡＣタイミングス
ペック情報と比較してタイミングが゛規定値を満足して
いるか判定し（ステップＳ５）、タイミング不良を検出
した場合にはブレークをかけてユーザプログラムの実行
を停止させる（ステップＳ６）。FIG. 1 is a flowchart showing an example of a procedure for detecting whether a target signal satisfies the AC timing specifications. First, the embodiment of FIG. 1 will be described. In this embodiment, after the emulator is activated, the AC timing specification information of the microcomputer is stored in the magnetic disk (step S1). Next, the AC timing specification information stored in the magnetic disk is stored in a storage unit such as a semiconductor memory or a register (step S2). Thereafter, the AC timing specification information regarding the target signal is read out from the storage section and set in the break pointer (register) (step S3), and then the user program is started (step S4). Then, the target signal is sampled and compared with the AC timing specification information in the break pointer to determine whether the timing satisfies the specified value (step S5). If a timing failure is detected, a break is taken. Then, the execution of the user program is stopped (step S6).

【００１０】図２には本発明をハードウェアにて実現す
る場合の好適なエミュレータの一実施例の要部のシステ
ム構成を示すブロック図が、また図３には図２のタイミ
ング図が示されている。図２において、１０はユーザシ
ステム内のメモリ、１１はメモリ１０内に格納されてい
るユーザプログラムを実行可能な評価用マイコンで、当
該評価用マイコン１１はシステムバス１６を介して図示
しないエミュレーション制御部やブレーク制御部、トレ
ースメモリ等に接続されてエミュレータを構成する。FIG. 2 is a block diagram showing a system configuration of a main part of an embodiment of a preferred emulator when the present invention is realized by hardware, and FIG. 3 is a timing diagram of FIG. ing. In FIG. 2, 10 is a memory in the user system, 11 is an evaluation microcomputer capable of executing a user program stored in the memory 10, and the evaluation microcomputer 11 is an emulation control unit (not shown) via the system bus 16. It is connected to a break controller, a trace memory, etc. to configure an emulator.

【００１１】３７は磁気ディスクからなるデータベース
で、このデータベースには予めマイクロコンピュータの
ＡＣタイミングスペック情報等が記憶され、このＡＣタ
イミングスペック情報は半導体メモリもしくはレジスタ
等からなるＡＣスペック格納部８に転送され格納され
る。９は上記ＡＣスペック格納部８から供給されるＡＣ
タイミングスペック情報に基づいてＡＣタイミングスペ
ック信号ＡＴＳを生成し、サンプリング制御部１２に出
力するスペック信号生成部である。Reference numeral 37 denotes a database composed of a magnetic disk. AC timing specification information of a microcomputer is stored in advance in this database, and this AC timing specification information is transferred to an AC specification storing section 8 composed of a semiconductor memory or a register. Is stored. 9 is the AC supplied from the AC spec storage unit 8
This is a specification signal generation unit that generates an AC timing specification signal ATS based on the timing specification information and outputs it to the sampling control unit 12.

【００１２】上記サンプリング制御部１２はスペック信
号生成部９から供給される上記ＡＣタイミングスペック
信号ＡＴＳとサンプリングクロックｓφとに基づいてバ
ス上のターゲットとなる信号をサンプリングしてハイレ
ベルまたはロウレベルの２値の符号データに変換する部
分であり、サンプリング制御部１２で変換されたデータ
はサンプリングデータ格納部１３に順次格納される。サ
ンプリングデータ格納部１３で変換されたデータは、ス
ペック一致検出＆割込み要求部１４に供給されてＡＣタ
イミングスペックを満足するか否か判定され、満足しな
い場合には評価用マイコン１１に対するブレーク割込み
信号／ＢＲＱを生成し出力する。The sampling control unit 12 samples a target signal on the bus based on the AC timing spec signal ATS and the sampling clock sφ supplied from the spec signal generation unit 9 and outputs a binary signal of high level or low level. The data converted by the sampling control unit 12 is sequentially stored in the sampling data storage unit 13. The data converted in the sampling data storage unit 13 is supplied to the spec match detection & interrupt request unit 14 to determine whether or not the AC timing spec is satisfied. If not satisfied, a break interrupt signal / Generate and output BRQ.

【００１３】なお、上記サンプリングクロックｓφは、
エミュレータ動作の基本となるタイミングを与えるシス
テムクロックφの４倍の周波数を持つ同期クロックで、
タイミングジェネレータ１５で形成される。タイミング
ジェネレータ１５では、システムクロックφの２倍の周
期を持つクロックＴ１Ｆ＿Ｐと、システムクロックφの
２倍の周期を持ちデューティが１／４のクロックＴ１Ｒ
＿Ｎが形成され、エミュレータ内部で使用される。The sampling clock sφ is
Synchronous clock with a frequency four times the system clock φ that gives the basic timing of emulator operation.
It is formed by the timing generator 15. In the timing generator 15, a clock T1F_P having a cycle of twice the system clock φ and a clock T1R having a cycle of twice the system clock φ and a duty of ¼.
_N is formed and used inside the emulator.

【００１４】図３において、ＲＤ＿Ｎは評価用マイコン
１１から出力されるリードアクセス用ストローブ信号で
ある。スペック信号ＡＴＳとしてはスペック信号生成部
９で生成されるマイクロコンピュータのＡＣタイミング
スペックの一つであるリードデータセットアップタイム
ｔRDSを信号化したもの等がある。ＤＡＴＡはユーザシ
ステムからバスを介してマイクロコンピュータに入力さ
れるデータ信号であり、この実施例ではターゲットとな
る信号とされる。３４はデータ信号ＤＡＴＡの不確定状
態を、またＤ１〜Ｄ４はスペック信号ＡＴＳがロウレベ
ルの期間内にサンプリングクロックｓφの立上がりおよ
び立下がりのエッジでデータ信号ＤＡＴＡをサンプリン
グしたときのそれぞれの符号データを示している。な
お、図３におけるバスサイクルは、特に制限されないが
２クロック１バスサイクルを示している。In FIG. 3, RD_N is a read access strobe signal output from the evaluation microcomputer 11. As the spec signal ATS, there is a signal generated by the spec signal generator 9 which is a read data setup time tRDS which is one of the AC timing specs of the microcomputer. DATA is a data signal input from the user system to the microcomputer via the bus, and is a target signal in this embodiment. Reference numeral 34 indicates an uncertain state of the data signal DATA, and D1 to D4 indicate respective code data when the data signal DATA is sampled at the rising and falling edges of the sampling clock sφ within the low level period of the spec signal ATS. ing. It should be noted that the bus cycle in FIG. 3 is a 2-clock 1-bus cycle, although not particularly limited thereto.

【００１５】図３において、破線Ａのようにデータ信号
ＤＡＴＡがスペック信号ＡＴＳの立上がりよりも早く立
ち上がると、上記符号データＤ４がハイレベルとなり、
ＡＣタイミングスペックを満足しないと判定されて、評
価用マイコン１１に対するブレーク割込み信号／ＢＲＱ
が生成されて出力される。In FIG. 3, when the data signal DATA rises earlier than the rise of the specification signal ATS as indicated by a broken line A, the code data D4 becomes high level,
It is determined that the AC timing specifications are not satisfied, and the break interrupt signal / BRQ to the evaluation microcomputer 11 is determined.
Is generated and output.

【００１６】上記ＡＣタイミングスペック情報として
は、バスサイクル２０の最初のシステムクロックφの立
ち下がりでＬＯＷになる信号Ｔ１Ｆ＿Ｐの立上がりエッ
ジからスペック信号ＡＴＳの立下がりエッジまでの時間
Ｔｃを例えばサンプリングクロックｓφの立上がりエッ
ジの数で表わす。つまり、信号Ｔ１Ｆ＿Ｐの立上がりか
ら幾つ目のｓφの立上がりでスペック信号ＡＴＳが立ち
下がるかを示すような個数データとして格納部８内に保
持させておく。As the AC timing specification information, the time Tc from the rising edge of the signal T1F_P which becomes LOW at the first falling of the system clock φ of the bus cycle 20 to the falling edge of the specification signal ATS is, for example, the sampling clock sφ. Expressed by the number of rising edges. In other words, it is held in the storage unit 8 as the number data indicating how many times sφ the sφ rises after the signal T1F_P rises.

【００１７】図４は、スペック信号ＡＴＳを生成するス
ペック信号生成部９の具体例を示している。この実施例
のスペック信号生成部９はＡＣスペック格納部８のデー
タをデコードするデコーダ回路９１と上記クロックＴ１
Ｆ＿Ｐを遅延するディレイ回路９２とセレクタ９３とを
有し、スペックデータをデコードした信号でクロックＴ
１Ｆ＿Ｐのディレイ値を選び、それをサンプリングクロ
ックｓφに同期してラッチ回路９４に取り込むことによ
りスペック信号ＡＴＳの立ち下がりタイミングを作成し
ている。また、スペック信号ＡＴＳの立上がりはバスサ
イクルの最初のシステムクロックφの立上がりに同期し
てロウレベルになるクロックＴ１Ｒ＿Ｎで作成してい
る。FIG. 4 shows a specific example of the specification signal generator 9 for generating the specification signal ATS. The spec signal generator 9 of this embodiment includes a decoder circuit 91 for decoding the data in the AC spec storage 8 and the clock T1.
It has a delay circuit 92 for delaying F_P and a selector 93, and clocks a clock T with a signal obtained by decoding the spec data.
The fall timing of the spec signal ATS is created by selecting a delay value of 1F_P and loading it in the latch circuit 94 in synchronization with the sampling clock sφ. Further, the rise of the specification signal ATS is generated by the clock T1R_N which becomes low level in synchronization with the first rise of the system clock φ in the bus cycle.

【００１８】図５は、図２のサンプリング制御部１２、
サンプリング後データ格納部１３、スペック一致検出＆
割込み要求部１４の具体的回路例を示したものである。
データリード時（ＲＤ＿Ｎがロウレベルの期間）でスペ
ック信号ＡＴＳがロウレベルにされている期間のみサン
プリングクロックｓφの立上がりおよび立下がりエッジ
毎にデータＤＡＴＡのサンプリングを行ない、シフトレ
ジスタからなるサンプリングデータ格納部１３に符号デ
ータＤ１〜Ｄ４を蓄積していく。サンプリングデータ格
納部１３の記憶容量は、スペック信号ＡＴＳがＬＯＷ期
間にサンプリングクロックｓφの立上がり立下がりエッ
ジが来る回数を予め計算し 必要とされるビット数分ｎ
個の記憶容量を確保しておくようにするよい。スペック
一致検出＆割込み要求部１４ではスペック信号ＡＴＳの
立ち上がり時のデータＤ４をフリップフロップＦ２１に
ラッチし、それとサンプリングデータ格納部１３の保持
値を、ｎ個のイクスクルーシブＯＲゲートＧ１〜Ｇｎか
らなる比較回路で比較し、一致しないときはＮＡＮＤゲ
ートＧ１１からブレーク信号／ＢＲＱを評価用マイコン
１１に対して出力する。FIG. 5 shows the sampling controller 12 of FIG.
Post-sampling data storage 13, spec match detection &
3 illustrates a specific circuit example of the interrupt request unit 14.
Data DATA is sampled at each rising and falling edge of the sampling clock sφ only during a period when the specification signal ATS is at a low level during data reading (a period when RD_N is at a low level), and the sampling data storage unit 13 including a shift register stores the data DATA. The code data D1 to D4 are accumulated. The storage capacity of the sampling data storage unit 13 is calculated by calculating in advance the number of rising and falling edges of the sampling clock sφ during the LOW period of the specification signal ATS, and the required number of bits n.
It is advisable to reserve a storage capacity for each. The spec match detection & interrupt request unit 14 latches the data D4 at the rising edge of the spec signal ATS in the flip-flop F21, and the value held in the sampling data storage unit 13 is composed of n exclusive OR gates G1 to Gn. The comparison circuit compares the signals, and if they do not match, the NAND gate G11 outputs a break signal / BRQ to the evaluation microcomputer 11.

【００１９】なお、図５においてフリップフロップＦ２
２はブレーク信号出力用ＮＡＮＤゲートＧ１１を有効化
させるための回路、ＤＬＹはブレーク信号／ＢＲＱのパ
ルス幅を規定する回路である。In FIG. 5, the flip-flop F2
Reference numeral 2 is a circuit for enabling the break signal output NAND gate G11, and DLY is a circuit for defining the pulse width of the break signal / BRQ.

【００２０】図２〜図５の実施例では、ユーザがエミュ
レータを起動して前準備としてマイクロコンピュータの
ＡＣタイミングスペックを磁気ディスク３７に格納して
おく。次に、磁気ディスク３７からＡＣスペック格納部
８に所望のＡＣタイミングスペックデータを評価用マイ
コン１１により移動させる。例えば、ユーザプログラム
実行時のブレーク機能としてデータ信号ＤＡＴＡがマイ
クロコンピュータのＡＣタイミングスペックを満足して
いないときにユーザプログラムをブレークするというブ
レーク条件を設定する。In the embodiment shown in FIGS. 2 to 5, the user activates the emulator and stores the AC timing specifications of the microcomputer in the magnetic disk 37 as a preparation. Next, desired AC timing spec data is moved from the magnetic disk 37 to the AC spec storage unit 8 by the evaluation microcomputer 11. For example, as a break function when the user program is executed, a break condition is set to break the user program when the data signal DATA does not satisfy the AC timing specifications of the microcomputer.

【００２１】すると、エミュレータがユーザプログラム
の実行中、スペック信号ＡＴＳがロウレベルの期間の間
にターゲットとなる信号（実施例ではデータ信号ＤＡＴ
Ａ）をサンプリングクロックｓφのエッジごとにハイ，
ロウの２値符号としてサンプリングされ、符号データと
してサンプリングデータ格納部１３に記憶されていく。
そして、バスサイクル終了後にスペック一致検出＆割り
込み要求部１４で、上記符号データＤ１〜Ｄ４が期待値
データと比較され、全て一致していた時はデータ信号Ｄ
ＡＴＡはマイクロコンピュータのＡＣタイミングスペッ
クを満足し、一致していなかった時は満足していないと
判定できる。図２〜図５の実施例では、一致していなか
った時はタイミング不良と判定されて、評価用マイコン
１１に対してブレーク信号が供給されてユーザプログラ
ムの実行が中断される。Then, during execution of the user program by the emulator, the target signal (data signal DAT in the embodiment) during the low level period of the spec signal ATS.
A) is high at each edge of the sampling clock sφ,
The binary code of the row is sampled and stored in the sampling data storage unit 13 as code data.
After the end of the bus cycle, the spec match detection & interrupt request unit 14 compares the code data D1 to D4 with the expected value data.
The ATA satisfies the AC timing specifications of the microcomputer, and when they do not match, it can be determined that they are not satisfied. In the embodiments of FIGS. 2 to 5, when they do not match, it is determined that the timing is defective, a break signal is supplied to the evaluation microcomputer 11, and the execution of the user program is interrupted.

【００２２】つまり、この実施例によれば、ユーザシス
テムのメモリ１０から出力されるデータ信号のセットア
ップ時間がマイクロコンピュータのＡＣタイミングスペ
ックを満足していない場合にユーザプログラムの実行が
中断される。また、サンプリングデータ格納部１３の履
歴情報を調べることで、タイミング不良時の状況が読み
取れる。That is, according to this embodiment, the execution of the user program is interrupted when the setup time of the data signal output from the memory 10 of the user system does not satisfy the AC timing specifications of the microcomputer. Further, by checking the history information in the sampling data storage unit 13, the situation at the timing failure can be read.

【００２３】以上、ＡＣタイミングスペックを満足しな
い場合にユーザプログラムの実行を中断するというブレ
ーク機能について説明したが、比較の基準となる値、こ
こでいう期待値はセットアップ時間に限定されるもので
はなく、データホールド時間その他任意の規定値を用い
ることができ、これによって各種信号のタイミングマー
ジンをチェックすることができる。Although the break function of interrupting the execution of the user program when the AC timing specifications are not satisfied has been described above, the reference value for comparison, the expected value here is not limited to the setup time. , A data hold time, or any other prescribed value can be used to check the timing margin of various signals.

【００２４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、Ａ
Ｃタイミングスペックを満足しない場合にユーザプログ
ラムの実行を中断する代わりに不一致信号を出力させて
その不一致信号を見てオペレータが手動でブレークをか
けるようにすることも可能である。Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, A
When the C timing specifications are not satisfied, it is also possible to output a mismatch signal instead of interrupting the execution of the user program and allow the operator to manually make a break by looking at the mismatch signal.

【００２５】[0025]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本発明に係るエミュレータ
においては、ユーザシステムから評価用マイコンに入力
される信号がユーザシステムに搭載されるマイクロコン
ピュータのＡＣタイミングスペックを満足していない場
合にブレークがかかるため、信号のタイミングマージン
不良等、ユーザシステムのハードウェアの不具合をオシ
ロスコープやロジックアナライザ等で波形観測すること
なく早期に発見し修正することが可能となる。The effects obtained by the representative one of the inventions disclosed in the present application will be briefly described as follows. That is, in the emulator according to the present invention, since a break occurs when the signal input from the user system to the evaluation microcomputer does not satisfy the AC timing specifications of the microcomputer mounted in the user system, the signal timing margin It is possible to detect and correct a defect in the user system hardware such as a defect at an early stage without observing the waveform with an oscilloscope or a logic analyzer.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のエミュレータにおけるＡＣタイミング
スペックを条件とするブレーク処理手順の一例を示すフ
ローチャートである。FIG. 1 is a flow chart showing an example of a break processing procedure on the condition of AC timing specifications in an emulator of the present invention.

【図２】本発明に係るエミュレータにおけるターゲット
となる信号がＡＣタイミングスペックを満足しているか
検出する部分の一実施例を示すシステムブロック図であ
る。FIG. 2 is a system block diagram showing an embodiment of a portion for detecting whether or not a target signal in an emulator according to the present invention satisfies an AC timing specification.

【図３】図２の実施例の回路における各信号のタイミン
グを示すタイミング図である。FIG. 3 is a timing chart showing the timing of each signal in the circuit of the embodiment of FIG.

【図４】スペック信号生成部９の具体例を示す回路図で
ある。FIG. 4 is a circuit diagram showing a specific example of a spec signal generation unit 9.

【図５】サンプリング制御部１２、サンプリング後デー
タ格納部１３、スペック一致検出＆割込み要求部１４の
具体例を示す回路図である。5 is a circuit diagram showing a specific example of a sampling control unit 12, a post-sampling data storage unit 13, and a spec match detection & interrupt request unit 14. FIG.

【符号の説明】[Explanation of symbols]

８ ＡＣスペック格納部 ９ スペック信号生成部 １２ サンプリング制御部 １３ サンプリング後データ格納部 １４ スペック一致検出＆割込み要求部 ｓφ サンプリングクロック ＡＴＳ スペック信号 8 AC Spec Storage 9 Spec Signal Generator 12 Sampling Control 13 Sampling Data Storage 14 Spec Match Detection & Interrupt Request sφ Sampling Clock ATS Spec Signal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 青砥 義一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yoshikazu Aoto 5-20-1, Josuihoncho, Kodaira-shi, Tokyo Incorporated company Hitachi Ltd. Semiconductor Division

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 システムに搭載するマイクロコンピュ−
タもしくはそのマイクロコンピュ−タと同等の機能を有
する評価用マイクロコンピュ−タが搭載され、そのマイ
クロコンピュータの機能を代行し、マイクロコンピュー
タ応用システムのデバッグが可能なエミュレータにおい
て、ターゲットとなる信号をサンプリングし、その信号
のタイミングを解析する解析手段を設け、その解析結果
に応じてプログラムの実行を停止するようにしたことを
特徴とするエミュレータ。1. A micro computer mounted on a system.
Or an evaluation microcomputer having the same function as that of the microcomputer is installed, and the target signal is sampled in an emulator that can substitute the function of the microcomputer and debug the microcomputer application system. The emulator is characterized in that an analyzing means for analyzing the timing of the signal is provided and the execution of the program is stopped according to the analysis result. 【請求項２】 上記解析手段は、ターゲットとなる信号
のタイミングスペック情報をデータとして記憶する記憶
手段と、当該記憶手段に記憶された上記タイミングスペ
ック情報とサンプリングされた信号とを比較する比較手
段とにより構成されてなることを特徴とする請求項１記
載のエミュレータ。2. The analysis means includes a storage means for storing timing specification information of a target signal as data, and a comparison means for comparing the timing specification information stored in the storage means with a sampled signal. 2. The emulator according to claim 1, wherein the emulator comprises: 【請求項３】 上記解析手段は、ターゲットとなる信号
のサンプリング履歴を記憶する履歴記憶手段を備えてい
ることを特徴とする請求項２記載のエミュレータ。3. The emulator according to claim 2, wherein the analysis means includes history storage means for storing a sampling history of a target signal. 【請求項４】 上記解析手段は解析結果に応じてブレー
ク信号を形成し、出力するように構成されてなることを
特徴とする請求項１、２または３に記載のエミュレー
タ。4. The emulator according to claim 1, 2 or 3, wherein said analysis means is configured to form and output a break signal according to an analysis result.