JPH07297311A - 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ - Google Patents

高熱伝導性を有するボールグリッドアレイ集積回路パッケージ

Info

Publication number
JPH07297311A
JPH07297311A JP7083606A JP8360695A JPH07297311A JP H07297311 A JPH07297311 A JP H07297311A JP 7083606 A JP7083606 A JP 7083606A JP 8360695 A JP8360695 A JP 8360695A JP H07297311 A JPH07297311 A JP H07297311A
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
slug
chip
packaged integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7083606A
Other languages
English (en)
Other versions
JP3618393B2 (ja
Inventor
Robert H Bond
エイチ． ボンド ロバート
Michael J Hundt
ジェイ． ハンド マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/225,138 external-priority patent/US5991156A/en
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH07297311A publication Critical patent/JPH07297311A/ja
Application granted granted Critical
Publication of JP3618393B2 publication Critical patent/JP3618393B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 パッケージされた集積回路チップからそれが
装着されているシステム回路ボードへの熱伝導を改良し
た集積回路パッケージを提供する。 【構成】 例えば銅等の物質から形成される熱伝導性ス
ラグを例えばプリント回路ボード又はセラミック基板等
から形成され開口が形成されている基板の下側部分へ取
付ける。集積回路チップを開口内において露出されたス
ラグの片側へ装着する。スラグの反対側の表面は基板の
下側の面の下側に位置している。チップを基板に対して
ワイヤボンドし且つ従来の態様で封止状態とさせる。半
田ボールをボールグリッドアレイ態様でスラグによって
被覆されていない基板の下側の一部へ取付け、回路ボー
ドへ装着させる。回路ボードへ装着させると、スラグ及
び半田ボールを介してのチップと回路ボードとの間に高
い熱伝導性経路が与えらえる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
装置のパッケージ技術に関するものであって、更に詳細
には、熱伝導性技術に関するものである。
【０００２】
【従来の技術】ソリッドステート電子装置の製造におけ
る改良が継続してなされており、その結果、集積回路の
機能性、集積度及び性能が増加している。最近の集積回
路によって発生される熱の量、従って散逸されることを
必要とする電力の量は、通常、集積回路の集積度及び速
度が増加すると共に増加する。従って、集積回路によっ
て発生される熱を取除くことは、依然として最近の集積
回路パッケージ及びシステム設計者の懸念事項であり、
高温で動作される場合に集積回路の性能が失われたり信
頼性が劣化すること等を考慮することが必要がある。
【０００３】更に、より小型の電子システムに向かって
の傾向がいまだに続いており、複雑性が高く且つ高性能
の集積回路によって発生される熱問題を悪化させてい
る。例えば、ラップトップ型又はノートブック型のコン
ピュータが最近とみにポピュラ−となっているが、例え
ばパーソナルデジタルアシスタント（ＰＤＡ）等の更に
より小型のコンピュータシステムに対する市場の圧力が
継続して存在している。然しながら、これらの小型のシ
ステムは、例えば集積回路の対流冷却を行なうためのフ
ァンを使用すること等の大型のコンピュータシステムに
対して使用可能な熱を取去る従来の技術の多くのものを
排除している。そうであるから、システム内の集積回路
から熱を取去る主要なモードとして、最近の多くのシス
テムでは熱伝導を利用している。
【０００４】ボールグリッドアレイ（ＢＧＡ）タイプの
集積回路パッケージが最近ポピュラーとなっている。従
来のＢＧＡパッケージは、レイアウト及び配列の点にお
いて、ピングリッドアレイ（ＰＧＡ）パッケージと類似
しており、集積回路パッケージの下側に矩形形状又は正
方形形状のアレイ接続部を設ける点において類似してい
る。然しながら、ＰＧＡパッケージにおいて使用される
ピンコネクタの代わりに、ＢＧＡパッケージでは各コネ
クタ位置に位置させた半田ボールを使用している。当該
技術分野において公知の如く、ＢＧＡパッケージは、プ
リント回路ボードの表面における導体へ接続を形成する
ために、半田ボールをリフローさせることによりプリン
ト回路ボードへ取付けられる。ＢＧＡパッケージは、半
田の表面張力がＢＧＡパッケージをプリント回路ボード
上の対応する導体と適切な配列状態とさせる傾向がある
ので、自己整合的であるという重要な利点を提供してい
る。
【０００５】更に、種々のタイプのＢＧＡ集積回路パッ
ケージが公知であり、例えば「キャビティアップ」型の
もの及び「キャビティダウン」型の両方のものが存在し
ている。従来のキャビティアップＢＧＡパッケージは、
パッケージ基板のキャビティ内に（又は表面上に）回路
の表面を上に向けて集積回路チップを装着し、その上側
においてパッケージとチップとの間にワイヤボンドを取
付け、次いでトランスファモールドを行なうか又はその
他の方法でチップ及びボンドワイヤの上にプラスチック
を供給してチップ及びワイヤに対して環境に対する保護
を与えるものである。チップと反対側の基板の側に半田
ボールを設け、次いでパッケージしたチップをシステム
プリント回路ボードへ装着させる。チップの下側の位置
において基板を貫通するメッキしたビア（貫通導体）を
使用することが公知であるが、それはパッケージしたチ
ップが装着されるプリント回路ボード上の導体からオフ
セットされて、チップからその外部環境への熱伝導を与
える。
【０００６】従来のキャビティダウン集積回路パッケー
ジでは、パッケージ基板のキャビティ内又はその表面上
に集積回路チップを装着し、次いでそれに対してボンド
ワイヤを取付け且つモールド又はその他の方法でチップ
の周りにプラスチックを供給する。このタイプのパッケ
ージにおいては、基板のチップと同じ側に半田ボールが
設けられ、従って、パッケージしたチップを回路ボード
へ取付けた後、チップは上下を反転して即ち集積回路の
回路が下側に面した状態で配設される。キャビティダウ
ンパッケージの基板内に配設される熱伝導性のスラグに
対してチップを装着し、装着した後に、スラグがチップ
と反対側において露出させることが公知である。スラグ
の露出された上表面にヒートシンクを装着することが可
能であり、従ってヒートシンクは上方向へ延在し且つ対
流冷却を容易とさせる。この配列は、例えばラップトッ
プや、ノートブック型又はハンドヘルド型のコンピュー
タ等の最近の小型のコンピュータシステムに対して特に
適したものではない。何故ならば、これらのシステムは
ファンを収納することが不可能であり、且つハウジング
内において空気の流れがほとんど存在しないか又は全く
存在しないように設計され（「ゼロの空気の流れ」）、
その代わりに、熱伝導及び自然の対流熱伝達に依存する
ものである。
【０００７】
【発明が解決しようとする課題】本発明は、パッケージ
チップからそれが装着されているシステム回路ボードへ
の熱伝導を改良した集積回路パッケージを提供すること
である。
【０００８】本発明の別の目的とするところは、キャビ
ティアップ配向状態で配設したそのようなパッケージを
提供することである。
【０００９】本発明の更に別の目的とするところは、ボ
ールグリッドアレイ（ＧＢＡ）型のそのようなパッケー
ジを提供することである。
【００１０】本発明の更に別の目的とするところは、対
流冷却に対する必要性を減少させたそのようなパッケー
ジに関するものである。
【００１１】
【課題を解決するための手段】本発明はキャビティアッ
プ配向状態のボールグリッドアレイ（ＢＧＡ）パッケー
ジの形態で実現することが可能である。例えば銅から構
成されている熱伝導性のスラグが、貫通する開口を有す
るパッケージ基板へ取付けられ、基板それ自身はプリン
ト回路ボード又はセラミック基板から形成することが可
能である。スラグの第一表面は基板の第一表面即ち下側
表面の面の下側に存在している。スラグの第二表面は基
板の下側へ取付けられる。集積回路チップが開口内にお
いてスラグへ取付けられ、且つチップのボンドパッドと
パッケージ導体との間にボンディングが形成され、次い
でプラスチックをモールド成形するか又は供給すること
によりチップの封止を行なう。パッケージの端子に対応
する位置においてスラグの周りに半田ボールが基板パッ
ケージの下側に取付けられる。システム回路ボードに取
付けると、スラグとシステム回路ボードとの間に熱的及
び電気的接続が形成され、且つ半田ボールコネクタのそ
れらの夫々のシステム回路ボード端子に対する電気接続
が形成される。従って、スラグがチップとシステム回路
ボードとの間に直接的な熱伝導を与え、チップから熱を
伝導により放熱させる場合にシステム回路ボードの熱伝
導性を利用している。
【００１２】
【実施例】図１Ａ，１Ｂ及び２Ａ，２Ｂを参照して、本
発明の第一の好適実施例に基づくパッケージした集積回
路１０について詳細に説明する。以下の説明は単一の集
積回路チップを有するパッケージの例を使用している
が、本発明は、例えば、ハイブリッド集積回路又はマル
チチップモジュールにおけるように、複数個の集積回路
チップをボードへ装着し又はパッケージングする場合に
適用可能であることを理解すべきである。
【００１３】パッケージした集積回路１０のアクティブ
な要素は半導体チップ１２であり、それは、例えば、マ
イクロプロセサ、メモリ、論理装置、アナログ装置又は
当該技術分野において公知の如く単一チップ集積回路に
おいて実現されるその他の電子的機能等のソリッドステ
ート集積回路装置である。本発明のこの実施例によれ
ば、チップ１２はその底部（非活性）表面が導電性スラ
グ１４へ取付けられており、スラグ１４は基板１６の内
部及びその面の下側に装着されている。
【００１４】基板１６はセラミック基板、プリント回路
ボード、又はその他の同様の基板とすることが可能であ
り、それはチップ１２に対して及びそれからの電気信号
を担持するために基板の上又は中に導体１７を有してお
り（図１Ｂ参照）、且つ内部に導電性スラグ１４が装着
される開口又は受け器を有している。ボンドワイヤ１８
は従来の態様でチップ１２上のボンドパッドに対して導
体１７を接続させる。メッキされたビア即ち貫通導体２
２が基板１６の上表面上の導体１７と基板１６の下側表
面上の半田ボール２４との間に接続を形成している。本
発明のこの実施例によれば、半田ボール２４は導電性ス
ラグ１４の周りに従来のボールグリッドアレイの態様で
配列されており、且つパッケージした集積回路１０が装
着されるシステム回路ボード２８の上表面（図２Ａ参
照）上のランド又はその他の表面導体２３（図１Ｂ参
照）に対応している。プラスチックモールド化合物、エ
ポキシ、ポッティング化合物、又はその他の従来の集積
回路封止物から形成される封止物２０がチップ１２及び
ワイヤ１８を被覆して環境及び機械的な保護を与えてい
る。
【００１５】導電性スラグ１４は、好適には、熱伝導が
高い物質から形成されており、従ってチップ１２からの
熱は容易に熱伝導により放熱させることが可能である。
更に、チップ１２に対して電気的接続がなされる場合に
は、導電性スラグ１４も好適には導電性のものである。
導電性スラグ１４に対する好適な物質は銅であるが、熱
伝導性である公知のその他の物質、又、所望により、電
気的に導電性である物質をスラグ１４のために使用する
ことが可能である。
【００１６】半田ボール２４も、基板１６の下側でそれ
と接触してアレイの態様で配列されている。スラグ１４
及び半田ボール２４はチップ１２から熱を伝導により持
ち去ることが可能である。スラグ１４はシステム回路ボ
ード２８内の接地面へ接続させることが可能である（図
２Ａ参照）。この接地面は接地へバイアスさせるか又は
別の基板バイアス電圧へバイアスさせることが可能であ
り、後者の場合には、スラグ１４もチップ１２に対する
適切な接地を与える。本発明のこの実施例に基づくパッ
ケージした集積回路１０をシステム回路ボード２８に取
付けた状態で図２Ａに示してあるが、当業者にとって明
らかな如く、パッケージされた集積回路１０は、しばし
ば、個別的に製造され且つ販売され、購入者がパッケー
ジした集積回路１０をコンピュータ又はその他の最終的
な装置におけるシステム回路ボードへの据え付けを行な
う。
【００１７】パッケージした集積回路１０を製造する場
合には、最初に、スラグ１４を基板１６の対応するキャ
ビティ即ち凹所内へ挿入し、好適には、機械的な強度を
得るためにスラグ１４をこのキャビティ内にエポキシに
より接着させる。次いで、例えば導電性エポキシ又は共
晶マウント等の従来のダイ取付け技術によって、チップ
をスラグ１４の上表面へ装着させる。次いで、例えば熱
圧縮又は超音波ボンティング等の従来の技術によって、
基板１６とチップ１２との間にボンドワイヤ１８を取付
ける。ワイヤボンドプロセスを完了すると、従来の態様
でチップ１２及びワイヤ１８の上に封止物２０を形成す
る。図１Ａの実施例においては、封止物２０は従来のト
ランスファモールドによって形成したものであり、一
方、封止物２０は従来の態様で供給し且つ硬化させるこ
とによりチップ１２及び基板１６の上に形成させること
が可能である。例えば、基板１６の下側に半田マスク
（不図示）を設ける従来の態様で基板２４の下側に半田
ボール２４を形成する。
【００１８】パッケージした集積回路１０の製造を完了
し、且つパッケージした状態で所望の電気的テストを行
なった後に、パッケージした集積回路１０はシステム回
路ボード２８へ装着する準備がなされる（図２Ａ参
照）。パッケージした集積回路１０の装着は、好適に
は、回路ボードに対するＢＧＡパッケージの表面装着用
のＩＲリフロー又はその他の従来の技術により行なわれ
る。更に、スラグ１４とシステム回路ボード２８との間
における界面２９において、導電性スラグ１４の下側を
メッキすることが可能である。メッキしたスラグ１４は
システム回路ボード２８へボンドさせるリフロー期間中
にウエット可能即ち湿潤可能な表面を与え、チップ１２
からシステム回路ボード２８への熱伝導面積を最大とさ
せる。この熱伝導経路はシステム回路ボード２８がヒー
トシンクとして動作することを可能とさせる。導電性ス
ラグ１４は、例えば錫、ニッケル又はその他の適宜のメ
ッキ用物質等の従来の物質でメッキすることが可能であ
る。一方、処理変動に起因して、リフロー期間中に、ス
ラグ１４がチップ１２からシステム回路ボード２８への
熱伝導経路を与えることの能力を実質的に阻害すること
なしに、スラグ１４とシステム回路ボード２８との間に
小さな空気ギャップ又はボイドが残存する場合がある。
【００１９】導電性スラグ１４は半田バンプ２４の半田
リフロー期間中にスタンドオフ即ち離隔体として作用す
る。図１Ａに示した如く、半田バンプの特定の崩壊距離
２６は基板１６の面下側の導電性スラグ１４の高さによ
って決定される。リフローの後の半田バンプ２４の形状
は、半田の始めの体積及び崩壊距離２６によって決定さ
れる。一例として、リフローの後の半田バンプ２４の形
状は、実質的に円形状のまま残存するか（図２Ａ参
照）、又は砂時計形状となる場合がある（図２Ｂ参
照）。砂時計形状の方がより望ましく、特定の崩壊距離
２６及び半田の始めの体積に従って最適化させることが
可能である。
【００２０】図３及び４は本発明の第二実施例に基づく
パッケージした集積回路３０の断面を示している。本発
明のこの実施例によると、パッケージした集積回路３０
は、熱伝導性スラグ３４の上に装着したチップ３２を有
している。スラグ３４は基板３６の面の下側に位置して
おり、且つ基板３６の横方向表面を提供する位置３５に
おいて基板３６の下側に取付けられており、そこの位置
３５においてスラグ３４はエポキシ又はその他の方法に
より固着させることが可能である。この構成において
は、基板３６を貫通して開口が設けられており、そこに
チップ３２が装着されている。この構成は、パッケージ
全体の高さを減少させることを可能とし、且つワイヤの
長さを最小にした状態で基板３６上のボンドワイヤラン
ドの配列に対して最大の面積を与え、一方下側における
熱伝導表面積を最大としている。
【００２１】ボンドワイヤ３８は、基板３６における導
体（不図示）をチップ３２の表面上のパッドへ電気的に
接続している。本発明のこの実施例においては、基板３
６のキャビティ上、従ってチップ３２及びワイヤ３８の
上に封止物４０を配設している。本発明のこの実施例に
よる封止物４０は注射器又はその他の液体供給器によっ
て供給され、次いで従来の態様で硬化され、いわゆる
「チップ・オン・ボード」構造を与える。
【００２２】半田ボール４２を熱伝導性スラグ３４の周
りの基板３６の底部上のランドへ取付ける。基板３６内
にビア即ち貫通導体（不図示）を設け、基板内の導体に
対する電気的接続を与える。従来の態様で取付ける期間
中に、半田ボール４２の位置を決定する場合の助けとし
て、基板３６の下側に半田マスク（不図示）を設けるこ
とが可能である。
【００２３】前述した第一実施例における如く、パッケ
ージした集積回路３０は赤外線（ＩＲ）半田リフロー又
はその他の従来の表面装着技術によってシステム回路ボ
ード４６（図４参照）へ取付ける。半田ボール４２及び
スラグ３４はシステム回路ボード４６内の熱伝導体へ接
続することが可能であり、従ってチップ３２とシステム
回路ボード４６との間に比較的低い熱抵抗の経路を与え
ることが可能である。好適実施例に関して上述した如
く、導電性スラグ３４は半田バンプ４２の半田リフロー
期間中にスタンドオフ即ち離隔体として機能する。リフ
ローの後の半田バンプの形状は、リフローの前の半田の
体積及び特定の崩壊距離４４（図３参照）によって決定
される。更に、スラグ３４の下側は、チップ３２からシ
ステム回路ボード４６への熱伝導を向上させ且つ強力な
ボンドを形成するために、スラグ３４とシステム回路ボ
ード４６との間の界面４５において、リフロー期間中に
ウエット可能即ち湿潤可能な表面を形成するために、メ
ッキすることが可能である。
【００２４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１Ａ】 本発明の一実施例に基づく集積回路パッケ
ージの断面を示した概略図。
【図１Ｂ】 図１Ａに基づく集積回路パッケージの概略
平面図。
【図２Ａ】 本発明の別の実施例に基づく集積回路パッ
ケージの断面を示した概略図。
【図２Ｂ】 本発明の更に別の実施例に基づく集積回路
パッケージの断面を示した概略図。
【図３】 本発明の更に別の実施例に基づく集積回路パ
ッケージの断面を示した概略図。
【図４】 本発明の更に別の実施例に基づく集積回路パ
ッケージの断面を指名した概略図。
【符号の説明】
１０ パッケージした集積回路 １２ 半導体チップ １４ スラグ １６ 基板 １７ 導体 １８ ボンドワイヤ ２０ 封止物 ２２ ビア（貫通導体） ２３ 表面導体 ２４ 半田導体 ２８ システム回路ボード
フロントページの続き (72)発明者 ロバート エイチ． ボンド アメリカ合衆国， テキサス 75023， プラノー， チャンバーリン ドライブ 2208 (72)発明者 マイケル ジェイ． ハンド アメリカ合衆国， テキサス 75067， ダーブル オーク， サウス ウッドラン ド トレイル 170

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 パッケージした集積回路において、 第一及び第二表面を有しており、貫通する開口を有して
    おり、複数個の電気的導体を有する基板が設けられてお
    り、 熱伝導性物質から構成されており且つ第一及び第二表面
    を有するスラグが設けられており、前記スラグの第一表
    面は前記基板の第一表面の面の下側に位置しており、前
    記スラグの第二表面の一部は前記基板の第一表面へ接続
    しており、前記スラグの第二表面の残りの部分は前記開
    口内に露出されており、 前記スラグの露出された第二表面に装着されており且つ
    前記基板の導体へ電気的に接続された集積回路チップが
    設けられており、 前記基板の第一表面に配設されており且つ前記基板の導
    体と電気的接続した複数個の電気的コネクタが設けられ
    ており、前記複数個の電気的コネクタが回路ボードへの
    接続を行なう、ことを特徴とするパッケージした集積回
    路。
  2. 【請求項２】 請求項１において、前記スラグの第二表
    面が第一レベルと第二レベルとを有しており、前記スラ
    グの一部が前記開口を介して延在しており、その際に前
    記第二表面の第二レベルが前記基板の第二表面と実質的
    に同一面状であることを特徴とするパッケージした集積
    回路。
  3. 【請求項３】 請求項１において、前記複数個の電気的
    コネクタが複数個のボールを有することを特徴とするパ
    ッケージした集積回路。
  4. 【請求項４】 請求項３において、前記ボールが半田合
    金を有することを特徴とするパッケージした集積回路。
  5. 【請求項５】 請求項１において、前記集積回路チップ
    と、前記基板の第二表面の一部と、前記スラグの第二表
    面との一部の上方に封止物が設けられていることを特徴
    とするパッケージした集積回路。
  6. 【請求項６】 請求項５において、前記封止物がモール
    ドしたプラスチックを有することを特徴とするパッケー
    ジした集積回路。
  7. 【請求項７】 請求項１において、前記基板がプリント
    回路ボードを有することを特徴とするパッケージした集
    積回路。
  8. 【請求項８】 請求項１において、前記基板がセラミッ
    ク基板を有することを特徴とするパッケージした集積回
    路。
  9. 【請求項９】 請求項１において、前記スラグが銅を有
    することを特徴とするパッケージした集積回路。
  10. 【請求項１０】 請求項１において、前記電気的コネク
    タの形状が実質的に丸いことを特徴とするパッケージし
    た集積回路。
  11. 【請求項１１】 請求項１において、前記電気的コネク
    タの形状が実質的に砂時計形状であることを特徴とする
    パッケージした集積回路。
  12. 【請求項１２】 請求項１において、前記導電性スラグ
    の第一表面上にメッキ領域が設けられていることを特徴
    とするパッケージした集積回路。
  13. 【請求項１３】 パッケージした集積回路の製造方法に
    おいて、 第一及び第二表面を有する熱伝導性スラグの一部を第一
    及び第二表面を有する基板へ取付け、その場合に前記導
    電性スラグを前記基板の第一表面へ取付け、且つ前記ス
    ラグの第一表面は前記基板の第一表面の面の下側に位置
    させ、 集積回路チップを前記熱伝導性スラグの第二表面の一部
    へ装着し、 前記集積回路チップを封止し、 前記基板の第一表面へ電気的コネクタを取付ける、上記
    各ステップを有することを特徴とする方法。
  14. 【請求項１４】 請求項１３において、前記熱伝導性ス
    ラグの第二表面が第一レベルと第二レベルとを有してお
    り、且つ前記熱伝導性スラグを前記基板の第一表面へ取
    付けるステップが、更に、前記スラグを前記基板内に挿
    入し、その場合に前記第二表面の第一レベルを前記基板
    の第一表面へ取付け且つ前記第二表面の第二レベルが前
    記基板の第二表面と実質的に同一面状とさせることを特
    徴とする方法。
  15. 【請求項１５】 請求項１３において、前記基板へ電気
    的コネクタを取付けるステップが前記基板の第一表面に
    半田ボールを取付けることを特徴とする方法。
  16. 【請求項１６】 請求項１３において、前記封止ステッ
    プが、前記集積回路チップの上にプラスチック化合物を
    トランスファモールドによりモールド成形することを特
    徴とする方法。
  17. 【請求項１７】 請求項１３において、前記封止ステッ
    プが、前記集積回路チップ上にプラスチックを供給し、
    且つ前記供給したプラスチックを硬化させることを特徴
    とする方法。
  18. 【請求項１８】 請求項１３において、更に、前記パッ
    ケージした集積回路を回路ボードへ取付け、その場合に
    前記スラグが前記集積回路チップと前記回路ボードとの
    間に熱伝導性経路を与えることが可能とされることを特
    徴とする方法。
  19. 【請求項１９】 請求項１３において、更に、前記導電
    性スラグの第一表面をメッキすることを特徴とする方
    法。
  20. 【請求項２０】 請求項１３において、更に、複数個の
    ワイヤボンドを前記集積回路チップの上表面及び前記基
    板の第二表面へボンディングするステップを有すること
    を特徴とする方法。
  21. 【請求項２１】 請求項２０において、前記ボンディン
    グステップが超音波ボンディングを有することを特徴と
    する方法。
  22. 【請求項２２】 請求項２０において、前記ボンディン
    グステップが熱圧縮を有することを特徴とする方法。
JP08360695A 1994-04-08 1995-04-10 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ Expired - Lifetime JP3618393B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US225138 1994-04-08
US08/225,138 US5991156A (en) 1993-12-20 1994-04-08 Ball grid array integrated circuit package with high thermal conductivity

Publications (2)

Publication Number Publication Date
JPH07297311A true JPH07297311A (ja) 1995-11-10
JP3618393B2 JP3618393B2 (ja) 2005-02-09

Family

ID=22843694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08360695A Expired - Lifetime JP3618393B2 (ja) 1994-04-08 1995-04-10 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ

Country Status (3)

Country Link
EP (1) EP0676806B1 (ja)
JP (1) JP3618393B2 (ja)
DE (1) DE69433952T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456482B1 (ko) * 1997-12-29 2005-01-17 삼성전자주식회사 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
WO2011036840A1 (ja) * 2009-09-24 2011-03-31 パナソニック株式会社 半導体装置、半導体実装体、および半導体装置の製造方法
JP2015176971A (ja) * 2014-03-14 2015-10-05 三菱電機株式会社 半導体パッケージ、およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852870A (en) * 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
SG63803A1 (en) * 1997-01-23 1999-03-30 Toray Industries Epoxy-resin composition to seal semiconductors and resin-sealed semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456482B1 (ko) * 1997-12-29 2005-01-17 삼성전자주식회사 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
WO2011036840A1 (ja) * 2009-09-24 2011-03-31 パナソニック株式会社 半導体装置、半導体実装体、および半導体装置の製造方法
JP2015176971A (ja) * 2014-03-14 2015-10-05 三菱電機株式会社 半導体パッケージ、およびその製造方法

Also Published As

Publication number Publication date
EP0676806A3 (en) 1996-02-14
DE69433952T2 (de) 2005-01-05
EP0676806A2 (en) 1995-10-11
JP3618393B2 (ja) 2005-02-09
DE69433952D1 (de) 2004-09-23
EP0676806B1 (en) 2004-08-18

Similar Documents

Publication Publication Date Title
US5693572A (en) Ball grid array integrated circuit package with high thermal conductivity
US5642261A (en) Ball-grid-array integrated circuit package with solder-connected thermal conductor
US6146921A (en) Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
US6963141B2 (en) Semiconductor package for efficient heat spreading
US5977626A (en) Thermally and electrically enhanced PBGA package
US7145225B2 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US5291062A (en) Area array semiconductor device having a lid with functional contacts
US6396136B2 (en) Ball grid package with multiple power/ground planes
US6806567B2 (en) Chip on board with heat sink attachment and assembly
US5834839A (en) Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
JPH09153565A (ja) ヒートシンク付きボールグリッドアレーパッケージ
US20050077613A1 (en) Integrated circuit package
US6544812B1 (en) Single unit automated assembly of flex enhanced ball grid array packages
JPH09167813A (ja) 集積回路パッケージ
US20050121757A1 (en) Integrated circuit package overlay
JPH09293808A (ja) 半導体装置
JP3148718B2 (ja) 熱的及び電気的に増強された半導体パッケージ
US6710438B2 (en) Enhanced chip scale package for wire bond dies
JP3618393B2 (ja) 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ
US20040175862A1 (en) Semiconductor chip package and method for manufacturing the same
US6248951B1 (en) Dielectric decal for a substrate of an integrated circuit package
KR100230189B1 (ko) 볼 그리드 어레이 반도체 패키지
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH10321670A (ja) 半導体装置

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term