JPH07297238A - フラックスの転写方法 - Google Patents
フラックスの転写方法Info
- Publication number
- JPH07297238A JPH07297238A JP8700494A JP8700494A JPH07297238A JP H07297238 A JPH07297238 A JP H07297238A JP 8700494 A JP8700494 A JP 8700494A JP 8700494 A JP8700494 A JP 8700494A JP H07297238 A JPH07297238 A JP H07297238A
- Authority
- JP
- Japan
- Prior art keywords
- flux
- transfer
- pads
- pad
- transfer pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 被処理基板上に微細ピッチでパターン形成し
てあるパッドへのフラックスの転写に関し、量産に適し
た方法の実用化を目的とする。 【構成】 複数のパッドに同時にフラックスを転写する
転写ピン列２が、二群に別れて転写ユニット４に設けら
れており、転写ユニット４が装着してある位置決めテー
ブル３の移動により、それぞれ別個にフラックステーブ
ル５において転写ピン１の先端にフラックスを付着させ
た後、移動させてフラックスをパッド上に転写すること
を特徴としてフラックスの転写方法を構成する。
てあるパッドへのフラックスの転写に関し、量産に適し
た方法の実用化を目的とする。 【構成】 複数のパッドに同時にフラックスを転写する
転写ピン列２が、二群に別れて転写ユニット４に設けら
れており、転写ユニット４が装着してある位置決めテー
ブル３の移動により、それぞれ別個にフラックステーブ
ル５において転写ピン１の先端にフラックスを付着させ
た後、移動させてフラックスをパッド上に転写すること
を特徴としてフラックスの転写方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は被処理基板上にパターン
形成してある多数のパッド上に、はんだバンプ形成のた
めのフラックスを転写する方法に関する。
形成してある多数のパッド上に、はんだバンプ形成のた
めのフラックスを転写する方法に関する。
【０００２】大量の情報を迅速に処理する必要から情報
処理装置は大容量化が行なわれており、この装置の主体
を構成する半導体装置は単位素子の小型化による大容量
化が行なわれてＬＳＩやＶＬＳＩが実用化されている。
処理装置は大容量化が行なわれており、この装置の主体
を構成する半導体装置は単位素子の小型化による大容量
化が行なわれてＬＳＩやＶＬＳＩが実用化されている。
【０００３】こゝで、これらの半導体装置を含む電子回
路の装着法としてはセラミック多層回路基板上に多数の
パッドを設け、このパッドにフリップチップタイプの複
数の半導体装置を装着し、ビア（Via)により基板内にパ
ターン形成してある電子回路に回路接続し、これを取り
替え単位として情報処理装置を構成する方法が採られて
いる。
路の装着法としてはセラミック多層回路基板上に多数の
パッドを設け、このパッドにフリップチップタイプの複
数の半導体装置を装着し、ビア（Via)により基板内にパ
ターン形成してある電子回路に回路接続し、これを取り
替え単位として情報処理装置を構成する方法が採られて
いる。
【０００４】
【従来の技術】半導体集積回路の大容量化は先に記した
ように基板の大型化よりも単位素子の小型化により行な
われていることから、多層回路基板上に半導体装置の搭
載のためにパターン形成してあるパッドの大きさやピッ
チは益々微小化している。
ように基板の大型化よりも単位素子の小型化により行な
われていることから、多層回路基板上に半導体装置の搭
載のためにパターン形成してあるパッドの大きさやピッ
チは益々微小化している。
【０００５】例えば、今までは約300 μm 角のパッドが
450 μm ピッチでマトリックス状に配列しており、この
各々のパッドはビアにより多層回路に接続されている。
こゝで、パッドは多層回路基板を形成する導体線路の構
成材料により異なるが、導体線路が銅(Cu)よりなる場合
は厚さが約1000Åのニッケル(Ni)と金(Au)をスパッタ法
などにより積層して形成した後、写真蝕刻技術( ホトリ
ソグラフィ) を用いて選択エッチングし、パターン形成
する手法が採られている。
450 μm ピッチでマトリックス状に配列しており、この
各々のパッドはビアにより多層回路に接続されている。
こゝで、パッドは多層回路基板を形成する導体線路の構
成材料により異なるが、導体線路が銅(Cu)よりなる場合
は厚さが約1000Åのニッケル(Ni)と金(Au)をスパッタ法
などにより積層して形成した後、写真蝕刻技術( ホトリ
ソグラフィ) を用いて選択エッチングし、パターン形成
する手法が採られている。
【０００６】そして、このようにして形成したパッドの
上にフリップチップタイプの集積回路を装着するには、
先ず、フラックスをパッド上に塗布し、この上にはんだ
バンプを形成した後、集積回路よりなる半導体チップを
位置決めし、トンネル炉などを用いて加熱溶融すること
により装着が行なわれている。
上にフリップチップタイプの集積回路を装着するには、
先ず、フラックスをパッド上に塗布し、この上にはんだ
バンプを形成した後、集積回路よりなる半導体チップを
位置決めし、トンネル炉などを用いて加熱溶融すること
により装着が行なわれている。
【０００７】こゝで、基板上にパターン形成してあるパ
ッドにフラックスを塗布するのに、従来は図３（Ａ）に
示すように所定の大きさの転写ピン１が所定の数だけマ
トリックス状に配列している転写ピン列２を同図（Ｂ）
に示すように転写ピン列２を位置決めテーブル３にある
転写ユニット４に装着し、先ず、位置決めテーブル３を
フラックステーブル５の位置まで移動させた後に降下さ
せて、スキージで一定の厚さに塗布さているフラックス
を転写ピン列２で捺印して転写ピン１に転写し、次に、
同図（Ｃ）に示すように位置決めテーブル３を被処理基
板６の位置にまで移動させた後、転写ユニット４を降下
させ、転写ピン列２でフラックスをパッド上に転写する
ことで塗布が行なわれていた。
ッドにフラックスを塗布するのに、従来は図３（Ａ）に
示すように所定の大きさの転写ピン１が所定の数だけマ
トリックス状に配列している転写ピン列２を同図（Ｂ）
に示すように転写ピン列２を位置決めテーブル３にある
転写ユニット４に装着し、先ず、位置決めテーブル３を
フラックステーブル５の位置まで移動させた後に降下さ
せて、スキージで一定の厚さに塗布さているフラックス
を転写ピン列２で捺印して転写ピン１に転写し、次に、
同図（Ｃ）に示すように位置決めテーブル３を被処理基
板６の位置にまで移動させた後、転写ユニット４を降下
させ、転写ピン列２でフラックスをパッド上に転写する
ことで塗布が行なわれていた。
【０００８】こゝで、転写ピン１の作り方としては少な
くとも400 μm の高さを必要とすることから、図３
（Ａ）に示すように、上下方向と左右方向から切削を行
なって450 μm ピッチでマトリックス状に形成されてい
る。
くとも400 μm の高さを必要とすることから、図３
（Ａ）に示すように、上下方向と左右方向から切削を行
なって450 μm ピッチでマトリックス状に形成されてい
る。
【０００９】然し、半導体集積回路の小型大容量化が進
んでパッドのピッチが狭まると共に、マトリックス形状
よりずれた位置にもパッドを設ける必要性が生じてきた
が、パッドのピッチが400 μm 以下に狭まると切削加工
法によってはこれにフラックスを塗布する転写ピンは形
成できないと云う問題がある。
んでパッドのピッチが狭まると共に、マトリックス形状
よりずれた位置にもパッドを設ける必要性が生じてきた
が、パッドのピッチが400 μm 以下に狭まると切削加工
法によってはこれにフラックスを塗布する転写ピンは形
成できないと云う問題がある。
【００１０】
【発明が解決しようとする課題】半導体集積回路は単位
素子の小型化による大容量化が進んでフリップチップタ
イプのＬＳＩやＶＬＳＩが実用化されているが、これに
使用されているはんだバンプのピッチは更に狭まり、ま
た、マトリックスよりずれた位置に対してもパッドをパ
ターン形成する必要が生じてきた。
素子の小型化による大容量化が進んでフリップチップタ
イプのＬＳＩやＶＬＳＩが実用化されているが、これに
使用されているはんだバンプのピッチは更に狭まり、ま
た、マトリックスよりずれた位置に対してもパッドをパ
ターン形成する必要が生じてきた。
【００１１】そこで、かゝる集積回路を多層回路基板上
にパターン形成してあるパッドに位置合わせして装着す
るには、予め、パッド上にフラックスを塗布しておき、
濡れ性を向上させる必要があるが、そのためには転写ピ
ン列のピッチが狭く加工ができないと云う問題がある。
にパターン形成してあるパッドに位置合わせして装着す
るには、予め、パッド上にフラックスを塗布しておき、
濡れ性を向上させる必要があるが、そのためには転写ピ
ン列のピッチが狭く加工ができないと云う問題がある。
【００１２】
【課題を解決するための手段】上記の課題は多層回路基
板上にパターン形成してある多数のパッドに同時にフラ
ックスを転写する転写ピン列を、二群に別けて転写ユニ
ットに設置し、それぞれ群ごとにフラックステーブルに
おいて転写ピンの先端にフラックスを付着させた後、移
動させてフラックスをパッド上に転写することを特徴と
してフラックスの転写方法を構成することにより解決す
ることができる。
板上にパターン形成してある多数のパッドに同時にフラ
ックスを転写する転写ピン列を、二群に別けて転写ユニ
ットに設置し、それぞれ群ごとにフラックステーブルに
おいて転写ピンの先端にフラックスを付着させた後、移
動させてフラックスをパッド上に転写することを特徴と
してフラックスの転写方法を構成することにより解決す
ることができる。
【００１３】
【作用】本発明は転写ピン列を二分割して充分に余裕を
もって切削加工することで問題を解決するものである。
もって切削加工することで問題を解決するものである。
【００１４】現在使用されている集積回路の端子数は膨
大であり、例えばＬＳＩの場合、直径が400 μm のはん
だバンプ640 個が450 μm ピッチでマトリックス状に配
列して形成されており、集積回路がＶＬＳＩ→ＵＬＳＩ
と大容量化されるに従ってはんだバンプの数は増え、一
方、ピッチは縮小してゆく。
大であり、例えばＬＳＩの場合、直径が400 μm のはん
だバンプ640 個が450 μm ピッチでマトリックス状に配
列して形成されており、集積回路がＶＬＳＩ→ＵＬＳＩ
と大容量化されるに従ってはんだバンプの数は増え、一
方、ピッチは縮小してゆく。
【００１５】こゝで、多層配線基板上にパターン形成さ
れているパッドは薄膜形成技術と写真蝕刻技術（ホトリ
ソグラフィ）により形成するため小型化に対応できる
が、こパッドにフラックスを供給する転写ピンは機械的
な強度を必要とすることから金属製であることが必要で
あり、また、少なくとも400 μm 以上の高さを必要とす
ることから、切削加工により作り、先端を有機チタンで
樹脂被覆してスタンプ性を向上させている。
れているパッドは薄膜形成技術と写真蝕刻技術（ホトリ
ソグラフィ）により形成するため小型化に対応できる
が、こパッドにフラックスを供給する転写ピンは機械的
な強度を必要とすることから金属製であることが必要で
あり、また、少なくとも400 μm 以上の高さを必要とす
ることから、切削加工により作り、先端を有機チタンで
樹脂被覆してスタンプ性を向上させている。
【００１６】こゝで、従来の切削加工方法は先に記した
ように水平方向と垂直方向から切削を行って転写ピンが
マトリックス状に配列する転写ピン列を形成していた
が、ピッチが400 μm 以下に狭まると切削作業は不可能
となる。
ように水平方向と垂直方向から切削を行って転写ピンが
マトリックス状に配列する転写ピン列を形成していた
が、ピッチが400 μm 以下に狭まると切削作業は不可能
となる。
【００１７】そこで、本発明は複写ピン列を切削が可能
なように二分割するものであり、例えば、図１（Ａ）に
示すような不規則なパターンを同図（Ｂ）と（Ｃ）に示
すような規則的なパターンに分割し、これを合成するこ
とにより微細ピッチのパッドに対しても、フラックス供
給を可能にするものである。
なように二分割するものであり、例えば、図１（Ａ）に
示すような不規則なパターンを同図（Ｂ）と（Ｃ）に示
すような規則的なパターンに分割し、これを合成するこ
とにより微細ピッチのパッドに対しても、フラックス供
給を可能にするものである。
【００１８】
【実施例】セラミック多層配線基板上に図１に示すよう
に水平方向に300 μm ピッチで第１行目のパッドがあ
り、これより300 μm の間隔をおいて600 μm ピッチで
第２行目のパッドがあり、これより300 μm の間隔をお
き、千鳥状に600 μm ピッチで第３行目のパッドがあ
り、次に、これより300 μm の間隔をおき300 μm ピッ
チで第４行目のパッドが形成されている。
に水平方向に300 μm ピッチで第１行目のパッドがあ
り、これより300 μm の間隔をおいて600 μm ピッチで
第２行目のパッドがあり、これより300 μm の間隔をお
き、千鳥状に600 μm ピッチで第３行目のパッドがあ
り、次に、これより300 μm の間隔をおき300 μm ピッ
チで第４行目のパッドが形成されている。
【００１９】かゝる微細な形状のパッドに対しては一体
もので切削加工して転写ピン列を作ることは不可能であ
る。そこで、同図（Ｂ）と（Ｃ）に示すように規則的な
パターンに分解し、矢印で示す方向から切削加工を行な
うことにより容易に高さが400 μm で直径が200 μm の
転写ピン１よりなる転写ピン列８，９を作ることができ
た。
もので切削加工して転写ピン列を作ることは不可能であ
る。そこで、同図（Ｂ）と（Ｃ）に示すように規則的な
パターンに分解し、矢印で示す方向から切削加工を行な
うことにより容易に高さが400 μm で直径が200 μm の
転写ピン１よりなる転写ピン列８，９を作ることができ
た。
【００２０】そして、この転写ピン列８，９を図２に示
すように、従来と同様に位置決めテーブル３にある転写
ユニット４に装着し、従来と同様なシーケンシャル（Se
quential) 制御を行なわせる。すなわち、先ず、位置決
めテーブル３をフラックステーブル５の位置まで移行さ
せた後に降下させて、スキージで一定の厚さに塗布さて
いるフラックスを転写ピン列８で捺印して転写ピン１に
転写し、次に、元の位置まで上昇した後、次に、転写ピ
ン列９がフラックステーブル５の真上にくるように位置
決めテーブル３が移行した後に降下してフラックスを転
写ピン列９の転写ピン１に転写する。
すように、従来と同様に位置決めテーブル３にある転写
ユニット４に装着し、従来と同様なシーケンシャル（Se
quential) 制御を行なわせる。すなわち、先ず、位置決
めテーブル３をフラックステーブル５の位置まで移行さ
せた後に降下させて、スキージで一定の厚さに塗布さて
いるフラックスを転写ピン列８で捺印して転写ピン１に
転写し、次に、元の位置まで上昇した後、次に、転写ピ
ン列９がフラックステーブル５の真上にくるように位置
決めテーブル３が移行した後に降下してフラックスを転
写ピン列９の転写ピン１に転写する。
【００２１】次に、位置決めテーブル３を被処理基板６
の位置まで移行させた後に転写ユニット４を降下させ、
転写ピン列８でフラックスを被処理基板６のパッド上に
転写し、次に、同様な動作で転写ピン列９でフラックス
を被処理基板６のパッド上に転写することで塗布が完了
する。
の位置まで移行させた後に転写ユニット４を降下させ、
転写ピン列８でフラックスを被処理基板６のパッド上に
転写し、次に、同様な動作で転写ピン列９でフラックス
を被処理基板６のパッド上に転写することで塗布が完了
する。
【００２２】
【発明の効果】このような方法をとることにより微細ピ
ッチで不規則にパターン形成されているパッドに対して
もフラックスの塗布を行なうことが可能となり、従来と
同様な製造効率を保持することができる。
ッチで不規則にパターン形成されているパッドに対して
もフラックスの塗布を行なうことが可能となり、従来と
同様な製造効率を保持することができる。
【図１】 本発明の実施法を示す転写ピン列の平面図で
ある。
ある。
【図２】 本発明の実施法を示す断面図（Ａ）と（Ｂ）
である。
である。
【図３】 従来の転写ピン列の平面図（Ａ）と実施法を
示す断面図（Ｂ）と（Ｃ）である。
示す断面図（Ｂ）と（Ｃ）である。
１ 転写ピン ２，８，９ 転写ピン列 ３ 位置決めテーブル ４ 転写ユニット ５ フラックステーブル ６ 被処理基板
Claims (1)
- 【請求項１】 被処理基板（６）上に配列してパターン
形成してある複数のパッド上にフラックスを転写する方
法として、 複数のパッドに同時にフラックスを転写する転写ピン列
（８），（９）を、少なくとも二群に別けて転写ユニッ
ト（４）に設置し、該転写ユニット（４）が装着してあ
る位置決めテーブル（３）の移動により、 それぞれ別個にフラックステーブル（５）において転写
ピン（１）の先端にフラックスを付着させた後、次に、
該フラックスをパッド上に転写することを特徴とするフ
ラックスの転写方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8700494A JPH07297238A (ja) | 1994-04-26 | 1994-04-26 | フラックスの転写方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8700494A JPH07297238A (ja) | 1994-04-26 | 1994-04-26 | フラックスの転写方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297238A true JPH07297238A (ja) | 1995-11-10 |
Family
ID=13902768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8700494A Withdrawn JPH07297238A (ja) | 1994-04-26 | 1994-04-26 | フラックスの転写方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297238A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10224027A (ja) * | 1997-02-04 | 1998-08-21 | Denso Corp | 半導体装置の製造方法 |
| JPH10256713A (ja) * | 1997-03-13 | 1998-09-25 | Samsung Electron Co Ltd | Ｉｃパッケージの実装方法 |
| JP2011009530A (ja) * | 2009-06-26 | 2011-01-13 | Nec Corp | フラックス転写ヘッドの製造方法 |
-
1994
- 1994-04-26 JP JP8700494A patent/JPH07297238A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10224027A (ja) * | 1997-02-04 | 1998-08-21 | Denso Corp | 半導体装置の製造方法 |
| JPH10256713A (ja) * | 1997-03-13 | 1998-09-25 | Samsung Electron Co Ltd | Ｉｃパッケージの実装方法 |
| JP2011009530A (ja) * | 2009-06-26 | 2011-01-13 | Nec Corp | フラックス転写ヘッドの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320256B1 (en) | Quick turn around fabrication process for packaging substrates and high density cards | |
| US4813129A (en) | Interconnect structure for PC boards and integrated circuits | |
| US5401689A (en) | Method for forming a semiconductor chip carrier | |
| JP3202903B2 (ja) | 基板上にソルダ・ボールを形成する方法 | |
| JP3215424B2 (ja) | 微細自己整合特性を有する集積回路モジュール | |
| KR20080046021A (ko) | 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지 | |
| US6580031B2 (en) | Method for making a flexible circuit interposer having high-aspect ratio conductors | |
| US7714235B1 (en) | Lithographically defined microelectronic contact structures | |
| US7390732B1 (en) | Method for producing a semiconductor device with pyramidal bump electrodes bonded onto pad electrodes arranged on a semiconductor chip | |
| JPH07297238A (ja) | フラックスの転写方法 | |
| US7671477B2 (en) | Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component | |
| US7500308B2 (en) | Method of detaching electronic component from printed circuit board | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| TWI524442B (zh) | 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩 | |
| KR0152559B1 (ko) | 솔더 범프의 제조방법 | |
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JP3086125B2 (ja) | 半導体チップへのバンプ形成方法および装置 | |
| JPH0936118A (ja) | 半導体装置製造方法及び半導体装置 | |
| JPH0851178A (ja) | ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法 | |
| JP2564855B2 (ja) | リードピンの予備半田付け方法 | |
| EP0343379A2 (en) | Thin film package for mixed bonding of a chip | |
| JP4086771B2 (ja) | バンプ電極、バンプ電極製造方法及びバンプ電極接続構造 | |
| JPH1187605A (ja) | 半導体装置及びその製造方法 | |
| JPH07131141A (ja) | フラックスの転写方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |